[go: up one dir, main page]

CN116525409A - 半导体层叠物和半导体层叠物的制造方法 - Google Patents

半导体层叠物和半导体层叠物的制造方法 Download PDF

Info

Publication number
CN116525409A
CN116525409A CN202211603466.1A CN202211603466A CN116525409A CN 116525409 A CN116525409 A CN 116525409A CN 202211603466 A CN202211603466 A CN 202211603466A CN 116525409 A CN116525409 A CN 116525409A
Authority
CN
China
Prior art keywords
concentration
type layer
layer
gas
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211603466.1A
Other languages
English (en)
Inventor
金木奖太
藤仓序章
今野泰一郎
木村健司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Publication of CN116525409A publication Critical patent/CN116525409A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3054—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure p-doping
    • H01S5/3063—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure p-doping using Mg
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/04—MOCVD or MOVPE

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

半导体层叠物和半导体层叠物的制造方法，得到具有p型层的高品质的半导体层叠物。半导体层叠物具备：衬底；设于衬底的上方，具有含Mg的Ⅲ族氮化物的p型层，p型层中的C浓度低于5×1015cm－3，p型层中的O浓度低于5×1015cm－3，p型层中的Si浓度低于1×1015cm－3，p型层中的F浓度为1×1014cm－3以上。

Description

半导体层叠物和半导体层叠物的制造方法
技术领域
本发明涉及半导体层叠物和半导体层叠物的制造方法。
背景技术
作为得到p型Ⅲ族氮化物晶体的制造方法，公开有各种各样的方法(例如，专利文献1、2和非专利文献1)。
现有技术文献
专利文献
专利文献1：国际公开第2008/117750号
专利文献2：国際公开第2004/061923号
非专利文献
非专利文献1：Y.Mori et al.：Japanese Journal of Applied Physics 58，SC0803(2019)
发明内容
发明所要解决的问题
本发明的目的在于，得到具有p型层的高品质的半导体层叠物。
解决问题的手段
根据本发明的一个方式，可提供一种半导体层叠物，其具备：
衬底；
设于所述衬底的上方，具有含Mg的Ⅲ族氮化物的p型层，
所述p型层中的C浓度低于5×1015cm－3，
所述p型层中的O浓度低于5×1015cm－3，
所述p型层中的Si浓度低于1×1015cm－3，
所述p型层中的F浓度为1×1014cm－3以上。
根据本发明的另一方式，可提供一种半导体层叠物，其具备：
衬底；
设于所述衬底上，具有Ⅲ族氮化物的基底层；
设于所述基底层上，具有含Mg的Ⅲ族氮化物的p型层，
所述基底层和所述p型层各自的C浓度低于5×1015cm－3，
所述基底层和所述p型层各自的O浓度低于5×1015cm－3，
所述p型层中的Si浓度低于1×1015cm－3，
比较所述基底层和所述p型层的界面附近两侧的Mg浓度的比率B/A为100以上，
其中，
所述A是从所述界面朝向厚度方向在所述基底层侧100nm位置处的Mg浓度，
所述B是从所述界面朝向厚度方向在所述p型层侧100nm位置处的Mg浓度。
根据本发明又一方式，提供一种半导体层叠物的制造方法，其具备如下工序：
准备衬底，并且准备收容有所述衬底的氢化物气相外延生长装置的工序；
利用所述氢化物气相外延生长装置，在所述衬底的上方，使具有含Mg的Ⅲ族氮化物的p型层生长的工序，
在使所述p型层生长的工序中，
通过含卤素气体一边进行蚀刻一边输送MgF2，从而在所述p型层中掺杂Mg。
发明效果
根据本发明，能够得到具有p型层的高品质的半导体层叠物。
附图说明
图1是表示本发明的第一实施方式的半导体层叠物的概略剖视图。
图2是HVPE装置的概略结构图，表示在反应容器内晶体生长工序执行中的状况。
图3是HVPE装置的概略结构图，表示使反应容器的炉口开放的状态。
图4是表示本发明的第二实施方式的半导体层叠物的概略剖视图。
图5是表示试样A和试样B1的半导体层叠物的SIMS的深度剖面的图。
图6是表示试样A、试样B1～3的半导体层叠物中的空穴浓度相对于Mg浓度的图。
图7是表示试样A、试样B1～3的半导体层叠物中的Mg浓度所对应的Mg激活率的图。
符号说明
10 衬底
20 基底层
30 p型层
40 上层
具体实施方式
＜发明人取得的见解＞
历来，作为工业上的p型Ⅲ族氮化物半导体的生长方法，主要使用有机金属化学气相沉积法(MOCVD法)。
在MOCVD法中，例如，使用双(环戊二烯基)镁(Cp2Mg)作为掺杂剂。由此，能够比较容易地控制Mg浓度。另外，在MOCVD法中，能够将对受体进行补偿的硅(Si)或氧(O)等n型杂质控制在低浓度。这些结果是，在以MOCVD法生长的p型氮化物半导体中，可以实现1015～1018cm－3的宽的空穴浓度范围。
然而，在MOCVD法中，由于各种有机原料气体，难以抑制碳(C)向p型层的混入。用MOCVD法虽然也可以实现1015程度的空穴浓度，但由于C造成的载流子补偿的影响，导致低空穴浓度的控制困难。
另一方面，其他生长方法会产生以下的课题。
例如，作为氨热法，在专利文献2中开示有一种抑制作为补偿供体的O等杂质混入的技术。然而，氨热法，主要是用于得到大块晶体的技术。因此，氨热法难以使薄膜生长。这是因为，在Ga溶液中GaN熔出的被称为回熔的现象、和升温·升压过程中的生长等不能忽视。因此，用氨热法难以制造具有厚度薄的p型层的层叠物。另外，出于上述同样的理由，难以制造具有多层的层叠物。
此外，在氨热法中，由于其制程会引起作为补偿供体的O高浓度地混入。因此，实现具有特别低的空穴浓度的p型氮化物半导体非常困难。
例如，作为助熔剂法，在非专利文献1中公开有一种具有p型层的层叠物生长的相关技术。然而，在助熔剂法中，也会由于其制程，引起作为补偿供体的O高浓度地混入。因此，实现具有特别低空穴浓度的p型氮化物半导体非常困难。
例如，在现有氢化物气相外延生长法(HVPE法)中，生长装置的主要部分使用石英。因此，在现有HVPE法中，由石英产生的Si或O高浓度地混入。例如即使通过HVPE法能够得到p型氮化物半导体，但因为有作为补偿供体的Si或O混入，所以难以实现具有特别低的空穴浓度的p型氮化物半导体。
此外，在现有HVPE法中，也可能发生因掺杂剂引发的课题。
例如，作为掺杂剂使用金属Mg时，在反应容器内达到800℃左右的区域设置金属Mg，将金属Mg以蒸气的状态输送到生长部。这时，金属Mg与构成高温反应区域的石英反应，因此难以进行掺杂剂的输送。
例如，作为掺杂剂使用氧化镁(MgO)时，则可以比较容易地进行Mg的输送。然而，掺杂剂中包含的作为补偿供体的O混入到晶体中，因此，难以实现具有特别低的空穴浓度的p型氮化物半导体。
例如，作为掺杂剂使用氮化镁(Mg3N2)时，可以比较容易地进行Mg的输送。然而，含Mg气体始终从配置在反应容器内的Mg3N2被供给，因此使非p型层生长时，也会吸收一定量的Mg。
因此，本发明人等，为了解决现有制造方法中p型氮化物半导体生长的上述课题而进行了锐意研究。其结果发现，除了由本发明人等发明的得到高纯度的氮化物半导体的HVPE法的技术(日本特开2018－070405号公报)以外，通过使用氟化镁(MgF2)作为掺杂剂，能够稳定控制跨越大范围的空穴浓度。
以下的实施方式，基于本发明人等发现的上述认知。
＜本发明的第一实施方式＞
以下，一边参照附图，一边对于本发明的第一实施方式进行说明。
(1)半导体层叠物
参照图1，对于本实施方式的半导体层叠物1进行说明。图1是表示本实施方式的半导体层叠物的概略剖视图。
如图1所示，本实施方式的半导体层叠物1，作为制造半导体装置时所用的圆板状的层叠体而构成。具体来说，半导体层叠物1，例如，构成为用于制造半导体装置pn结二极管的层叠体。
具体来说，半导体层叠物1，例如，具有衬底10、基底层20、p型层30。
[衬底]
衬底10由Ⅲ族氮化物半导体的单晶形成。本实施方式的衬底10，例如，由氮化镓(GaN)的单晶形成。
衬底10的主面(上表面)的晶面取向，例如，是(0001)面(+c面，Ga极性面)。还有，构成衬底10的GaN晶体，可以相对于衬底10的主面具有规定的偏角。所谓偏角，是指衬底10主面的法线方向、与构成衬底10的GaN晶体的主轴(c轴)的夹角。具体来说，衬底10的偏角，例如为0°以上且1.2°以下。
还有，衬底10的主面是处延生长适用(Epi-ready)面，衬底10的主面的均方根粗糙度(RMS)，例如为10nm以下，优选为1nm以下。还有，这里所说的“RMS”，意思是以原子力显微镜(AFM)测量20μm见方区域时的RMS。
衬底10的直径没有特别限制，例如为25mm以上，优选为50mm以上，更优选为100mm以上。衬底10的通过为25mm以上，优选为50mm以上，更优选为100mm以上，能够使半导体装置的生产率提高。
衬底10的厚度，例如为150μm以上且2mm以下。衬底10的厚度为150μm以上，能够确保衬底10的机械强度，能够使衬底10自立。
衬底10的导电类型没有特别限定，例如是n型。作为衬底10中的n型杂质，例如，可列举硅(Si)或锗(Ge)。在本实施方式中，例如，衬底10中的n型杂质是Si，衬底10中的Si浓度为1×1018cm－3以上且3×1020cm－3以下。
[基底层]
基底层20，例如设于衬底10上，具有Ⅲ族氮化物半导体。基底层20，例如，优选由Ⅲ族氮化物半导体的单晶形成。本实施方式的基底层20，例如，由通过后述的制造方法经外延生长的GaN的单晶形成。
基底层20的导电类型没有特别限定，例如是n型。作为基底层20中的n型杂质，例如，可列举Si或Ge。在本实施方式中，基底层20中的n型杂质例如是Si，基底层20中的Si浓度，例如为5×1014cm－3以上且3×1019cm－3以下。在MOCVD法中，如上述作为杂质的C的混入不可避免，难以取得低的自由电子浓度。相对于此，在本实施方式中，利用后述的HVPE法，既能够降低基底层20中的Si浓度，又能够稳定降低自由电子浓度。由此，可以稳定制造具有高耐压的半导体装置。
在本实施方式中，根据后述的制造方法，基底层20中的n型杂质以外的各杂质浓度，低于SIMS的测量极限(检测下限值)。
具体来说，由SIMS的深度剖面分析测量的基底层20中的C浓度和O浓度，分别低于5×1015cm－3。
另外，由SIMS的深度剖面分析测量的基底层20中的铁(Fe)浓度和硼(B)浓度，分别低于1×1015cm－3。
另外，本实施方式的基底层20，因为是经由后述的HVPE法生长而得到的，所以不是通过使用钠(Na)、锂(Li)等碱金属作为助熔剂的助熔剂法生长得到的。因此，本实施方式的基底层20，实质上不包含Na和Li等碱金属元素。
此外，在本实施方式的基底层20中，也未检测到砷(As)、氯(Cl)、磷(P)、氟(F)、Na、Li、钾(K)、锡(Sn)、钛(Ti)、锰(Mn)、铬(Cr)、钼(Mo)、钨(W)和镍(Ni)之中的任意元素。
即，基底层20中的这些杂质浓度，低于SIMS的检测下限值。还有，SIMS的各元素目前的检测下限值如下。
As：5×1012cm－3，
Cl：1×1014cm－3，
P：2×1015cm－3，
F：4×1013cm－3，
Na：5×1011cm－3，
K：2×1012cm－3，
Sn：1×1013cm－3，
Ti：1×1012cm－3，
Mn：5×1012cm－3，
Cr：7×1013cm－3，
Mo：1×1015cm－3，
W：3×1016cm－3，
Ni：1×1014cm－3。
基底层20的厚度没有特别限定，例如为5μm以上且200μm以下。例如，使用半导体层叠物1，制造实用的GaN垂直器件时，基底层20的载流子浓度越低，则能够制造耐压越高的器件。然而，基底层20的载流子浓度越低，则由于被称为穿通的现象，该器件显示比根据载流子浓度预测的耐压低的耐压。因此，基底层20的载流子浓度越低，需要基底层20越厚。例如，基底层20的载流子浓度(＝Si浓度)为上述的下限值5×1014cm－3时，基底层20的厚度需要为200μm。
[p型层]
p型层30，例如，设于基底层20上(即衬底10的上方)，具有Ⅲ族氮化物半导体。p型层30，例如，优选由Ⅲ族氮化物半导体的单晶形成。本实施方式的p型层30，除了掺杂p型杂质这一点以外，均是由通过与基底层20同样的制造方法，经外延生长的GaN单晶形成。
p型层30，作为p型杂质，包含Mg。p型层30中的Mg浓度，例如，为1×1016cm－3以上且1×1020cm－3以下。
在本实施方式中，根据后述的制造方法，p型层30中的Mg和后述的氟(F)以外的各杂质浓度，低于SIMS的测量极限(检测下限值)。
具体来说，由SIMS的深度剖面分析测量的p型层30中的C浓度、O浓度和Si浓度，分别为低于5×1015cm－3、低于5×1015cm－3、和低于1×1015cm－3。
另外，由SIMS的深度剖面分析测量的p型层30中的Fe浓度和B浓度，例如，分别低于1×1015cm－3。
另外，本实施方式的p型层30，与基底层20同样，实质上不包含Na、Li等碱金属元素。此外，本实施方式的p型层30中，也未到检测出As、Cl、P、Na、Li、K、Sn、Ti、Mn、Cr、Mo、W和Ni之中任意的元素。
即，p型层30中的这些杂质浓度，低于SIMS的检测下限值。还有，SIMS的各元素目前在的检测下限值如下。
As：5×1012cm－3，
Cl：1×1014cm－3，
P：2×1015cm－3，
Na：5×1011cm－3，
K：2×1012cm－3，
Sn：1×1013cm－3，
Ti：1×1012cm－3，
Mn：5×1012cm－3，
Cr：7×1013cm－3，
Mo：1×1015cm－3，
W：3×1016cm－3，
Ni：1×1014cm－3。
像这样，通过抑制这些非计划的杂质进入到p型层30中，能够抑制p型层30的晶体畸变。另外，通过抑制上述Si或O等补偿供体向p型层30中的吸收，能够稳定实现p型层30中的特别低的空穴浓度。
另一方面，本实施方式的p型层30，由于后述的制造方法中Mg的掺杂剂而包含氟(F)。
具体来说，本实施方式的p型层30中的F浓度，例如，为1×1014cm－3以上。这样，p型层30通过含有微量的F，能够使p型层30中的Mg的激活率提高。
还有，本实施方式的p型层30中的F浓度，例如，优选为1×1016cm－3以下。由此，能够抑制因过剩的F混入引起的载波钝化。
这样，在本实施方式中，p型层30不包含Mg以外的多余杂质，并且，含有微量的F，从而使p型层30中的Mg的激活率，为由MOCVD法得到的Mg的激活率以上。还有，这里所说的“Mg的激活率”，意思是室温(23℃)下的p型层30中的空穴浓度相对于p型层30中的Mg浓度的比率。
具体来说，在本实施方式中，p型层30中的Mg浓度低于1×1018cm－3时，p型层30中的Mg的激活率，例如为11％以上。
另一方面，在本实施方式中，p型层30中的Mg浓度为1×1018cm－3以上时，p型层30满足下式(1)。
Y≥－5.5logX+110…(1)
其中，X是以cm－3表示的p型层30中的Mg浓度。Y是以％表示的p型层30中的Mg的激活率。
这样，在本实施方式中，p型层30显示出高的Mg的激活率，能够实现跨越大范围的空穴浓度。具体来说，本实施方式的p型层30中的空穴浓度，例如，能够为1×1015cm－3以上且5×1018cm－3以下。
此外，在本实施方式中，根据后述的制造方法，通过从基底层生长工序S20朝向p型层生长工序S30恰当地切换含Mg气体的供给，从而在基底层20和p型层30的界面附近，Mg浓度剧烈地变化。
具体来说，比较基底层20和p型层30的界面附近的两侧的Mg浓度的比率B/A，为100以上。
其中，A是从基底层20和p型层30的界面朝向厚度方向在基底层20侧100nm位置处的Mg浓度。B是从基底层20和p型层30的界面朝向厚度方向在p型层30侧100nm位置处的Mg浓度。还有，这里所说的“界面”，意思是Mg浓度为10＾{(logNMax+logNmin)/2}的位置。在此，NMax是基底层20和p型层30中的Mg浓度的最大值。Nmin是基底层20和p型层30中的Mg浓度的最小值。
像这样，通过使基底层20和p型层30的界面附近的Mg浓度的比率B/A为100以上，即，通过使Mg浓度剧烈变化，能够缩小pn结二极管的耗尽层宽度。
此外，在本实施方式中，能够使由后述制造方法得到的p型层30的厚度比氨热法得到的晶体薄。具体来说，p型层30的厚度，例如为10nm以上且5μm以下，优选为10nm以上且3μm以下。通过使p型层30的厚度为10nm以上，能够使p型层30作为p型的接触层发挥功能。另一方面，通过使p型层30的厚度为5μm以下，能够抑制因厚膜引起的p型层30的非激活。由此，能够使具有p型层30的垂直器件恰当地发挥功能。
在本实施方式中，如后述，基底层20和p型层30在相同的HVPE装置200内连续地生长。由此，在基底层20与p型层30之间的界面，不会形成来自大气中的杂质的非计划的Si或O等的高浓度区域。
具体来说，在SIMS的深度剖面的基底层20和p型层30之间，不会形成具有比从基底层20和p型层30的界面朝向厚度方向在基底层20侧100nm位置处的Si浓度高10倍以上的Si浓度的尖锐状的峰。
在SIMS的深度剖面中，比从基底层20和p型层30的界面朝向厚度方向在基底层20侧100nm位置处的O浓度高10倍以上的尖锐状的O浓度的峰，不会在基底层20和p型层30之间形成。
(2)半导体层叠物的制造方法
以下，对于本实施方式的半导体层叠物1的制造方法具体说明。
本实施方式的半导体层叠物1的制造方法，例如，具有准备工序S10、基底层生长工序S20、p型层生长工序S30、搬出工序S40。还有，以下也将基底层生长工序S20和p型层生长工序S30统称为“晶体生长工序”。
[S10：准备工序]
首先，准备衬底10，并且准备收容有衬底10的HVPE装置200。本实施方式的准备工序S10，例如，具有：装置准备步骤S12；高温烘烤步骤S14；衬底配置步骤S18。还有，如后述，根据情况，高温烘烤步骤S14可置换为普通烘烤步骤S16。
(S12：装置准备步骤)
准备以下的HVPE装置200。
一边参照图2，一边详细说明用于GaN晶体生长的HVPE装置200的结构。HVPE装置200，具有例如构成为圆柱形的反应容器203。反应容器203成为密闭结构，以避免其外侧的大气和后述的手套箱220内的气体进入内部。在反应容器203的内部，形成有进行晶体生长的反应室201。在反应室201内，设有保持GaN单晶所形成的衬底10的基座208。基座208连接于旋转机构216具有的旋转轴215，旋转自由地构成。另外，基座208内置有内部加热器210。内部加热器210的温度构成为，能够与后述区段加热器207分别控制。此外，基座208其上游侧和周围被隔热壁211覆盖。通过设置隔热壁211，由后述的喷嘴249a～249c、249e供给的气体以外的气体不会被供给到衬底10。
反应容器203，经由形成为圆柱形的由SUS等形成的金属凸缘219，连接于手套箱220。手套箱220也是气密结构，以避免大气混入其内部。设于手套箱220内部的交换室202，由高纯度氮(以下，也简称为N2气)连续吹扫，以使氧和水分浓度维持在低的值。手套箱220具备如下而构成：透明的丙烯酸制的壁；与贯通该壁的孔连接的多个橡胶制的手套；用于在手套箱220的内外之间进行物质进出的传递箱。传递箱，具有抽真空机构和N2吹扫机构，并构成为通过利用N2气置换其内部的大气，由此可以在避免含氧大气引入手套箱220内的情况下，进行手套箱220内外的物质的进出。在从反应容器203进出晶体衬底时，如图3所示，打开金属凸缘219的开口部，即，开放炉口221而进行。由此，能够防止通过进行后述的高温烘烤工序而完成了净化和改性处理的反应容器203内的各构件表面被再度污染、以及这些构件的表面附着大气和包含上述各种杂质的气体。
在反应容器203的一端，分别连接有：向后述的气体发生器233a内供给氯化氢(HCl)气体的供气管232a；向反应室201内供给氨(NH3)气的供气管232b；向反应室201内供给高温烘烤和普通烘烤用的HCl气体的供气管232c；向反应室201内供给氮(N2)气的供气管232d。还有，供气管232a～232c构成为，除了HCl气和NH3气以外，还可以供给作为载气的氢(H2)气和N2气。供气管232a～232c、232e构成为，对于这些气体每个类别分别具备流量控制器和阀(均未图示)，针对每种气体类别分别进行各种气体的流量控制和供给开始/停止。另外，供气管232d还具有流量控制器和阀(均未图示)。从供气管232d供给的N2气，被用于通过吹扫反应室201内的隔热壁211的上游侧和周围，从而维持这些部位的气氛洁净度。
从供气管232c供给的HCl气体、和从供气管232a～232c供给的H2气，在后述的高温烘烤步骤和普通烘烤步骤中，作为使反应室201内(特别是隔热壁211的内侧)的构件表面净化的清洗气，另外，还作为将这些表面改性为杂质释放概率少的面的改性气体起作用。从供气管232a～232c供给的N2气，在各烘烤步骤中，以使反应室201内(特别是隔热壁211的内侧)的所希望的位置被恰当地清洁等的方式，以恰当地调节从喷嘴249a～249c的前端喷出的HCl气和H2气的喷送流速的方式发挥作用。
从供气管232a导入的HCl气体，在后述的晶体生长工序中，作为反应气体起作用，该反应气体通过与Ga原料反应，生成作为Ga的卤化物的GaCl气体，即Ga原料气体。另外，从供气管232b供给的NH3气，在后述的晶体生长工序中，作为氮化剂，即N原料气体起作用，该氮化剂通过与GaCl气体反应而使作为Ga的氮化物的GaN在衬底10上生长。以下，有时将GaCl气体、NH3气统称为原料气体。还有，从供气管232a～232c供给的H2气和N2气，在后述的晶体生长工序中，以恰当地调节从喷嘴249a～249c的前端喷出的原料气体的喷送流速，使原料气体朝向衬底10的方式发挥作用。
在供气管232a的下游侧，如上述，设有收容作为Ga原料的Ga熔液的气体发生器233a。在气体发生器233a上设有喷嘴249a，其向保持在基座208上的衬底10的主面，供给通过HCl气体与Ga熔体的反应而生成的GaCl气体。在供气管232b、232c的下游侧，设有喷嘴249b、249c，其向保持在基座208上的衬底10的主面，供给从这些供气管供给的各种气体。喷嘴249a～249c分别以贯通隔热壁211上游侧的方式构成。
供气管232c构成为，除了HCl气体、H2气、N2气以外，也可以供给例如，硅烷(SiH4)气体或二氯二氢硅(SiH2Cl2)等含Si气体作为掺杂气体。
此外，在本实施方式中，在反应容器203的一端，连接有向后述的气体发生器233e内供给含卤素气体的供气管232e。作为含卤素气体，是可以蚀刻后述MgF2的气体，例如，HCl气体、HF气体、CH3F等。还有，供气管232e构成为，除了含卤素气体以外，也可以供给作为载气的H2气和N2气。供气管232e，对于这些气体每个类别分别具备流量控制器和阀(均未图示)，针对每个气体类别分别进行各种气体的流量控制和供给开始/停止。
在供气管232e的下游侧，设有收容作为Mg掺杂剂的MgF2的气体发生器233e。从供气管232e导入气体发生器233e的含卤素气体，在后述的p型层生长工序S30中，以一边蚀刻一边输送MgF2的方式起作用。另一方面，即使气体发生器233e被加热，只要不供给含卤素气体，也就几乎不会生成含Mg气体。
在该气体发生器233e中设有喷嘴249e，其将通过含卤素气体一边蚀刻MgF2一边输送的含Mg气体，向保持在基座208上的衬底10的主面供给。喷嘴249e以贯通隔热壁211上游侧的方式构成。
从供气管232e供给的H2气，在后述的p型层生长工序S30中，以恰当地调节从喷嘴249e的前端喷出的原料气体的喷送流速，并使原料气体朝向衬底10的方式起作用。还有，从供气管232e供给的H2气，与从上述的供气管232a～232c供给的H2气同样，也能够作为后述的高温烘烤步骤和普通烘烤步骤中的清洗气体和改性气体起作用。
在设于应容器203另一端的金属凸缘219上，设有对反应室201内进行排气的排气管230。在排气管230上，从上游侧起按顺序设有作为压力调节器的APC阀244、和泵231。还有，也可以用包含压力调节机构的鼓风机代替APC阀244和泵231。
在反应容器203的外周，设有将反应室201内加热到预期温度的区段加热器207。区段加热器207，由包括上游侧的气体发生器233a和气体发生器233e的部分、和包括下游侧的基座208的部分的至少2个加热器构成，各加热器分别以能够单独在室温～1200℃的范围进行温度调节的方式，各自具有温度传感器和温度调节器(均未图示)。
另外，保持衬底10的基座208，如上述，区别于区段加热器207，以至少能够在室温～1600℃的范围进行温度调节的方式，分别具备内部加热器210、温度传感器209和温度调节器(未图示)。另外，基座208的上游侧和周围，如上述，被隔热壁211包围。隔热壁211之中，至少朝向基座208的面的表面(内周面)，如后述，需要使用不发生杂质的限定构件，但关于其以外的面(外周面)，只要是耐受1600℃以上温度的构件，则对于所使用的构件则没有限定。隔热壁211之中，至少除内周面以外的部分，例如，能够由碳、碳化硅(SiC)等耐热性高的非金属材料，或Mo和W等耐热性高的金属材料构成，另外，能够作为板状反射体层叠的构造。通过使用这样的结构，即使基座208的温度为1600℃时，也能够将隔热壁211外部的温度抑制在1200℃以下。因为该温度在石英的软化点以下，所以在本结构中，作为构成反应容器203、气体发生器233a、气体发生器233e、供气管232a～232e的上游侧的部分的各构件，可以使用石英。
在此，反应室201，在后述的晶体生长工序中被加热到Ⅲ族氮化物的晶体生长温度(900℃以上)，并且，具有被供给到衬底10的气体接触的高温反应区域201a。
在本实施方式中，构成高温反应区域201a的构件至少表面，例如，由不含石英(SiO2)和不含B的材料构成，至少具有1600℃以上的耐热性。
具体来说，隔热壁211在基座208上游侧的内壁，关于喷嘴249a～249c、249e在隔热壁211的内侧贯通的部分，和还有关于隔热壁211的外侧的部分在晶体生长工序被加热900℃以上的部分，基座208的表面等，由氧化铝(Al2O3)、SiC、石墨、热解石墨等耐热性材料构成。还有，虽然不包括在高温反应区域201a中，但内部加热器210周围的部分当然也要求至少有1600℃以上的耐热性。还有，构成高温反应区域201a等的构件之所以要求有这样高的耐热性，如后述，是因为在晶体生长工序实施前要实施高温烘烤步骤。
HVPE装置200具备的各构件，例如，供气管232a～232e具备的各种阀和流量控制器、泵231、APC阀244、区段加热器207、内部加热器210、温度传感器209等，分别连接于作为计算机构成的控制器280。
接着，对于使用上述HVPE装置200进行处理的一例，一边参照图2一边详细说明。在以下的说明中，构成HVPE装置200的各部分操作由控制器280控制。
(S14：高温烘烤步骤)
本步骤，通过进行HVPE装置200的维护、向气体发生器233a内投入Ga原料、向气体发生器233e内投入MgF2等，在反应室201内和交换室202内曝露在大气中的情况下实施。在进行本步骤之前，确认反应室201和交换室的202确保气密。确认气密之后，以N2气分别对反应室201内和交换室202内进行置换，使这些室内成为氧和水分低的状态之后，以反应容器203内为规定气氛的状态，对构成反应室201的各种构件的表面进行加热处理。该处理在未进行向反应容器203内搬入衬底10的状态下，且在进行了向气体发生器233a内投入Ga原料和向气体发生器233e内投入MgF2的状态下实施。
在本步骤中，将区段加热器207的温度调节到与晶体生长工序同程度的温度。具体来说，包括气体发生器233a和233e的上游侧的加热器的温度，设定在700～900℃的温度，包括基座208的下游侧的加热器的温度，设定在1000～1200℃的温度。此外，内部加热器210的温度设定在1500℃以上的规定温度。如后述，在晶体生长工序中，内部加热器210关闭或设定在1200℃以下的温度，因此高温反应区域201a的温度为900℃以上且低于1200℃。另一方面，在高温烘烤步骤中，通过将内部加热器210的温度设定在1500℃以上的温度，高温反应区域201a的温度为1000～1500℃以上，载置衬底10的基座208的附近处于1500℃以上的高温，并且关于其以外的位置，在各个位置也比晶体生长工序中的温度至少高100℃以上。在高温反应区域201a之中，在晶体生长工序的实施中，温度最低的900℃的部位，具体来说，隔热壁211内侧的喷嘴249a～249c、249e的上游侧的部位，是附着的杂质气体最难除去的部分。通过将内部加热器210的温度设定为1500℃以上的温度，以使这部分的温度至少为1000℃以上的温度，能够充分取得后述的净化和改性处理的效果，即，所生长的GaN晶体中的杂质降低效果。如果使内部加热器210的温度为低于1500℃的温度，则不能充分提高高温反应区域201a内的任意一点的温度，难以取得后述的净化和改性处理的效果，即，难以取得GaN晶体中的杂质降低效果。
这一步骤中的内部加热器210的温度的上限，依存于隔热壁211的能力。即，隔热壁211外侧的石英部件等的温度，只要尽可能抑制在不超过其耐热温度的范围内，则内部加热器210的温度越高，越容易取得后述的净化和改性处理的效果。隔热壁211外侧的石英部件等的温度，在超过其耐热温度时，则存在HVPE装置200的维护频率和成本增加的情况。
另外，在本步骤是，区段加热器207和内部加热器210的温度分别达到上述规定温度后，分别从供气管232a、232b、232e，以例如3slm左右的流量供给H2气。还有，不从供气管232a供给HCl气体，并且，不从供气管232e供给含卤素气体。另外，从供气管232c，以例如2slm左右的流量供给HCl气体，并且例如以1slm左右的流量供给H2气。另外，从供气管232d，以例如10slm左右的流量供给N2气。而且，通过以规定时间维持这一状态，实施反应室201内的烘烤。通过在上述的时机，即反应室201内升温之后开始H2气和HCl气体的供给，可以削减无助于后述净化和改性处理而只是无效流动的气体的量，使晶体生长的处理成本降低。
另外，本步骤在使泵231工作的状态下进行，这时，通过调整APC阀244的开度，将反应容器203内的压力，维持在例如0.5个大气压以上且2个大气压以下的压力。通过在反应容器203内的排气中进行本步骤，可以有效率地从反应容器203内除去杂质，即，进行反应容器203内的净化。还有，若反应容器203内的压力低于0.5个大气压，则难以得到后述净化和改性处理的效果。另外，若反应容器203内的压力高于2个大气压，则反应室201内的构件受到的蚀刻损伤过剩。
另外，在本步骤中，将反应容器203内的HCl气体对于H2气的分压比率(HCl的分压/H2的分压)，设置在例如1/50～1/2的大小。若上述的分压比率小于1/50，则难以得到后述的净化和改性处理的效果。另外，若上述的分压比率大于1/2，则反应室201内的构件受到的蚀刻损伤过剩。还有，此分压控制能够由设在供气管232a～232e的流量控制器的流量调节来进行。
本步骤中例如实施30分钟以上且300分钟以下的时间，能够在反应室201之中，至少使构成高温反应区域201a的各种构件的表面洁净化，除去附着在这些表面的異物。而后，通过将这些构件的表面，保持在比后述晶体生长工序的温度高100℃以上的高温，从而促进杂质气体从这些表面的释放，将其改性为在晶体生长工序的温度、压力条件下，Si、B、Fe、O和C等杂质的释放难以发生的面。还有，若本步骤的实施时间低于30分钟，则这里详述的净化和改性处理的效果可能不充分。另外，若本步骤的实施时间超过300分钟，则构成高温反应区域201a的构件的损伤过剩。
还有，反应容器203内供给H2气、HCl气体时，不实施向反应容器203内供给NH3气。在本步骤中，若向反应容器203内供给NH3气，则难以获得上述的净化和改性处理的效果，特别是是改性处理的效果。
另外，向反应容器203内供给H2气、HCl气体时，也可以供给氯(Cl2)气这样的卤素气体来代替HCl气体。在此情况下，也能够同样取得上述净化和改性处理的效果。
另外，向反应容器203内供给H2气、HCl气体时，也可以从供气管232a～232c添加N2气作为载气。通过添加N2气调节来自喷嘴249a～249c的气体的喷送流速，能够防止上述的净化和改性处理不完全的部分产生。还有，也可以供给Ar气或He气等稀有气体代替N2气。
上述的净化和改性处理完成后，使区段加热器207的输出功率降低，使反应容器203内降温，例如至200℃以下的温度，即可以向反应容器203内搬入衬底10等的温度。另外，停止向反应容器203内供给的H2气、HCl气体，并用N2气吹扫。反应容器203内的吹扫完成后，一边维持向反应容器203内的N2气供给，一边调节APC阀244的开度，以使反应容器203内的压力处于大气压，或者比大气压稍高的压力。
(S16：普通烘烤步骤)
上述的高温烘烤步骤S14，在反应室201内和交换室202内曝露在大气中的情况下实施。然而，在进行晶体生长工序时，通常，包括此前后在内，不会有反应室201内和交换室202内曝露在大气中的情况，因此，不需要高温烘烤步骤S14。但是，通过进行晶体生长工序，会导致GaN的多晶附着在喷嘴249a～249c、249e的表面、基座208的表面、隔热壁211的内壁等。若在GaN的多晶残留的状态下实施接下来的晶体生长工序，则从多晶分离等而飞散的GaN多晶粉和Ga液滴等附着于衬底10，成为阻碍良好的晶体生长的原因。因此，在晶体生长工序的后，以除去上述的GaN多晶为目的而实施普通烘烤步骤S16。普通烘烤步骤的处理程序、处理条件，除了使内部加热器210为关闭状态，并使基座208附近的温度为1000～1200℃的温度这两点以外，均可以与高温烘烤步骤S14中的同样。通过进行普通烘烤步骤S16，能够从反应室201内除去GaN多晶。
(S18：衬底配置步骤)
在实施高温烘烤步骤S14或普通烘烤步骤S16之后，反应容器203内的降温和吹扫完毕后，进行将衬底10收容到反应容器203内的衬底配置步骤S18。
如图3所示，打开反应容器203的炉口221，在基座208上载置衬底10。炉口221连接于与大气隔离，由N2气连续吹扫过的手套箱220。手套箱220，如上述，具备如下而成：透明的丙烯酸制的壁；与壁贯通的孔连接的多个橡胶制的手套；用于进行手套箱220内外之间的物质进出的传递箱。通过将传递箱内部的大气置换为N2气，不会向手套箱220内引入大气，而可以在手套箱220的内外进行物的进出。通过使用这样的机构进行衬底10的载置操作，能够防止进行高温烘烤步骤S14而完成了净化和改性处理的反应容器203内的各构件的再污染、和杂质气体对这些构件的再附着。还有，使载置于基座208上的衬底10的表面，即喷嘴249a～249c对面侧的主面(晶体生长面、基底面)，例如，为GaN晶体的(0001)面，即+c面(Ga极性面)。
[S20：基底层生长工序]
衬底10收容到反应室201内完成后，使用HVPE装置200，进行以下的基底层生长工序S20。
向反应室201内搬入衬底10后，关闭炉口221，一边实施反应室201内的加热和排气，一边开始向反应室201内供给H2气、或者H2气和N2气。然后，以反应室201内到达预期处理温度、处理压力，反应室201内的气氛成为预期气氛的状态下，开始从供气管232a、232b供给HCl气体、NH3气，对于衬底10的表面分别供给GaCl气体和NH3气。这时，从供气管232c，对于衬底10的表面供给SiH2Cl2。还有，从供气管232e不供给含卤素气体，以免生成含Mg气体。如此，能够使n型的GaN单晶所构成的基底层20在衬底10上生长。
还有，在本步骤中，为了防止构成衬底10的GaN晶体的热分解，优选在衬底10的温度达到500℃的时刻或在此之前，开始向反应室201内供给NH3气。另外，为了提高基底层20和p型层30的面内膜厚均匀性等，包括后述的p型层生长工序S30在内的晶体生长工序，优选在使基座208旋转的状态下实施。
在本步骤中，区段加热器207的温度优选为，包括气体发生器233a的上游侧的加热器，例如设定在700～900℃的温度，包括基座208的下游侧的加热器，例如设定在1000～1200℃的温度。由此，基座208的温度被调整到1000～1200℃的规定的晶体生长温度。在本步骤中，内部加热器210也可以在关闭的状态下使用，但只要基座208的温度在上述的1000～1200℃的范围，使用内部加热器210实施温度控制也无妨。
作为本步骤的其他处理条件，例示如下。
处理压力：0.5～2个大气压
GaCl气的分压：0.1～20kPa
NH3气的分压/GaCl气的分压：1～100
H2气的分压/GaCl气的分压：0～100
SiH2Cl2气的分压：0.1～10Pa
基底层20的生长完成后，停止从供气管232c供给SiH2Cl2。
[S30：p型层生长工序]
基底层生长工序S20完成后，继续使用HVPE装置200，在基底层20上，使含Mg的GaN单晶所构成的p型层30生长。
具体来说，继续从供气管232a、232b供给HCl气体、NH3气，对于衬底10的表面分别供给GaCl气体和NH3气。
这时，在本实施方式中，从供气管232e供给作为含卤素气体的HCl气体，一边蚀刻一边输送气体发生器233e内的MgF2，由此在p型层30中掺杂Mg。
这时，来自供气管232e作为含卤素气体的HCl气体的分压，例如，为1Pa以上且1kPa以下。还有，在p型层生长工序S30中，来自供气管232e的含卤素气体的分压以外的条件，与基底层生长工序S20同样。
这样，使用上述的HVPE装置200，使p型层30生长，由此能够一边抑制Mg和F以外的杂质进入到p型层30中，一边使规定量的Mg和微量的F进入p型层30中。另外，通过使用MgF2作为掺杂剂，能够只在p型层30中选择性地掺杂Mg。
在没有使衬底10大气曝露的状态下，在同一HVPE装置200内连续地进行以上的从基底层生长工序S20至p型层生长工序S30的工序。由此，能够抑制来自大气中的杂质的非意图的Si或O等的高浓度区域(相比基底层20和p型层30而言，具有相对高的Si浓度或O浓度的区域)，在基底层20与p型层30之间的界面形成。
[S40：搬出工序]
在衬底10上按顺序使基底层20和p型层30生长后，一边向反应室201内供给NH3气、N2气，另外，在对反应室201内进行了排气的状态下，一边分别停止向反应室201内的HCl气体、H2气的供给、由区段加热器207进行的加热。而后，反应室201内的温度降温到500℃以下后停止NH3气的供给，将反应室201内的气氛置换成N2气并恢复至大气压。而后，使反应室201内例如降温至200℃以下的温度，即可以从反应容器203内搬出半导体层叠物1的温度。之后，将半导体层叠物1，从反应室201内，经由手套箱220和传递箱搬出。
根据以上，制造本实施方式的半导体层叠物1。
还有，制作多个(n个)半导体层叠物1时，例如，优选按如下顺序实施：将反应室201内和交换室202内在大气中曝露→高温烘烤步骤S14→晶体生长工序→搬出工序S40→(普通烘烤步骤S16→晶体生长工序→搬出工序S40)×(n－1)。
(3)由本实施方式取得的效果
根据本实施方式，能够得到以下所示的1个或多个效果。
(a)在本实施方式中，根据上述的制造方法，通过在净化和改性处理过的高温反应区域201a内，抑制C、Si和O等杂质从高温反应区域201a的释放，并且，使p型层30生长，从而能够抑制非意图的这些杂质进入到p型层30中。由此，能够抑制p型层30的晶体畸变。另外，C、Si或O等补偿杂质向p型层30中的吸收到得到抑制，能够实现p型层30中的特别低的空穴浓度。
(b)本实施方式中，在p型层生长工序S30中，通过HVPE法，使用MgF2作为掺杂剂，由含卤素气体一边蚀刻一边输送MgF2，从而在p型层30中掺杂Mg。
通过HVPE法，不使用有机原料气体，从而能够抑制C混入到p型层30中。由此，能够抑制因杂质C引起的载流子补偿。其结果是，能够实现MOCVD法中得不到的低Mg浓度下的Mg高激活率。即，能够稳定控制低空穴浓度。
另外，作为Mg的掺杂剂，通过使用不包含O的MgF2，能够抑制O作为补偿供体进入到p型层30中。由此，能够得到与抑制来自上述装置的补偿供体的效果相协同的效果。即，使用HVPE法，也能够稳定实现p型层30中的低空穴浓度。
此外，通过使用MgF2作为掺杂剂，能够一边使来自该掺杂剂的微量的F进入到p型层30中，一边在p型层30中掺杂Mg。由此，能够使p型层30中的Mg激活率提高。虽然关于这一效果详细机制尚不清楚，但考虑是因为p型层30包含F，能够缓和p型层30的晶体畸变。由此，能够实现现有制造方法中得不到的高Mg浓度下Mg的高激活率。
其结果是，能够得到具有高空穴浓度的p型层30。
这样，一边抑制补偿供体进入到p型层30中，一边在p型层30中吸收规定量的Mg和微量的F，由此可以在p型层30中得到跨越大范围的空穴浓度。即，可以得到含p型层30的高品质的半导体层叠物1。
(c)在本实施方式中，使用MgF2作为掺杂剂，通过供给具有MgF2的蚀刻作用的含卤素气体，控制Mg掺杂。通过这样的Mg掺杂控制，能够一边抑制Mg向作为非p型层的基底层20中的混入，一边只在p型层30中选择性地掺杂Mg。由此，能够在基底层20和p型层30的界面附近，使Mg浓度剧烈变化。具体来说，比较基底层20和p型层30的界面附近的两侧的Mg浓度的比率B/A，能够达到100以上。
这此，使Mg浓度剧烈变化，能够缩小pn结二极管的耗尽层宽度。由此，能够减少导通状态下电流扩散时的复合概率。其结果是，可能降低pn结二极管的损失。
另外，能够按照设计实现Mg的掺杂·分布。由此，可以进行高自由度的设备设计。
＜本发明的第二实施方式＞
接着，对于本发明的第二实施方式进行说明。在上述的第一实施方式中，对于半导体层叠物1在衬底10上按顺序具有基底层20和p型层30的情况进行了说明。但是，也可以像以下的本实施方式这样，变更半导体层叠物1的结构。
以下，只对于与上述实施方式不同的要素进行说明，而与上述实施方式中说明的要素实质上相同的要素，附加相同符号并省略其说明。
(1)半导体层叠物
参照图4，对于本实施方式的半导体层叠物1进行说明。图4是表示本实施方式的半导体层叠物的概略剖视图。
如图4所示，本实施方式的半导体层叠物1，例如，作为用于制造具有沟槽栅结构(npn结构)的垂直场效应晶体管(FET)的层叠体构成。具体来说，半导体层叠物1，例如，具有衬底10、基底层20、p型层30、上层40。
[上层]
上层40，例如，设于p型层30上，具有Ⅲ族氮化物半导体。上层40，例如，优选由Ⅲ族氮化物半导体的单晶构成。本实施方式的上层40，例如，由通过与上述的基底层20同样的制造方法而进行外延生长的GaN单晶构成。
上层40的导电型，例如，是n型，上层40中的Si浓度，例如，与基底层20中的Si浓度等同。
在本实施方式中，根据上述的制造方法，上层40中的n型杂质以外的各杂质浓度，与基底层20同样，低于SIMS的测量极限(检测下限值)。
具体来说，通过SIMS的深度剖面分析测量的基底层20中的C浓度和O浓度，分别低于5×1015cm－3。另外，通过SIMS的深度剖面分析测量的基底层20中的Fe浓度和B浓度，分别低于1×1015cm－3。另外，关于上层40中的As、Cl、P、Na、Li、K、Sn、Ti、Mn、Cr、Mo、W和Ni各自的浓度，也与基底层20等同。
此外，在本实施方式中，从p型层生长工序S30向上层生长工序，含Mg气体的供给被适当停止，由此在p型层30和上层40的界面附近，Mg浓度急剧变化。
具体来说，比较p型层30和上层40的界面附近的两侧的Mg浓度的比率D/E，为100以上。
其中，D是从p型层30和上层40的界面朝向厚度方向在p型层30侧100nm位置处的Mg浓度，E是从p型层30和上层40的界面朝向厚度方向在上层40侧100nm位置处的Mg浓度。还有，界面的定义，除了将基底层20更换成上层40这一点以外，均与上述界面的定义一样。
上层40的厚度没有限定，例如，为10nm以上且1μm以下。
在本实施方式的半导体层叠物1的制造方法中，例如，在p型层生长工序S30之后，与基底层生长工序S20同样地进行上层生长工序即可。
(2)本实施方式的效果
在本实施方式中，通过上述的Mg掺杂控制，能够抑制Mg向作为非p型层的上层40中的混入。由此，能够使p型层30和上层40的界面附近的Mg浓度的比率D/E为100以上，即，使Mg浓度剧烈变化。其结果是，能够明确划分沟槽栅结构中的栅的区域，能够使栅长与p型层30的厚度同等。
＜本发明的其他实施方式＞
以上，具体说明了本发明的实施方式。然而，本发明不受上述实施方式限定，在不脱离其主旨的范围可以进行各种变更。
在上述的实施方式中，对于衬底10由GaN自立衬底构成情况进行了说明，但衬底10也可以由其他材料构成。具体来说，衬底10也可以由碳化硅(SiC)、Si、蓝宝石(Al2O3)构成。
在上述的实施方式中，对于基底层20、p型层30和上层40各个半导体层由GaN单晶构成的情况进行了说明，但本发明不限于这种情况。各半导体层不限于GaN单晶。各半导体层，例如，也可以由氮化铝(AlN)、氮化铝镓(AlGaN)、氮化铟(InN)、氮化铟镓(InGaN)、氮化铝铟镓(AlInGaN)等的Ⅲ族氮化物结晶，即，以InxAlyGa1－x－yN的组成式(但し，0≤x≤1，0≤y≤1，0≤x+y≤1)表示的单晶构成。
在上述的实施方式中，对于半导体层叠物1在衬底10上按顺序具有基底层20、p型层30和上层40的情况进行了说明，但本发明不限于这种情况。例如，半导体层叠物1也可以不具有基底层20，在衬底10上按顺序具有p型层30和上层40。
在上述的实施方式中，作为由半导体层叠物1制造的半导体装置，列举了纵型pn结二极管或纵型沟槽栅结构的FET，但半导体层叠物1也可以用于制造其他半导体装置。例如，可以使半导体层叠物1成为制造横型器件的构成。例如，也可以使基底层20和p型层30生长后，向p型层30中离子注入Si等n型杂质，由此制造用于制造横型功率器件的半导体层叠物1。
实施例
以下，对于可证实上述实施方式效果的实验结果进行说明。
(1)关于半导体层叠物
以如下方式，制作试样A、试样B1～3的半导体层叠物。
[共通条件]
在试样A、试样B1～3中，以下的条件一样。
衬底：GaN自立衬底
衬底的主面的晶面取向：+c面
衬底的直径：2英寸(50.8mm)
衬底的厚度：500μm
[试样A：本发明的HVPE法]
在试样A中，作为上述HVPE装置，使用构成高温反应区域的构件至少其表面由SiC构成的装置。在投入Ga原料和MgF2后，实施晶体生长工序之前，实施高温烘烤步骤。这时，压力条件为1个大气压，高温反应区域的温度为1500℃。高温烘烤步骤后，经由手套箱，在反应容器内收容衬底。
接着，在基底层生长工序中，使GaN所构成的基底层在衬底上生长。在本试样A中，使基底层为非掺杂。另外，使下游侧区段加热器和基座的温度为1050℃，基底层的厚度为5μm。
基底层生长工序之后，不对反应室进行大气释放，而进行p型层生长工序。利用HCl气体一边蚀刻一边输送MgF2，在由GaN构成的p型层中掺杂Mg。这时，将下游侧区段加热器和基座的温度维持得与基底层生长工序相等，使p型层的厚度为3μm。
在试样A中，通过变更供给到MgF2管线中的HCl气体的分压，制造Mg浓度互不相同的多个半导体层叠物。
[试样B1：Mg3N2使用HVPE法]
在试样B1中，作为p型层生长工序中的Mg掺杂剂，使用Mg3N2，除这一点以外与试样A同样，制造半导体装置。还有，作为Mg3N2的载气，供给H2气。
[试样B2：现有HVPE法]
在试样B2中，作为现有HVPE法，使用高温反应区域由石英构成的HVPE装置，不进行高温烘烤步骤。作为p型层生长工序中的Mg掺杂剂，使用金属Mg。试样B2中的其他条件，与试样B1一样。
[试样B3：MOCVD法]
在试样B3中，通过MOCVD法制造半导体层叠物。作为p型层生长工序中的Mg掺杂气体，供给Cp2Mg气体。试样B3的半导体层叠物的层结构，与试样B1同样。试样B3的其他条件，设定为现有MOCVD法的标准条件。
还有，在试样B1～3中，也制造Mg浓度互不相同的多个半导体层叠物。
(2)评价
在试样A、试样B1～3的半导体层叠物中，进行以下的评价。
[SIMS]
通过SIMS的深度剖面分析，测量试样A、试样B1～3各自的p型层中的Mg、C、O、Si、B和Fe等的各浓度。
[空穴浓度]
通过霍尔效应测量，测量在23℃的温度下半导体层叠物的p型层中的空穴浓度。
(3)结果
参照表1、图5～7，对于评价结果进行说明。表1的各杂质浓度，表示p型层中的浓度。还有，表1中的所谓(下限)，表示各评价中的检测下限，低于该检测下限的结果表述为“DL”。
【表1】
[试样B3：MOCVD法]
如表1所示，在试样B3中，p型层中的Mg和C以外的杂质浓度低，能够跨越大范围得到Mg浓度。还有，p型层中的F浓度低于检测下限。
如图6和图7所示，在试样B3中，能够跨越大范围的Mg浓度，得到1％以上的Mg的激活率。然而，在Mg浓度为2×1017cm－3以下的范围、和Mg浓度为2×1018cm－3以上的范围，Mg的激活率低。
在MOCVD法的试样B3中，使用Cp2Mg气体作为掺杂剂，能够比较容易地控制Mg浓度。然而，在试样B3中，因为混入了作为杂质的C，所以C补偿Mg。因此，在Mg浓度低的范围，Mg的激活率变低。另外，在试样B3中，由于不含F，从而随着Mg浓度变高，Mg的激活率处于稍微降低的倾向。
[试样B2：现有HVPE法]
如表1所示，在试样B2中，Mg以外的杂质浓度高。如图6和图7所示，在试样B2中，即使是高Mg浓度，空穴浓度也低，得不到充分的Mg的激活率。
在现有HVPE法的试样B2中，作为掺杂剂的金属Mg与构成高温反应区域的石英反应，因此掺杂剂的输送困难。另外，从构成高温反应区域的石英，作为补偿供体的Si或O高浓度地混入。其结果是，空穴浓度低，得不到充分的Mg的激活率。
[试样B1：使用Mg3N2的HVPE法]
如表1所示，在试样B1中，p型层中的Mg以外的杂质浓度低，能够跨越大范围得到Mg浓度。但是，p型层中的F浓度低于检测下限。
如图6和图7所示，在试样B1中，能够得到高于试样B2的Mg激活率。然而，在Mg浓度为2×1018cm－3以上的范围，空穴浓度变低，Mg的激活率急剧变低。
此外，如图5所示，在试样B1中，即使在基底层中，也可检测到Mg。在基底层与p型层之间，Mg浓度缓慢地变化。
使用Mg3N2的HVPE法的试样B1中，因为Mg掺杂剂不含F，所以没有F被摄入到p型层中。因此，在高Mg浓度的范围，得不到充分的Mg的激活率。
另外，在试样B1中，始终有含Mg气体从配置在反应容器内的Mg3N2被供给，因此在基底层中，也有一定量Mg被摄入。
[试样A]
如表1所示，在试样A中，p型层中的Mg和F以外的杂质浓度低，能够跨越大范围得到Mg浓度。另一方面，p型层中的F浓度为1×1014cm－3以上。
另外，如图6和图7所示，在试样A中，能够跨越大范围Mg浓度，得到比MOCVD法的试样B1高的空穴浓度和Mg的激活率。即，在试样A的p型层中的Mg浓度低于1×1018cm－3的范围，p型层中的Mg的激活率为11％以上。另外，在试样A的p型层中的Mg浓度为1×1018cm－3以上的范围，p型层满足关于上述的激活率的式(1)(Y≥－5.5logX+110)。
此外，如图5所示，在试样A中，在基底层与p型层之间，Mg浓度剧烈变化。具体来说，比较基底层和p型层的界面附近的两侧的Mg浓度的比率B/A，为100以上。
还有，在试样A中，在SIMS的深度剖面中的基底层和p型层之间，未形成具有比从基底层和p型层的界面朝向厚度方向在基底层侧100nm位置处的Si浓度高10倍以上的Si浓度的尖锐的峰。
在本发明的试样A中确认到，通过一边抑制补偿杂质进入到p型层中，一边使规定量的Mg和微量的F摄入到p型层中，能够在p型层中得到跨越大范围的空穴浓度。
另外，在试样A中确认到，通过供给具有MgF2蚀刻作用的含卤素气体控制Mg掺杂，能够在基底层和p型层的界面附近，使Mg浓度剧烈变化。
＜本发明的优选方式＞
以下，附注有关本发明的优选方式。
(附注1)
一种半导体层叠物，其具备：
衬底；
设于所述衬底的上方，具有含Mg的Ⅲ族氮化物的p型层，
所述p型层中的C浓度低于5×1015cm－3，
所述p型层中的O浓度低于5×1015cm－3，
所述p型层中的Si浓度低于1×1015cm－3，
所述p型层中的F浓度为1×1014cm－3以上。
(附注2)
根据附注1所述的半导体层叠物，其中，所述p型层中的F浓度为1×1016cm－3以下。
(附注3)
根据附注1或2所述的半导体层叠物，其中，具备设于所述衬底与所述p型层之间，具有Ⅲ族氮化物的基底层，
所述基底层中的C浓度低于5×1015cm－3，
所述基底层中的O浓度低于5×1015cm－3，
比较所述基底层和所述p型层的界面附近的两侧的Mg浓度的比率B/A，为100以上，
其中，
所述A，是从所述界面朝向厚度方向在所述基底层侧100nm位置处的Mg浓度，
所述B，是从所述界面朝向厚度方向在所述p型层侧100nm位置处的Mg浓度。
(附注4)
一种半导体层叠物，其具备：
衬底；
设于所述衬底上，具有Ⅲ族氮化物的基底层；
设于所述基底层上，具有含Mg的Ⅲ族氮化物的p型层，
所述基底层和所述p型层各自的C浓度低于5×1015cm－3，
所述基底层和所述p型层各自的O浓度低于5×1015cm－3，
所述p型层中的Si浓度低于1×1015cm－3，
比较所述基底层和所述p型层的界面附近的两侧诉Mg浓度的比率B/A，为100以上，
所述A，是从所述界面朝向厚度方向在所述基底层侧100nm位置处的Mg浓度，
所述B是从所述界面朝向厚度方向在所述p型层侧100nm位置处的Mg浓度。
(附注5)
根据附注1～4中任一项所述的半导体层叠物，其中，所述p型层的厚度为10nm以上且5μm以下。
(附注6)
根据附注1～5中任一项所述的半导体层叠物，其中，所述p型层中的B浓度和Fe浓度分别低于1×1015cm－3。
(附注7)
根据附注1～6中任一项所述的半导体层叠物，其中，
具备设于所述p型层上，具有Ⅲ族氮化物的上层，
所述上层中的C浓度低于5×1015cm－3，
所述上层中的O浓度低于5×1015cm－3，
比较所述上层和所述p型层的界面附近的两侧的Mg浓度的比率D/E，为100以上，
其中，
所述D是从所述界面朝向厚度方向在所述p型层侧100nm位置处的Mg浓度，
所述E是从所述界面朝向厚度方向在所述上层侧100nm位置处的Mg浓度。
(附注8)
根据附注1～7中任一项所述的半导体层叠物，其中，
所述p型层中的Mg浓度低于1×1018cm－3，
以23℃下的所述p型层中的空穴浓度相对于所述p型层中的Mg浓度求得的Mg的激活率，为11％以上。
(附注9)
根据附注1～7中任一项所述的半导体层叠物，其中，
所述p型层中的Mg浓度为1×1018cm－3以上，
所述p型层满足式(1)，
Y≥－5.5logX+110…(1)
其中，
X是以cm－3表示的所述p型层中的Mg浓度，
Y是以23℃下的所述p型层中的空穴浓度相对于所述p型层中的Mg浓度求得的比率，是由％表示的Mg的激活率。
(附注10)
根据附注1～9中任一项所述的半导体层叠物，其中，23℃下的所述p型层中的空穴浓度为，1×1015cm－3以上且5×1018cm－3以下。
(附注11)
一种半导体层叠物的制造方法，其中，具备如下工序：
准备衬底，并且准备收容有所述衬底的氢化物气相外延生长装置的工序；
通过所述氢化物气相外延生长装置，在所述衬底的上方，使具有含Mg的Ⅲ族氮化物的p型层生长的工序，
在使所述p型层生长的工序中，
通过含卤素气体一边蚀刻一边输送MgF2，从而在所述p型层中掺杂Mg。
(附注12)
根据附注11所述的半导体层叠物的制造方法，其中，所述准备工序中，具有：
作为所述氢化物气相外延生长装置中的反应容器而准备如下容器的工序，所述容器由具有被加热至Ⅲ族氮化物的晶体生长温度，被供给到所述衬底的气体相接触的高温反应区域，构成所述高温反应区域的构件的至少表面由不含石英和不含硼的材料形成；
高温烘烤工序，通过将所述高温反应区域的温度加热至1500℃以上的温度，并且不实施向所述反应容器内供给所述氮素原料气体，而实施向所述反应容器内供给氢气和含卤素气体，从而使构成所述高温反应区域的构件的所述表面净化和改性；
在所述反应容器内收容所述衬底的工序。
(附注13)
根据附注11或12所述的半导体层叠物的制造方法，其中，
在使所述p型层生长的工序中，
使所述p型层中的C浓度低于5×1015cm－3，
使所述p型层中的O浓度低于5×1015cm－3，
使所述p型层中的Si浓度低于1×1015cm－3，
使所述p型层中的F浓度为1×1014cm－3以上。
(附注14)
根据附注11～13中任一项所述的半导体层叠物的制造方法，其中
在所述准备工序之后，使所述p型层生长的工序之前，具备在所述衬底上使具有Ⅲ族氮化物的基底层生长的工序，
在使所述基底层生长的工序中，
使所述基底层中的C浓度低于5×1015cm－3，
使所述基底层中的O浓度低于5×1015cm－3，
使比较所述基底层和所述p型层的界面附近的两侧的Mg浓度的比率B/A，为100以上，
其中，
所述A，是从所述界面朝向厚度方向在所述基底层侧100nm位置处的Mg浓度，
所述B，是从所述界面朝向厚度方向在所述p型层侧100nm位置处的Mg浓度。

Claims (9)

1.一种半导体层叠物，其具备：
衬底；
设于所述衬底的上方，具有含Mg的Ⅲ族氮化物的p型层，
所述p型层中的C浓度低于5×1015cm－3，
所述p型层中的O浓度低于5×1015cm－3，
所述p型层中的Si浓度低于1×1015cm－3，
所述p型层中的F浓度为1×1014cm－3以上。
2.根据权利要求1所述的半导体层叠物，其中，具备设于所述衬底与所述p型层之间，具有Ⅲ族氮化物的基底层，
所述基底层中的C浓度低于5×1015cm－3，
所述基底层中的O浓度低于5×1015cm－3，
比较所述基底层和所述p型层的界面附近的两侧的Mg浓度的比率B/A为100以上，
其中，
所述A，是从所述界面朝向厚度方向在所述基底层侧100nm位置处的Mg浓度，
所述B，是从所述界面朝向厚度方向在所述p型层侧100nm位置处的Mg浓度。
3.一种半导体层叠物，其具备：
衬底；
设于所述衬底上，具有Ⅲ族氮化物的基底层；
设于所述基底层上，具有含Mg的Ⅲ族氮化物的p型层，
所述基底层和所述p型层各自的C浓度低于5×1015cm－3，
所述基底层和所述p型层各自的O浓度低于5×1015cm－3，
所述p型层中的Si浓度低于1×1015cm－3，
比较所述基底层和所述p型层的界面附近的两侧的Mg浓度的比率B/A为100以上，
其中，
所述A，是从所述界面朝向厚度方向在所述基底层侧100nm位置处的Mg浓度，
所述B，是从所述界面朝向厚度方向在所述p型层侧100nm位置处的Mg浓度。
4.根据权利要求1或3所述的半导体层叠物，其中，所述p型层的厚度为10nm以上且5μm以下。
5.根据权利要求1或3所述的半导体层叠物，其中，所述p型层中的B浓度和Fe浓度分别低于1×1015cm－3。
6.根据权利要求1或3所述的半导体层叠物，其中，具备设于所述p型层上，具有Ⅲ族氮化物的上层，
所述上层中的C浓度低于5×1015cm－3，
所述上层中的O浓度低于5×1015cm－3，
比较所述上层和所述p型层的界面附近的两侧的Mg浓度的比率D/E为100以上，
其中，
所述D，是从所述界面朝向厚度方向在所述p型层侧100nm位置处的Mg浓度，
所述E，是从所述界面朝向厚度方向在所述上层侧100nm位置处的Mg浓度。
7.根据权利要求1或3所述的半导体层叠物，其中，
所述p型层中的Mg浓度低于1×1018cm－3，
以23℃下的所述p型层中的空穴浓度对于所述p型层中的Mg浓度而求得的Mg的激活率为11％以上。
8.根据权利要求1或3所述的半导体层叠物，其中，
所述p型层中的Mg浓度为1×1018cm－3以上，
所述p型层满足式(1)，
Y≥－5.5logX+110…(1)
其中，
X是以cm－3表示的所述p型层中的Mg浓度，
Y是以23℃下的所述p型层中的空穴浓度相对于所述p型层中的Mg浓度求得的比率，是以％表示的Mg的激活率。
9.一种半导体层叠物的制造方法，其中，具备如下工序：
准备衬底，并且准备收容有所述衬底的氢化物气相外延生长装置的工序；
通过所述氢化物气相外延生长装置，在所述衬底的上方使具有含Mg的Ⅲ族氮化物的p型层生长的工序，
在使所述p型层生长的工序中，
利用含卤素气体一边蚀刻MgF2一边输送，从而在所述p型层中掺杂Mg。
CN202211603466.1A 2022-01-28 2022-12-13 半导体层叠物和半导体层叠物的制造方法 Pending CN116525409A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-011846 2022-01-28
JP2022011846A JP2023110417A (ja) 2022-01-28 2022-01-28 半導体積層物、および半導体積層物の製造方法

Publications (1)

Publication Number Publication Date
CN116525409A true CN116525409A (zh) 2023-08-01

Family

ID=87398193

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211603466.1A Pending CN116525409A (zh) 2022-01-28 2022-12-13 半导体层叠物和半导体层叠物的制造方法

Country Status (3)

Country Link
US (1) US20230245885A1 (zh)
JP (1) JP2023110417A (zh)
CN (1) CN116525409A (zh)

Also Published As

Publication number Publication date
US20230245885A1 (en) 2023-08-03
JP2023110417A (ja) 2023-08-09

Similar Documents

Publication Publication Date Title
CN110731002B (zh) 氮化物半导体层叠物、半导体装置、氮化物半导体层叠物的制造方法、氮化物半导体自支撑基板的制造方法以及半导体装置的制造方法
US7951685B2 (en) Method for manufacturing semiconductor epitaxial crystal substrate
US10978294B2 (en) Semi-insulating crystal, N-type semiconductor crystal and P-type semiconductor crystal
JP3899652B2 (ja) エピタキシャルウェハ
US20130005118A1 (en) Formation of iii-v materials using mocvd with chlorine cleans operations
EP3929336A1 (en) Gan crystal and substrate
CN111527587B (zh) 第iii族氮化物半导体基板的制备方法
US20200017993A1 (en) Group-iii nitride substrate and method of manufacturing group-iii nitride crystal
US11094539B2 (en) Method for manufacturing nitride semiconductor substrate and nitride semiconductor substrate
US7135347B2 (en) Method for manufacturing nitride film including high-resistivity GaN layer and epitaxial substrate manufactured by the method
JP7181810B2 (ja) 窒化物結晶
CN116525409A (zh) 半导体层叠物和半导体层叠物的制造方法
JP2002293697A (ja) ＧａＮエピタキシャル層の成長方法
JP7181321B2 (ja) 窒化物半導体積層物
JP7590885B2 (ja) 窒化物結晶、半導体積層物、窒化物結晶の製造方法および窒化物結晶製造装置
JP4380666B2 (ja) エピタキシャルウェハの製造方法
JP6549768B1 (ja) ＧａＮ結晶
JP7170595B2 (ja) ＧａＮ結晶
WO2018221054A1 (ja) 結晶積層体、半導体デバイスおよび半導体デバイスの製造方法
CN110777433A (zh) 氮化物晶体
JP2008071794A (ja) Ｉｉｉ−ｖ族化合物半導体の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination