[go: up one dir, main page]

CN116508137A - 将图案转移到发光器件的外延层的方法 - Google Patents

将图案转移到发光器件的外延层的方法 Download PDF

Info

Publication number
CN116508137A
CN116508137A CN202180073369.3A CN202180073369A CN116508137A CN 116508137 A CN116508137 A CN 116508137A CN 202180073369 A CN202180073369 A CN 202180073369A CN 116508137 A CN116508137 A CN 116508137A
Authority
CN
China
Prior art keywords
substrate
nitride
layer
growth
elo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180073369.3A
Other languages
English (en)
Inventor
S·甘德罗修拉
神川刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of California San Diego UCSD
Original Assignee
University of California San Diego UCSD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of California San Diego UCSD filed Critical University of California San Diego UCSD
Publication of CN116508137A publication Critical patent/CN116508137A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/04—Pattern deposit, e.g. by using masks
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0203—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0205—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth during growth of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18361—Structure of the reflectors, e.g. hybrid mirrors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0137—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/82—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/821—Bodies characterised by their shape, e.g. curved or truncated substrates of the light-emitting regions, e.g. non-planar junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/12—Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H01S5/04257—Electrodes, e.g. characterised by the structure characterised by the configuration having positive and negative electrodes on the same side of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18361—Structure of the reflectors, e.g. hybrid mirrors
    • H01S5/18369—Structure of the reflectors, e.g. hybrid mirrors based on dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18386—Details of the emission surface for influencing the near- or far-field, e.g. a grating on the surface
    • H01S5/18388—Lenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3095—Tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/872—Periodic patterns for optical field-shaping, e.g. photonic bandgap structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Lasers (AREA)

Abstract

具有集成在其外延层中的光提取或导向结构的发光器件，其中使用横向外延生长技术制造光提取和导向结构，该技术将图案从生长限制掩模和/或主衬底转移到外延层。

Description

将图案转移到发光器件的外延层的方法
相关申请的交叉引用
本申请根据35U.S.C.Section 119(e)要求以下共同未决和共同转让申请的权益：
Srinivas Gandrothula和Takeshi Kamikawa于2020年10月28日提交的题为“METHOD OF TRANSFERRING A PATTERN TO AN EPITAXIAL LAYER OF A LIGHT EMITTINGDEVICE”(代理人案卷号G&C30794.0786USP1(UC 2021-565-1))的美国临时申请序列号63/106,444；
该申请在此引入作为参考。
本申请与以下共同未决和共同转让的申请相关：
Takeshi Kamikawa、Srinivas Gandrothula、Hongjian Li和Daniel A.Cohen于2019年10月24日提交的题为“METHOD OF REMOVING A SUBSTRATE”(代理人案卷号30794.0653USWO(UC 2017-621-2))的美国实用新型专利申请序列号16/608,071，该申请根据35U.S.C.Section 365(c)要求Takeshi Kamikawa、Srinivas Gandrothula、Hongjian Li和Daniel A.Cohen于2018年05月07日提交的题为“METHOD OF REMOVING A SUBSTRATE”(代理人案卷号30794.0653WOU1(UC 2017-621-2))的共同待决和共同转让的PCT国际专利申请序列号PCT/US18/31393的权益，该申请根据35U.S.C.Section119(e)要求TakeshiKamikawa、Srinivas Gandrothula、Hongjian Li和Daniel A.Cohen于2017年05月05日提交的题为“METHOD OF REMOVING ASUBSTRATE”(代理人案卷号30794.0653USP1(UC 2017-621-1))的共同待决和共同转让的美国临时专利申请序列号62/502,205的权益；
Takeshi Kamikawa、Srinivas Gandrothula和Hongjian Li于2020年02月26日提交的题为“METHOD OF REMOVING A SUBSTRATE WITH ACLEAVING TECHNIQUE”(代理人案卷号30794.0659USWO(UC 2018-086-2))的美国实用新型专利申请序列号16/642,298，该申请根据35U.S.C.Section 365(c)要求Takeshi Kamikawa、Srinivas Gandrothula和HongjianLi于2018年09月17日提交的题为“METHOD OF REMOVING ASUBSTRATE WITH A CLEAVINGTECHNIQUE”(代理人案卷号30794.0659WOU1(UC 2018-086-2))的共同待决和共同转让的PCT国际专利申请序列号PCT/US18/51375的权益，该申请根据35U.S.C.Section 119(e)要求Takeshi Kamikawa、Srinivas Gandrothula和Hongjian Li于2017年09月15日提交的题为“METHOD OF REMOVING A SUBSTRATE WITH ACLEAVING TECHNIQUE”(代理人案卷号30794.0659USP1(UC 2018-086-1))的共同待决和共同转让的美国临时专利申请序列号62/559,378的权益；
Takeshi Kamikawa、Srinivas Gandrothula和Hongjian Li于2020年09月04日提交的题为“METHOD OF FABRICATING NONPOLAR AND SEMIPOLAR DEVICES USING EPITAXIALLATERAL OVERGROWTH”(代理人案卷号30794.0680USWO(UC 2018-427-2))的美国实用新型专利申请序列号16/978493，该申请根据35U.S.C.Section 365(c)要求Takeshi Kamikawa、Srinivas Gandrothula和Hongjian Li于2019年04月01日提交的题为“METHOD OFFABRICATING NONPOLAR AND SEMIPOLAR DEVICES USING EPITAXIAL LATERALOVERGROWTH”(代理人案卷号30794.0680WOU1(UC 2018-427-2))的共同待决和共同转让的PCT国际专利申请序列号PCT/US19/25187的权益，该申请根据35U.S.C.Section 119(e)要求Takeshi Kamikawa、Srinivas Gandrothula和Hongjian Li于2018年03月30日提交的题为“METHOD OF FABRICATING NON-POLAR AND SEMI-POLAR DEVICES USING EPITAXIALLATERAL OVERGROWTH”(代理人案卷号G&C 30794.0680USP1(UC 2018-427-1))的共同待决和共同转让的美国临时专利申请序列号62/650,487的权益；以及
Srinivas Gandrothula和Takeshi Kamikawa于2020年10月20日提交的题为“METHOD OF REMOVING SEMICONDUCTING LAYERS FROM ASEMICONDUCTING SUBSTRATE”(代理人案卷号30794.0682USWO(UC 2018-614-2))的美国实用新型专利申请序列号17/049156，该申请根据35U.S.C.Section 365(c)要求Srinivas Gandrothula和TakeshiKamikawa于2019年05月30日提交的题为“METHOD OF REMOVING SEMICONDUCTING LAYERSFROM A SEMICONDUCTING SUBSTRATE”(代理人案卷号G&C30794.0682WOU1(UC 2018-614-2))的共同待决和共同转让的PCT国际专利申请序列号PCT/US19/348,68的权益，该申请根据35U.S.C.Section 119(e)要求Srinivas Gandrothula和Takeshi Kamikawa于2018年05月30日提交的题为“METHOD OF REMOVING SEMICONDUCTING LAYERS FROMASEMICONDUCTING SUBSTRATE”(代理人案卷号G&C 30794.0682USP1(UC 2018-614-1))的共同待决和共同转让的美国临时申请序列号62/677,833的权益；
所有这些申请在此引入作为参考。
技术领域
本发明涉及一种将图案转移到发光器件的外延层的方法。
背景技术
对于III族氮化物半导体器件，例如发光二极管(LED)和激光二极管(LD)，通过表面粗糙化方法，例如图案化蓝宝石衬底(PSS)和光电化学(PEC)蚀刻技术，提取和相应的输出功率都得到了极大的提高。在III族氮化物LED的情况下，光提取效率已经成为LED效率的最重要的限制因素，因为低位错GaN衬底的可用性和金属有机化学气相沉积(MOCVD)技术的进步极大地提高了基于氮化物的LED的内部量子效率(IQE)(超过80％)。
这些表面粗糙化方法的有效性大体上取决于待图案化表面的晶体取向和极性。迄今为止，它仅被建立用于c极性[0001]GaN的氮面，还不能用于任意GaN晶体取向和极性，包括大多数半极性表面和非极性a-平面和m-平面表面。
反应离子蚀刻(RIE)是另一种用于图案化锥形特征以增强光提取而不考虑晶体取向的方法。另一方面，限制在于发射光方向的不可控性。
通过使用微腔或光子晶体(PhC)来控制光电器件中电磁模式的传播，已经广泛研究了改善光发射的方向性。折射的周期性调制用作光栅，以将来自半导体器件的导模耦合到空气中，从而提高LED的提取效率和方向性。在光电子器件中用于光衍射的光栅的应用要求光栅周期约为该器件产生的光的波长的一半。在GaN基光电器件的情况下，光栅周期需要在几百纳米的数量级。
PhC LED的主要困难在于其精密的所需制造。因此，本领域需要制造光导或提取特征的改进方法。
发明内容
为了克服上述现有技术中的限制，并且为了克服在阅读和理解本说明书时将变得明显的其他限制，本发明公开了一种用于在主衬底的生长限制掩模上外延地制造光导或提取特征的方法，其中主衬底可以是同质或异质衬底，包括其上沉积有模板的衬底。光导或提取特征被制造在III族氮化物外延横向过生长(ELO)层的翼上，从而导致器件在减少的位错密度和堆垛层错方面具有良好的晶体质量。
具体地，本发明执行以下步骤：使用生长限制掩模和ELO方法在衬底上生长岛状III族氮化物半导体层，其中生长限制掩模对于获得期望的光提取或光导功能起重要作用。在生长之前，生长限制掩模用粗糙表面或PhC表面构图。发光孔至少部分被限制到III族氮化物ELO层的翼，从而可以保证良好的晶体质量层。
此后，在III族氮化物ELO层的翼上制造器件，并将器件从主衬底上取下。注意，隔离的器件保留在主衬底上，具有非常小的连接，例如外延或非外延桥，直到整个器件完成。一旦从衬底上取下，通过弹性体印模、真空吸盘、胶带，或者简单地通过将器件粘合或附着到单独的载体或衬底上，将器件转移到另一个载体或衬底上。
III族氮化物半导体层的尺寸使得一个或多个岛状III族氮化物半导体层形成条(称为器件的条)。通过这样做，可以在自组装阵列中彼此相邻地制造几乎相同的器件，因此，通过集成，可以更容易地扩大规模。可替代地，可以使III族氮化物ELO层最初聚结，使得它们随后可以分成器件条或单独器件。
通过设计适当的制造过程，每个器件都可以单独或与其他器件一起寻址。例如，可以为单片集成的这种条器件制造公共阴极或阳极，或者可以为全色显示应用寻址单独的器件。因此，可以获得高产量。
本发明的关键方面包括：
·光提取和/或方向性受到控制。
·在生长器件的活性层之前，在III族氮化物ELO层的翼上引入光提取或导向特征。
·光提取或导向特征放置在III族氮化物ELO层的背面。
·粗糙或周期性图案化在没有干法蚀刻过程的化学蚀刻剂或等离子体损伤的情况下进行。
·粗糙或周期性图案化在外延层上进行。
·粗糙或周期性图案化靠近活性区。
·器件的发光区域制作在III族氮化物ELO层的翼上，从而在发光区域提供更好的晶体质量，从而提高性能。
·本发明可以用于通过制造限制到III族氮化物ELO层的翼的更小的覆盖区器件来增加产量。
·本发明可以利用外来衬底，例如Si、SiC、蓝宝石、模板衬底、ELO辅助半导体衬底等，以提高工业需求的可制造性。
·本发明不依赖于主衬底的晶体取向。
·衬底可回收用于下一批器件。
在本发明的以下详细描述中说明了使用该方法的一些可能的设计。当与上述关于从半导体衬底上去除半导体器件的交叉引用的发明相结合时，与常规可制造的器件元件相比，本发明具有许多优点。
附图说明
现在参考附图，其中相同的附图标记始终代表相应的部分：
图1A、1B和1C是根据本发明一实施例的衬底、生长限制掩模以及聚结和非聚结外延层的示意图。
图2是制造发光器件的方法的流程图。
图3A、3B和3C是具有不同形状的可能图案的生长限制掩模的示意图。
图4A、4B和4C示出了主衬底和生长限制掩模的各种图案的实验结果。
图5A、5B、5C和5D示出了用于实现平凹谐振腔VCSEL的结构。
图6A、6B和6C示出了在外延横向过生长层的界面处获得的不同类型的弯曲形状。
图7A和7B示出了使用本发明制造的器件。
具体实施方式
在优选实施例的以下描述中，参考了可以实施本发明的具体实施例。应当理解，可以利用其他实施例，并且可以在不脱离本发明的范围的情况下进行结构改变。
概述
本发明描述了一种通过相应地设计生长限制掩模(growth restrict mask)来制造半导体器件(例如发光器件，包括LED和平凹VCSEL)的方法。因为在本发明中依赖于ELO，所以本发明容易应用于外来衬底，例如Si、SiC、蓝宝石、半导体层模板或包含ELO工程层模板的主衬底。ELO工程层模板使得可以在蓝宝石衬底上使用GaN、在硅衬底上使用GaN等。LED、PhC LED和VCSEL可以在良好晶体质量的ELO翼上制造，然后各个器件可以与主衬底隔离，被选择性地拾取，或者被转移到显示器背板上或转移到产品上。
图1A示出了使用示意图100a1和100a2的方法。该方法首先提供III族氮化物基衬底101，例如块体GaN衬底101。
示意图100a1示出了生长限制掩模102形成在III族氮化物基衬底101上或上方。具体地，生长限制掩模102设置成与衬底101直接接触，或者通过由MOCVD等生长的中间层间接设置，中间层由沉积在衬底101上的III族氮化物基半导体层或模板制成。
生长限制掩模102可以由绝缘膜形成，例如通过等离子体化学气相沉积(CVD)、溅射、离子束沉积(IBD)等沉积在基础衬底101上的SiO2膜，其中通过使用预定光掩模的光刻来图案化SiO2膜，然后蚀刻该SiO2膜以包括开口区域103以及非生长区域104(其可以被图案化或不被图案化)。本发明可以使用SiO2,SiN,SiON,TiN等作为生长限制掩模102。由上述材料构成的多层生长限制掩模102是优选的。
使用ELO方法在GaN衬底101和生长限制掩模102上生长外延III族氮化物层105，例如GaN基层。III族氮化物ELO层105的生长首先发生在III族氮化物基衬底101上的开口区域103中，然后从生长限制掩模102上的开口区域103横向发生。在相邻开口区域103处的III族氮化物ELO层105可以在生长限制掩模102的顶部上聚结之前，III族氮化物ELO层105的生长可以停止或中断，其中这种中断的生长导致相邻III族氮化物ELO层105之间的非生长区域104。可替代地，III族氮化物ELO层105的生长可以继续，并与相邻的III族氮化物ELO层105聚结，如示意图100a2所示，从而在会合区域形成缺陷增加的聚结区域106。
在图1B中，示意图100b1示出了附加的III族氮化物器件层107如何可以包括活性区(active region)107a、p型层107b、电子阻挡层(EBL)107c和包层107d以及其他层。这些附加的III族氮化物器件层107沉积在III族氮化物ELO层105上或上方。
当III族氮化物ELO层105如图1A的100a1所示在聚结之前停止时，或者当III族氮化物ELO层105如图1A的100a2所示在聚结区域106中继续聚结时，III族氮化物ELO层105和III族氮化物器件层107包括一个或多个平坦表面区域108和在其邻近非生长区域104的边缘处的层弯曲区域109。平坦表面区域108的宽度为至少3μm，最优选为10μm或更大。
器件110的发光活性区107a在平坦表面区域108处被处理，优选在开口区域103和边缘部分109或聚结区域106之间。通过这样做，器件110的条将在沿着条的长度的开口区域103的任一侧上拥有成双的或几乎相同的发光孔的阵列。此外，电极可以放置在器件层107上，以及III族氮化物ELO层105和生长限制掩模102之间的背面界面111上。
有许多从衬底101上去除发光器件110的方法。例如，本发明可以利用ELO方法来去除发光器件110。在本发明中，衬底101和III族氮化物ELO层105之间的结合强度被生长限制掩模102削弱。在这种情况下，衬底101和III族氮化物ELO层105之间的结合区域是开口区域103，其中开口区域103的宽度比III族氮化物ELO层105窄。因此，生长限制掩模102减小了结合区域，使得该方法对于去除外延层105、107是优选的。
在图1C的示意图100c1和100c2中，III族氮化物ELO层105的开口区域被标记为区域112，并且相邻III族氮化物ELO层105的翼的可能相遇或可能不相遇的区域被标记为区域113。
本发明提出了多种方法，以便实现用于发光器件的光提取或光导工具。
下面更详细地描述了本发明的典型制造步骤：
步骤1：在生长限制掩模102上形成期望的形状，这可以通过以下实现。生长限制掩模102放置在主衬底101上，其中生长限制掩模102使用纳米压印光刻被图案化或成形，或者该图案或形状可以使用光刻和湿法蚀刻或光刻和干法蚀刻被转移到生长限制掩模102上。
步骤2：生长限制掩模102具有暴露衬底101的多个条纹开口区域103，其中衬底101为III族氮化物基半导体，或者衬底101为异质衬底(硅、氮化硅、蓝宝石等)，或者准备包括生长限制掩模102的模板。
步骤3：使用生长限制掩模102在衬底101上或上方生长多个外延层105、107，使得这种生长在平行于生长限制掩模102的条纹开口区域103的方向上延伸。外延层105、107采用生长限制掩模102上设计的图案或形状，使得设计的图案或形状转移到III族氮化物ELO层105和生长限制掩模102之间的界面111表面上。
步骤4：通过常规方法，在III族氮化物ELO层105的翼区域上，主要在平坦表面区域108上，制造发光器件110，例如LED或VCSEL。
步骤5：划分器件110并隔离主衬底101上的器件110。
步骤6：附接子底座。
步骤7：使用化学蚀刻剂，如缓冲氢氟酸(BHF)或氢氟酸(HF)，溶解生长限制掩模102和保护层。
步骤8：从主衬底101分离该器件110。
步骤9：执行器件110的最终处理，例如将分布式布拉格反射器(DBR)放置在用于VCSEL的曲面镜上，然后封装器件110。
过程步骤
图2是示出了根据本发明实施例的器件110实现的步骤的流程图。
框201表示提供主衬底101的步骤，其中主衬底101是半导体衬底，并且半导体衬底与晶体取向无关。在一示例中，主衬底101具有一个或多个沟槽。
框202表示在主衬底101上形成生长限制掩模102的步骤，其中生长限制掩模由一层或多层构成。
框203、204和205表示在生长限制掩模102和/或主衬底101上形成一个或多个图案的步骤，其中图案在III族氮化物ELO层105和主衬底101之间的界面处产生光控制结构。具体而言，框203包括一个或多个随机图案，例如一个或多个随机谷-峰图案，例如一个或多个不平坦区域；框204表示尺寸与从活性区107a发射的光的波长相等的2D周期性晶格阵列，即PhC；框205表示一个或多个凹面图案或曲面，例如竖直腔面发射激光器(VCSEL)的谐振腔的平凹反射镜，其中谐振腔由外延生长的一层或多层构成。
框206表示在生长限制掩模102上打开由开口区域103构成的条纹以用于ELO生长的步骤。
框207、208表示在生长限制掩模102上生长III族氮化物ELO层105的步骤，其中III族氮化物ELO层105可以在框207中不聚结或者在框208中聚结，随后在III族氮化物ELO层105上生长III族氮化物器件层107。
框209表示在主衬底101上使所述器件110单体化的步骤。
框210表示将器件110从主衬底101上拆下的步骤，框211表示重新使用主衬底101的步骤。
框212表示对器件110(例如VCSEL器件110)进行任何必要的后端处理的步骤。
下面将更详细地描述这些步骤。
形成生长限制掩模
在一实施例中，III族氮化物层105通过ELO在III族氮化物衬底101上生长，例如用由SiO2构成的生长限制掩模102图案化的m平面GaN衬底101，其中III族氮化物ELO层105可以在或可以不在SiO2的顶部聚结。
生长限制掩模102由条纹开口区域103构成，其中开口区域103之间的生长限制掩模102的SiO2条纹具有1μm-20μm的宽度和10μm-100μm的间隔。如果使用非极性衬底，开口区域103沿着<0001>轴取向。如果使用半极性(20-21)或(20-2-1)平面，则开口区域103分别在平行于[-1014]或[10-14]的方向上取向。也可以使用其他平面，开口区域103沿其他方向取向。
当使用III族氮化物衬底101时，本发明可以获得高质量的III族氮化物半导体层105、107。结果，本发明还可以容易地获得具有降低的缺陷密度(例如位错和堆垛层错)的器件。
此外，这些技术可以用于异质衬底，例如蓝宝石、SiC、LiAlO2、Si、Ga2O3等，只要它能够通过生长限制掩模102生长III族氮化物ELO层105。
生长限制掩模上的图案
在开始在生长限制掩模102上打开条纹之前，在生长限制掩模102上进行预处理。本发明为器件110提出了三种不同的可能类型的图案；然而，也可以如下所述的相同方式实施若干替代设计。在MOCVD生长期间，生长限制掩模102上的随机峰-谷图案将转化到与ELO层105的界面111上。在III族氮化物ELO层105的表面上进行器件110制造，包括p-焊盘和n-焊盘，在主衬底101上将器件110单体化，并且使用载体晶片拾取器件110。结果在III族氮化物ELO层105的界面111留下随机峰-谷图案。每个其他图案也是如此，例如LED或VCSEL的PhC。在用于LED的PhC的情况下，图案必须具有与器件110发射的光的波长数量级相同的尺寸；在用于VCSEL的PhC的情况下，凹面的曲率半径设计成使得束腰必须以较小的损失穿过平凹反射镜腔。
使用生长限制掩模在衬底上生长外延层
III族氮化物半导体器件层107通过传统方法生长在平坦区域108中的III族氮化物ELO层105上。在一实施例中，MOCVD用于包括III族氮化物ELO层105和III族氮化物半导体器件层107的岛状III族氮化物半导体层的外延生长。岛状III族氮化物半导体层105、107彼此分离，因为MOCVD生长在III族氮化物ELO层105聚结之前停止。在一实施例中，使岛状III族氮化物半导体层105、107聚结，并且随后执行蚀刻以去除不需要的区域。
三甲基镓(TMGa)、三甲基铟(TMIn)和三乙基铝(TMAl)用作III族元素源。氨(NH3)用作供应氮气的原料气体。氢气(H2)和氮气(N2)用作III族元素源的载气。重要的是在载气中包含氢以获得光滑的表面外延层。
盐水和双(环戊二烯基)镁(Cp2Mg)用作n型和p型掺杂剂。压力设置通常为50至760托。III族氮化物基半导体层通常在700到1250℃的温度范围内生长。
例如，生长参数包括如下:TMG为12sccm，NH3为8slm，载气为3slm，SiH4为1.0sccm，V/III比率为约7700。
有限区域外延(LAE)III族氮化物层的ELO
在现有技术中，已经在生长后的m平面III族氮化物膜的表面上观察到许多金字塔形的小丘。参见例如美国专利申请公开号2017/0092810。此外，在生长表面上出现了波状表面和凹陷部分，这使得表面粗糙度更差。这是非常严重的问题。例如，根据一些论文，通过控制衬底生长表面的斜角(off-angle)(>1度)，以及通过使用N2载气条件，可以获得光滑表面。然而，由于生产成本高，这些对于大规模生产是非常有限的条件。此外，GaN衬底相对于其制造方法的原点具有大的偏离角度波动。例如，如果衬底具有大的面内偏角分布，它在晶片中的这些点处具有不同的表面形态。在这种情况下，由于大的面内偏角分布，产量降低。因此，该技术必须不依赖于偏角面内分布。
本发明解决了如下所述的这些问题：
1.生长区域受到生长限制掩模102从衬底101边缘开始的区域限制。
2.衬底101是非极性或半极性III族氮化物衬底101，其具有从c平面和m平面朝向c平面的-16度到+30度的偏角取向。可替代地，可以使用其上沉积有III族氮化物基半导体层的异质衬底101，其中该层具有从m平面朝向c平面的+16度到-30度的偏角取向。
3.岛状III族氮化物半导体层105、107具有垂直于III族氮化物基半导体晶体的a轴的长边。
4.在MOCVD生长期间，可以使用氢气氛。
在本发明中，在非极性和半极性生长期间可以使用氢气氛。使用该条件是优选的，因为氢可以防止在初始生长阶段在开口区域103的边缘发生过度生长。
这些结果是通过以下生长条件获得的。
在一实施例中，生长压力在60至760托的范围内，尽管生长压力优选在100至300托的范围内，以获得岛状III族氮化物半导体层105、107的宽宽度；生长温度范围从900到1200℃；V/III比率范围为10-30000；TMG为2-20sccm；NH3的范围从0.1到10slm并且载气仅仅是氢气，或者是氢气和氮气。为了获得光滑表面，需要通过常规方法优化每个平面的生长条件。
在生长约2-8小时后，III族氮化物ELO层105具有约1-50μm的厚度和约50-150μm的条宽度。
制造器件
通过常规方法在平坦表面区域108处制造器件110，其中各种器件110设计是可能的。例如，对于μLED，如果只需要前端工艺来实现器件110，则可以沿着III族氮化物ELO层105的翼的长度或宽度制造p-焊盘和n-焊盘。
形成用于分离器件单元的结构
该步骤的目的是将器件110与III族氮化物ELO层105和III族氮化物器件层107的主衬底101隔离。至少两种方法可以用来将器件110转移到载体衬底上。
在一种方法中，通过蚀刻区域112、113至少暴露生长限制掩模102，III族氮化物ELO层105和器件层107与主衬底101分离。该分离也可以通过金刚石划线器或激光划线器划线来进行，例如诸如RIE(反应离子蚀刻)或ICP(感应耦合等离子体)的工具；但不限于这些方法，这些方法也可用于隔离器件110。
为了将隔离的III族氮化物器件层107保持在主衬底101上，将III族氮化物ELO层105与主衬底101直接连接的区域112被修改，使得即使在区域113暴露生长限制掩模102之后，与主衬底101的连接仍保留。可替代地，可以选择通过蚀刻所有开口区域103来消除开口区域103处与主衬底101的任何连接。
在另一种方法中，通过在区域113蚀刻以至少暴露生长限制掩模102来隔离器件110(在ELO类型2的情况下)。然后，Srinivas Gandrothula等人在出版物Appl.Phys.Express,vol.13,p.041003(2020)中描述的方法可用于将器件110与主衬底101隔离。可替代地，在附着粘合膜以将隔离的器件110转移到载体上之前，也可以使用支撑载体，例如子底座。
从衬底上去除ELO III族氮化物器件层
在蚀刻区域112和113之后，无论哪一个是最好的，可以使用以下方法之一将完成的III族氮化物器件层107从其主衬底101转移。
当衬底101在蚀刻了区域112、113之后留下弱连接或没有连接时：
1.弹性体印模(PDMS印模)：PDMS印模足够柔韧，可以从主衬底101上拾取隔离的III族氮化物器件层107。还可以选择性地拾取器件层107，以便将它们转移到目标背板。
2.真空吸盘：当III族氮化物器件层107与主衬底101的连接较弱时，从主衬底101拾取隔离的III族氮化物器件层107的新方法是使用真空受控吸盘来去除III族氮化物器件层107。
当在区域112不进行蚀刻时：
1.在隔离了器件110而未接触区域112之后，将粘合膜放置在器件110上，并且利用低温和轻微压力的帮助，将器件110从主衬底101剥离。
2.可替代地，支撑载体也可以与粘合膜一起使用，并且遵循类似的程序来剥离器件110，使得器件110可被转移到刚性载体衬底上。
将器件安装在显示面板上
使用上述方法-(1)PDMS印模或者(2)真空吸盘来-提升分开/隔离的器件110：。
使用真空吸盘拾取器件
当目标尺寸低于50μm时，本发明提供了对具有较小发光孔径的批量转移器件110(也称为发射无机像素)的问题的解决方案。这些器件110(称为μLED)制造在III族氮化物ELO层105的翼上，并且可以如上所述从衬底1010移除。具体而言，这些器件110优选地具有III族氮化物ELO层105的较大翼区域和较小的开口区域112，也就是说，翼区域和开口区域112之间的比率应该大于1，更优选地为5-10，并且具体而言，开口区域112应该在1-5μm左右。因此，器件110可以更容易地从III族氮化物衬底101移除，并且可以转移到外部载体或者以容易的方式在进一步的步骤中处理。
术语的定义
III族氮化物基衬底
III族氮化物基衬底101可以包括任何类型的III族氮化物基衬底，只要III族氮化物基衬底能够通过生长限制掩模102生长III族氮化物基半导体层105、107，在{0001},{11-22},{1-100},{20-21},{20-2-1},{10-11},{10-1-1}平面等或其它平面上从块体GaN切片的任何GaN衬底101，以及AlN晶体衬底101。
异质衬底
此外，本发明也可以使用异质衬底101。例如，GaN模板或其他III族氮化物基半导体层可以在生长限制掩模102之前生长在异质衬底101上，诸如蓝宝石、Si、GaAs、SiC、Ga2O3等。GaN模板或其它III族氮化物基半导体层通常在异质衬底101上生长至约2-6μm的厚度，然后生长限制掩模102设置在GaN模板或另一III族氮化物基半导体层上。
生长限制掩模
生长限制掩模102包括电介质层，例如SiO2、SiN、SiON、Al2O3、AlN、AlON、MgF、ZrO2、TiN等，或者难熔金属或贵金属，例如W、Mo、Ta、Nb、Rh、Ir、Ru、Os、Pt等。生长限制掩模102可以是选自上述材料的层压结构。它也可以是选自上述材料的多叠层结构。
在一实施例中，生长限制掩模102的厚度约为0.05-3μm。掩模102的宽度优选大于20微米，更优选，宽度大于40μm。生长限制掩模102通过溅射、电子束蒸发、等离子体增强化学气相沉积(PECVD)、离子束沉积(IBD)等沉积，但不限于这些方法。
在m平面独立式(free standing)GaN衬底101上，生长限制掩模102包括多个开口区域103，其沿平行于衬底101的11-20方向的第一方向和平行于衬底101的0001方向的第二方向，以沿第二方向延伸的间隔周期性地布置。开口区域103的长度是例如200到35000μm；宽度例如是2到180μm；并且开口区域103的间隔例如是20到180μm。开口区域103的宽度在第二方向上通常是恒定的，但是可以根据需要在第二方向上改变。
在c平面独立式GaN衬底101上，开口区域103布置在平行于衬底101的11-20方向的第一方向和平行于衬底101的1-100方向的第二方向上。
在半极性(20-21)或(20-2-1)GaN衬底101上，开口区域103分别布置在平行于[-1014]和[10-14]的方向上。
可替代地，可以使用异质衬底101。当c平面GaN模板生长在c平面蓝宝石衬底101上时，开口区域103与c平面独立GaN衬底101方向相同；当m平面GaN模板生长在m平面蓝宝石衬底101上时，开口区域103与m平面独立GaN衬底101方向相同。通过这样做，m平面解理平面可以用于用c平面GaN模板分割器件110的条，并且c平面解理平面可以用于用m平面GaN模板分割器件110的条；这是更优选的。
III族氮化物基半导体层
III族氮化物ELO层105和III族氮化物半导体器件层107可以包括In、Al和/或B，以及其他杂质，例如Mg、Si、Zn、O、C、H等。
III族氮化物基半导体器件层107通常包括两层以上，包括n型层、未掺杂层和p型层中的至少一层。III族氮化物基半导体器件层107具体包括GaN层、AlGaN层、AlGalnN层、InGaN层等。在器件110具有多个III族氮化物基半导体层105、107的情况下，彼此相邻的岛状III族氮化物半导体层105、107之间的距离通常为30μm或更小，优选为10μm或更小，但不限于这些图。在半导体器件110中，根据半导体器件110的类型的多个电极设置在预定位置。
平坦表面区域
平坦表面区域108位于层弯曲区域109之间。此外，平坦表面区域108在生长限制掩模102的区域中。
半导体器件110的制造主要在平坦表面区域108上进行。平坦表面区域108的宽度优选至少为5μm，更优选为10μm或更大。对于每个半导体层105、107，平坦表面区域108具有高度均匀的厚度。
层弯曲区域
如果包括活性层107a的层弯曲区域109保留在器件110中，则来自活性层107a的发射光的一部分被重新吸收。结果，优选通过蚀刻去除层弯曲区域109中的活性层107a的至少一部分。
从另一角度来看，除了开口区域103之外，平坦表面区域108的外延层具有比开口区域103的外延层更小的缺陷密度。因此，更优选地，孔结构应形成在平坦表面区域108中，包括III族氮化物ELO层105的翼区域上。
半导体器件
半导体器件110例如是肖特基二极管、发光二极管、半导体激光器、光电二极管、晶体管等，但不限于这些器件。本发明对于微型LED和VCSEL特别有用。本发明对于需要光滑区域来形成腔的半导体激光器特别有用。
替代实施例
下面描述了本发明的替代实施例。
第一实施例
第一实施例针对具有用于提取和/或引导光的附着图案的III族氮化物基发光二极管器件110及其制造方法。
如图3A中的示意图300a1、300a2、300a3、300a4所示，生长限制掩模102被图案化，例如谷300a2、峰300a3或随机谷和峰300a4，用于在生长限制掩模102上制造更好的光提取结构。可替代地，也可以在主衬底101上制造相同的结构，然后在主衬底101上制造的结构上放置生长限制掩模102。在任一情况下，生长限制掩模102呈现该结构的形状，并且随后，III族氮化物层105、107呈现该结构的相反形状。
如图3B中的示意图300b1、300b2、300b3所示，生长限制掩模102包括多个条纹开口区域103。III族氮化物ELO层105通过开口区域103从衬底101生长，并且在生长限制掩模102的表面上生长，并且呈现生长限制掩模102的表面上的图案的形状。器件层107生长在III族氮化物ELO层105上，并且器件制造在III族氮化物ELO层105的翼区域上。
在生长限制掩模102和III族氮化物ELO层105之间的界面111处具有配置图案(formulated pattern)的器件110的横截面在图3C的示意图300cl中示出，其中生长限制掩模102上的图案深度表示为h2，生长限制掩模102距主衬底101的表面S的高度表示为h1。优选地，深度h2小于h1。
优选地，开始ELO生长的表面和生长限制掩模102的上表面应在3μm内。否则，如果应用需要更深的图案，使得h2高于3μm，可以遵循第三实施例中描述的方法，其中在主衬底101上形成沟槽图案以保持主衬底101的表面到生长限制掩模102的表面低于3μm.
为了验证概念，进行了可行性实验以将随机谷-峰图案转移到III族氮化物ELO层105的界面111上；然而，多种其他图案也是可以的，例如PhC或曲面凹镜(在第二实施例中描述)。
非极性GaN衬底101用于该研究。如图4A中的示意图400a1和SEM图像400a2所示，将条纹形式的随机谷-峰图案放置在主衬底101上。图4A中的原子力显微镜(AFM)图像400a3示出了条纹上的图案。图案的线扫描也在400a3中示出，其中也提供了峰和谷的范围。
在下一步骤中，将由300nm的SiO2构成的生长限制掩模102的组合放置在图案化的主衬底101上，并在主衬底101上沿c轴打开平行条纹，其用作开口区域103，如图4B中的示意图400b1、SEM图像400b2、示意图400b3和示意图400b4所示。在400b3和400b4中示意性地示出了主衬底101和随机谷峰图案的横截面。
如图4C中的示意图400c1、400c2、400c3、SEM图像400c4和AFM图像400c5所示，使用MOCVD生长III族氮化物ELO层105，并允许其在随机谷图案上扩散，如示意图400c1所示。示意图400c2和400c3是生长限制掩模102上的III族氮化物ELO层105的截面图，并且示出了转移到III族氮化物ELO层105的界面111上的图案。SEM图像400c4示出了转移到粘合膜上的III族氮化物ELO层105的界面111的实验结果。在预测会出现随机谷峰图案的位置进行AFM扫描，结果显示在400c5中。III族氮化物ELO层105的界面111上的图案大部分复制了生长限制掩模102上的图案，如400a3和400c5所示。
请注意，为了便于演示，随机谷峰图案仅限于条纹；然而，即使当图案扩展到整个器件110时，也可以观察到相同的结果。
当图案设计是PhC时也是如此，其中PhC在III族氮化物ELO层105的背面界面111上实施，来自器件110的发射光被控制到期望的角度。
然后，使用诸如PDMS弹性体印模、真空吸盘等工具，将具有图案化的III族氮化物ELO层105的器件110转移到期望的载体上，载体可以是显示面板。显示面板可用于多种应用，比如电视、笔记本电脑、电话、AR/VR/MR耳机、HUD等。
第二实施例
第二实施例是关于增加图案尺寸以实现曲面镜VCSEL的简单制造方法。就控制腔波长(cavity wavelength)的谐振和热管理而言，平凹反射镜VCSEL对于长腔谐振腔VCSEL似乎是有吸引力的。研究人员已经提出了诸如将主衬底减薄到期望的腔长、在衬底背面形成曲面镜以及用于实现薄腔VCSEL的光化学蚀刻等方法。然而，这些方法在可控性和衬底取向限制方面有严重的缺点。本申请中提出的方法不管衬底的取向或结晶度如何都有效，而且主衬底的回收也是可能的。
如图5A中的示意图500a1(俯视图)、500a2(侧视图)所示，通过在主衬底101上留下开口区域103，在主衬底101上形成具有凹形形状501的生长限制掩模102。
如图5B中的示意图500bl(侧视图)所示，包括活性区107a的III族氮化物ELO层和器件层107形成在生长限制掩模102上，通过在主衬底101上留下开口区域103，在主衬底101上形成凹形501。
如图5C中的示意图500c1和500c2所示，腔长度L由III族氮化物ELO层105限定。因为这是外延控制的，所以可以实现对腔长度L的精确控制。弯曲形状501的曲率半径R被设计成使得稳定的谐振器的束腰w由包括平面镜502和曲面镜503的DBR形成，而不产生衍射或散射损耗。在平面镜502上形成的束腰w取决于腔长度L和曲率半径R。理论上，通过将R设置为等于L，束腰w可以减小到最小，从而减小衍射损耗。在一示例中，当需要大于20μm的腔长度L时，可以将活性层107a以及隧道结或透明导电层505和电流阻挡区506放置在平面镜502后面100nm处，从而提供良好的横向限制。
如图5D中的示意图500d1(俯视图)、500d2(平面图)、500d3(侧视图)所示，显示为虚线矩形的VCSEL器件110形成在III族氮化物ELO层105的翼上。包括DBR平面镜502、p-焊盘和n-焊盘504的整个VCSEL器件110的制造可以在III族氮化物ELO层105仍附着到主衬底101的同时进行。当VCSEL器件110与主衬底101分离时，在基本不包括主衬底101的III族氮化物ELO层105的底部界面111处的弯曲形状501上制作第二DBR曲面镜503，以完成VCSEL器件110。
第三实施例
第三实施例是关于在III族氮化物ELO层105的界面111处获得图案的制备类型，如图6A、6B和6C所示。
类型1图案
如图6A的示意图600a1、600a2、600a3、600a4所示，在生长限制掩模102上形成类型1图案。为了实现这一点，提供III族氮化物主衬底101，如示意图600al所示。如示意图600a2所示，厚度为h1的生长限制掩模102放置在III族氮化物主衬底101上，并且如示意图600a3所示，使用纳米压印光刻或类似的图案转移技术，例如全息光刻、光刻等，在生长限制掩模102上形成期望参数的图案601，例如深度h2。如示意图600a4所示，开口区域103是开放的，使得主衬底101的表面S可见。器件110生长在主衬底101和生长限制掩模102上或上方。从开口区域103生长的III族氮化物ELO层105在生长限制掩模102处沿其边缘弯曲，并流到设计的图案上。注意，h1必须大于h2，以便在最终器件110中避免大量的主衬底101材料。
类型2图案
如图6B中的示意图600b1、600b2、600b3、600b4所示，替代实施例可以通过直接在主衬底101上创建期望的类型2图案来避免h1>h2的情况。结合蚀刻的纳米压印光刻或类似方法用于将图案转移到主衬底101上。为了实现这一点，如示意图600b1所示，提供III族氮化物主衬底101，并且如示意图600b2所示，对主衬底101进行构图。如示意图600b3所示，生长限制掩模102放置在图案化的主衬底101上。生长限制掩模102采用主衬底101上的图案的形状，类似于概念验证研究中描述的形状。稍后，如示意图600b4所示，主衬底101上的开口区域103用于执行ELO。III族氮化物ELO层105在界面111处呈现衬底101上的图案形状，导致器件110具有界面111图案。
类型3图案
图6C中的示意图600c1、600c2、600c3、600c4、600c5示出了另一替代实施例。
在类型1的一些情况下，当h2需要更大的深度(>3μm)时，那么得到的h1也将增加，以满足h1必须大于h2的条件。结果，源自主衬底101的开口区域103的III族氮化物ELO层105可能发现难以超过生长限制掩模102上的设计图案形状。在这种情况下，靠近生长限制掩模102的表面的上升表面S将是优选的。
其中一种可能性出现在类型3中。为了实现这一点，提供III族氮化物主衬底101，如示意图600c1所示。如示意图600c2所示，在开口区域112处的主衬底101上形成高度为h的沟槽。如示意图600c3所示，厚度为h1的生长限制掩模102覆盖在衬底101上，以覆盖开口区域103和主衬底101处的沟槽。如示意图600c4所示，在生长限制掩模102上形成例如深度为h2的期望图案。开口区域103在主衬底101的沟槽上开放，使得表面S刚好在厚度d之下，如示意图600c5所示，从而为后来生长的III族氮化物ELO层105提供了较低高度的壁。
第四实施例
在第四实施例中，AlGaN层用作岛状III族氮化物半导体层105、107。AlGaN层可以作为ELO III族氮化物层105生长在各种倾斜衬底101上，以及器件层107。使用本发明，AlGaN层105、107可以具有非常光滑的表面。使用本发明，AlGaN层105、107可以作为岛状III族氮化物半导体层105、107从各种倾斜衬底101移除。
在这种情况下，发射UV光(UV-A或UV-B或UV-C)的有源激光器可以生长在AlGaNELO层105上。在去除之后，具有活性区107a的AlGaN ELO层105看起来像具有伪AlGaN衬底的UV器件。通过这样做，可以获得高质量的UV-LED器件110，其在消毒、照明等应用中是有用的。
第五实施例
在第五实施例中，III族氮化物ELO层105生长在各种倾斜衬底101上。从m平面朝向c平面，倾斜取向范围为0到+15度和0到-28度。本发明可以从各种倾斜衬底101移除器件110的条。这对于该技术是很大的优点，因为可以在不改变制造过程的情况下实现各种倾斜取向的半导体平面器件110。
第六实施例
在第六实施例中，III族氮化物ELO层105以两种不同的错切取向生长在c平面衬底101上。在使用本申请中描述的发明处理期望的器件110之后，去除III族氮化物半导体层105、107。
第七实施例
在第七实施例中，蓝宝石衬底101用作异质衬底101。除了使用蓝宝石衬底101和缓冲层之外，所得结构几乎与第一和第二实施例相同。在该实施例中，缓冲层还可以包括附加的n-GaN层或未掺杂的GaN层。缓冲层在约500-700℃的低温下生长。n-GaN层或未掺杂的GaN层在约900-1200℃的较高温度下生长。总厚度约为1-3μm。然后，生长限制掩模102设置在缓冲层和n-GaN层或未掺杂的GaN层上。
另一方面，没有必要使用缓冲层。例如，生长限制掩模102可以直接设置在异质衬底101上。此后，可以生长III族氮化物ELO层105和/或III族氮化物基半导体器件层107。
第八实施例
第八实施例描述了使用上述第一、第二或第三实施例制造的器件。图7A中的示意图700al示出了随机谷-峰图案LED器件110。在将生长限制掩模102图案化为随机谷-峰图案之后，III族氮化物ELO层105从压印有随机谷-峰图案的开口区域103生长。然后，在III族氮化物ELO层105上制造LED器件110，包括活性区107a以及p-GaN层107b和n-GaN层105。这些器件110中的接触焊盘504可以形成在III族氮化物ELO层105的随机谷-峰图案的相对侧的平坦表面108上。所得到的器件110一旦从衬底101上移除，就被附着到子底座701上。
这种在活性区107a附近具有光提取/控制结构的方法肯定会提高光提取效率。传统上，这种光提取和/或控制结构被制造在衬底101的背面或器件110的正面，其中前者取决于衬底101的导电性，而后者对电流注入施加限制并使制造变得复杂。然而，本发明中描述的方法仍允许在发光器件110的平坦表面108上制造，同时允许光控制结构放置在活性区107a附近。可替代地，不同的形状，例如PhC，可以与该LED一起使用，以提供最佳的光提取。图3A中的示意图300a2、300a3和300a4示出了可以用于更好的光提取/控制的形状的不同示例。
以类似的方式，如图7B中的示意图700a2所示，通过将生长限制掩模102上的图案修改为凹形501，可以制造平凹反射镜谐振腔VCSEL器件110。腔长度L由外延精确控制，结构的曲率半径R由凹形501导出。设计L和R的适当参数，使得束腰w形成在平面镜502上。除了顶部和底部DBR镜502、503，谐振腔包括活性区107a、隧道结或透明导电层505、电流阻挡区506和p型层107b(未示出)。定义接触焊盘504并执行单一化，随后将透明子底座701附着在平面镜502上。最后，底侧DBR曲面镜503在背侧界面111处附着到III族氮化物ELO层105的外延形成的曲面形状501。
结论
这结束了对本发明优选实施例的描述。出于说明和描述的目的，已经呈现了本发明的一个或多个实施例的前述描述。它并不旨在穷举或将本发明限制于所公开的精确形式。根据上述教导，许多修改和变化是可能的。意图是本发明的范围不受该详细描述的限制，而是受所附权利要求的限制。

Claims (16)

1.一种方法，包括：
在主衬底上形成生长限制掩模，其中在生长限制掩模和/或主衬底上形成一个或多个图案；并且
使用生长限制掩模在主衬底上生长一个或多个外延横向过生长(ELO)层和器件层，其中ELO层和器件层包括图案的副本。
2.根据权利要求1所述的方法，其中，所述图案在所述ELO层和主衬底之间的界面处产生光控制结构。
3.根据权利要求1所述的方法，其中，所述图案包括一个或多个随机谷-峰图案。
4.根据权利要求1所述的方法，其中，所述图案包括一个或多个二维(2D)周期性晶格阵列，其尺寸等于从活性区发射的光的波长。
5.根据权利要求1所述的方法，其中，所述2D周期性晶格阵列包括光子晶体。
6.根据权利要求1所述的方法，其中，所述图案包括一个或多个曲面。
7.根据权利要求6所述的方法，其中，至少一个曲面包括竖直腔面发射激光器(VCSEL)的谐振腔的平凹反射镜。
8.根据权利要求7所述的方法，其中，所述谐振腔由外延生长的一层或多层构成。
9.根据权利要求1所述的方法，其中，所述图案包括一个或多个不平坦区域。
10.根据权利要求1所述的方法，其中，所述主衬底具有沟槽。
11.根据权利要求1所述的方法，其中，所述主衬底是半导体衬底。
12.根据权利要求11所述的方法，其中，所述半导体衬底与晶体取向无关。
13.根据权利要求1所述的方法，其中，所述生长限制掩模由一层或多层构成。
14.一种通过根据权利要求1所述的方法制造的器件。
15.根据权利要求14所述的器件，其中，所述器件是发光二极管(LED)。
16.根据权利要求14所述的器件，其中，所述器件是竖直腔面发射激光器(VCSEL)。
CN202180073369.3A 2020-10-28 2021-10-28 将图案转移到发光器件的外延层的方法 Pending CN116508137A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202063106444P 2020-10-28 2020-10-28
US63/106,444 2020-10-28
PCT/US2021/056962 WO2022094018A1 (en) 2020-10-28 2021-10-28 Method of transferring a pattern to an epitaxial layer of a light emitting device

Publications (1)

Publication Number Publication Date
CN116508137A true CN116508137A (zh) 2023-07-28

Family

ID=81383192

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180073369.3A Pending CN116508137A (zh) 2020-10-28 2021-10-28 将图案转移到发光器件的外延层的方法

Country Status (5)

Country Link
US (1) US20230402564A1 (zh)
EP (1) EP4238123A4 (zh)
JP (1) JP2023547903A (zh)
CN (1) CN116508137A (zh)
WO (1) WO2022094018A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240405158A1 (en) * 2021-10-29 2024-12-05 The Regents Of The University Of California Light emitting diodes containing epitaxial light control features

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3619748B1 (en) * 2017-05-05 2024-04-17 The Regents of The University of California Method of removing a substrate
CN111095483B (zh) * 2017-09-15 2023-11-28 加利福尼亚大学董事会 利用切割技术移除衬底的方法
WO2020186205A1 (en) * 2019-03-13 2020-09-17 The Regents Of The University Of California Substrate for removal of devices using void portions
CN114830296A (zh) * 2019-10-23 2022-07-29 加利福尼亚大学董事会 在外延横向过度生长区域的翼上制造用于垂直腔表面发射激光器的谐振腔和分布式布拉格反射器反射镜的方法

Also Published As

Publication number Publication date
JP2023547903A (ja) 2023-11-14
EP4238123A4 (en) 2024-10-16
EP4238123A1 (en) 2023-09-06
WO2022094018A1 (en) 2022-05-05
US20230402564A1 (en) 2023-12-14

Similar Documents

Publication Publication Date Title
US12205847B2 (en) Method of removing a substrate with a cleaving technique
US6967122B2 (en) Group III nitride compound semiconductor and method for manufacturing the same
JP4743214B2 (ja) 半導体素子およびその製造方法
US6734030B2 (en) Semiconductor light emitting device and method of fabricating semiconductor light emitting device
US8519416B2 (en) Method of fabricating nitride-based semiconductor light-emitting device and nitride-based semiconductor light-emitting device
JP4928874B2 (ja) 窒化物系半導体発光素子の製造方法および窒化物系半導体発光素子
US20150125976A1 (en) Selective sidewall growth of semiconductor material
US20240079856A1 (en) Method of fabricating a resonant cavity and distributed bragg reflector mirrors for a vertical cavity surface emitting laser on a wing of an epitaxial lateral overgrowth region
JP2024079871A (ja) エピタキシャル横方向過成長を用いた非極性及び半極性デバイス作成方法
JP2000223417A (ja) 半導体の成長方法、半導体基板の製造方法および半導体装置の製造方法
JP4743989B2 (ja) 半導体素子およびその製造方法ならびに半導体基板の製造方法
US20230402564A1 (en) Method of transferring a pattern to an epitaxial layer of a light emitting device
JP2003124576A (ja) 窒化物半導体基板及びその成長方法
JP2001345282A (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
US20230411554A1 (en) Small size light emiting diodes fabricated via regrowth
JP4363415B2 (ja) 結晶膜、結晶基板および半導体装置
US20240405158A1 (en) Light emitting diodes containing epitaxial light control features
US20240413610A1 (en) Methods for fabricating a vertical cavity surface emitting laser
JP2003124575A (ja) 窒化物系半導体素子およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination