[go: up one dir, main page]

CN116504702B - 一种半导体元件加工设备 - Google Patents

一种半导体元件加工设备 Download PDF

Info

Publication number
CN116504702B
CN116504702B CN202310752581.3A CN202310752581A CN116504702B CN 116504702 B CN116504702 B CN 116504702B CN 202310752581 A CN202310752581 A CN 202310752581A CN 116504702 B CN116504702 B CN 116504702B
Authority
CN
China
Prior art keywords
positioning column
layer chip
plastic packaging
driving mechanism
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310752581.3A
Other languages
English (en)
Other versions
CN116504702A (zh
Inventor
王鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Liangao Intelligent Technology Co ltd
Original Assignee
Shandong Liangao Intelligent Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Liangao Intelligent Technology Co ltd filed Critical Shandong Liangao Intelligent Technology Co ltd
Priority to CN202310752581.3A priority Critical patent/CN116504702B/zh
Publication of CN116504702A publication Critical patent/CN116504702A/zh
Application granted granted Critical
Publication of CN116504702B publication Critical patent/CN116504702B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561Batch processing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565Moulds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明涉及半导体封装技术领域,公开了一种半导体元件加工设备,包括塑封机,塑封机中设有用于塑封多层芯片的塑封单元、用于对塑封过程中的多层芯片定位的定位限制单元和驱动单元,多层芯片的顶部和底部均贯穿有流体口,流体口与多层芯片内部的微通道相连通;塑封单元包括下模和上模,下模和上模之间形成有用于盛放多层芯片的模腔;定位限制单元包括第一定位柱和第二定位柱,第一定位柱与多层芯片顶部的流体口相适配,第二定位柱与多层芯片底部的流体口相适配;本发明通过对塑封的多层芯片进行水平限制定位,使得上层晶圆以及下层晶圆无法产生水平方向上的偏移,有效地解决了微通道中的冷却液泄漏与TSV中的金属发生电化学反应的问题。

Description

一种半导体元件加工设备
技术领域
本发明涉及半导体封装领域,更具体地说,它涉及一种半导体元件加工设备。
背景技术
2.5D封装和3D封装是两种常用的晶圆级多层堆叠技术。TSV是一种穿通Si晶圆或芯片的垂直互连结构,可以完成连通上下层晶圆或芯片的功能,是晶圆级多层堆叠技术中有效提高系统整合度与效能的关键工艺。
热学管理是2.5D/3D封装中的重要问题之一,其原因在于:多功能芯片的堆叠使单位面积上的总功耗增大,产生的热量增高,且无有效的散热通道;晶圆减薄后会导致芯片发生热量聚集,产生过热点。目前工业上采取的方法是在芯片或晶圆上增加热管理微通道,可以使流体在微通道中流通,提高散热效率。并在流体通道周围设置密封环,将流体与TSV电互连隔绝开来。
由于多层芯片各部分的材料不同,在塑封过程中,下层晶圆和上层晶圆由于TSV电互连通道内的金属膨胀,下层晶圆和上层晶圆受到不同方向上的热膨胀力,会造成TSV偏移,让下层晶圆和上层晶圆结合面发生左右或前后方向上的错位,进而使下层晶圆和上层晶圆结合面之间产生分层缝隙,当外部空气中的湿气与塑封料中的氯离子结合生成盐酸从上述结合面分层缝隙中渗入时,盐酸会腐蚀流体微通道周围设置的密封环,降低密封环的密封效果,微通道中的液体容易渗出与TSV电互连通道内的金属(例如铜)接触,发生电化学反应,造成芯片失效。
发明内容
本发明提供一种半导体元件加工设备,解决相关技术中湿气与塑封料中的氯离子结合生成盐酸从上层晶圆和下层晶圆结合面的缝隙中渗入时,盐酸腐蚀流体微通道周围设置的密封环,导致密封失效的技术问题。
本发明提供了一种半导体元件加工设备,包括塑封机,塑封机中设有用于塑封多层芯片的塑封单元、用于对塑封过程中的多层芯片定位的定位限制单元和驱动单元,多层芯片的顶部和底部均贯穿有流体口,流体口与多层芯片内部的微通道相连通;塑封单元包括下模和上模,下模和上模之间形成有用于盛放多层芯片的模腔;定位限制单元包括第一定位柱和第二定位柱,第一定位柱与多层芯片顶部的流体口相适配,第二定位柱与多层芯片底部的流体口相适配;驱动单元包括第一直线驱动机构和第二直线驱动机构,第一直线驱动机构的输出端与上模连接,用于驱动上模与下模合模或开模,第二直线驱动机构的输出端与第一定位柱连接,用于驱动第一定位柱插入至多层芯片顶部的流体口,第二定位柱安装于模腔的底部,当塑封时,将多层芯片底部的流体口套在第二定位柱上,对多层芯片进行定位,限制多层芯片中上层晶圆和下层晶圆结合面的水平偏移。
在一个优选的实施方式中,第一定位柱的顶端安装有压块,压块的直径大于第一定位柱,压块的底面与多层芯片的塑封体顶面接触,用于限制多层芯片的高度。
在一个优选的实施方式中,下模的一侧开设有与模腔连通的注口和出口,注口和出口用于将塑封料注入模腔内,将多层芯片塑封,塑封机上安装有加热单元,加热单元用于加热融化塑封料。
在一个优选的实施方式中,上模的顶部开设有安装槽,上模的顶部四周安装有导向杆,导向杆用于对上模的竖向运动限制导向。
在一个优选的实施方式中,第一定位柱的外壁自上而下布置有第一段和第二段,第一段表面开设有螺纹段,第二段表面嵌装有气胀囊,第一定位柱为中空结构,第一定位柱的内部与外部气源或液体源连接,当第一定位柱内充满气体或液体时,气胀囊膨胀。
在一个优选的实施方式中,压块和第二直线驱动机构之间设有压力补偿单元,压力补偿单元包括缸体,缸体的内部活动设有补偿杆,缸体与补偿杆之间设有弹簧,缸体的固定端与第二直线驱动机构的输出端连接,补偿杆远离缸体的端部与压块连接。
在一个优选的实施方式中,压力补偿单元还包括第一挡块和第二挡块,第一挡块与补偿杆固定连接,第二挡块与缸体固定连接,弹簧的两端分别与第一挡块以及第二挡块连接。
在一个优选的实施方式中,缸体的一侧还安装有进液座,进液座的一侧开设有流体通道,缸体、补偿杆和压块也均为中空组件,且三者相互连通,流体通道与缸体也相互连通,两个流体通道中的一个的输入端与外部液体源连接,当流体通道内输入液体时,液体经缸体、补偿杆、压块和第一定位柱流入到多层芯片的微通道内,对多层芯片进行散热,抑制多层芯片各部分的热膨胀程度。
在一个优选的实施方式中,驱动单元还包括旋转驱动机构,旋转驱动机构的输出端与缸体连接,用于驱动压力补偿单元和第一定位柱自转,旋转驱动机构的输入端与第二直线驱动机构的输出端连接。
在一个优选的实施方式中,第一直线驱动机构和第二直线驱动机构为气缸驱动组件或丝杆驱动组件,旋转驱动机构为电机驱动组件。
本发明的有益效果在于:
本发明通过对塑封的多层芯片进行水平限制定位,使得上层晶圆以及下层晶圆无法产生水平方向上的偏移,有效地解决了微通道中的冷却液泄漏与TSV中的金属发生电化学反应的问题。
本发明通过在塑封过程中向流体通道内输入冷却液,液体经缸体、补偿杆、压块和第一定位柱流入到多层芯片的微通道内,对多层芯片进行散热,抑制多层芯片各部分的热膨胀程度,消除了大部分由于温度变化剧烈导致的上下层晶圆结合面应力偏差扭曲导致的分层缺陷。
附图说明
图1是本发明塑封机的正视结构示意图。
图2是本发明塑封单元的立体结构示意图。
图3是本发明图2的剖视结构示意图。
图4是本发明多层芯片与定位限制单元的配合示意图。
图5是本发明定位限制单元和压力补偿单元的结构示意图。
图6是本发明图5的剖视结构示意图。
图7是本发明多层芯片的结构示意图。
图8是本发明多层芯片的剖视示意图。
图中:1、塑封机;11、下模;111、注口;112、出口;12、上模;121、安装槽;122、导向杆;13、驱动单元;14、加热单元;2、模腔;3、定位限制单元;31、第一定位柱;311、螺纹段;312、气胀囊;32、压块;33、第二定位柱;4、压力补偿单元;41、缸体;42、补偿杆;43、弹簧;44、第一挡块;45、第二挡块;46、进液座;47、流体通道;10、多层芯片;101、上层晶圆;102、下层晶圆;103、TSV;104、微通道;105、密封环;106、引脚;107、金线;108、流体口;109、环氧树脂。
具体实施方式
现在将参考示例实施方式讨论本文描述的主题。应该理解,讨论这些实施方式只是为了使得本领域技术人员能够更好地理解从而实现本文描述的主题,可以在不脱离本说明书内容的保护范围的情况下,对所讨论的元素的功能和排列进行改变。各个示例可以根据需要,省略、替代或者添加各种过程或组件。另外,相对一些示例所描述的特征在其他例子中也可以进行组合。
如图1-图8所示,一种半导体元件加工设备,包括塑封机1,塑封机1中设有用于塑封多层芯片10的塑封单元、用于对塑封过程中的多层芯片10定位的定位限制单元3和驱动单元13,多层芯片10的顶部和底部均贯穿有流体口108,流体口108与多层芯片10内部的微通道相连通;
塑封单元包括下模11和上模12,下模11和上模12之间形成有用于盛放多层芯片10的模腔2;
定位限制单元3包括第一定位柱31和第二定位柱33,第一定位柱31与多层芯片10顶部的流体口108相适配,第二定位柱33与多层芯片10底部的流体口108相适配;
驱动单元13包括第一直线驱动机构和第二直线驱动机构,第一直线驱动机构的输出端与上模12连接,用于驱动上模12与下模11合模或开模,第二直线驱动机构的输出端与第一定位柱31连接,用于驱动第一定位柱31插入至多层芯片10顶部的流体口108,第二定位柱33安装于模腔2的底部,当塑封时,将多层芯片10底部的流体口108套在第二定位柱33上,对多层芯片10进行定位,限制多层芯片10中上层晶圆101和下层晶圆102结合面的水平偏移。
需要说明的是,如图8所示,多层芯片10的顶部两个流体口108,其中一个为流体入口,另一个为流体出口,用于外部的冷却液循环进入到多层芯片10内的微通道104中,实现对多层芯片10的水冷散热。
进一步说明的是,本发明中的多层芯片10由上层晶圆101和下层晶圆102粘接而成。
在本实施例中,实施场景具体为:先将多层芯片10(该放入模腔2内的多层芯片10为通过金线107将引脚106焊接成一体的多层芯片10)放入到模腔2内,并使一起搬入到塑封机1内,并使多层芯片10与上模12和下模11之间的模腔2对应好,接着,将多层芯片10底部的流体口108套在第二定位柱33上。
接着通过驱动单元13的第一直线驱动机构控制上模12下移与下模11配合合模,合模的过程中,第一定位柱31随着第二直线驱动机构下移插入到多层芯片10上方流体口108内,然后启动加热单元14加热塑封料,并将塑封料融化(塑封料为环氧树脂109),使其包裹住多层芯片10,完成多层芯片10的塑封。
在加热塑封的过程中,由于第一定位柱31和第二定位柱33对多层芯片10流体口108的定位限制,使得多层芯片10的上层晶圆101以及下层晶圆102无法产生水平方向上的偏移,进而避免了塑封过程中,温度导致不同热膨胀系数的多层芯片10的各部分发生不同程度的膨胀,最后引起上层晶圆101和下层晶圆102之间由于水平偏移产生分层间隙现象的发生,通过本发明的上述塑封方式,对多层芯片10进行限制定位,防止微通道104中的冷却液泄漏与TSV103中的金属发生电化学反应,有利于提高生产加工出的芯片的使用寿命。
第一定位柱31的顶端安装有压块32,压块32的直径大于第一定位柱31,压块32的底面与多层芯片10的塑封体顶面接触,用于限制多层芯片10的高度。
需要说明的是,压块32通过限制塑封体顶面的高度,来抑制多层芯片10在受热时上层晶圆101和下层晶圆102在高度上的膨胀程度,有利于减少TSV103和密封环105竖向的应力。
下模11的一侧开设有与模腔2连通的注口111和出口112,注口111和出口112用于将塑封料注入模腔2内,将多层芯片10塑封,塑封机1上安装有加热单元14,加热单元14用于加热融化塑封料。
上模12的顶部开设有安装槽121,上模12的顶部四周安装有导向杆122,导向杆122用于对上模12的竖向运动限制导向。
第一定位柱31的外壁自上而下布置有第一段和第二段,第一段表面开设有螺纹段311,第二段表面嵌装有气胀囊312,第一定位柱31为中空结构,第一定位柱31的内部与外部气源或液体源连接,当第一定位柱31内充满气体或液体时,气胀囊312膨胀。
需要说明的是,将多层芯片10放置到模腔2内,开始塑封之前,通过外部气源或液体源向第一定位柱31内充气或充液时,气胀囊312受到压力向外膨胀,使第一定位柱31的外壁与流体口的内壁紧密接触,保证流体口108的密封性能,防止熔融的环氧树脂109液体从流体口108中渗入微通道104内。
需要进一步说明的是,螺纹段311的设置,便于在环氧树脂109冷却成型时,与螺纹段311接触形成的孔洞处形成内螺纹,便于后续流体口108与外部冷却液管道连接。
压块32和第二直线驱动机构之间设有压力补偿单元4,压力补偿单元4包括缸体41,缸体41的内部活动设有补偿杆42,缸体41与补偿杆42之间设有弹簧43,缸体41的固定端与第二直线驱动机构的输出端连接,补偿杆42远离缸体41的端部与压块32连接。
需要说明的是,压力补偿单元4用于为压块32提供一定程度上的压力补偿,既能避免压块32受到第二直线驱动机构的驱动压坏多层芯片10,又能避免压块32对多层芯片10施加的压力过小,无法达到限制多层芯片10在竖向上膨胀的程度。
压力补偿单元4还包括第一挡块44和第二挡块45,第一挡块44与补偿杆42固定连接,第二挡块45与缸体41固定连接,弹簧43的两端分别与第一挡块44以及第二挡块45连接。
缸体41的一侧还安装有进液座46,进液座46的一侧开设有流体通道47,缸体41、补偿杆42和压块32也均为中空组件,且三者相互连通,流体通道47与缸体41也相互连通,两个流体通道47中的一个的输入端与外部液体源连接,当流体通道47内输入液体时,液体经缸体41、补偿杆42、压块32和第一定位柱31流入到多层芯片10的微通道104内,对多层芯片10进行散热,抑制多层芯片10各部分的热膨胀程度。
需要说明的是,外部液体源为冷却液源,该冷却液用于对多层芯片10产品进行散热的。
需要进一步说明的是,由于微通道104为多层芯片10在使用时的液体循环散热通道,并且本实施例中冷却液与该多层芯片在使用时的冷却液相同,因此在塑封完成后,微通道104中残留的冷却液不会对产品造成影响;另一方面,为了避免塑封后冷却液存留微通道104内,还可以通过将塑封后的多层芯片取出后倒置,使微通道104中的冷却液从流体口108中留出,或者将其中的一个流体口108与高压气源连通,通过高压气源向微通道104内通气,使存留在微通道104中的冷却液从另一个流体口108中排出,直至排尽;还可基于实际生产中的任何不会对塑封后多层芯片10产生损坏的任意方式将微通道104中的冷却液排出。
需要进一步说明的是,在塑封加热的过程中,冷却液源向流体通道47内泵入冷却液,使冷却液经缸体41、补偿杆42、压块32和第一定位柱31,从流体口流入到多层芯片10微通道104内,并且从流体入口进入,从流体出口流出,从多层芯片10的内部对其降温散热,控制多层芯片10的上层晶圆101和下层晶圆102内的温度缓慢变化,抑制各部分的膨胀程度,进而消除大部分由于温度变化剧烈导致上下层晶圆结合面的应力偏差扭曲,有效地减少了上下层晶圆结合面产生分层间隙,并且冷却液快速带走多层芯片10的热量,也有利于环氧树脂109流体在芯片表面快速成型,提高封装效率。
驱动单元13还包括旋转驱动机构,旋转驱动机构的输出端与缸体41连接,用于驱动压力补偿单元4和第一定位柱31自转,旋转驱动机构的输入端与第二直线驱动机构的输出端连接。
需要说明的是,旋转驱动机构用于在脱模过程中,旋转使螺纹段311与环氧树脂109之间形成的安装孔脱模,避免脱模过程中,第一定位柱31对多层芯片10造成的损伤。
第一直线驱动机构和第二直线驱动机构为气缸驱动组件或丝杆驱动组件,旋转驱动机构为电机驱动组件。
上面对本实施例的实施例进行了描述,但是本实施例并不局限于上述的具体实施方式,上述的具体实施方式仅仅是示意性的,而不是限制性的,本领域的普通技术人员在本实施例的启示下,还可做出很多形式,均属于本实施例的保护之内。

Claims (9)

1.一种半导体元件加工设备,其特征在于,包括塑封机(1),所述塑封机(1)中设有用于塑封多层芯片(10)的塑封单元、用于对塑封过程中的多层芯片(10)定位的定位限制单元(3)和驱动单元(13),所述多层芯片(10)的顶部和底部均贯穿有流体口(108),所述流体口(108)与多层芯片(10)内部的微通道(104)相连通;
所述塑封单元包括下模(11)和上模(12),所述下模(11)和上模(12)之间形成有用于盛放多层芯片(10)的模腔(2);
所述定位限制单元(3)包括第一定位柱(31)和第二定位柱(33),所述第一定位柱(31)与多层芯片(10)顶部的流体口(108)相适配,所述第二定位柱(33)与多层芯片(10)底部的流体口(108)相适配;
所述驱动单元(13)包括第一直线驱动机构和第二直线驱动机构,所述第一直线驱动机构的输出端与上模(12)连接,用于驱动所述上模(12)与下模(11)合模或开模,所述第二直线驱动机构的输出端与第一定位柱(31)连接,用于驱动第一定位柱(31)插入至多层芯片(10)顶部的流体口(108),所述第二定位柱(33)安装于模腔(2)的底部,当塑封时,将多层芯片(10)底部的流体口(108)套在第二定位柱(33)上,对多层芯片(10)进行定位,限制多层芯片(10)中上层晶圆(101)和下层晶圆(102)结合面的水平偏移。
2.根据权利要求1所述的一种半导体元件加工设备,其特征在于,所述第一定位柱(31)的顶端安装有压块(32),所述压块(32)的直径大于第一定位柱(31),所述压块(32)的底面与多层芯片(10)的塑封体顶面接触,用于限制多层芯片(10)的高度。
3.根据权利要求2所述的一种半导体元件加工设备,其特征在于,所述下模(11)的一侧开设有与模腔(2)连通的注口(111)和出口(112),所述注口(111)和出口(112)用于将塑封料注入模腔(2)内,将多层芯片(10)塑封,所述塑封机(1)上安装有加热单元(14),所述加热单元(14)用于加热融化塑封料。
4.根据权利要求3所述的一种半导体元件加工设备,其特征在于,所述上模(12)的顶部开设有安装槽(121),所述上模(12)的顶部四周安装有导向杆(122),所述导向杆(122)用于对上模(12)的竖向运动限制导向。
5.根据权利要求4所述的一种半导体元件加工设备,其特征在于,所述第一定位柱(31)的外壁自上而下布置有第一段和第二段,第一段表面开设有螺纹段(311),第二段表面嵌装有气胀囊(312),所述第一定位柱(31)为中空结构,所述第一定位柱(31)的内部与外部气源或液体源连接,当所述第一定位柱(31)内充满气体或液体时,所述气胀囊(312)膨胀。
6.根据权利要求5所述的一种半导体元件加工设备,其特征在于,所述压块(32)和第二直线驱动机构之间设有压力补偿单元(4),所述压力补偿单元(4)包括缸体(41),所述缸体(41)的内部活动设有补偿杆(42),所述缸体(41)与补偿杆(42)之间设有弹簧(43),所述压力补偿单元(4)还包括第一挡块(44)和第二挡块(45),所述第一挡块(44)与补偿杆(42)固定连接,所述第二挡块(45)与缸体(41)固定连接,所述弹簧(43)的两端分别与第一挡块(44)以及第二挡块(45)连接,所述缸体(41)的固定端与第二直线驱动机构的输出端连接,所述补偿杆(42)远离缸体(41)的端部与压块(32)连接。
7.根据权利要求6所述的一种半导体元件加工设备,其特征在于,所述缸体(41)的一侧还安装有进液座(46),所述进液座(46)的一侧开设有流体通道(47),所述缸体(41)、补偿杆(42)和压块(32)也均为中空组件,且三者相互连通,所述流体通道(47)与缸体(41)也相互连通,两个所述流体通道(47)中的一个的输入端与外部液体源连接,当所述流体通道(47)内输入液体时,液体经缸体(41)、补偿杆(42)、压块(32)和第一定位柱(31)流入到多层芯片(10)的微通道(104)内,对所述多层芯片(10)进行散热,抑制多层芯片(10)各部分的热膨胀程度。
8.根据权利要求7所述的一种半导体元件加工设备,其特征在于,所述驱动单元(13)还包括旋转驱动机构,所述旋转驱动机构的输出端与缸体(41)连接,用于驱动所述压力补偿单元(4)和第一定位柱(31)自转,所述旋转驱动机构的输入端与第二直线驱动机构的输出端连接。
9.根据权利要求8所述的一种半导体元件加工设备,其特征在于,所述第一直线驱动机构和第二直线驱动机构为气缸驱动组件或丝杆驱动组件,旋转驱动机构为电机驱动组件。
CN202310752581.3A 2023-06-26 2023-06-26 一种半导体元件加工设备 Active CN116504702B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310752581.3A CN116504702B (zh) 2023-06-26 2023-06-26 一种半导体元件加工设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310752581.3A CN116504702B (zh) 2023-06-26 2023-06-26 一种半导体元件加工设备

Publications (2)

Publication Number Publication Date
CN116504702A CN116504702A (zh) 2023-07-28
CN116504702B true CN116504702B (zh) 2023-09-05

Family

ID=87318691

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310752581.3A Active CN116504702B (zh) 2023-06-26 2023-06-26 一种半导体元件加工设备

Country Status (1)

Country Link
CN (1) CN116504702B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000100845A (ja) * 1998-09-28 2000-04-07 Hitachi Ltd 半導体装置及びその製造方法ならびにその製造装置
TW201304041A (zh) * 2011-07-07 2013-01-16 Lam Res Ag 晶圓狀物件之處理裝置
CN103247739A (zh) * 2012-02-02 2013-08-14 东和株式会社 半导体芯片的压缩树脂密封成型方法和装置及树脂毛刺防止用胶带
JP2016122712A (ja) * 2014-12-24 2016-07-07 Towa株式会社 樹脂成形装置及び樹脂成形方法
CN106476202A (zh) * 2016-04-25 2017-03-08 现代精密塑胶模具(深圳)有限公司 注塑机
CN214107703U (zh) * 2020-10-22 2021-09-03 深圳华强智联科技有限公司 一种基于芯片封装结构的便捷拆卸的均热板
CN114068378A (zh) * 2021-11-17 2022-02-18 深圳明嘉瑞科技有限公司 一种芯片封装定位治具及定位方法
CN218299762U (zh) * 2022-09-13 2023-01-13 东莞市金誉半导体有限公司 用于芯片封装的复合装载设备
CN116313944A (zh) * 2023-05-23 2023-06-23 苏州赛肯智能科技有限公司 入模搬运抓取机构的黑胶防呆机构

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000100845A (ja) * 1998-09-28 2000-04-07 Hitachi Ltd 半導体装置及びその製造方法ならびにその製造装置
TW201304041A (zh) * 2011-07-07 2013-01-16 Lam Res Ag 晶圓狀物件之處理裝置
CN103247739A (zh) * 2012-02-02 2013-08-14 东和株式会社 半导体芯片的压缩树脂密封成型方法和装置及树脂毛刺防止用胶带
TW201334234A (zh) * 2012-02-02 2013-08-16 Towa Corp 半導體晶片之壓縮樹脂密封成形方法及裝置及樹脂毛邊防止用之帶材
JP2016122712A (ja) * 2014-12-24 2016-07-07 Towa株式会社 樹脂成形装置及び樹脂成形方法
CN107112251A (zh) * 2014-12-24 2017-08-29 东和株式会社 树脂成形装置和树脂成形方法
CN106476202A (zh) * 2016-04-25 2017-03-08 现代精密塑胶模具(深圳)有限公司 注塑机
CN214107703U (zh) * 2020-10-22 2021-09-03 深圳华强智联科技有限公司 一种基于芯片封装结构的便捷拆卸的均热板
CN114068378A (zh) * 2021-11-17 2022-02-18 深圳明嘉瑞科技有限公司 一种芯片封装定位治具及定位方法
CN218299762U (zh) * 2022-09-13 2023-01-13 东莞市金誉半导体有限公司 用于芯片封装的复合装载设备
CN116313944A (zh) * 2023-05-23 2023-06-23 苏州赛肯智能科技有限公司 入模搬运抓取机构的黑胶防呆机构

Also Published As

Publication number Publication date
CN116504702A (zh) 2023-07-28

Similar Documents

Publication Publication Date Title
US5395226A (en) Molding machine and method
KR102162395B1 (ko) 수지 몰드 금형, 수지 몰드 장치, 수지 몰드 방법, 및 수지 몰드 금형의 평가 방법
US8530281B2 (en) Production method of semiconductor module with resin-molded assembly of heat spreader and semiconductor chip
KR100435051B1 (ko) 반도체장치, 반도체장치의 제조방법, 수지밀봉금형 및 반도체 제조시스템
US9564385B2 (en) Package for a semiconductor device
US10043680B2 (en) Method for manufacturing semiconductor device
US9559038B2 (en) Package for a semiconductor device
JP6144085B2 (ja) 成形品生産装置、及び成形品生産方法
CN102856217A (zh) 用于模塑半导体器件的装置和方法
CN116504702B (zh) 一种半导体元件加工设备
US6428300B2 (en) Ultra mold for encapsulating very thin packages
CN1471159A (zh) 微射流阵列冷却热沉
JP2007305859A (ja) 樹脂封止装置及び半導体装置の製造方法
CN115116996A (zh) 用于至少一个半导体模块的冷却组件、功率模块以及用于制造功率模块的方法
CN212331603U (zh) 适用于塑封功率模块的压缩模具
CN219705860U (zh) 一种快速冷却成型塑封压机
CN106876342A (zh) 一种双面散热半导体元件的制造方法
CN106954368A (zh) 一步制备用于密封液态金属的一体化散热结构的制备方法、制备装置及生产线
JP2007095803A (ja) 電子部品の樹脂封止成形方法及び装置
JP4919170B2 (ja) ヒートシンクとその製造方法およびそれを用いたモータとインバータ装置
JP7072624B1 (ja) 電力用半導体装置および電力用半導体装置の製造方法
CN116190251A (zh) 一种碳化硅模块封装结构、制备装置及制备方法
JP2007095804A (ja) 電子部品の樹脂封止成形方法及び装置
JP2007073583A (ja) 半導体装置の製造方法
JP2007288110A (ja) 樹脂封止型及び樹脂封止方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant