CN116473662B - 一种基于fpga的脉冲消融阻抗检测方法 - Google Patents

Abstract

本发明涉及医疗消融脉冲技术领域，具体涉及一种基于FPGA的脉冲消融阻抗检测方法。该方法包括：预设模数转换器响应将获取的高速传输信号转化为第一路数字信号和第二路数字信号；对第一路数字信号进行识别，获取第一路数字信号中一个有效脉冲持续时间内脉冲幅值的和以及脉冲的个数，分别记为第一数值和第二数值；对第二路数字信号进行识别，获取第二路数字信号中一个有效脉冲持续时间内脉冲幅值的和以及脉冲的个数，分别记为第三数值和第四数值；将第一、第二、第三和第四数值存储在FPGA内，并由FPGA传输到主机端进行处理，获得脉冲消融时的阻抗。本发明利用获得的精度更高的数据获取了进行脉冲消融时准确度更高的阻抗。

Description

一种基于FPGA的脉冲消融阻抗检测方法

技术领域

本发明涉及医疗脉冲消融技术领域，具体涉及一种基于FPGA的脉冲消融阻抗检测方法。

背景技术

脉冲消融技术是一种利用高强度脉冲电场来实现组织消融的技术，是消融治疗的一种有效手段，相比传统的冷冻消融、射频消融具有明显的优势，可以用于治疗房性心律失常，在房颤消融领域应用十分广泛，脉冲电场消融技术(PFA)利用不可逆电穿孔(IRE)的高效率(极短的治疗时间)、高选择性(对重要血管和神经的保护)、无热沉积效应等优点，为包括肿瘤、房颤患者在内的患者提供了较射频、微波、冷冻等物理消融技术更优的微创治疗方案。在心脏房颤消融领域，PFA更是因为其取得的较好的临床效果而备受瞩目。第二代是微秒脉冲电场消融技术(包括单极性和双极性脉冲)，被用于肿瘤和房颤消融等临床应用。

现有的通过采集电压和电流数据对脉冲消融阻抗检测的方法，采集的数据的速度过慢，达不到数据的高速采集和读取，不能很好的获取有效脉冲期间内数据，由此会导致所需的数据的准确率降低，进而导致脉冲消融阻抗检测结果的准确率降低。

发明内容

为了解决上述技术问题，本发明的目的在于提供一种基于FPGA的脉冲消融阻抗检测方法，所采用的技术方案具体如下：

本发明一个实施例提供了一种基于FPGA的脉冲消融阻抗检测方法，该方法具体包括：对脉冲消融时的高压脉冲信号进行处理获得高速传输信号；

预设模数转换器响应将高速传输信号转化为第一路数字信号和第二路数字信号；

对第一路数字信号进行识别，获取第一路数字信号中一个有效脉冲持续时间内脉冲幅值的和以及脉冲的个数，分别记为第一数值和第二数值；

对第二路数字信号进行识别，获取第二路数字信号中一个有效脉冲持续时间内脉冲幅值的和以及脉冲的个数，分别记为第三数值和第四数值；

将第一、第二、第三和第四数值存储在FPGA内，并由FPGA传输到主机端进行处理，获得脉冲消融时的阻抗。

优选地，获取第一路数字信号中一个脉冲持续时间内脉冲幅值的和以及脉冲的个数，包括：

设定第一预设条件、第二预设条件和第三预设条件；

按照时序获得第一路数字信号中幅值大于或等于第一阈值且满足第一预设条件和第二预设条件的数字信号，该数字信号对应的时刻为脉冲开始时刻；

利用第三预设条件获取脉冲开始时刻之后幅值小于第一阈值的数字信号，该数字信号对应的时刻为脉冲结束时刻；

对脉冲开始时刻和脉冲结束时刻之间的各数字信号的幅值进行求和获得脉冲持续时间内脉冲幅值的和；

脉冲开始时刻到脉冲结束时刻的时间间隔为脉冲持续时间；

获取脉冲持续时间内数字信号的数量，记为第一数量；

若第一数量大于或等于预设点数，则脉冲持续时间为有效脉冲持续时间，获取有效脉冲持续时间内脉冲幅值的和以及脉冲的个数；

若第一数量小于预设点数，则脉冲持续时间为无效脉冲持续时间，继续判断获取有效脉冲持续时间。

优选地，设定第一预设条件、第二预设条件和第三预设条件，包括：

第一预设条件为当前时刻的数字信号的幅值大于或等于锁存数据；所述锁存数据为上一时刻的数字信号；

第二预设条件为计算当前时刻数字信号的数据差值，所述数据差值需小于第二阈值；所述数据差值为当前时刻的数字信号的幅值与所述锁存数据的差值；

第三预设条件为数字信号的幅值小于第一阈值。

优选地，若第一路数字信号中当前时刻的数字信号的幅值小于第一阈值，或当前时刻的数字信号的幅值不满足第一预设条件或第二预设条件，当前时刻不为脉冲开始时刻，则基于下一时刻的数字信号判断下一时刻是否为脉冲开始时刻，以此类推，直至获取脉冲开始时刻。

优选地，在获取第一路数字信号中一个有效脉冲持续时间内脉冲幅值的和以及脉冲的个数之前，还包括：将第一路数字信号中所有数字信号的幅值进行取正。

优选地，获得脉冲消融时的阻抗，包括：基于主机端的软件端利用第一数值和第二数值求取第一路数字信号对应的脉冲幅值的和的平均值，记为第一平均值；获取第二路数字信号对应的脉冲幅值的和的平均值，记为第二平均值；基于第一平均值和第二平均值获得脉冲消融时的阻抗。

优选地，对脉冲消融时的高压脉冲信号进行处理获得高速传输信号，包括：利用单端转差分电路将高压脉冲信号转化为高速传输信号。

本发明实施例至少具有如下有益效果：本发明采集了脉冲消融时的高压脉冲信号，将高压脉冲信号转化为高速传输信号，高速传输信号能够更加快速的传输信号，加快数据处理的速度，同时也能加快模数转换器采集数据的速度，使其能够采集到更多的脉冲信号，为获取脉冲消融阻抗提供了更多的数据支持，能够获得更加准确的获取脉冲消融时的阻抗；同时对第一路数字信号和第二路数字信号中的数字信号进行识别，获得准确的有效脉冲持续时间，以及有效脉冲持续时间内脉冲幅值的和，提高了用于获取脉冲消融阻抗的数据的精度，进而使得获取的脉冲消融时的阻抗更加接近真实值；利用FPGA进行第一路数字信号和第二路数字信号的采集，以及数字信号的识别，可以实现数据的高速读取和处理；将第一、第二、第三和第四数值由FPGA端发送到主机进行处理，获得脉冲消融时的阻抗，节省了FPGA的资源，使其能够更快对采集到的高速传输信号进行处理。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案和优点，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它附图。

图1为本发明实施例提供的一种基于FPGA的脉冲消融阻抗检测方法的方法流程图；

图2为本发明实施例提供的有效脉冲持续时间获取流程图。

具体实施方式

为了更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的一种基于FPGA的脉冲消融阻抗检测方法，其具体实施方式、结构、特征及其功效，详细说明如下。在下述说明中，不同的“一个实施例”或“另一个实施例”指的不一定是同一实施例。此外，一或多个实施例中的特定特征、结构、或特点可由任何合适形式组合。

除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。

下面结合附图具体的说明本发明所提供的一种基于FPGA的脉冲消融阻抗检测方法的具体方案。

本发明的主要应用场景为：利用脉冲消融对患者进行治疗时，需要对其参数进行关注，消融脉冲阻抗是一个重要的关键参数，因此需要采集进行脉冲消融时的脉冲数据进行分析，得到脉冲消融阻抗的准确值。

请参阅图1，其示出了本发明实施例提供的一种基于FPGA的脉冲消融阻抗检测方法的方法流程图，该方法包括以下步骤：

步骤S1，对脉冲消融时的高压脉冲信号进行处理获得高速传输信号。

在对患者进行脉冲消融时，主要由脉冲导管将电极送达至目标组织处，通过电极瞬间放电在目标组织的细胞膜上形成不可逆的微孔，以使目标组织形成不可逆损伤，因此需要监测脉冲消融时的阻抗。

采集脉冲消融时的高压脉冲信号，然后利用外部电路将其转化为高速传输信号，优选地，在本发明实施例中高速传输信号为并行的双通道24路并行单端信号，在FPGA(Field Programmable Gate Array现场可编程逻辑门阵列)端将高速传输信号通过IO口接入FPGA。

FPGA是一种半定制的数字集成电路，凭借其灵活性高，开发周期短，处理性能强的优点，近年来，在医疗领域也得到了快速发展和应用。如基于FPGA的脉冲信号的产生，数据的采集处理等相较于传统微处理器的实现不仅准确度更高，而且速度更快，精度更高。

至此获得了高速传输信号，需要说明的是，高速传输信号为模拟信号，在后续的分析过程中需要将模拟信号进行模数转换，转化为数字信号。

步骤S2，预设模数转换器响应将高速传输信号转化为第一路数字信号和第二路数字信号。

传统的数字信号的采集，速度较慢，会影响数据的精度，本发明实施例中，将高速的模数转化器部署到FPGA上，使其能够高速的采集数字信号，优选地，本发明实施例中，选用模数转换器AD9238对步骤S1中获取的高速传输信号进行处理，获取其转换后的数字信号，实施者可以根据实际情况选用合适的模数转换器对高速传输信号进行模数转换。

其中，模数转换器AD9238是双通道的模数转换器，分为三种型号，其采样率最高分别可达20MS/ps，40MS/ps和65MS/ps，优选地，本发明实施例中部署到FPGA上的模数转换器AD9238，采样率为20MS/ps，实施者可以根据实际情况需要选用其他采样率或其他型号的模数转换器。

高速传输信号经过部署到FPGA上的模数转换器AD9238，转化为两路12位的数字信号，分别记为第一路数字信号和第二路数字信号，其中，本发明实施例中第一路数字信号定义为电压，第二路数字信号定义为电流。采集到的第一路数字信号和第二路数字信号进入FPGA内部进行下一步的处理。

至此，脉冲消融时的外部高压脉冲信号经过外部反馈电路进入模数转换器，从而进入FPGA的内部。

步骤S3，对第一路数字信号进行识别，获取第一路数字信号中一个有效脉冲持续时间内脉冲幅值的和以及脉冲的个数，分别记为第一数值和第二数值；对第二路数字信号进行识别，获取第二路数字信号中一个有效脉冲持续时间内脉冲幅值的和以及脉冲的个数，分别记为第三数值和第四数值。

同时为了获得脉冲消融时的阻抗，需要分别对第一路数字信号和第二路数字信号进行识别，本发明实施例中的识别指的是脉冲识别，也即是识别到脉冲后，这里的脉冲指的是有效脉冲，在一个有效脉冲持续时间内对所有采集的数字信号进行求和，也即是获得有效脉冲持续时间内脉冲的幅值的和。

第一路数字信号和第二路数字信号进行识别时，识别的过程是相同的，本发明实施例中以对第一路数字信号的识别为例，进行说明。

首先，采集的第一路数字信号中，包含正数和负数，不便于后续的数字信号的识别；将第一路数字信号都映射到正数区间，也即是对第一路数字信号中的数字信号进行有符号数与无符号数之间的转换，将其都转化为正数，方便后续的识别；进一步的，按照时序在第一路数字信号中获得幅值大于第一阈值的数字信号，记为当前时刻的数字信号，这里是为了初步筛选出符合条件的数字信号，同时可以排除噪声的干扰，使采集得到的数据落在脉冲期间的概率更高，数据的准确度更高；同时设置第一预设条件和第二预设条件，第一预设条件为当前时刻的数字信号的幅值与锁存数据相比，需大于或者等于锁存数据，锁存数据也即是上一时刻FPGA采集的数字信号，与锁存数据相比较是为了确定当前时刻的数字信号是处于脉冲信号的持续时间内，且数据的振荡在合理范围内；第二预设条件为计算当前时刻数字信号对应的数据差值，数据差值需小于第二阈值，以确保数据的波动在合理范围内，其中，当前时刻数字信号对应的数据差值为当前时刻的数字信号的幅值与锁存数据的差值；第一预设条件和第二预设条件的作用是为了便于获取完整的有效脉冲持续时间内的脉冲幅值的和。需要说明的是，本发明实施例中的时刻为高速传输信号转化为数字信号时一个采样时刻。

若当前时刻的数字信号的幅值大于或等于第一阈值，且满足第一预设条件和第二预设条件，当前时刻的数字信号对应的时刻为脉冲开始时刻，获取脉冲开始时刻后，需继续进行进一步的判断，若脉冲开始时刻之后的数字信号的幅值大于或等于第一阈值，则将这些幅值进行累加，直至出现某一时刻的数字信号的幅值小于第一阈值，此时停止累加，幅值小于第一阈值的数字信号，该数字信号对应的时刻为脉冲结束时刻，脉冲开始时刻到脉冲结束时刻之间的时间间隔为脉冲持续时间。

进一步，对采集的数字信号的数量进行检验，防止采集的数字信号不在有效脉冲的合理区间内，具体为获取脉冲持续时间内数字信号的数量，记为第一数量，若第一数量大于等于预设点数，说明脉冲持续时间内采集的数字信号足够多，该脉冲持续时间为有效脉冲持续时间，获取有效脉冲持续时间内脉冲幅值的和以及脉冲的个数，此时有效脉冲持续时间内的脉冲幅值的和以及脉冲的个数是符合后续继续处理的要求的。若第一数量小于预设点数，说明此时脉冲持续时间内的数字信号不符合要求，利用该脉冲持续时间内的数字信号求出的阻抗误差较大，需要重新进行判断获取脉冲开始时刻，进而获取有效脉冲持续时间，其中有效脉冲持续时间的获取的流程图如图2所示，图2是以第一路数字信号为例展示的有效脉冲持续时间获取的流程。

同时，在判断脉冲开始时刻时，若当前时刻的数字信号的幅值小于第一阈值，或者不满足第一预设条件和第二预设条件中的任意一个，则判断下一时刻的数字信号是否同时满足大于或等于第一阈值、第一预设条件和第二预设条件，以此类推，直至确定脉冲开始时刻。如判断t时刻的数字信号不满足大于或等于第一阈值、或者不满足第一预设条件和第二预设条件中的任意一个，则回到起始的判断状态，判断t+1时刻的数字信号是否满足，若t+1时刻的数字信号满足幅值大于或等于第一阈值、第一预设条件和第二预设条件，则t+1时刻为脉冲开始时刻，若t+1时刻的数字信号不满足幅值大于或等于第一阈值、第一预设条件和第二预设条件。

在判断脉冲结束时刻时，幅值小于第一阈值的数字信号对应的时刻为脉冲结束时刻，在判定完脉冲开始时刻后，按照时序在脉冲开始时刻之后的每个时刻进行判断，若大于或等于第一阈值，则对数字信号的幅值进行累加，若出现一个时刻的数字信号的幅值小于第一阈值，则该时刻为脉冲结束时刻；如t时刻为脉冲开始时刻，t+n时刻的数字信号的幅值小于第一阈值，t+n时刻为脉冲结束时刻，则将t时刻到(t+n-1)时刻的数字信号进行求和，获得脉冲持续时间内的所有数字信号幅值的和，t时刻到(t+n-1)时刻之间的时间间隔为脉冲持续时间。

另外，需要说明的是，对于第一路数字信号的脉冲识别是部署在FPGA上的，在FPGA上完成第一路数字信号的脉冲持续时间内脉冲幅值的和以及脉冲的个数的识别，获取有效脉冲持续时间以及有效脉冲持续时间内脉冲幅值的和以及脉冲个数，且整个的识别过程是由部署到FPGA上的识别状态机完成；第一路数字信号在进入识别状态机前，经过前期处理后，将第一路数字信号的幅值的正负统一划分到正数区间，然后在识别状态机中，对第一路数字信号进行脉冲识别，获得有效脉冲持续时间内脉冲幅值的和以及脉冲的个数。

同理，对于第二路数字信号的处理与对第一路数字信号的处理方式相同，获取到第二路数字信号中一个有效脉冲持续时间内脉冲幅值的和以及脉冲的个数；至此，可以获得第一路数字信号中一个有效脉冲持续时间内脉冲幅值的和以及脉冲的个数，分别记为第一数值和第二数值，第二路数字信号中一个有效脉冲持续时间内脉冲幅值的和以及脉冲的个数，分别记为第三数值和第四数值。

步骤S4，将第一、第二、第三和第四数值存储在FPGA内，并由FPGA传输到主机端进行处理，获得脉冲消融时的阻抗。

由于FPGA本身架构的特殊性并不便于做除法处理，采用FPGA+MCU的异构处理方式，其中MCU(微控制单元)为主机端，将高速采集处理部分交由FPGA完成，简单低速部分交由主机端处理，步骤S3获得的第一数值、第二数值、第三数值和第四数值存储在FPGA中，然后由主机端通过发起SPI通信并且依据主从机间约定的基于SPI通信的私有协议中的读取参数指令将存储在FPGA中的第一数值、第二数值、第三数值和第四数值读回，然后在主机端进行简单的计算，其中在主机端进行的计算依据为基于电压和电流求取阻抗的计算方法，进而获得进行脉冲消融时的阻抗。

数据传输到主机端后，基于主机端的软件端利用第一数值和第二数值求取第一路数字信号对应的脉冲幅值的和的平均值，记为第一平均值；获取第二路数字信号对应的脉冲幅值的和的平均值，记为第二平均值；基于第一平均值和第二平均值获得脉冲消融时的阻抗，其中第一平均值为电压，第二平均值为电流；需要说明的是，阻抗的定义，在工程中即为电压与电流的比值，也即是本发明实施例中的第一平均值与第二平均值的比值。

需要说明的是：上述本发明实施例先后顺序仅仅为了描述，不代表实施例的优劣。且上述对本说明书特定实施例进行了描述。另外，在附图中描绘的过程不一定要求示出的特定顺序或者连续顺序才能实现期望的结果。在某些实施方式中，多任务处理和并行处理也是可以的或者可能是有利的。

本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (5)

1.一种基于FPGA的脉冲消融阻抗检测方法，其特征在于，该方法包括：

对脉冲消融时的高压脉冲信号进行处理获得高速传输信号；

预设模数转换器响应将高速传输信号转化为第一路数字信号和第二路数字信号；

对第一路数字信号进行识别，获取第一路数字信号中一个有效脉冲持续时间内脉冲幅值的和以及脉冲的个数，分别记为第一数值和第二数值；

对第二路数字信号进行识别，获取第二路数字信号中一个有效脉冲持续时间内脉冲幅值的和以及脉冲的个数，分别记为第三数值和第四数值；

将第一、第二、第三和第四数值存储在FPGA内，并由FPGA传输到主机端进行处理，获得脉冲消融时的阻抗；

所述获取第一路数字信号中一个脉冲持续时间内脉冲幅值的和以及脉冲的个数，包括：

设定第一预设条件、第二预设条件和第三预设条件；

按照时序获得第一路数字信号中幅值大于或等于第一阈值且满足第一预设条件和第二预设条件的数字信号，该数字信号对应的时刻为脉冲开始时刻；

利用第三预设条件获取脉冲开始时刻之后幅值小于第一阈值的数字信号，该数字信号对应的时刻为脉冲结束时刻；

对脉冲开始时刻和脉冲结束时刻之间的各数字信号的幅值进行求和获得脉冲持续时间内脉冲幅值的和；

脉冲开始时刻到脉冲结束时刻的时间间隔为脉冲持续时间；

获取脉冲持续时间内数字信号的数量，记为第一数量；

若第一数量大于或等于预设点数，则脉冲持续时间为有效脉冲持续时间，获取有效脉冲持续时间内脉冲幅值的和以及脉冲的个数；

若第一数量小于预设点数，则脉冲持续时间为无效脉冲持续时间，继续判断获取有效脉冲持续时间；

所述设定第一预设条件、第二预设条件和第三预设条件，包括：

所述第一预设条件为当前时刻的数字信号的幅值大于或等于锁存数据；所述锁存数据为上一时刻的数字信号；

所述第二预设条件为计算当前时刻数字信号的数据差值，所述数据差值需小于第二阈值；所述数据差值为当前时刻的数字信号的幅值与所述锁存数据的差值；

所述第三预设条件为数字信号的幅值小于第一阈值。

2.根据权利要求1所述的一种基于FPGA的脉冲消融阻抗检测方法，其特征在于，还包括：若第一路数字信号中当前时刻的数字信号的幅值小于第一阈值，或当前时刻的数字信号的幅值不满足第一预设条件或第二预设条件，当前时刻不为脉冲开始时刻，则基于下一时刻的数字信号判断下一时刻是否为脉冲开始时刻，以此类推，直至获取脉冲开始时刻。

3.根据权利要求1所述的一种基于FPGA的脉冲消融阻抗检测方法，其特征在于，在所述获取第一路数字信号中一个有效脉冲持续时间内脉冲幅值的和以及脉冲的个数之前，还包括：将第一路数字信号中所有数字信号的幅值进行取正。

4.根据权利要求1所述的一种基于FPGA的脉冲消融阻抗检测方法，其特征在于，所述获得脉冲消融时的阻抗，包括：基于主机端的软件端利用第一数值和第二数值求取第一路数字信号对应的脉冲幅值的和的平均值，记为第一平均值；获取第二路数字信号对应的脉冲幅值的和的平均值，记为第二平均值；基于第一平均值和第二平均值获得脉冲消融时的阻抗。

5.根据权利要求1所述的一种基于FPGA的脉冲消融阻抗检测方法，其特征在于，所述对脉冲消融时的高压脉冲信号进行处理获得高速传输信号，包括：利用单端转差分电路将高压脉冲信号转化为高速传输信号。