CN116456770A - 显示基板及其制备方法、显示面板 - Google Patents
显示基板及其制备方法、显示面板 Download PDFInfo
- Publication number
- CN116456770A CN116456770A CN202310477211.3A CN202310477211A CN116456770A CN 116456770 A CN116456770 A CN 116456770A CN 202310477211 A CN202310477211 A CN 202310477211A CN 116456770 A CN116456770 A CN 116456770A
- Authority
- CN
- China
- Prior art keywords
- conductive layer
- layer
- insulating
- thickness
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
- H10D86/0212—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or coating of substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/441—Interconnections, e.g. scanning lines
- H10D86/443—Interconnections, e.g. scanning lines adapted for preventing breakage, peeling or short circuiting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/87—Passivation; Containers; Encapsulations
- H10K59/873—Encapsulations
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本申请涉及一种显示基板及其制备方法、显示面板,该显示基板具有阵列分布的多个发光区域,显示基板包括衬底基板和位于衬底基板上导电层,导电层包括与多个发光区域一一对应的多个第一电极,显示基板还包括位于衬底基板上的绝缘层,绝缘层包括阵列分布的多个第一绝缘单元,第一绝缘单元位于相邻的两个第一电极之间,且第一绝缘单元的厚度大于第一电极的厚度。本申请可以避免阳极蚀刻的残渣残留,有效降低相邻阳极之间发生短路的风险,改善暗点不良。
Description
技术领域
本申请涉及显示技术领域,特别是涉及一种显示基板及其制备方法、显示面板。
背景技术
近年来,随着消费者对显示技术的新需求提高,有机电致发光二极管(OrganicLightEmitting Diode,简称OLED)显示面板因具有自发光、低功耗、响应快、轻薄柔韧及有害蓝光低等特点被开发,商业化进入手机、显示器和电视等行业并逐步成为主流方向。OLED自发光主要通过类似“三明治”结构实现,即两个电极之间夹着有机发光层,该有机发光层通过两电极间的电子和空穴迁移至发光层复合释放能量并传递给有机发光层中的物质分子,使其发生能级跃迁辐射而产生光的现象。
为了独立控制单个子像素发光,相邻子像素的阳极之间需要通过蚀刻等工艺手段将相邻的子像素断开,并采用像素定义层防止子像素间的发光干扰。传统阳极的制作工艺使得子像素间的间距较大,降低了像素密度,造成蚀刻后的金属颗粒附着在相邻的阳极之间的沟槽中,影响阳极与基底间的附着性;另外,金属颗粒在像素定义层的曝光和显影过程冲刷到有效显示区的阳极,造成OLED器件短路,形成暗点不良。
发明内容
本申请旨在提供一种显示基板及其制备方法、显示面板,其可以避免阳极蚀刻的残渣残留,有效降低相邻阳极之间发生短路的风险,改善暗点不良。
第一方面,本申请实施例提出了一种显示基板,具有阵列分布的多个发光区域,显示基板包括衬底基板和位于衬底基板上导电层,导电层包括与多个发光区域一一对应的多个第一电极,显示基板还包括位于衬底基板上的绝缘层,绝缘层包括阵列分布的多个第一绝缘单元,第一绝缘单元位于相邻的两个第一电极之间,且第一绝缘单元的厚度大于第一电极的厚度。
在一种可能的实施方式中,第一电极包括沿出光方向依次层叠设置的第一导电层、第二导电层和第三导电层,第一导电层和第三导电层的材质均为氧化铟锡或者氧化铟锌,且厚度相同;第二导电层的材质为银或者镁,且第二导电层的厚度大于第一导电层的厚度。
在一种可能的实施方式中,第一导电层和第三导电层的厚度为100A
±50A;第二导电层的厚度为1000A±50A。
在一种可能的实施方式中,绝缘层的材质为氮化硅,且第一绝缘单元的厚度为1000A±100A。
在一种可能的实施方式中,绝缘层还包括位于发光区域的多个第二绝缘单元,且第一绝缘单元的厚度大于第二绝缘单元的厚度与第一电极的最大厚度之和。
第二方面,本申请实施例提出了一种如前所述的显示基板的制备方法,包括:提供衬底基板;通过干法刻蚀在衬底基板上形成图案化的绝缘层,绝缘层包括阵列分布的多个第一绝缘单元;在衬底基板上形成图案化的导电层,导电层包括位于发光区域的多个第一电极,且第一绝缘单元位于相邻的两个第一电极之间,第一绝缘单元的厚度大于第一电极的厚度。
在一种可能的实施方式中,在衬底基板上形成图案化的导电层包括:在衬底基板上形成图案化的第一导电层;在第一导电层上形成图案化的第二导电层;在第二导电层上形成图案化的第三导电层,第一导电层和第三导电层的材质均为氧化铟锡或者氧化铟锌,且厚度相同;第二导电层的材质为银或者镁,且第二导电层的厚度大于第一导电层的厚度。
在一种可能的实施方式中,通过干法刻蚀在衬底基板上形成图案化的绝缘层还包括:通过干法刻蚀在发光区域形成的图案化的多个第二绝缘单元,且第一绝缘单元的厚度大于第二绝缘单元与第一电极的最大厚度之和。
第三方面,本申请实施例提出了一种显示面板,包括:如前所述的显示基板;像素限定层,位于显示基板的出光侧,并覆盖显示基板的第一绝缘单元,像素限定层包括阵列分布的多个像素开口,像素开口暴露显示基板的第一电极的至少部分;以及发光功能层,位于像素限定层背离显示基板的一侧,发光功能层包括多个发光结构和第二电极层,发光结构位于第一电极的出光侧,第二电极层位于发光结构背离第一电极的一侧。
在一种可能的实施方式中,像素限定层在显示基板上的正投影与第一电极部分交叠,且交叠宽度为3μm±1μm。
根据本申请实施例提供的显示基板及其制备方法、显示面板,显示基板具有阵列分布的多个发光区域,显示基板包括衬底基板和位于衬底基板上导电层,导电层包括与多个发光区域一一对应的多个第一电极,显示基板还包括位于衬底基板上绝缘层,绝缘层包括阵列分布的多个第一绝缘单元,第一绝缘单元位于相邻的两个第一电极之间,且第一绝缘单元的厚度大于第一电极的厚度。由此通过在相邻的两个第一电极之间设置第一绝缘单元,可以有效隔离相邻的第一电极,且相邻第一电极之间的距离也被第一绝缘单元的宽度限定,在提高像素密度的同时,可以避免第一电极蚀刻的残渣残留,有效降低相邻第一电极之间发生短路的风险,改善暗点不良。
附图说明
下面将参考附图来描述本申请示例性实施例的特征、优点和技术效果。在附图中,相同的部件使用相同的附图标记。附图并未按照实际的比例绘制,仅用于示意相对位置关系,某些部位的层厚采用了夸大的绘图方式以便于理解,附图中的层厚并不代表实际层厚的比例关系。
图1示出本申请第一实施例提供的显示基板的结构示意图;
图2示出图1所示的显示基板的制备方法的流程框图;
图3a-3g示出图1所示的显示基板的制备过程示意图;
图4示出本申请第一实施例提供的显示面板的结构示意图;
图5示出本申请第二实施例提供的显示基板的结构示意图;
图6a-6d示出图5所示的显示基板的制备过程示意图;
图7示出本申请第二实施例提供的显示面板的结构示意图;
图8示出图7所示的显示面板与图4所示的显示面板的出光效果对比示意图。
附图标记说明:
1、显示基板;10、衬底基板;11、导电层;110、第一电极;111、第一导电层;112、第二导电层;113、第三导电层;12、绝缘层;121、第一绝缘单元;122、第二绝缘单元;FA、发光区域;
2、像素限定层;21、像素开口;
3、发光功能层;31、发光结构;32、第二电极层。
具体实施方式
下面将详细描述本申请的各个方面的特征和示例性实施例。在下面的详细描述中,提出了许多具体细节,以便提供对本申请的全面理解。但是,对于本领域技术人员来说很明显的是,本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请的更好的理解。在附图和下面的描述中,至少部分的公知结构和技术没有被示出,以便避免对本申请造成不必要的模糊;并且,为了清晰,可能夸大了区域结构的尺寸。此外,下文中所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。
第一实施例
如图1所示,本申请第一实施例提供的显示基板1具有阵列分布的多个发光区域FA,显示基板1包括衬底基板10和位于衬底基板10上导电层11,导电层11包括与多个发光区域FA一一对应的多个第一电极110,其中,显示基板1还包括位于衬底基板10上的绝缘层12,绝缘层12包括阵列分布的多个第一绝缘单元121,第一绝缘单元121位于相邻的两个第一电极110之间,且第一绝缘单元121的厚度大于第一电极110的厚度。
在一个示例中,第一电极110为阳极,阳极可以由具有高功函数的透明导电材料形成。在另一个示例中,第一电极110为阴极,阴极可以由高导电性和低功函数的材料形成,阴极也可以采用金属材料制成。为了便于说明,本申请实施例以第一电极110为阳极为例进行描述。
相关技术中,第一电极110通过曝光、显影、蚀刻等化学气相沉积的方式沉积于衬底基板10的发光区域FA,蚀刻过程中不可避免地会产生金属残渣,如果冲洗不干净,金属残渣会残留在相邻的第一电极110之间的沟槽中,有发生短路的风险,造成暗点不良。
为了解决上述技术问题,本申请实施例中在沉积形成第一电极110之前,先在衬底基板10上形成图案化的绝缘层12,绝缘层12包括阵列分布的多个第一绝缘单元121,第一绝缘单元121位于相邻的两个发光区域FA之间,而发光区域FA用于形成第一电极110,使得第一绝缘单元121填充于相邻的第一电极110之间的沟槽,具有绝缘隔离相邻的第一电极110的作用,从而第一电极110在蚀刻过程中产生的金属残渣将容易被冲洗下去,而无法残留于相邻的第一电极110之间,有效降低相邻第一电极之间发生短路的风险,改善暗点不良。
另外,通常制程中,相邻第一电极110之间的最小距离一般为4μm,在该区域增加第一绝缘单元121后,相邻第一电极110之间的距离由第一绝缘单元121限定,第一绝缘单元121的宽度尺寸可以做得更小,例如2μm,从而可以有效降低相邻第一电极110之间的距离,有利于提高像素密度。
进一步地,为了更加有效降低相邻第一电极110发生短路的风险,第一绝缘单元121的厚度大于第一电极110的厚度,并通过像素限定层2(稍后将详细描述)覆盖。由于第一绝缘单元121可以极限缩小相邻第一电极110之间的距离,像素限定层2也可以相应地极限缩小,从而增加发光区域FA的面积,降低功耗。
另外,绝缘层12和第一电极110的图案化制程可以共用图案,节省材料,节约制备成本。
可以理解的是,本申请实施例中的衬底基板10包括衬底和形成于衬底上的驱动阵列层,驱动阵列层包括像素电路,即驱动子像素发光的电路结构,像素电路包括开关晶体管和电容等。
根据本申请实施例提供的显示基板1,具有阵列分布的多个发光区域FA,显示基板1包括衬底基板10和位于衬底基板10上导电层11,导电层11包括与多个发光区域FA一一对应的多个第一电极110,显示基板1还包括位于衬底基板10与导电层11之间的绝缘层12,绝缘层12包括阵列分布的多个第一绝缘单元121,第一绝缘单元121位于相邻的两个第一电极110之间,且第一绝缘单元121的厚度大于第一电极110的厚度。由此通过在相邻的两个第一电极110之间设置第一绝缘单元121,可以有效隔离相邻的第一电极110,且相邻第一电极110之间的距离也被第一绝缘单元121的宽度限定,在提高像素密度的同时,可以避免第一电极110蚀刻的残渣残留,有效降低相邻第一电极110之间发生短路的风险,改善暗点不良。
在一些实施例中,第一电极110包括沿出光方向依次层叠设置的第一导电层111、第二导电层112和第三导电层113,第一导电层111和第三导电层113的材质均为透明的氧化铟锡(ITO)或者氧化铟锌(IZO),且厚度相同;第二导电层112的材质为银或者镁,且第二导电层112的厚度大于第一导电层111的厚度。
本实施例中,绝缘层12在第一电极110形成前优先沉积并图案化,得到多个第一绝缘单元121,使得第一电极110的第二导电层112与上方第三导电层113沉积时,第二导电层112及第三导电层113可以与第一绝缘单元121的侧壁接触,刻蚀后的刻蚀面均朝向像素限定层2的下底面,并与像素限定层2的下底面接触,刻蚀后的残渣易冲洗去掉,降低了刻蚀后的金属残渣造成的相邻第一电极110短路的风险,有利于改善暗点不良。
可选地,绝缘层12的材质为氮化硅(SiNx),且第一绝缘单元121的厚度为1000A±100A。可选地,第一导电层111和第三导电层113的厚度为100A±50A。可选地,第二导电层112的厚度为1000A±50A。
由于第一绝缘单元121的厚度大于第一电极110的厚度,第一导电层111、第二导电层112和第三导电层113的厚度之和需要小于第一绝缘单元121的厚度,从而更加有效降低相邻第一电极110发生短路的风险。
如图2所示,本申请第一实施例还提供了一种如前所述的显示基板1的制备方法,包括如下步骤S1~S3。下面结合图3a~图3g详细描述显示基板1的制备方法。
步骤S1:提供衬底基板10;
步骤S2:通过干法刻蚀在衬底基板10上形成图案化的绝缘层12,绝缘层12包括阵列分布的多个第一绝缘单元121;
步骤S3:在衬底基板10上形成图案化的导电层11,导电层11包括位于发光区域FA的多个第一电极110,且第一绝缘单元121位于相邻的两个第一电极110之间,第一绝缘单元121的厚度大于第一电极110的厚度。
本实施例中,在第一电极110沉积之前,优先在衬底基板10上图案化得到绝缘层12,通过控制绝缘层12的厚度将第一电极110的图案优先限定,形成隔绝膜层有效阻碍相邻第一电极110之间接触,防止在极限缩小相邻第一电极110之间的距离的同时,防止相邻第一电极110之间发生短路。该绝缘层12的制作工艺简单,一步图案化即可得到绝缘层12,节约成本,提高制备效率。另外,绝缘层12和第一电极110的图案化制程可以共用图案,节省材料,节约制备成本。
根据本申请实施例提供的显示基板1的制备方法,通过在相邻的两个第一电极110之间制备第一绝缘单元121,可以有效隔离相邻的第一电极110,且相邻第一电极110之间的距离也被第一绝缘单元121的宽度限定,在提高像素密度的同时,可以避免第一电极110蚀刻的残渣残留,有效降低相邻第一电极110之间发生短路的风险,改善暗点不良。
在一些实施例中,步骤S3中,在衬底基板10上形成图案化的导电层11包括:
步骤S31:在衬底基板10上形成图案化的第一导电层111;
步骤S32:在第一导电层111上形成图案化的第二导电层112;
步骤S33:在第二导电层112上形成图案化的第三导电层113,第一导电层111和第三导电层113的材质均为氧化铟锡或者氧化铟锌,且厚度相同;第二导电层112的材质为银或者镁,且第二导电层112的厚度大于第一导电层111的厚度。
本实施例中,绝缘层12在第一电极110形成前优先沉积并图案化,得到多个第一绝缘单元121,使得第一电极110的第二导电层112与上方第三导电层113沉积时,第二导电层112及第三导电层113可以与第一绝缘单元121的侧壁接触,刻蚀后的刻蚀面均朝向像素限定层2的下底面,并与像素限定层2的下底面接触,刻蚀后的残渣易冲洗去掉,降低了刻蚀后的金属残渣造成的相邻第一电极110短路的风险,有利于改善暗点不良。
如图4所示,本申请实施例还提供一种显示面板,包括:如前所述的显示基板1、像素限定层2及发光功能层3。
像素限定层2位于显示基板1的出光侧,并覆盖显示基板1的第一绝缘单元121,像素限定层2包括阵列分布的多个像素开口21,像素开口21暴露显示基板1的第一电极110的至少部分。
发光功能层3位于像素限定层2背离显示基板1的一侧,发光功能层3包括多个发光结构31和第二电极层32,发光结构31位于第一电极110的出光侧,第二电极层32位于发光结构31背离第一电极110的一侧。
本申请实施例中,显示面板可以为底发射OLED显示面板,也可以为顶发射OLED显示面板。第一电极110、发光结构31和第二电极层32组成发光元件,每个发光元件的至少部分位于像素开口21内。另外,第一电极11和第二电极层32中的任一者为发光元件的阳极,另一者为发光元件的阴极。在一些示例中,多个发光元件可以分别为红色发光元件、绿色发光元件和蓝色发光元件,其发光结构31的颜色分别为红色R、绿色G和蓝色B。在另一些示例中,多个发光元件还可以包括黄色发光元件或者白色发光元件等。
进一步地,像素开口21的截面形状为梯形,像素开口21暴露第一电极11的部分金属。像素开口21的侧壁具有坡度,发光功能层3通过蒸镀等方式形成于像素开口21的侧壁上。
可选地,发光功能层3的发光结构31包括第一载流子层、发光层和第二载流子层,第一载流子层包括位于第一电极11表面的空穴注入层(Hole Injection Layer,简称HIL)和空穴传输层(Hole Transport Layer,简称HTL),第二载流子层包括位于发光层表面的电子传输层(Electron Transport Layer,简称ETL)和电子注入层(Electron InjectionLayer,简称EIL)。发光元件在电场的作用下,第一电极11产生的空穴和第二电极层32产生的电子就会发生移动,分别向空穴传输层HTL和电子传输层ETL注入,迁移到发光结构31中。当二者在发光结构31中相遇时,产生能量激子,从而激发发光分子最终产生可见光。
可以理解的是,发光结构31的第一载流子层可以仅包括空穴注入层HIL或者空穴传输层HTL,相应地,第二载流子层可以仅包括电子传输层ETL或者电子注入层EIL,不再赘述。
在一些实施例中,像素限定层2在显示基板1上的正投影与第一电极110部分交叠,且交叠宽度为3μm±1μm。如前所述,由于第一绝缘单元121可以极限缩小相邻第一电极110之间的距离,像素限定层2也可以相应地极限缩小,从而增加发光区域FA的面积,降低功耗。具体来说,像素限定层2在显示基板1上的正投影与第一电极110部分交叠的尺寸可以缩小,例如交叠宽度为3μm±1μm,与相关技术中交叠宽度为4μm以上相比,可以极限压缩像素限定层2的外扩间距,增加发光区域FA的面积,降低功耗。
在一些实施例中,显示面板还包括封装层(图中未示出),封装层覆盖发光功能层3。封装层包括沿远离显示基板1的方向依次设置的第一无机层、有机层和第二无机层。其中,第一无机层和第二无机层均为透明的无机膜层,其材质可以包括以下材料中的一种或多种:Al2O3、TiO2、ZrO2、MgO、HFO2、Ta2O5、Si3N4、AlNx、SiNx、SiNO、SiOx、SiO2、SiC、SiCNx、ITO、IZO。这些无机材料既具有良好的透光性能,又具有很好的水氧阻挡性能。有机层的材质为透明的有机导电树脂,具体包括透明基体树脂,以及导电分子和/或导电离子。具体可以为有机酸掺杂的聚苯胺、交联单体、甲苯等搅拌完全溶解后形成的透明导电树脂;或者,是在上述透明导电树脂中添加导电分子,如聚苯胺等;或者,是在上述透明导电树脂中添加导电离子,如纳米级掺锑SiO2,还可以采用纳米级氧化铟锡或者纳米银等纳米级导电离子。
无机物材料制成的第一无机层和第二无机层完全覆盖发光功能层3,可以防止水汽从侧面入侵影响发光功能层3的电气性能。图案化的有机层具有较高的弹性,其夹设于第一无机层和第二无机层之间,既可以抑制无机薄膜开裂,释放无机物之间的应力,还可以在提高整个封装层的柔韧性,从而实现可靠的柔性封装。
第二实施例
如图5所示,本申请第二实施例提供一种显示基板1,其与第一实施例提供的显示基板1结构类似,不同之处在于绝缘层12的结构不同。
具体来说,绝缘层12除了包括位于相邻第一电极110之间的多个第一绝缘单元121外,还包括位于发光区域FA的多个第二绝缘单元122,且第一绝缘单元121的厚度大于第二绝缘单元122的厚度与第一电极110的最大厚度之和。
如前所述,绝缘层12的材质为氮化硅(SiNx),且第一绝缘单元121的厚度为1000A±100A。第二绝缘单元122的厚度例如可以为100A±50A,只要满足第一绝缘单元121的厚度大于第二绝缘单元122的厚度与第一电极110的最大厚度之和即可。
本实施例中,首先在衬底基板10上刻蚀绝缘层12,即采用干法刻蚀将绝缘层12图案化,该图案化保留有效发光区域FA的部分规则或非规则排列的第二绝缘单元122;继续在第二绝缘单元122表面依次图案化第一电极110。由于第一电极110凹凸不平,第一绝缘单元121的厚度大于第二绝缘单元122的厚度与第一电极110的最大厚度之和。第二绝缘单元122在有效发光区域FA的排布使得第一电极110在有效发光区域FA表现为具有多个表面的图案。这样,可以增加发光区域FA的出光面积及出光强度,并对改善视角色偏具有重大作用。
另外,如图6a-6d所示,本实施例中的显示基板的制备方法与第一实施例的制备方法类似,不同之处在于,通过干法刻蚀在衬底基板10上形成图案化的绝缘层12不同。也就是说,绝缘层12除了包括位于相邻第一电极110之间的多个第一绝缘单元121外,还包括在发光区域FA形成的图案化的多个第二绝缘单元122,且第一绝缘单元121的厚度大于第二绝缘单元122的厚度与第一电极110的最大厚度之和。
如图7所示,本实施例还提供一种显示面板,其包括如第二实施例所述的显示基板1、像素限定层2、发光功能层3及封装层(图中未示出)。该显示基板1与第一实施例中的显示面板相比,不同之处在于,绝缘层12除了包括位于相邻第一电极110之间的多个第一绝缘单元121外,还包括位于发光区域FA的多个第二绝缘单元122,且第一绝缘单元121的厚度大于第二绝缘单元122的厚度与第一电极110的最大厚度之和。第二绝缘单元122在有效发光区域FA的排布使得第一电极110在有效发光区域FA表现为具有多个表面的图案。这样,可以增加发光区域FA的出光面积及出光强度,并对改善视角色偏具有重大作用。
如图8中a所示,第一实施例提供的显示面板中,发光区域FA为平面,出光方向竖直向上。如图8中b所示,第二实施例提供的显示面板中,发光区域FA为凹凸不平的曲面,出光方向沿预设方向呈发散状,增加了发光区域FA的出光面积及出光强度,并对改善视角色偏具有重大作用。
可以理解的是,本申请各实施例提供的显示面板也适用于以有源矩阵(ActiveMatrix,AM)方式驱动的自发光显示面板,不再赘述。
应当容易地理解,应当按照最宽的方式解释本申请中的“在……上”、“在……以上”和“在……之上”,以使得“在……上”不仅意味着“直接处于某物上”,还包括“在某物上”且其间具有中间特征或层的含义,并且“在……以上”或者“在……之上”不仅包括“在某物以上”或“之上”的含义,还可以包括“在某物以上”或“之上”且其间没有中间特征或层(即,直接处于某物上)的含义。
文中使用的术语“衬底”是指在其上添加后续材料层的材料。衬底本身可以被图案化。添加到衬底顶上的材料可以被图案化,或者可以保持不被图案化。此外,衬底可以包括宽范围内的一系列材料,例如,硅、锗、砷化镓、磷化铟等。替代地,衬底可以由非导电材料(例如,玻璃、塑料或者蓝宝石晶圆等)制成。
文中使用的术语“层”可以指包括具有一定厚度的区域的材料部分。层可以在整个的下层结构或上覆结构之上延伸,或者可以具有比下层或上覆结构的范围小的范围。此外,层可以是匀质或者非匀质的连续结构的一个区域,其厚度小于该连续结构的厚度。例如,层可以位于所述连续结构的顶表面和底表面之间或者所述顶表面和底表面处的任何成对的横向平面之间。层可以横向延伸、垂直延伸和/或沿锥形表面延伸。驱动阵列层可以是层,可以在其中包括一个或多个层,和/或可以具有位于其上、其以上和/或其以下的一个或多个层。层可以包括多个层。例如,互连层可以包括一个或多个导体和接触层(在其内形成触点、互连线和/或过孔)以及一个或多个电介质层。
最后应说明的是:以上各实施例仅用以说明本申请的技术方案,而非对其限制;尽管参照前述各实施例对本申请进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。
Claims (10)
1.一种显示基板,具有阵列分布的多个发光区域,所述显示基板包括衬底基板和位于所述衬底基板上导电层,所述导电层包括与所述多个发光区域一一对应的多个第一电极,其特征在于,
所述显示基板还包括位于所述衬底基板上的绝缘层,所述绝缘层包括阵列分布的多个第一绝缘单元,所述第一绝缘单元位于相邻的两个所述第一电极之间,且所述第一绝缘单元的厚度大于所述第一电极的厚度。
2.根据权利要求1所述的显示基板,其特征在于,所述第一电极包括沿出光方向依次层叠设置的第一导电层、第二导电层和第三导电层,所述第一导电层和所述第三导电层的材质均为氧化铟锡或者氧化铟锌,且厚度相同;所述第二导电层的材质为银或者镁,且所述第二导电层的厚度大于所述第一导电层的厚度。
3.根据权利要求2所述的显示基板,其特征在于,所述第一导电层和所述第三导电层的厚度为100A±50A;所述第二导电层的厚度为1000A±50A。
4.根据权利要求1所述的显示基板,其特征在于,所述绝缘层的材质为氮化硅,且所述第一绝缘单元的厚度为1000A±100A。
5.根据权利要求1至4任一项所述的显示基板,其特征在于,所述绝缘层还包括位于所述发光区域的多个第二绝缘单元,且所述第一绝缘单元的厚度大于所述第二绝缘单元与所述第一电极的最大厚度之和。
6.一种如权利要求1至5任一项所述的显示基板的制备方法,其特征在于,包括:
提供衬底基板;
通过干法刻蚀在所述衬底基板上形成图案化的绝缘层,所述绝缘层包括阵列分布的多个第一绝缘单元;
在所述衬底基板上形成图案化的导电层,所述导电层包括位于发光区域的多个第一电极,且所述第一绝缘单元位于相邻的两个所述第一电极之间,所述第一绝缘单元的厚度大于所述第一电极的厚度。
7.根据权利要求6所述的制备方法,其特征在于,所述在所述衬底基板上形成图案化的导电层包括:
在所述衬底基板上形成图案化的第一导电层;
在所述第一导电层上形成图案化的第二导电层;
在所述第二导电层上形成图案化的第三导电层,所述第一导电层和所述第三导电层的材质均为氧化铟锡或者氧化铟锌,且厚度相同;所述第二导电层的材质为银或者镁,且所述第二导电层的厚度大于所述第一导电层的厚度。
8.根据权利要求6所述的制备方法,其特征在于,所述通过干法刻蚀在所述衬底基板上形成图案化的绝缘层还包括:
通过干法刻蚀在所述发光区域形成的图案化的多个第二绝缘单元,且所述第一绝缘单元的厚度大于所述第二绝缘单元的厚度与所述第一电极的最大厚度之和。
9.一种显示面板,其特征在于,包括:
如权利要求1至5任一项所述的显示基板;
像素限定层,位于所述显示基板的出光侧,并覆盖所述显示基板的第一绝缘单元,所述像素限定层包括阵列分布的多个像素开口,所述像素开口暴露所述显示基板的第一电极的至少部分;以及
发光功能层,位于所述像素限定层背离所述显示基板的一侧,所述发光功能层包括多个发光结构和第二电极层,所述发光结构位于所述第一电极的出光侧,所述第二电极层位于所述发光结构背离所述第一电极的一侧。
10.根据权利要求9所述的显示面板,其特征在于,所述像素限定层在所述显示基板上的正投影与所述第一电极部分交叠,且交叠宽度为3μm±1μm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310477211.3A CN116456770A (zh) | 2023-04-27 | 2023-04-27 | 显示基板及其制备方法、显示面板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310477211.3A CN116456770A (zh) | 2023-04-27 | 2023-04-27 | 显示基板及其制备方法、显示面板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116456770A true CN116456770A (zh) | 2023-07-18 |
Family
ID=87121944
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310477211.3A Pending CN116456770A (zh) | 2023-04-27 | 2023-04-27 | 显示基板及其制备方法、显示面板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116456770A (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070111369A1 (en) * | 2005-11-12 | 2007-05-17 | Pil-Geun Chun | Organic light emitting display device and method of manufacturing the same |
CN101752400A (zh) * | 2008-12-10 | 2010-06-23 | 统宝光电股份有限公司 | 影像显示装置、影像显示系统及其制造方法 |
CN107068722A (zh) * | 2017-04-20 | 2017-08-18 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板及显示装置 |
CN110265428A (zh) * | 2018-03-12 | 2019-09-20 | 京东方科技集团股份有限公司 | 显示面板及其制备方法、显示装置 |
CN111477761A (zh) * | 2020-04-24 | 2020-07-31 | 京东方科技集团股份有限公司 | 一种显示基板及其制备方法、显示面板和显示装置 |
CN113690283A (zh) * | 2021-08-16 | 2021-11-23 | 昆山国显光电有限公司 | 显示面板及其显示装置 |
CN115132941A (zh) * | 2022-06-24 | 2022-09-30 | 长沙惠科光电有限公司 | 显示面板的制备方法及显示面板 |
-
2023
- 2023-04-27 CN CN202310477211.3A patent/CN116456770A/zh active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070111369A1 (en) * | 2005-11-12 | 2007-05-17 | Pil-Geun Chun | Organic light emitting display device and method of manufacturing the same |
CN101752400A (zh) * | 2008-12-10 | 2010-06-23 | 统宝光电股份有限公司 | 影像显示装置、影像显示系统及其制造方法 |
CN107068722A (zh) * | 2017-04-20 | 2017-08-18 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板及显示装置 |
CN110265428A (zh) * | 2018-03-12 | 2019-09-20 | 京东方科技集团股份有限公司 | 显示面板及其制备方法、显示装置 |
US20210151548A1 (en) * | 2018-03-12 | 2021-05-20 | Boe Technology Group Co., Ltd. | Display panel and manufacturing method thereof, and display device |
CN111477761A (zh) * | 2020-04-24 | 2020-07-31 | 京东方科技集团股份有限公司 | 一种显示基板及其制备方法、显示面板和显示装置 |
CN113690283A (zh) * | 2021-08-16 | 2021-11-23 | 昆山国显光电有限公司 | 显示面板及其显示装置 |
CN115132941A (zh) * | 2022-06-24 | 2022-09-30 | 长沙惠科光电有限公司 | 显示面板的制备方法及显示面板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102144314B (zh) | 用于制造发射辐射的有机器件的方法以及发射辐射的有机器件 | |
US9252398B2 (en) | Organic light emitting diode display device and method of fabricating the same | |
US8455893B2 (en) | Light-emitting apparatus and production method thereof | |
CN103996694B (zh) | 一种oled显示器及其制备方法 | |
CN102222683A (zh) | 平板显示器设备及其制造方法 | |
CN101965654B (zh) | 有机发光二极管、接触装置和制造有机发光二极管的方法 | |
WO2015143838A1 (zh) | Oled像素结构及其制备方法,oled显示面板及oled显示器 | |
US20130153939A1 (en) | Organic light emitting display device with enhanced emitting property and preparation method thereof | |
KR102595445B1 (ko) | 유기 발광 표시 장치 및 이의 제조 방법 | |
CN114122083A (zh) | 显示面板及其制作方法 | |
CN116828898A (zh) | 显示面板及其制备方法 | |
KR20170065069A (ko) | 박막 트랜지스터 표시판 및 이를 포함하는 유기 발광 표시 장치 | |
KR20040010878A (ko) | 유기전계 발광소자와 그 제조방법 | |
KR101084166B1 (ko) | 픽셀 구조 및 이를 구비한 유기 전계 발광소자 | |
WO2021218361A1 (zh) | 显示基板、其制备方法及显示装置 | |
CN106252525B (zh) | Oled器件及制作方法、显示面板以及显示装置 | |
US20190245021A1 (en) | Electroluminescent device and method of manufacturing the same | |
US20250031527A1 (en) | Display Panel and Manufacturing Method Thereof | |
CN109244260B (zh) | 一种显示面板的制备方法 | |
JP6143763B2 (ja) | 発光デバイスパターンのための改良されたマスキング | |
CN117241622A (zh) | 一种显示面板及其制作方式 | |
CN116456770A (zh) | 显示基板及其制备方法、显示面板 | |
CN114725128A (zh) | 阵列基板及其制备方法、显示面板 | |
KR100417921B1 (ko) | 캔리스 유기 전계 발광 디스플레이 | |
CN100426548C (zh) | 有机发光二极管结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |