CN116449277A - 一种用于ate测试设备的检测校准系统及其控制方法 - Google Patents
一种用于ate测试设备的检测校准系统及其控制方法 Download PDFInfo
- Publication number
- CN116449277A CN116449277A CN202310327301.4A CN202310327301A CN116449277A CN 116449277 A CN116449277 A CN 116449277A CN 202310327301 A CN202310327301 A CN 202310327301A CN 116449277 A CN116449277 A CN 116449277A
- Authority
- CN
- China
- Prior art keywords
- channel
- test
- voltage
- detection
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
- G01R35/005—Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references
- G01R35/007—Standards or reference devices, e.g. voltage or resistance standards, "golden references"
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种用于ATE测试设备的检测校准系统及其控制方法,包括上位机、万用笔、检测校准模块及ATE测试设备,ATE测试设备包括测试资源板卡,测试资源板卡包括FPGA、数字通道或电源通道,上位机与ATE测试设备及万用笔连接,检测校准模块与ATE测试设备及万用笔连接;检测校准模块包括输入单元、电阻调节单元及多个万用表接口,输入单元包括若干条并联输入支路,每条输入支路包括串联连接的输入端口及第一控制开关,电阻调节单元包括若干条并联连接的电阻支路,每条电阻支路包括串联连接的第二控制开关及电阻。本发明实施例能够丰富测试功能、提高测量精度,可广泛应用于自动控制技术领域。
Description
技术领域
本发明涉及自动控制技术领域,尤其涉及一种用于ATE测试设备的检测校准系统及其控制方法。
背景技术
芯片在封装后会用ATE测试机进行FT(Final Test)测试和CP(Chip Probing)测试,FT(Final Test)测试也被称为封装测试(Package Test),以及CP(Chip Probing)测试也被称为晶圆测试。FT测试是对每颗IC封装后对IC的功能还有其规定标准进行测试,CP测试是在未进行划片封装的整片Wafer上,通过探针将裸露的芯片与测试机连接,从而进行的芯片测试。完成FT测试和CP测试即需要保证ATE测试机功能正常及其能否达到FT测试和CP测试要求的高精度。
相关技术中,ATE测试设备的测试方案,测试功能单一,测量精度不够。例如,不能指定通道及校准项目进行测量校准,当测量某个通道的各个驱动和测量的精度是否达到标准时,就必须从零开始进行测量,而不能直接选择该通道进行,增加了时间成本,不利于ATE设备的高效性和便捷性。
发明内容
有鉴于此,本发明实施例的目的是提供一种用于ATE测试设备的检测校准系统及其控制方法,能够丰富测试功能、提高测量精度。
第一方面,本发明实施例提供了一种用于ATE测试设备的检测校准系统,包括上位机、万用笔、检测校准模块及ATE测试设备,其中,所述ATE测试设备包括测试资源板卡,所述测试资源板卡包括FPGA、数字通道或电源通道,所述上位机与所述ATE测试设备及所述万用笔连接,所述检测校准模块与所述ATE测试设备及所述万用笔连接;
所述上位机,用于控制万用表及ATE测试设备;
所述万用表,用于测量所述检测校准模块的电学参数;
所述FPGA,用于存储所述ATE测试设备的校准值;
所述检测校准模块包括输入单元、电阻调节单元及多个万用表接口,所述输入单元包括若干条并联输入支路,每条输入支路包括串联连接的输入端口及第一控制开关,电阻调节单元包括若干条并联连接的电阻支路,每条电阻支路包括串联连接的第二控制开关及电阻,所述输入单元与所述电阻调节单元串联连接,第一万用表接口与所述电阻调节单元的第一端口,所述电阻调节单元的第二端口通过单刀双掷开关连接第二万用表接口和第三万用表接口,所述第三万用表接口接地。
第二方面,本发明实施例提供了一种用于ATE测试设备的检测校准方法,用于上述的上位机,包括:
向ATE测试设备发起测试请求;
测试所有数字通道或电源通道的基本功能是否正常,若基本功能全部正常,对测试资源板卡进行自测;所述基本功能包括驱动电压、测量电压、驱动电流及测试电流;
若自测结果正常,对自测结果进行校准;
校准完成后,测试所有数字通道或电源通道的测量精度;所述测量精度包括驱动电压精度、测量电流精度、驱动电流精度及测量电压精度;
若测量精度符合要求,将校准值保存到FPGA中。
可选地,通过以下方式测试每个数字通道或电源通道的驱动电压是否正常:
打开所有数字通道或电源通道,将待检测的数字通道或电源通道设为输出通道,并输出第一驱动电压到检测校准模块;
通过其它数字通道或电源通道测量检测校准模块的第一测试电压,并根据第一驱动电压及第一测试电压确定待检测的数字通道或电源通道的驱动电压是否正常。
可选地,通过以下方式测试每个数字通道或电源通道的测量电压是否正常:
打开所有数字通道或电源通道,将待检测的数字通道或电源通道设为测量通道,将其它数字通道或电源通道设为输出通道,输出通道输出第二驱动电压到检测校准模块;
通过待检测的数字通道或电源通道测量检测校准模块的第二测试电压,根据第二驱动电压及第二测试电压确定待检测的数字通道或电源通道的测量电压是否正常。
可选地,通过以下方式测试每个数字通道或电源通道的驱动电流是否正常:
关闭所有通道,闭合第二控制开关以连接电阻调节单元中的电阻,通过待检测的数字通道或电源通道输出第一驱动电流到检测校准模块;
测量检测校准模块的第三测试电压,根据第一驱动电流、电阻及第三测试电压确定待检测的数字通道或电源通道的驱动电流是否正常。
可选地,通过以下方式测试每个数字通道或电源通道的测量电流是否正常:
关闭所有通道,闭合第二控制开关以连接电阻调节单元中的电阻,通过待检测的数字通道或电源通道输出第三驱动电压到检测校准模块;
测量检测校准模块的第一测试电流,根据第三驱动电压、电阻及第一测试电流确定待检测的数字通道或电源通道的测量电流是否正常。
可选地,通过以下方式测试每个数字通道或电源通道的驱动电压精度是否满足要求:
根据预设的驱动电压范围,从电压下限开始,通过待检测的数字通道或电源通道输出第四驱动电压到检测校准模块;
通过万用表测量检测校准模块的第四测试电压,根据第四驱动电压及第四测试电压确定驱动电压精度是否满足要求。
可选地,通过以下方式测试每个数字通道或电源通道的测量电流精度是否满足要求:
闭合第二控制开关以连接电阻调节单元中的电阻,通过待检测的数字通道或电源通道输出第五驱动电压到检测校准模块,通过万用表测量第二测试电流,通过调用接口获取检测校准模块自测的第三测试电流;
根据所述第二测试电流及第三测试电流确定测量电流精度是否满足要求。
可选地,通过以下方式测试每个数字通道或电源通道的驱动电流精度是否满足要求:
闭合第二控制开关以连接电阻调节单元中的电阻,根据预设的驱动电流范围,从电流下限开始,通过待检测的数字通道或电源通道输出第二驱动电流到检测校准模块,通过万用表测量检测校准模块的第四测试电流;
根据第二驱动电流及第四测试电流确定驱动电流精度是否满足要求。
可选地,通过以下方式测试每个数字通道或电源通道的测量电压精度是否满足要求:
闭合第二控制开关以连接电阻调节单元中的电阻,通过待检测的数字通道或电源通道输出第三驱动电流到检测校准模块,通过万用表测量检测校准模块的第五测试电压,通过调用接口获取检测校准模块自测的第六测试电压;
根据所述第五测试电压及第六测试电压确定测量电压精度是否满足要求。
实施本发明实施例包括以下有益效果:本实施例用于ATE测试设备的检测校准系统包括上位机、万用笔、检测校准模块及ATE测试设备,检测校准模块包括输入单元、电阻调节单元及多个万用表接口,输入单元包括若干条并联输入支路,每条输入支路包括串联连接的输入端口及第一控制开关,电阻调节单元包括若干条并联连接的电阻支路,每条电阻支路包括串联连接的第二控制开关及电阻,输入单元与电阻调节单元串联连接;通过对输入单元中第一控制开关及电阻调节单元的第二控制开关选择全部通道或某个通道的某个测量项目进行检测校准,丰富ATE测试设备的测试功能;控制过程中,将校准和精度测量进行一体化设计,提高测量精度;将校准值保存到FPGA中,不局限于固定的电脑及插槽,使用更便捷。
附图说明
图1是本发明实施例提供的一种用于ATE测试设备的检测校准系统的结构框图;
图2是本发明实施例提供的一种检测校准模块的电路图;
图3是本发明实施例提供的一种用于ATE测试设备的检测校准方法的步骤流程示意图;
图4是本发明实施例提供的另一种用于ATE测试设备的检测校准系统的结构框图;
图5是本发明实施例提供的一种用于ATE测试设备的检测校准装置的结构框图。
具体实施方式
下面结合附图和具体实施例对本发明做进一步的详细说明。对于以下实施例中的步骤编号,其仅为了便于阐述说明而设置,对步骤之间的顺序不做任何限定,实施例中的各步骤的执行顺序均可根据本领域技术人员的理解来进行适应性调整。
在以下的描述中,涉及到“一些实施例”,其描述了所有可能实施例的子集,但是可以理解,“一些实施例”可以是所有可能实施例的相同子集或不同子集,并且可以在不冲突的情况下相互结合。
在以下的描述中,所涉及的术语“第一\第二\第三”仅仅是是区别类似的对象,不代表针对对象的特定排序,可以理解地,“第一\第二\第三”在允许的情况下可以互换特定的顺序或先后次序,以使这里描述的本发明实施例能够以除了在这里图示或描述的以外的顺序实施。
除非另有定义,本发明实施例所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本发明实施例中所使用的术语只是为了描述本发明实施例的目的,不是旨在限制本发明。
对本发明实施例进行进一步详细说明之前,对本发明实施例中涉及的名词和术语进行说明,本发明实施例中涉及的名词和术语适用于如下的解释。
ATE:Automatic Test Equipment,芯片自动化测试机的简称。
测试资源板卡:包含PEC、DPS等板卡,是板卡的统一称呼。
PEC板卡:包括PMU精密测量单元,属于ATE测试机的测试资源板卡。
DPS板卡:器件供电单元,属于ATE测试机的测试资源板卡。
数字通道:PEC板卡的通道称为数字通道(CH),也可直接称为PEC通道。
电源通道:DPS板卡的通道称为电源通道(FORCE),也可直接称为DPS通道。
检测校准模块:检测校准系统配对的集成资源板卡(外部测试板)。
FPGA:Field Programmable Gate Array,现场可编程逻辑门阵列,用于芯片逻辑功能开发。
板卡和通道和校准项目对应关系:板卡包含多个通道,通道又包含多个校准项目。
如图1所示,本发明实施例提供了一种用于ATE测试设备的检测校准系统,包括上位机、万用笔、检测校准模块及ATE测试设备,其中,所述ATE测试设备包括测试资源板卡,所述测试资源板卡包括FPGA、数字通道或电源通道,所述上位机与所述ATE测试设备及所述万用笔连接,所述检测校准模块与所述ATE测试设备及所述万用笔连接;
所述上位机,用于控制万用表及ATE测试设备;
所述万用表,用于测量所述检测校准模块的电学参数;
所述FPGA,用于存储所述ATE测试设备的校准值;
所述检测校准模块包括输入单元、电阻调节单元及多个万用表接口,所述输入单元包括若干条并联输入支路,每条输入支路包括串联连接的输入端口及第一控制开关,电阻调节单元包括若干条并联连接的电阻支路,每条电阻支路包括串联连接的第二控制开关及电阻,所述输入单元与所述电阻调节单元串联连接,第一万用表接口与所述电阻调节单元的第一端口,所述电阻调节单元的第二端口通过单刀双掷开关连接第二万用表接口和第三万用表接口,所述第三万用表接口接地。
需要说明的是,万用表包括但不限于精密万用表。参阅图2,万用表接口包括3个接口,分别用于连接万用表的电压档红表笔、电流档红表笔及黑表笔。第一控制开关和第二控制开关可以为继电器。CH为测试机输出的信号,不同电阻支路包括不同阻值的电阻,不同电阻支路对应不同的电流档位。上位机选择红表笔时,串联测量电流;上位机选择黑表笔时,接地测电压。
上位机与ATE测试设备之间的连接方式根据实际应用情况确定,本实施例不做具体限制,如采用USB连接。上位机与万用表之间的连接方式根据实际应用情况确定,本实施例不做具体限制,如采用GPIB连接。
实施本发明实施例包括以下有益效果:本实施例用于ATE测试设备的检测校准系统包括上位机、万用笔、检测校准模块及ATE测试设备,检测校准模块包括输入单元、电阻调节单元及多个万用表接口,输入单元包括若干条并联输入支路,每条输入支路包括串联连接的输入端口及第一控制开关,电阻调节单元包括若干条并联连接的电阻支路,每条电阻支路包括串联连接的第二控制开关及电阻,输入单元与电阻调节单元串联连接;通过对输入单元中第一控制开关及电阻调节单元的第二控制开关选择全部通道或某个通道的某个测量项目进行检测校准,丰富ATE测试设备的测试功能。
参阅图3,本发明实施例提供了一种用于ATE测试设备的检测校准方法,用于上述的上位机,包括:
S100、向ATE测试设备发起测试请求。
具体地,由上位机对ATE测试设备发起测试请求。
S200、测试所有数字通道或电源通道的基本功能是否正常,若基本功能全部正常,对测试资源板卡进行自测;所述基本功能包括驱动电压、测量电压、驱动电流及测试电流。
基本功能包括测试ATE测试设备上各管脚的通断情况及一些电学参数进行测试。对每一个数字通道或电源通道进行单独测试。需要说明的是,数字通道或电源通道、校验项目可以通过上位机动态选择。
具体地,通过DDR读写检测、I2C检测或TestMode检测,对测试机板卡的数字电路模块进行自测等,完成后自动保存检测日志。
可选地,通过以下方式测试每个数字通道或电源通道的驱动电压是否正常:
S211、打开所有数字通道或电源通道,将待检测的数字通道或电源通道设为输出通道,并输出第一驱动电压到检测校准模块;
S212、通过其它数字通道或电源通道测量检测校准模块的第一测试电压,并根据第一驱动电压及第一测试电压确定待检测的数字通道或电源通道的驱动电压是否正常。
需要说明的是,第一驱动电压根据实际应用确定,本实施例不做具体限制。第一驱动电压与第一测试电压的差值的绝对值在第一预设范围内,则判断驱动电压正常,否则,驱动电压不正常。第一预设范围根据实际应用确定,本实施例不做具体限制。
可选地,通过以下方式测试每个数字通道或电源通道的测量电压是否正常:
S221、打开所有数字通道或电源通道,将待检测的数字通道或电源通道设为测量通道,将其它数字通道或电源通道设为输出通道,输出通道输出第二驱动电压到检测校准模块;
S222、通过待检测的数字通道或电源通道测量检测校准模块的第二测试电压,根据第二驱动电压及第二测试电压确定待检测的数字通道或电源通道的测量电压是否正常。
需要说明的是,第二驱动电压根据实际应用确定,本实施例不做具体限制。第二驱动电压与第二测试电压的差值的绝对值在第二预设范围内,则判断测量电压正常,否则,测量电压不正常。第二预设范围根据实际应用确定,本实施例不做具体限制。
可选地,通过以下方式测试每个数字通道或电源通道的驱动电流是否正常:
S231、关闭所有通道,闭合第二控制开关以连接电阻调节单元中的电阻,通过待检测的数字通道或电源通道输出第一驱动电流到检测校准模块;
S232、测量检测校准模块的第三测试电压,根据第一驱动电流、电阻及第三测试电压确定待检测的数字通道或电源通道的驱动电流是否正常。
需要说明的是,电阻调节单元中不同支路的电阻值不同,第一驱动电流根据实际应用确定,本实施例不做具体限制。根据第一驱动电流及对应的电阻计算驱动电压,若驱动电压与第三测试电压差值的绝对值在第三预设范围内,驱动电流正常,否则驱动电流异常。第三预设范围根据实际应用确定,本实施例不做具体限制。
可选地,通过以下方式测试每个数字通道或电源通道的测量电流是否正常:
S241、关闭所有通道,闭合第二控制开关以连接电阻调节单元中的电阻,通过待检测的数字通道或电源通道输出第三驱动电压到检测校准模块;
S242、测量检测校准模块的第一测试电流,根据第三驱动电压、电阻及第一测试电流确定待检测的数字通道或电源通道的测量电流是否正常。
需要说明的是,电阻调节单元中不同支路的电阻值不同,第三驱动电压根据实际应用确定,本实施例不做具体限制。根据第三驱动电压及对应的电阻计算驱动电流,若驱动电流与第一测试电流差值的绝对值在第四预设范围内,测量电流正常,否则测量电流异常。第四预设范围根据实际应用确定,本实施例不做具体限制。
S300、若自测结果正常,对自测结果进行校准。
需要说明的是,校准方法根据实际应用确定,本实施例不做具体限制。例如,采用最小二乘法进行校准。使用最小二乘法拟合线性校准,使ATE设备达到的精度更高。
S400、校准完成后,测试所有数字通道或电源通道的测量精度;所述测量精度包括驱动电压精度、测量电流精度、驱动电流精度及测量电压精度。
每个数字通道或电源通道的测量精度单独进行测试。测量精度包括但不限于驱动电压精度、测量电流精度、驱动电流精度及测量电压精度等。
可选地,通过以下方式测试每个数字通道或电源通道的驱动电压精度是否满足要求:
S411、根据预设的驱动电压范围,从电压下限开始,通过待检测的数字通道或电源通道输出第四驱动电压到检测校准模块;
S412、通过万用表测量检测校准模块的第四测试电压,根据第四驱动电压及第四测试电压确定驱动电压精度是否满足要求。
需要说明的是,驱动电压范围根据实际应用确定,本实施例不做具体限制。第四驱动电压根据实际应用确定,本实施例不做具体限制。首先计算第四驱动电压与第四测试电压的第一差值,然后计算第一差值与第四驱动电压的比值,若第一比值在第五预设范围内,则驱动电压精度满足要求,否则驱动电压精度不满足要求。第五预设范围根据实际应用确定,本实施例不做具体限制。
可选地,通过以下方式测试每个数字通道或电源通道的测量电流精度是否满足要求:
S421、闭合第二控制开关以连接电阻调节单元中的电阻,通过待检测的数字通道或电源通道输出第五驱动电压到检测校准模块,通过万用表测量第二测试电流,通过调用接口获取检测校准模块自测的第三测试电流;
S422、根据所述第二测试电流及第三测试电流确定测量电流精度是否满足要求。
需要说明的是,电阻调节单元中不同支路的电阻值不同,第五驱动电压根据实际应用确定,本实施例不做具体限制。首先计算第二测试电流与第三测试电流的第二差值,然后计算第二差值与第二测试电流的第二比值,若第二比值在在第六预设范围内,则测量电流精度满足要求,否则测量电流精度不满足要求。第六预设范围根据实际应用确定,本实施例不做具体限制。
可选地,通过以下方式测试每个数字通道或电源通道的驱动电流精度是否满足要求:
S431、闭合第二控制开关以连接电阻调节单元中的电阻,根据预设的驱动电流范围,从电流下限开始,通过待检测的数字通道或电源通道输出第二驱动电流到检测校准模块,通过万用表测量检测校准模块的第四测试电流;
S432、根据第二驱动电流及第四测试电流确定驱动电流精度是否满足要求。
需要说明的是,电阻调节单元中不同支路的电阻值不同,预设的驱动电流范围及第二驱动电流根据实际应用确定,本实施例不做具体限制。首先计算第二驱动电流与第四测试电流的第三差值,然后计算第三差值与第二驱动电流的第三比值,若第三比值在在第七预设范围内,则驱动电流精度满足要求,否则驱动电流精度不满足要求。第七预设范围根据实际应用确定,本实施例不做具体限制。
可选地,通过以下方式测试每个数字通道或电源通道的测量电压精度是否满足要求:
S441、闭合第二控制开关以连接电阻调节单元中的电阻,通过待检测的数字通道或电源通道输出第三驱动电流到检测校准模块,通过万用表测量检测校准模块的第五测试电压,通过调用接口获取检测校准模块自测的第六测试电压;
S442、根据所述第五测试电压及第六测试电压确定测量电压精度是否满足要求。
需要说明的是,电阻调节单元中不同支路的电阻值不同,第三驱动电流根据实际应用确定,本实施例不做具体限制。首先计算第五测试电压与第六测试电压的第四差值,然后计算第四差值与第五测试电压的第四比值,若第四比值在在第八预设范围内,则测量电压精度满足要求,否则测量电压精度不满足要求。第八预设范围根据实际应用确定,本实施例不做具体限制。
S500、若测量精度符合要求,将校准值保存到FPGA中。
若所有通道校准完成后,通过上位机将校准值转换并下载到FPGA中,且自动保存并输出检测校准日志文件。具体地,校准结束后,按通道整理获取的校准值,将校准值进行数值转换,如将校准值转换成浮点数,查询FPGA中是否存在校准值;若存在校准值,清空FPGA中的校准值,将新的校准值下载到FPGA中;查询FPGA中不存在校准值,将转换后的校准值下载到FPGA中。
下面以一个具体实施例说明ATE测试设备的测试过程。
S1、由上位机通信ATE设备发起测试,选择检测的数字通道或电源通道。
S2、打开所有通道,将通道i设为输出通道,测试资源板卡上的输出通道i驱动电压Vdr到检测校准模块,由除通道i外的所有测量通道测量检测校准模块上的电压VMea,判断VMea和Vdr之间是否接近相等,若|VMea-Vdr|>0.5,则判断通道i驱动电压功能异常,反之正常。对所有通道进行S2步骤后进入S3。
S3、打开所有通道,将通道i设为测量通道,测试资源板卡上除了通道i外的所有通道设为输出通道,输出通道驱动电压Vdr到检测校准模块,由测量通道i测量检测校准模块上的电压VMea,判断VMea和Vdr之间是否接近相等,若|VMea-Vdr|>0.5,则判断通道i测量电压功能异常,反之正常。对所有通道进行S3步骤,当测试资源板卡所有通道的S2和S3检测正常时,进入S4步骤。
需要说明的是,S2步骤是对测试资源板卡通道的输出检测,即一个通道i去输出,其他所有通道去测,只要有一个通道能测到正常的值,就可证明该通道i输出正常。S3步骤是对测试资源板卡通道的测量检测,即一个通道i作为测量通道,其他所有通道进行输出,若该通道i能测到正常的值,就可证明通道i测量正常。S2和S3的区别在于一个是检测通道的输出功能是否正常,一个是检测通道的测量功能是否正常。
S4、关闭所有通道,测试资源板卡发出信号控制检测校准模块打开继电器(继电器位于检测校准模块上的Sx),使电路连接至检测校准模块上的电阻R,打开通道i,通道i驱动电流Idr到检测校准模块,通道i测量检测校准模块上的电压VMea,通过欧姆定律计算实际电压值为VAct=Idr*R(R为检测校准模块上对应的电阻代表的实际电阻值)。判断VMea和VAct之间的差值,若|VMea-VAct|>0.35,则判断通道i驱动电流功能异常,反之正常。
S5、关闭所有通道,测试资源板卡发出信号控制检测校准模块打开继电器,使电路连接电阻R,打开通道i,通道i驱动电压Vdr到检测校准模块,通道i测量检测校准模块上的电流IMea,通过欧姆定律计算实际电流值为IAct=Vdr/R(R为检测校准模块上对应的电阻代表的实际电阻值)。判断IMea和IAct之间的差值,若|IMea-IAct|>0.35,则判断通道i测量电流功能异常,反之正常。
S6、通过控制继电器使检测校准模块连接不同阻值的电阻,进而对电流的多个挡位进行驱动测量。所有通道都进行完S4、S5、S6步骤后,进入S7。
S7、进行DDR读写检测、I2C检测、TestMode检测、对测试机板卡的数字电路模块进行自测等,完成后自动保存检测日志,进入S8。
S8、当检测结果正常时进入到校准界面,使用最小二乘法进行校准,校准完后开始测量精度,进入S9。
S9、根据规格书中的电压范围,从电压下限开始,通道i驱动一个电压Vdr到检测校准模块,上位机控制精密万用表切换为测电压模式,测试资源板发出信号控制检测校准模块将精密万用表并联进电路。由精密万用表测量检测校准模块上的电压VMea,计算出驱动精度误差Err=(Vdr-VMea)/Vdr,判断驱动电压精度是否符合要求。
S10、测试资源板发出信号控制继电器使检测校准模块连接电阻R,通道i驱动一个电压Vdr到检测校准模块,上位机控制精密万用表切换为测电流模式,测试资源板发出信号控制检测校准模块将精密万用表串联进电路。由精密万用表测量检测校准模块上的电流IAct,上位机调用接口获取通道i自身测量得到的电流IMea,计算出测量精度误差Err=(IAct-IMea)/IAct,判断测量电流精度是否符合要求。
S11、测试资源板发出信号控制继电器使检测校准模块连接电阻R,根据规格书中的电流范围,从电流下限开始,通道i驱动一个电流Idr到检测校准模块,上位机控制精密万用表切换为测电流模式,测试资源板发出信号控制检测校准模块将精密万用表串联进电路。由精密万用表测量检测校准模块上的电流IMea,计算出驱动精度误差Err=(Idr-IMea)/Idr,判断驱动电流精度是否符合要求。
S12、测试资源板发出信号控制继电器使检测校准模块连接电阻R,通道i驱动一个电流Idr到检测校准模块,上位机控制精密万用表切换为测电压模式,测试资源板发出信号控制检测校准模块将精密万用表并联进电路。由精密万用表测量检测校准模块上的电压VAct,上位机调用接口获取通道i自身测量得到的电压VMea,计算出测量精度误差Err=(VAct-VMea)/VAct,判断测量电压精度是否符合要求。
S13、测试资源板卡上的所有通道进行S9,S10,S11,S12步骤。所有通道校准完成后通过上位机将校准值转换并下载到FPGA中,且自动保存并输出检测校准日志文件。
实施本发明实施例包括以下有益效果:本实施例用于ATE测试设备的检测校准系统包括上位机、万用笔、检测校准模块及ATE测试设备,检测校准模块包括输入单元、电阻调节单元及多个万用表接口,输入单元包括若干条并联输入支路,每条输入支路包括串联连接的输入端口及第一控制开关,电阻调节单元包括若干条并联连接的电阻支路,每条电阻支路包括串联连接的第二控制开关及电阻,输入单元与电阻调节单元串联连接;通过对输入单元中第一控制开关及电阻调节单元的第二控制开关选择全部通道或某个通道的某个测量项目进行检测校准,丰富ATE测试设备的测试功能;控制过程中,将校准和精度测量进行一体化设计,在校准完后自动进行精度测量,无需进行切换,能动态的调整检测校准和测量精度的通道组合,缩短了时间成本;将校准值保存到FPGA中,不局限于固定的电脑及插槽,使用更便捷。
另外,能动态的调整检测校准和测量精度的通道组合,在需要对某一个数字通道进行测量时,可直接选择该通道进行测量,无需全部重新测量,更便捷高效。在精度测量时采用直接测电流的方式,无需进一步计算,避免了在计算电流时因负载板上的阻抗导致的测量误差,测量更准确,更方便。
如图4所示,本发明实施例还提供了一种用于ATE测试设备的检测校准系统,包括:
第一模块,用于向ATE测试设备发起测试请求。
第二模块,用于测试所有数字通道或电源通道的基本功能是否正常,若基本功能全部正常,对测试资源板卡进行自测;所述基本功能包括驱动电压、测量电压、驱动电流及测试电流。
第三模块,用于若自测结果正常,对自测结果进行校准。
第四模块,用于校准完成后,测试所有数字通道或电源通道的测量精度;所述测量精度包括驱动电压精度、测量电流精度、驱动电流精度及测量电压精度。
第五模块,用于若测量精度符合要求,将校准值保存到FPGA中。
可见,上述方法实施例中的内容均适用于本系统实施例中,本系统实施例所具体实现的功能与上述方法实施例相同,并且达到的有益效果与上述方法实施例所达到的有益效果也相同。
如图5所示,本发明实施例还提供了一种用于ATE测试设备的检测校准装置,包括:
至少一个处理器;
至少一个存储器,用于存储至少一个程序;
当所述至少一个程序被所述至少一个处理器执行,使得所述至少一个处理器实现上述方法实施例所述的方法步骤。
其中,存储器作为一种非暂态计算机可读存储介质,可用于存储非暂态软件程序以及非暂态性计算机可执行程序。存储器可以包括高速随机存取存储器,还可以包括非暂态存储器,例如至少一个磁盘存储器件、闪存器件、或其他非暂态固态存储器件。在一些实施方式中,存储器可选包括相对于处理器远程设置的远程存储器,这些远程存储器可以通过网络连接至处理器。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
可见,上述方法实施例中的内容均适用于本装置实施例中,本装置实施例所具体实现的功能与上述方法实施例相同,并且达到的有益效果与上述方法实施例所达到的有益效果也相同。
此外,本申请实施例还公开了一种计算机程序产品或计算机程序,计算机程序产品或计算机程序存储在计算机可读存介质中。计算机设备的处理器可以从计算机可读存储介质读取该计算机程序,处理器执行该计算机程序,使得该计算机设备执行上述的方法。同样地,上述方法实施例中的内容均适用于本存储介质实施例中,本存储介质实施例所具体实现的功能与上述方法实施例相同,并且达到的有益效果与上述方法实施例所达到的有益效果也相同。
本发明实施例还提供了一种计算机可读存储介质,该计算机可读存储介质存储有处理器可执行的程序,所述处理器可执行的程序在被处理器执行时用于实现上述的方法。
可以理解的是,上文中所公开方法中的全部或某些步骤、系统可以被实施为软件、固件、硬件及其适当的组合。某些物理组件或所有物理组件可以被实施为由处理器,如中央处理器、数字信号处理器或微处理器执行的软件,或者被实施为硬件,或者被实施为集成电路,如专用集成电路。这样的软件可以分布在计算机可读介质上,计算机可读介质可以包括计算机存储介质(或非暂时性介质)和通信介质(或暂时性介质)。如本领域普通技术人员公知的,术语计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其他数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存或其他存储器技术、CD-ROM、数字多功能盘(DVD)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外,本领域普通技术人员公知的是,通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据,并且可包括任何信息递送介质。
以上是对本发明的较佳实施进行了具体说明,但本发明创造并不限于所述实施例,熟悉本领域的技术人员在不违背本发明精神的前提下还可做作出种种的等同变形或替换,这些等同的变形或替换均包含在本申请权利要求所限定的范围内。
Claims (10)
1.一种用于ATE测试设备的检测校准系统,其特征在于,包括上位机、万用笔、检测校准模块及ATE测试设备,其中,所述ATE测试设备包括测试资源板卡,所述测试资源板卡包括FPGA、数字通道或电源通道,所述上位机与所述ATE测试设备及所述万用笔连接,所述检测校准模块与所述ATE测试设备及所述万用笔连接;
所述上位机,用于控制万用表及ATE测试设备;
所述万用表,用于测量所述检测校准模块的电学参数;
所述FPGA,用于存储所述ATE测试设备的校准值;
所述检测校准模块包括输入单元、电阻调节单元及多个万用表接口,所述输入单元包括若干条并联输入支路,每条输入支路包括串联连接的输入端口及第一控制开关,电阻调节单元包括若干条并联连接的电阻支路,每条电阻支路包括串联连接的第二控制开关及电阻,所述输入单元与所述电阻调节单元串联连接,第一万用表接口与所述电阻调节单元的第一端口,所述电阻调节单元的第二端口通过单刀双掷开关连接第二万用表接口和第三万用表接口,所述第三万用表接口接地。
2.一种用于ATE测试设备的检测校准方法,其特征在于,用于权利要求1所述的上位机,包括:
向ATE测试设备发起测试请求;
测试所有数字通道或电源通道的基本功能是否正常,若基本功能全部正常,对测试资源板卡进行自测;所述基本功能包括驱动电压、测量电压、驱动电流及测试电流;
若自测结果正常,对自测结果进行校准;
校准完成后,测试所有数字通道或电源通道的测量精度;所述测量精度包括驱动电压精度、测量电流精度、驱动电流精度及测量电压精度;
若测量精度符合要求,将校准值保存到FPGA中。
3.根据权利要求2所述的方法,其特征在于,通过以下方式测试每个数字通道或电源通道的驱动电压是否正常:
打开所有数字通道或电源通道,将待检测的数字通道或电源通道设为输出通道,并输出第一驱动电压到检测校准模块;
通过其它数字通道或电源通道测量检测校准模块的第一测试电压,并根据第一驱动电压及第一测试电压确定待检测的数字通道或电源通道的驱动电压是否正常。
4.根据权利要求2所述的方法,其特征在于,通过以下方式测试每个数字通道或电源通道的测量电压是否正常:
打开所有数字通道或电源通道,将待检测的数字通道或电源通道设为测量通道,将其它数字通道或电源通道设为输出通道,输出通道输出第二驱动电压到检测校准模块;
通过待检测的数字通道或电源通道测量检测校准模块的第二测试电压,根据第二驱动电压及第二测试电压确定待检测的数字通道或电源通道的测量电压是否正常。
5.根据权利要求2所述的方法,其特征在于,通过以下方式测试每个数字通道或电源通道的驱动电流是否正常:
关闭所有通道,闭合第二控制开关以连接电阻调节单元中的电阻,通过待检测的数字通道或电源通道输出第一驱动电流到检测校准模块;
测量检测校准模块的第三测试电压,根据第一驱动电流、电阻及第三测试电压确定待检测的数字通道或电源通道的驱动电流是否正常。
6.根据权利要求2所述的方法,其特征在于,通过以下方式测试每个数字通道或电源通道的测量电流是否正常:
关闭所有通道,闭合第二控制开关以连接电阻调节单元中的电阻,通过待检测的数字通道或电源通道输出第三驱动电压到检测校准模块;
测量检测校准模块的第一测试电流,根据第三驱动电压、电阻及第一测试电流确定待检测的数字通道或电源通道的测量电流是否正常。
7.根据权利要求2所述的方法,其特征在于,通过以下方式测试每个数字通道或电源通道的驱动电压精度是否满足要求:
根据预设的驱动电压范围,从电压下限开始,通过待检测的数字通道或电源通道输出第四驱动电压到检测校准模块;
通过万用表测量检测校准模块的第四测试电压,根据第四驱动电压及第四测试电压确定驱动电压精度是否满足要求。
8.根据权利要求2所述的方法,其特征在于,通过以下方式测试每个数字通道或电源通道的测量电流精度是否满足要求:
闭合第二控制开关以连接电阻调节单元中的电阻,通过待检测的数字通道或电源通道输出第五驱动电压到检测校准模块,通过万用表测量第二测试电流,通过调用接口获取检测校准模块自测的第三测试电流;
根据所述第二测试电流及第三测试电流确定测量电流精度是否满足要求。
9.根据权利要求2所述的方法,其特征在于,通过以下方式测试每个数字通道或电源通道的驱动电流精度是否满足要求:
闭合第二控制开关以连接电阻调节单元中的电阻,根据预设的驱动电流范围,从电流下限开始,通过待检测的数字通道或电源通道输出第二驱动电流到检测校准模块,通过万用表测量检测校准模块的第四测试电流;
根据第二驱动电流及第四测试电流确定驱动电流精度是否满足要求。
10.根据权利要求2所述的方法,其特征在于,通过以下方式测试每个数字通道或电源通道的测量电压精度是否满足要求:
闭合第二控制开关以连接电阻调节单元中的电阻,通过待检测的数字通道或电源通道输出第三驱动电流到检测校准模块,通过万用表测量检测校准模块的第五测试电压,通过调用接口获取检测校准模块自测的第六测试电压;
根据所述第五测试电压及第六测试电压确定测量电压精度是否满足要求。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310327301.4A CN116449277A (zh) | 2023-03-29 | 2023-03-29 | 一种用于ate测试设备的检测校准系统及其控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310327301.4A CN116449277A (zh) | 2023-03-29 | 2023-03-29 | 一种用于ate测试设备的检测校准系统及其控制方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116449277A true CN116449277A (zh) | 2023-07-18 |
Family
ID=87123123
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310327301.4A Pending CN116449277A (zh) | 2023-03-29 | 2023-03-29 | 一种用于ate测试设备的检测校准系统及其控制方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116449277A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117555738A (zh) * | 2024-01-09 | 2024-02-13 | 悦芯科技股份有限公司 | 一种用于存储器ft测试的dps电源板卡 |
CN117665686A (zh) * | 2024-01-31 | 2024-03-08 | 珠海芯业测控有限公司 | 基于ate设备的动态负载校准方法及系统、设备、介质 |
-
2023
- 2023-03-29 CN CN202310327301.4A patent/CN116449277A/zh active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117555738A (zh) * | 2024-01-09 | 2024-02-13 | 悦芯科技股份有限公司 | 一种用于存储器ft测试的dps电源板卡 |
CN117555738B (zh) * | 2024-01-09 | 2024-04-05 | 悦芯科技股份有限公司 | 一种用于存储器ft测试的dps电源板卡 |
CN117665686A (zh) * | 2024-01-31 | 2024-03-08 | 珠海芯业测控有限公司 | 基于ate设备的动态负载校准方法及系统、设备、介质 |
CN117665686B (zh) * | 2024-01-31 | 2024-04-09 | 珠海芯业测控有限公司 | 基于ate设备的动态负载校准方法及系统、设备、介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN116449277A (zh) | 一种用于ate测试设备的检测校准系统及其控制方法 | |
JP3271144B2 (ja) | 自動車試験のための自動化ブレークアウトボックス | |
US6421624B1 (en) | Multi-port device analysis apparatus and method and calibration method thereof | |
US6397160B1 (en) | Power sensor module for microwave test systems | |
US10060968B2 (en) | Combining current sourced by channels of automatic test equipment | |
KR20100066542A (ko) | 레거시 테스트 시스템의 동작 에뮬레이팅 | |
JP3816975B2 (ja) | 製造欠陥分析装置 | |
US20030158690A1 (en) | Systems and methods for facilitating automated test equipment functionality within integrated circuits | |
US7508228B2 (en) | Method and system for monitoring test signals for semiconductor devices | |
CN112485740B (zh) | 基于多种阻抗状态幅度差值实现电子校准件端口自动识别的方法 | |
JP2022051722A (ja) | マージン・テスタ及びマージン試験方法 | |
US6897646B2 (en) | Method for testing wafers to be tested and calibration apparatus | |
US20010005143A1 (en) | Configuration for measurement of internal voltages in an integrated semiconductor apparatus | |
US11067623B2 (en) | Test system and method of operating the same | |
CN111693922A (zh) | 一种阻抗测试仪自动校验系统 | |
CN116299125B (zh) | Ate设备的参数校准方法、装置及系统 | |
US7023366B1 (en) | Using a parametric measurement unit for converter testing | |
CN113406467B (zh) | 辅助测量电路、测量电路及半导体器件电信号测量方法 | |
US7360139B2 (en) | Semiconductor component, arrangement and method for characterizing a tester for semiconductor components | |
EP1710593A2 (en) | Process for the preparation and automatic performance of sequence of measurements and tests on an electrical installation | |
KR20240058551A (ko) | 내전압 검사 제어 장치 및 그의 동작 방법 | |
CN115951288A (zh) | 电容校准系统、方法、设备及存储介质 | |
US20030158691A1 (en) | Systems and methods for facilitating testing of pad receivers of integrated circuits | |
CN116413533A (zh) | 一种应用于模块测试夹具的自动化线损校准方法 | |
US7492181B1 (en) | Method and device for enabling the measurement of device under test voltages using a testing instrument of limited range |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |