[go: up one dir, main page]

CN116436459B - 一种校准电路 - Google Patents

一种校准电路 Download PDF

Info

Publication number
CN116436459B
CN116436459B CN202310686158.8A CN202310686158A CN116436459B CN 116436459 B CN116436459 B CN 116436459B CN 202310686158 A CN202310686158 A CN 202310686158A CN 116436459 B CN116436459 B CN 116436459B
Authority
CN
China
Prior art keywords
voltage
signal
circuit
frequency
adjusting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310686158.8A
Other languages
English (en)
Other versions
CN116436459A (zh
Inventor
栾昌海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niuxin Semiconductor Shenzhen Co ltd
Original Assignee
Niuxin Semiconductor Shenzhen Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Niuxin Semiconductor Shenzhen Co ltd filed Critical Niuxin Semiconductor Shenzhen Co ltd
Priority to CN202310686158.8A priority Critical patent/CN116436459B/zh
Publication of CN116436459A publication Critical patent/CN116436459A/zh
Application granted granted Critical
Publication of CN116436459B publication Critical patent/CN116436459B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本申请的实施例揭示了一种校准电路，包括：依次顺序连接的检测电路、控制电路、第一调整电路和第二调整电路；检测电路，用于基于输入信号之间的频率大小关系生成针对频率跳变情况的检测信号；控制电路，用于若接收到的检测信号表征未发生频率跳变，则生成电压调整信号和频带调整信号；第一调整电路，用于基于电压调整信号将校准电路的电压调整至参考电压或电源电压；第二调整电路，用于在校准电路的电压调整至参考电压或电源电压的过程中，基于频带调整信号调整校准电路的频带。本申请在校准过程中将校准电路的电压调整至参考电压或电源电压，大幅缩短自动频率校准控制时钟，从而节省了频带校准过程的耗时，提高了频带校准效率。

Description

一种校准电路
技术领域
本申请涉及电路领域，具体涉及一种校准电路。
背景技术
现有闭环校准电路需要环路锁定后，比较器针对调谐电压与上、下限电压进行大小比较，根据比较结果进行频带切换操作。因此环路锁定过程所需时间较长，导致闭环校准电路进行频率校准的时间较长。特别是多频带PLL（Phase-Locked Loop，锁相环）系统在闭环校准过程中，因其频带较多无法一次性确定出目标频带，需要进行多次校准以及锁定操作，从而导致整个校准过程耗时较长，无法快速确定出目标频带。
发明内容
为解决上述技术问题，本申请的实施例提供了一种校准电路，在闭环校准过程中，将校准电路的电压调整至参考电压或电源电压，无需稳定锁相环即能进行下一频带校准过程，以快速完成频带调整。
本申请的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本申请的实践而习得。
根据本申请实施例的一个方面，提供了一种校准电路，包括：依次顺序连接的检测电路、控制电路、第一调整电路和第二调整电路；所述检测电路，用于基于输入信号之间的频率大小关系生成针对频率跳变情况的检测信号；所述控制电路，用于若接收到的检测信号表征未发生频率跳变，则生成电压调整信号和频带调整信号；所述第一调整电路，用于基于所述电压调整信号将所述校准电路的电压调整至参考电压或电源电压；所述第二调整电路，用于在所述校准电路的电压调整至参考电压或电源电压的过程之后，基于所述频带调整信号调整所述校准电路的频带。
在另一示例性实施例中，所述检测电路用于将所述输入信号转换为输入电压，以及检测所述输入电压之间的大小关系，并将所检测到的大小关系作为所述频率大小关系；其中，所述输入电压之间的大小关系与所述频率大小关系呈负相关。
本实施例中检测电路相对于现有的计数器检测输入信号之间的频率大小关系，将输入信号转换为输入电压后，通过检测输入电压之间的大小关系，快速检测出输入信号之间的频率大小关系，以节省频率大小检测耗时。在另一示例性实施例中，所述输入信号包括标准信号和反馈信号；所述检测电路用于将所述标准信号转换为所述标准信号对应的标准电压，以及将所述反馈信号转换为所述反馈信号对应的反馈电压，并将所述标准电压和所述反馈电压的大小关系作为所述频率大小关系；其中，所述标准电压和所述反馈电压的大小关系，与所述频率大小关系呈负相关。
本实施例中检测电路相对于现有的计数器检测反馈信号和标准信号之间的频率大小关系，将两者信号转换为对应的电压后，通过检测两者电压之间的大小关系，快速检测出两者信号之间的频率大小关系，以节省频率大小检测耗时。
在另一示例性实施例中，所述校准电路的频带对应的初始值为下限阈值；所述检测电路用于若检测到所述反馈电压大于所述标准电压，则输出表征频率跳变未发生的检测信号；所述控制电路用于基于所述表征频率跳变未发生的检测信号，输出所述电压调整信号至所述第一调整电路，并输出所述频带调整信号至所述第二调整电路。
本实施例在检测到频率跳变未发生的情况下，控制电路输出电压调整信号，以调整校准电路的工作电压，同时输出调整信号至第二调整电路，以调整当前频带。
在另一示例性实施例中，所述校准电路还包括电压比较电路，所述电压比较电路的输入端与所述第一调整电路连接，输出端与所述控制电路的输入端连接；所述检测电路用于若检测到所述反馈电压小于所述标准电压，则输出表征频率跳变发生的检测信号；所述控制电路用于基于所述表征频率跳变发生的检测信号，输出针对所述电压比较电路的控制信号；所述电压比较电路用于基于所述控制信号进行启动，将所述第一调整电路输出的工作电压与所述第二调整电路的上限电压和下限电压进行大小比较，并输出电压比较结果信号至所述控制电路；所述控制电路用于基于所述电压比较结果信号生成所述频带调整信号。
本实施例进一步说明校准电路的电压为第一调整电路输出的工作电压，电压比较器根据工作电压与上限电压和下限电压之间的大小关系，生成相应的电压比较结果信号至控制电路，使得控制电路生成对应的频带调整信号，以使第二调整电路对当前频带进行精准的调整。
在另一示例性实施例中，所述控制电路用于若接收到表征所述工作电压小于所述下限电压的电压比较结果信号，则输出用于表征下调所述下限阈值的频带调整信号至所述第二调整电路；所述控制电路用于若接收到表征所述工作电压大于所述上限电压的电压比较结果信号，则输出用于表征上调所述下限阈值的频带调整信号至所述第二调整电路；所述控制电路用于若接收到表征所述工作电压位于所述下限电压和所述上限电压之间的电压比较结果信号，则停止输出所述频带调整信号。
在另一示例性实施例中，所述检测电路包括依次串联的分频器，电压转换器和比较器；所述分频器用于将所述输入信号进行分频处理，得到第一输入信号和第二输入信号；所述电压转换器用于接收所述第一输入信号和所述第二输入信号，并将所述第一输入信号转换为所述输入电压输入至所述比较器，并将所述第二输入信号转换为用于对所述电压转换器中的电容充电的电压；所述比较器用于检测所述输入电压之间的大小关系，并将所述输入电压之间的大小关系作为所述频率大小关系。
本实施例通过分频器对信号进行分频处理，避免输入信号占空比不是50%的问题，同时可以避免单周期的随机性问题，同时提高检测速度，以满足接口速率要求。
在另一示例性实施例中，所述输入信号包括标准信号和反馈信号；所述分频器包括第一分频器和第二分频器，所述电压转换器包括第一电压转换器和第二电压转换器；其中，所述第一分频器和所述第一电压转换器串联，所述第二分频器和所述第二电压转换器串联；所述第一分频器用于将所述标准信号进行分频处理，得到第一标准信号和第二标准信号，并将所述分频后的标准信号输入至所述第一电压转换器；所述第二分频器用于将所述反馈信号进行分频处理，得到第一反馈信号和第二反馈信号并将所述分频后的反馈信号输入至所述第二电压转换器。
本实施例通过第一分频器和第一电压转换器对标准信号进行处理，并通过第二分频器和第二电压转换器对反馈信号进行处理，整个处理过程能同时处理标准信号和反馈信号，无需依次对其分步处理，缩短了对信号处理的时间。
在另一示例性实施例中，所述检测电路还包括数字逻辑电路，所述数字逻辑电路的输入端与所述比较器的输出端连接；所述数字逻辑电路将所述表征所述频率大小关系的信号转换为电平信号，并输出所述电平信号至所述控制电路。
本实施例中的数字逻辑电路包括触发器、逻辑门等，当数字逻辑电路检测到比较器输出结果发生跳变后，即可输出0或1的数字信号表示是否发生跳变，以简化输出信号。
在另一示例性实施例中，所述第一电压转换器用于将所述第一标准信号转换为标准电压输入至所述比较器，并将所述第二标准信号转换为用于对所述第一电压转换器中的电容充电的电压；所述第二电压转换器用于将所述第一反馈信号转换为反馈电压输入至所述比较器，并将所述第二反馈信号转换为用于对所述第二电压转换器中的电容充电的电压；所述比较器用于检测所述标准电压和所述反馈电压的大小关系，将所述标准电压和所述反馈电压的大小关系作为所述频率大小关系，并将所述表征所述频率大小关系的信号输出至所述数字逻辑电路。
本实施例进一步说明了将第二标准信号和第二反馈信号转换为相应的电压后，对相应电压转换器中的电容进行充电；并将第一标准信号和第一反馈信号转换为相应的电压后，在比较器中进行电压大小的比较，从而准确确定出标准信号和反馈信号之间的频率大小关系，比较过程中无需利用完整的标准信号或反馈信号，以简化了整个比较过程。
在本申请的实施例所提供的技术方案中，因为闭环校准过程中若当前频带与目标频带相差较远，就无需等待锁相环稳定后进行频带调节，本申请中的校准电路在未检测到频率跳变时，将校准电路的电压调整至参考电压或电源电压，大幅缩短自动频率校准控制时钟，从而节省了频带校准过程的耗时，提高了频带校准效率。
应理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术者来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有开环校准电路图。
图2是现有闭环校准电路图。
图3是本申请一示例性实施例示出的校准电路的结构示意图。
图4是本申请一示例性实施例示出的检测电路的结构示意图。
图5是本申请一示例性实施例示出的第一电压转换器和第二电压转换器的结构示意图。
图6是本申请一示例性实施例示出的校准电路的结构示意图。
图7是本申请一示例性实施例示出的频带校准的流程示意图。
图8是本申请一示例性实施例示出的UP和DN的结构示意图。
具体实施方式
下面结合附图和实施例，对本申请作进一步的详细描述。特别指出的是，以下实施例仅用于说明本申请，但不对本申请的范围进行限定。同样的，以下实施例仅为本申请的部分实施例而非全部实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。
本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例，例如能够以除了在这里图示或描述的那些以外的顺序实施。此外，在附图所示的实施方式中，方向的指示（诸如上、下、左、右、前和后）用于解释本申请的各种元件的结构和运动不是绝对的而是相对的。当这些元件处于附图所示的位置时，这些说明是合适的。如果这些元件的位置的说明发生改变时，则这些方向的指示也相应地改变。另外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
首先请参阅图1，图1是现有开环校准电路图。其中，通过counter（数字计数器）分别计数输入信号频率Fdiv和Fref的周期数，如果Counter A计数值大于Counter B，说明输出信号频率Fout过高，则需要下调频带数值；如果Counter A计数值小于Counter B，说明输出信号频率Fout过低，则需要上调频带数值；若二者计数值在一定范围内，则此时频带为目标频带，频带校准过程结束。整个校准过程无法保证PLL在性能优良的工作电压范围内工作，影响VCO的性能和稳定性，致使Vc可能在GND和VDD附近，从而影响频带调整的准确性。
为了使得频带校准过程更加准确，现有技术一般采用如图2所示的闭环校准电路对多频带PLL（Phase-Locked Loop，锁相环）系统进行频带调整，图2是现有闭环校准电路，需要PLL环路锁定后通过比较器针对Vc（校准电路的电压，即环路滤波器输出的工作电压）与Vhigh（上限电压）和Vlow（下限电压）进行大小比较，根据比较结果进行频带调整。其中，Vhigh和Vlow分别为VCO（Voltage-Controlled Oscillator，压控振荡器）的上、下限值，具体地，在AFC（Automatic Frequency Calibration，自动频率校准）控制时钟控制下将PLL环路中VCO的Vc与Vhigh和Vlow进行比较，如果Vc大于Vhigh，则AFC自动切换到频率更高的子频带，如果Vc小于Vlow，那么AFC自动切换到频率更低的子频带，根据AFC控制时钟自动切换直到Vc位于Vhigh和Vlow之间，频带调整完成。整个校准过程中需要环路锁定后才能进行电压判别，通常环路锁定时间较长，可能在30us级别，如果VCO频带较多，无法一次性确定出目标频带，需要进行多次校准以及锁定操作，从而导致整个校准过程耗时较长，无法快速确定出目标频带。
本申请针对现有闭环校准技术进行了改进，将校准电路的电压调整至参考电压或电源电压，从而大幅缩短自动频率校准控制时钟，以快速完成频带调整，还保证频带调整准确性的同时节省了校准时间。具体请参阅图3，图3是本申请一示例性实施例示出的校准电路的结构示意图。校准电路包括：依次顺序连接的检测电路、控制电路、第一调整电路和第二调整电路。
其中，检测电路，用于基于输入信号之间的频率大小关系生成针对频率跳变情况的检测信号。即根据频率大小关系确定频率跳变是否发生，示例性地，输入信号包括第一输入信号和第二输入信号，检测电路检测第一输入信号和第二输入信号的频率大小，若第一输入信号的频率大于第二输入信号的频率，则输出表征频率跳变的信号；若第一输入信号的频率小于第二输入信号的频率，则输出表征未发生频率跳变的信号。
控制电路，用于若接收到的检测信号表征未发生频率跳变，则生成电压调整信号和频带调整信号。控制电路可只生成频带调整信号，并将其输出至第二调整电路，已调整校准电路的频带。值得注意的是，控制电路生成电压调节信号的同时生成频带调整信号，并分别将电压调节信号输出至第一调整电路，将频带调整信号输出至第二调整电路。
第一调整电路，用于基于电压调整信号将校准电路的电压调整至参考电压或电源电压。示例性地，若检测到未发生频率跳变，第一调整电路则将校准电路的电压迅速拉高至VDD（电源电压）或者拉低至GND（参考电压），从而大幅缩短AFC控制时钟。
第二调整电路，用于在校准电路的电压调整至参考电压或电源电压的过程之后，基于频带调整信号调整校准电路的频带。第二调整电路在某些实施例中可以是如图1或图2所示的压控振荡器，其输出的信号可以通过分频器进行分频处理后输入鉴频鉴相器或Counter A。
因为闭环校准过程中若当前频带与目标频带相差较远，就无需等待锁相环稳定后进行频带调节，本实施例中的校准电路在未检测到频率跳变时，将校准电路的电压调整至参考电压或电源电压，大幅缩短自动频率校准控制时钟，从而节省了频带校准过程的耗时，提高了频带校准效率。
现有检测电路一般如图1中所示的Counter A和Counter B构成，该两个计数器在相同时间内分别对输入信号的周期数进行计数，以判断输入信号之间的频率大小关系，整个计数过程需要持续一定时长，不能快速检测出输入信号之间的频率大小关系。
在另一示例性实施例中，检测电路用于将输入信号转换为输入电压，以及检测输入电压之间的大小关系，并将所检测到的大小关系作为频率大小关系；其中，输入电压之间的大小关系与频率大小关系呈负相关。
本实施例中检测电路相对于现有的计数器检测输入信号之间的频率大小关系，将输入信号转换为输入电压后，通过检测输入电压之间的大小关系，快速检测出输入信号之间的频率大小关系，以节省频率大小检测耗时。
在本申请另一示例性实施例中，检测电路用于将输入信号转换为输入电压，以及检测输入电压之间的大小关系，并将所检测到的大小关系作为频率大小关系。具体地，输入信号包括标准信号和反馈信号；检测电路用于将标准信号转换为标准信号对应的参考电压，以及将反馈信号转换为反馈信号对应的反馈电压，并将参考电压和反馈电压的大小关系作为频率大小关系；其中，标准电压和反馈电压的大小关系，与频率大小关系呈负相关。
本实施例中检测电路相对于现有的计数器检测反馈信号和标准信号之间的频率大小关系，将两者信号转换为对应的电压后，通过检测两者电压之间的大小关系，快速检测出两者信号之间的频率大小关系，以节省频率大小检测耗时。
在本申请另一示例性实施例中对校准过程进行了示例性说明，具体请参阅图3，图3是本申请一示例性实施例示出的校准电路的结构示意图。其中，Fdiv表示反馈信号的频率，Fref表示标准信号的频率；Vdiv表示反馈电压，Vref表示标准电压；校准电路的频带对应的初始值为下限阈值。其中，反馈信号的频率和反馈电压呈负相关，标准信号的频率和标准电压呈负相关。
检测电路用于若检测到Vdiv大于Vref，则Fdiv小于Fref，即输出表征频率跳变未发生的检测信号。控制电路用于基于表征频率跳变未发生的检测信号，输出电压调整信号至第一调整电路，并输出频带调整信号至第二调整电路。其中，频带调整信号是指示上调频带的信号，即在下限阈值的基础上增加频带数值。
未发生频率跳变则说明当前频带与目标频带相差较远，只有当前频带接近目标频带时，才会发生频率跳变，本实施例在检测到频率跳变未发生的情况下，控制电路输出电压调整信号，以调整校准电路的工作电压，同时输出调整信号至第二调整电路，以调整当前频带。
进一步地，在另一示例性实施例中，校准电路还包括电压比较电路，电压比较电路的输入端与第一调整电路连接，输出端与控制电路的输入端连接。第一调整电路输出的工作电压即为输入电压比较电路的电压，即校准电路的电压。
检测电路用于若检测到反馈电压小于标准电压，则Fdiv大于Fref，输出表征频率跳变发生的检测信号。发生频率跳变则说明当前频带接近目标频带，需要进一步细致地调整频带。
控制电路用于基于表征频率跳变发生的检测信号，输出针对电压比较电路的控制信号。其中，控制信号是控制电压比较器启动的信号，即电压比较器将输入的电压与第二调整电路的上限电压和下限电压进行大小比较。
电压比较电路用于基于控制信号进行启动，将第一调整电路输出的工作电压与第二调整电路的上限电压和下限电压进行大小比较，并快速准确地输出电压比较结果信号至控制电路。其中，电压比较结果信号包括表征工作电压小于下限电压的信号，表征工作电压大于上限电压的信号和表征工作电压位于下限电压和上限电压之间的信号。
控制电路用于基于电压比较结果信号生成频带调整信号。不同的电压比较结果信号对应有不同的频带调整信号，即根据工作电压与上限电压和下限电压之间的大小关系，进一步对当前频带进行相应的调整。
本实施例进一步说明校准电路的电压为第一调整电路输出的工作电压，电压比较器根据工作电压与上限电压和下限电压之间的大小关系，生成相应的电压比较结果信号至控制电路，使得控制电路生成对应的频带调整信号，以使第二调整电路对当前频带进行精准地的调整。
进一步地，在另一示例性实施例中，说明了如何根据电压比较结果调整频带，具体介绍如下：
控制电路用于若接收到表征工作电压小于下限电压的电压比较结果信号，则输出用于表征下调下限阈值的频带调整信号至第二调整电路。
控制电路用于若接收到表征工作电压大于上限电压的电压比较结果信号，则输出用于表征上调下限阈值的频带调整信号至第二调整电路。
控制电路用于若接收到表征工作电压位于下限电压和上限电压之间的电压比较结果信号，则停止输出频带调整信号，表征当前频带为目标频带，无需调整。
本实施例通过电压比较器检测出工作电压与上限电压和下限电压之间的大小关系，以确定出具体的频带调整信号，从而快速地上调/下调/不调频带。
在本申请另一示例性实施例中，检测电路包括依次串联的分频器，电压转换器和比较器。分频器用于将输入信号进行分频处理，得到第一输入信号和第二输入信号。电压转换器用于接收第一输入信号和第二输入信号，并将第一输入信号转换为输入电压输入至比较器，并将第二输入信号转换为用于对电压转换器中的电容充电的电压。比较器用于检测输入电压之间的大小关系，并将输入电压之间的大小关系作为频率大小关系。
在某些实施例中，分频器包括第一分频器和第二分频器，电压转换器包括第一电压转换器和第二电压转换器，具体请参阅图4，图4是本申请一示例性实施例示出的检测电路的结构示意图。其中，第一分频器和第一电压转换器串联，第二分频器和第二电压转换器串联；输入信号包括标准信号和反馈信号，Fdiv表示反馈信号的频率，Fref表示标准信号的频率。
第一分频器用于将标准信号进行分频处理，得到第一标准信号和第二标准信号，并将分频后的标准信号输入至第一电压转换器；第二分频器用于将反馈信号进行分频处理，得到第一反馈信号和第二反馈信号并将分频后的反馈信号输入至第二电压转换器。
在某些实施例中，第一分频器和第二分频器皆为四分频器，即可将信号进行四分频操作，四分频后信号的一半周期对转化器中的电容进行充电，而另一半周期对前半周期所表征的电压进入比较器中进行比较，此时分频后的半周期即代表了未分频信号的两个周期。采用四分频可以避免输入信号占空比不是50%的问题，同时可以避免单周期的随机性问题，另外频率越低，对电路各种挑战越小。随着接口速率要求的提高，尤其是16Gbps以上接口技术，本实施例对信号进行四分频处理后能提高速度，满足接口速率要求。
进一步地，在另一示例性实施例中对第一电压转换器和第二电压转换器的结构进行了说明，具体请参阅图5，图5是本申请一示例性实施例示出的第一电压转换器和第二电压转换器的结构示意图。其中，信号输入分频器后，分频器对输入信号进行分频处理，能将分频后的部分频率转化为电压后对电压转换器中的电容进行充电。
第一电压转换器用于将第一标准信号转换为标准电压输入至比较器，并将第二标准信号转换为用于对第一电压转换器中的电容C1充电的电压；第二电压转换器用于将第一反馈信号转换为反馈电压输入至比较器，并将第二反馈信号转换为用于对第二电压转换器中的电容C2充电的电压。
在本申请另一示例性实施例中，检测电路还包括数字逻辑电路，数字逻辑电路的输入端与比较器的输出端连接；数字逻辑电路将表征频率大小关系的信号转换为电平信号，并输出电平信号至控制电路。其中，数字逻辑电路包括触发器、逻辑门等，当数字逻辑电路检测到比较器输出结果发生跳变后，即可输出0或1的数字信号表示频率是否发生跳变，以简化输出信号。
请参阅图6，图6是本申请一示例性实施例示出的校准电路的结构示意图。其中，检测电路为频率检测器；第一调整电路包括开关S1，S2和S3，电荷泵和环路滤波器；第二调整电路为压控振荡器。请参阅图7，图7是本申请一示例性实施例示出的频带校准的流程示意图。将图6和图7结合对整个校准过程进行示例性说明：
初始化频带为最低频带，即下限阈值，控制电路初始化控制信号K为0，将开关S1和S2断开，S3闭合。
UP和DN的结构如图8所示，图8是本申请一示例性实施例示出的UP和DN的结构示意图。其中，UP和DN分别为1时，代表各自开关闭合，控制信号N初始化为0，则将UP置为1和DN置为0，即表示电荷泵的PMOS管的电流源打开，对电容C（等同于图6中环路滤波器）充电，迅速增大电容C的电压，使得环路滤波器输出的电压由GND快速拉高至VDD，频率检测器持续检测是否发生频率跳变。
若频率跳变未发生，控制电路输出表征上调1个单位频带的频带调整信号至压控振荡器，以使频带加1。同时将控制信号N翻转，即将UP置为0，DN置为1，即表示电荷泵的NMOS管的电流源打开，电容C放电，迅速拉低电容C的电压使得环路滤波器输出的电压由VDD快速拉低至GND，频率检测器持续检测是否发生频率跳变。
若频率跳变还是未发生，控制电路输出表征上调1个单位频带的频带调整信号至压控振荡器，以使频带加1。同时将控制信号N翻转，即将UP置为1，DN置为0，使得环路滤波器输出的电压由GND快速拉高至VDD，依次循环，直至频率检测器持续检测到频率跳变发生。当检测到频率跳变点之后，根据发生频率跳变时的工作电压直接进行新一次的频带调整，可以额外减少一次频带调整时间。
若检测到频率跳变发生，控制信号K翻转，将开关S1和S2闭合，S3断开。同时通过电压比较器根据输入的工作电压（即环路滤波器输出的工作电压）与压控振荡器的上限电压和下限电压进行大小比较，若工作电压小于下限电压，则将频带下调1个单位；若工作电压大于上限电压，则将频带上调1个单位；若工作电压位于下限电压和上限电压之间，则表征当前频带为目标频带，无需调整，整个校准过程完成。
本实施例在当前频带偏离目标频带较远时，即未发生频率跳变时，通过控制信号K控制UP和DN，将工作电压迅速拉高至VDD或者拉低至GND，以大大缩短校准时间。
上述内容，仅为本申请的较佳示例性实施例，并非用于限制本申请的实施方案，本领域普通技术人员根据本申请的主要构思和精神，可以十分方便地进行相应的变通或修改，故本申请的保护范围应以权利要求书所要求的保护范围为准。

Claims (6)

1.一种校准电路，其特征在于，包括：
依次顺序连接的检测电路、控制电路、第一调整电路和第二调整电路；
所述检测电路，用于基于输入信号之间的频率大小关系生成针对频率跳变情况的检测信号；
所述控制电路，用于若接收到的检测信号表征未发生频率跳变，则生成电压调整信号和频带调整信号；
所述第一调整电路，用于基于所述电压调整信号将所述校准电路的电压迅速拉低至参考电压或迅速拉高至电源电压；
所述第二调整电路，用于在所述校准电路的电压迅速拉低至参考电压或迅速拉高至电源电压的过程之后，基于所述频带调整信号调整所述校准电路的频带；
其中，所述输入信号包括标准信号和反馈信号；所述检测电路，具体用于将所述标准信号转换为所述标准信号对应的标准电压，以及将所述反馈信号转换为所述反馈信号对应的反馈电压；若检测到所述反馈电压大于所述标准电压，则输出表征频率跳变未发生的检测信号；
其中，所述校准电路的频带对应的初始值为下限阈值；
所述控制电路用于基于所述表征频率跳变未发生的检测信号，输出所述电压调整信号至所述第一调整电路，并输出所述频带调整信号至所述第二调整电路；
其中，所述校准电路还包括电压比较电路，所述电压比较电路的输入端与所述第一调整电路连接，输出端与所述控制电路的输入端连接；
所述检测电路用于若检测到所述反馈电压小于所述标准电压，则输出表征频率跳变发生的检测信号；
所述控制电路用于基于所述表征频率跳变发生的检测信号，输出针对所述电压比较电路的控制信号；
所述电压比较电路用于基于所述控制信号进行启动，将所述第一调整电路输出的工作电压与所述第二调整电路的上限电压和下限电压进行大小比较，并输出电压比较结果信号至所述控制电路；
所述控制电路用于基于所述电压比较结果信号生成所述频带调整信号。
2.根据权利要求1所述的校准电路，其特征在于，所述控制电路用于若接收到表征所述工作电压小于所述下限电压的电压比较结果信号，则输出用于表征下调所述下限阈值的频带调整信号至所述第二调整电路；
所述控制电路用于若接收到表征所述工作电压大于所述上限电压的电压比较结果信号，则输出用于表征上调所述下限阈值的频带调整信号至所述第二调整电路；
所述控制电路用于若接收到表征所述工作电压位于所述下限电压和所述上限电压之间的电压比较结果信号，则停止输出所述频带调整信号。
3.根据权利要求1所述的校准电路，其特征在于，所述检测电路包括依次串联的分频器，电压转换器和比较器；
所述分频器用于将所述输入信号进行分频处理，得到第一输入信号和第二输入信号；
所述电压转换器用于接收所述第一输入信号和所述第二输入信号，并将所述第一输入信号转换为输入电压输入至所述比较器，并将所述第二输入信号转换为用于对所述电压转换器中的电容充电的电压；
所述比较器用于检测所述输入电压之间的大小关系，并将所述输入电压之间的大小关系作为所述频率大小关系。
4.根据权利要求3所述的校准电路，其特征在于，所述输入信号包括标准信号和反馈信号；
所述分频器包括第一分频器和第二分频器，所述电压转换器包括第一电压转换器和第二电压转换器；其中，所述第一分频器和所述第一电压转换器串联，所述第二分频器和所述第二电压转换器串联；
所述第一分频器用于将所述标准信号进行分频处理，得到第一标准信号和第二标准信号，并将所述第一标准信号和所述第二标准信号输入至所述第一电压转换器；
所述第二分频器用于将所述反馈信号进行分频处理，得到第一反馈信号和第二反馈信号，并将所述第一反馈信号和所述第二反馈信号输入至所述第二电压转换器。
5.根据权利要求4所述的校准电路，其特征在于，所述检测电路还包括数字逻辑电路，所述数字逻辑电路的输入端与所述比较器的输出端连接；
所述数字逻辑电路将表征所述频率大小关系的信号转换为电平信号，并输出所述电平信号至所述控制电路。
6.根据权利要求5所述的校准电路，其特征在于，所述第一电压转换器用于将所述第一标准信号转换为标准电压输入至所述比较器，并将所述第二标准信号转换为用于对所述第一电压转换器中的电容充电的电压；
所述第二电压转换器用于将所述第一反馈信号转换为反馈电压输入至所述比较器，并将所述第二反馈信号转换为用于对所述第二电压转换器中的电容充电的电压；
所述比较器用于检测所述标准电压和所述反馈电压的大小关系，将所述标准电压和所述反馈电压的大小关系作为所述频率大小关系，并将所述表征所述频率大小关系的信号输出至所述数字逻辑电路。
CN202310686158.8A 2023-06-12 2023-06-12 一种校准电路 Active CN116436459B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310686158.8A CN116436459B (zh) 2023-06-12 2023-06-12 一种校准电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310686158.8A CN116436459B (zh) 2023-06-12 2023-06-12 一种校准电路

Publications (2)

Publication Number Publication Date
CN116436459A CN116436459A (zh) 2023-07-14
CN116436459B true CN116436459B (zh) 2024-03-01

Family

ID=87091054

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310686158.8A Active CN116436459B (zh) 2023-06-12 2023-06-12 一种校准电路

Country Status (1)

Country Link
CN (1) CN116436459B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09200046A (ja) * 1996-01-19 1997-07-31 Toyo Commun Equip Co Ltd 位相差制御ｐｌｌ回路
CN101431331A (zh) * 2007-11-08 2009-05-13 中芯国际集成电路制造(上海)有限公司 一种锁相环的自校准方法及电路
CN201623700U (zh) * 2009-12-30 2010-11-03 上海迦美信芯通讯技术有限公司 一种可校准频率综合器
JP2011024274A (ja) * 2010-11-05 2011-02-03 Nippon Dempa Kogyo Co Ltd 発振周波数制御回路
CN103887972A (zh) * 2014-03-18 2014-06-25 西安交通大学 Dvs系统开关dc-dc变换器的混合控制电路及其控制方法
CN105119600A (zh) * 2015-09-18 2015-12-02 东南大学 一种使锁相环系统快速锁定的自动频带校准方法
CN113114238A (zh) * 2021-04-09 2021-07-13 西安电子科技大学 一种应用于锁相环自动频率校准的频率检测器
CN217935593U (zh) * 2021-05-13 2022-11-29 江苏集萃智能集成电路设计技术研究所有限公司 基于调谐电压和频偏的频带校准电路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100994994B1 (ko) * 2004-08-10 2010-11-18 삼성전자주식회사 워블 신호 검출에 기대된 주파수를 이용하는 광디스크 저장 시스템 및 방법
CN207150565U (zh) * 2017-09-05 2018-03-27 英特格灵芯片(天津)有限公司 一种高速延迟锁相环

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09200046A (ja) * 1996-01-19 1997-07-31 Toyo Commun Equip Co Ltd 位相差制御ｐｌｌ回路
CN101431331A (zh) * 2007-11-08 2009-05-13 中芯国际集成电路制造(上海)有限公司 一种锁相环的自校准方法及电路
CN201623700U (zh) * 2009-12-30 2010-11-03 上海迦美信芯通讯技术有限公司 一种可校准频率综合器
JP2011024274A (ja) * 2010-11-05 2011-02-03 Nippon Dempa Kogyo Co Ltd 発振周波数制御回路
CN103887972A (zh) * 2014-03-18 2014-06-25 西安交通大学 Dvs系统开关dc-dc变换器的混合控制电路及其控制方法
CN105119600A (zh) * 2015-09-18 2015-12-02 东南大学 一种使锁相环系统快速锁定的自动频带校准方法
CN113114238A (zh) * 2021-04-09 2021-07-13 西安电子科技大学 一种应用于锁相环自动频率校准的频率检测器
CN217935593U (zh) * 2021-05-13 2022-11-29 江苏集萃智能集成电路设计技术研究所有限公司 基于调谐电压和频偏的频带校准电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
一种数字时钟的校准方法及验证装置;张宇等;《计量学报》;第41卷(第12期);第1544-1550页 *

Also Published As

Publication number Publication date
CN116436459A (zh) 2023-07-14

Similar Documents

Publication Publication Date Title
KR100847687B1 (ko) 주파수합성기 및 주파수조절방법
US9608649B2 (en) Analog phase-locked loop with enhanced acquisition
US7750618B1 (en) System and method for testing a clock circuit
US8120394B2 (en) Automatic frequency calibration circuit and automatic frequency calibration method
US7372339B2 (en) Phase lock loop indicator
US8519757B2 (en) Apparatus and method for frequency calibration in frequency synthesizer
US7511579B2 (en) Phase lock loop and operating method thereof
US7750696B2 (en) Phase-locked loop
US20190052278A1 (en) Apparatus and method for frequency calibration of voltage controlled oscillator (vco) including determining vco frequency range
US20080211560A1 (en) Clock generator and associated self-test and switching-control method
US8686768B2 (en) Phase locked loop
CN102231628B (zh) 一种基于时间电压转换的高精度脉宽比较装置
US20230344434A1 (en) Automatic Hybrid Oscillator Gain Adjustor Circuit
US8509372B1 (en) Multi-band clock generator with adaptive frequency calibration and enhanced frequency locking
CN116405030B (zh) 一种校准电路
US10218367B2 (en) Frequency synthesizing device and automatic calibration method thereof
US20100277203A1 (en) Edge-Missing Detector Structure
US10644706B1 (en) Data and clock recovery circuit
CN116436459B (zh) 一种校准电路
US20120076180A1 (en) Phase-locked loop and radio communication device
CN105610436A (zh) 一种具备自适应加速锁定结构的电荷泵锁相环
KR100706575B1 (ko) 고속 락 기능을 갖는 주파수 합성기
CN108566199B (zh) 一种锁相环及频率控制方法
CN103236840A (zh) 一种辐照加固的锁相环
CN207782771U (zh) 一种锁相环

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant