CN116436299B - Buck电路的控制电路和电源管理芯片 - Google Patents

Abstract

本申请提供了一种BUCK电路的控制电路和电源管理芯片，控制电路包括迟滞比较器、逻辑模块和触发器，迟滞比较器的第一输入端接收电感电流对应的采样电压，第二输入端接收参考电压，根据采样、参考电压和预设回差输出比较信号。逻辑模块的第一输入端连接迟滞比较器的输出端，第二输入端接入关断信号，第三输入端接入延时信号。触发器的第一输入端连接逻辑模块的第一输出端，第二输入端连接逻辑模块的第二输出端，第一输出端与上管连接，第二输出端与下管连接。逻辑模块在关断、延时信号为高电平比较信号为低电平时，通过触发器控制上管关断，下管导通。该BUCK电路的控制电路能够增大上管的导通时间，从而降低开关频率，进而减小输入、输出电压的电压差。

Description

BUCK电路的控制电路和电源管理芯片

技术领域

本申请涉及开关电路领域，并且更具体地，涉及一种BUCK电路的控制电路和电源管理芯片。

背景技术

BUCK电路的输出电压小于或等于输入电压，即BUCK电路作为降压式变换器广泛应用在各种电路中。

BUCK电路通常由开关管、电感、电容以及电阻组成，其中，开关管的导通通常与输入电压、输出电压以及开关频率有关。开关管包括上管和下管，由于下管存在最小导通时间，使得开关频率越高，占空比越小，即输入电压和输出电压之间的电压差越大，从而导致无法适用于低压差的应用场景，例如，输出电压设定值接近于输入电压的场景中。

发明内容

为解决上述问题，本申请提供了一种BUCK电路的控制电路和电源管理芯片，能够增大BUCK电路中上管的导通时间，从而降低开关频率，进而减小输入、输出电压的电压差。

第一方面，本申请提供一种BUCK电路的控制电路，BUCK电路包括电感、上管和下管，控制电路包括：迟滞比较器、逻辑模块和触发器，迟滞比较器的第一输入端接收电感电流对应的采样电压，第二输入端接收参考电压，用于根据采样电压、参考电压和预设回差，输出比较信号。逻辑模块的第一输入端连接迟滞比较器的输出端，第二输入端接入关断信号，第三输入端接入延时信号，关断信号为控制上管关断的信号，延时信号的延时时间为下管的最小导通时间。触发器的第一输入端连接逻辑模块的第一输出端，第二输入端连接逻辑模块的第二输出端，第一输出端与上管连接，第二输出端与下管连接。逻辑模块用于在关断信号和延时信号为高电平，比较信号为低电平的情况下，通过触发器控制上管关断，下管导通。

基于本申请实施例提供的BUCK电路的控制电路，上管的导通时间不再是只由原开关频率、输出电压和输入电压决定的，而是与关断信号、延时信号以及比较信号等因素有关，当采样电压大于参考电压与预设回差之和时，比较信号为低电平信号。这样，在输出电压设定值接近于输入电压的场景中，初始时上管导通，下管关断，则采样电压逐渐上升，且上升缓慢，在延时信号为高电平，且采样电压小于参考电压与预设回差之和之前，上管持续导通，延长了上管的导通时间，降低了开关频率，直到采样电压大于参考电压与预设回差之和的情况下，比较信号跳变为低电平信号，通过触发器控制上管关断，下管导通。因此，该BUCK电路的控制电路，通过增大BUCK电路中上管的导通时间，从而降低了开关频率，进而减小输入电压和输出电压之间的电压差，使得输出电压能够达到预先设置的输出电压设定值，保证了BUCK电路的正常使用。

在一种可能的设计方式中，逻辑模块，还用于在延时信号为高电平，比较信号为高电平的情况下，通过触发器控制上管导通，下管关断。

在一种可能的设计方式中，逻辑模块包括：非门、第一与门和第二与门，非门的输入端接收比较信号。第一与门的第一输入端接入延时信号，第一与门的第二输入端连接迟滞比较器的输出端，第一与门的输出端连接触发器的第一输入端。第二与门的第一输入端连接非门的输出端，第二与门的第二输入端接入关断信号，第二与门的输出端连接触发器的第二输入端。

在一种可能的设计方式中，控制电路还包括第三与门和最大导通模块，第三与门的第一输入端与迟滞比较器的输出端连接，第三与门的第二输入端与最大导通模块的输出端连接，第三与门的输出端与第一与门的第二输入端以及非门的输入端连接。最大导通模块用于在上管导通至最大导通时间时，输出低电平，在上管关断或导通时间小于最大导通时间时，输出高电平。

基于上述可选方式，当上管的导通时间过长时，开关频率可能落入人耳能听到的音频范围内从而出现噪声，从而影响使用者的使用效果。为此，本申请在控制电路中增设了一个最大导通模块，以对上管的最大导通时间进行限制，当上管的导通时间达到最大导通模块中所预设的最大导通时间时，最大导通时间输出低电平信号，通过触发器控制上管关断，下管导通。通过限制上管的最大导通时间，从而避免开关频率落入人耳能听到的音频范围内的问题，保证了使用可靠性。

在一种可能的设计方式中，最大导通模块包括电压源、电流源、第一电容、第一开关和第一比较器。电压源的负极接地，电压源的正极与第一比较器的同相输入端连接，电流源的负极接地，电流源的正极分别与第一比较器的反相输入端、第一电容的一端以及第一开关的一端连接，第一电容的另一端以及第一开关的另一端分别接地，第一开关的控制极与触发器的第二输出端连接。

在一种可能的设计方式中，BUCK电路的控制电路还包括放大模块，所述放大模块包括第一电阻、第二电阻和放大器。第一电阻的一端用于输入BUCK电路的输出电压，第一电阻的另一端分别与第二电阻的一端以及放大器的同相输入端连接，第二电阻的另一端接地，放大器的反相输入端用于接入基准电压，放大器的输出端与迟滞比较器的第二输入端连接，放大器用于输出参考电压。

在一种可能的设计方式中，BUCK电路的控制电路还包括关断模块，所述关断模块包括第一衰减器、第二衰减器、第二开关、第二电容和第二比较器。第一衰减器的一端用于接入BUCK电路的输出电压，第一衰减器的另一端与第二比较器的反相输入端连接，第二衰减器的一端用于接入BUCK电路的输入电压，第二衰减器的另一端分别与第二开关的一端以及第二电容的一端连接，第二电容的一端还与第二比较器的同相输入端连接，第二开关的另一端以及第二电容的另一端分别接地，第二开关的控制极与触发器的第二输出端连接，第二比较器用于输出关断信号。

在一种可能的设计方式中，BUCK电路的控制电路还包括电流采样模块，电流采样模块的一端与电感的一端连接，电流采样模块的另一端与迟滞比较器的第一输入端连接，电流采样模块用于输出电感所在回路的采样电压给迟滞比较器。

在一种可能的设计方式中，BUCK电路的控制电路还包括延时模块，延时模块的输入端与触发器的第二输出端连接，延时模块的输出端与逻辑模块的第三输入端连接，延时模块用于限定下管的最小导通时间。

第二方面，本申请提供一种电源管理芯片，包括第一方面任一可选方式所述的BUCK电路的控制电路及BUCK电路。

附图说明

图1是现有技术中BUCK电路的控制电路模块的结构示意图；

图2是本申请实施例提供的BUCK电路的控制电路的结构示意图一；

图3是本申请实施例提供的BUCK电路的控制电路中逻辑模块示例性的结构示意图；

图4是本申请实施例提供的BUCK电路的控制电路中放大模块示例性的结构示意图；

图5是本申请实施例提供的BUCK电路的控制电路中关断模块示例性的结构示意图；

图6是本申请实施例提供的BUCK电路的信号统计图一；

图7是本申请实施例提供的BUCK电路的控制电路中最大导通模块示例性的结构示意图一；

图8是本现有技术中BUCK电路的信号统计图；

图9是本申请实施例提供的BUCK电路的信号统计图二；

图10是本申请实施例提供的BUCK电路的控制电路中最大导通模块示例性的结构示意图二；

图11是本申请实施例提供的BUCK电路的控制电路中电流采样模块示例性的结构示意图；

图12是本申请实施例提供的BUCK电路的控制电路中延时模块示例性的结构示意图；

图13是本申请实施例提供的BUCK电路的控制电路的结构示意图二。

其中，图中各附图标记：

100、BUCK电路；

200、BUCK电路的控制电路；210、逻辑模块；220、放大模块；230、关断模块；240、最大导通模块；250、电流采样模块；260、延时模块；

300、控制电路模块；310、放大电路；320、延时电路；330、触发电路；340、第一衰减电路；350、第二衰减电路；

Q1、上管；Q2、下管；L、电感；C1、第三电容；C2、第四电容；C3、第一电容；C4、第二电容；COMP1、迟滞比较器；COMP2、第二比较器；COMP3、第一比较器；COMP4、第四比较器；COMP5、第三比较器；RS、触发器；U1、非门；U2、第二与门；U3、第一与门；U4、第三与门；U5、第四与门；R1、第三电阻；R2、第一电阻；R3、第二电阻；GM、放大器；K1、第一衰减器；K2、第二衰减器；K3、第二开关；K4、第一开关；V、电压源；I、电流源；BUF1、第一转换器；BUF2、第二转换器。

具体实施方式

以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本申请实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本申请。在其它情况中，省略对众所周知的系统、装置及电路的详细说明，以免不必要的细节妨碍本申请的描述。

BUCK电路作为降压式变换器广泛应用在各种电路中，参见图1，常见的BUCK电路100，通常包括：第三电容（如图1所示C1）、上管（如图1所示Q1）、下管（如图1所示Q2）、电感（如图1所示L）、第四电容（如图1所示C2）和第三电阻（如图1所示R1）。第三电容C1的一端接地，第三电容C1的另一端与上管Q1的第一极连接，上管Q1的第一极用于接收输入电压，上管Q1的第二极与电感L的一端以及下管Q2的第一极连接，下管Q2的第二极接地，电感L的另一端与第四电容C2的一端以及第三电阻R1的一端连接并用于输出输出电压，这里，值得说明的是，电感L可以采集上管Q1峰值电流以及下管Q2的谷值电流。第四电容C2的另一端以及第三电阻R1的另一端分别接地。上管Q1和下管Q2用于导通和关断电流，电感L用于将电能转化为磁能储存起来，同时，也可以把磁能转化为电能再次释放，第三电容C1和第四电容C2用于充放电。示例性的，上管Q1开启，下管Q2关断，输入电压输入，当关断时间到时，上管Q1关断，下管Q2开启，电感L发生翻转并放电，当电感L的电流小于参考信号时，上管Q1开启，下管Q2关断，电感L充电，如此循环往复。

其中，如图1所示，相关技术中的控制电路模块300通常包括放大电路310、第四比较器（如图1所示COMP4）、第四与门（如图1所示U5）、延时电路320、触发电路330、第一衰减电路340、第二衰减电路350和第三比较器（如图1所示COMP5）。其中，放大电路310的输出端与第四比较器COMP4的同相输入端（如图1所示“+”）连接，第四比较器COMP4的反相输入端（如图1所示“-”）用于接入电感L电流对应的采样电压，第四比较器COMP4的输出端与第四与门U5的第一输入端连接，第四与门U5的第二输入端与延时电路320的输出端连接，第四与门U5的输出端与触发电路330的第一输入端连接，第一衰减电路340的输入端用于接入输出电压（如图所示），第一衰减电路340的输出端与第三比较器COMP5的反相输入端（如图1所示“-”）连接，第二衰减电路350的输入端用于接入输入电压（如图所示/>），第二衰减电路350的输出端与第三比较器COMP5的同相输入端（如图1所示“+”）连接，第三比较器COMP5的输出端与触发电路330的第二输入端连接，触发电路330的第一输出端与上管Q1连接，用于输出第一触发信号给上管Q1，触发电路330的第二输出端与下管Q2连接，用于输出第二触发信号给下管Q2。

上述控制电路模块300中放大电路310用于向第四比较器COMP4输出参考电压，第四比较器COMP4根据参考电压和采样电压输出比较信号给第四与门U5的第一输入端，第一衰减电路340和第二衰减电路350分别向第三比较器COMP5输出第一衰减信号以及第二衰减信号，第三比较器COMP5根据第一衰减信号以及第二衰减信号输出关断信号给触发电路330，延时电路320输出延时信号给第四与门U5的第二输入端，第四与门U5根据比较信号和延时信号输出高电平或低电平给触发电路330，触发电路330可以根据不同的比较信号、延时信号以及关断信号控制上管Q1导通、下管Q2关断或上管Q1关断或下管Q2导通。例如，上管Q1开启，下管Q2关断，输入电压输入，当关断信号为高电平时，则上管Q1关断，下管Q2开启，电感L发生翻转并放电，当电感L的采样电压小于参考电压时，上管Q1开启，下管Q2关断，电感L充电，如此循环往复。

然而，BUCK电路100在设定的输出电压接近输入电压的应用条件下，需要其输入电压和输出电压之间的电压差保持在较小值，才能满足应用要求。而BUCK电路100中的下管Q2有固定的最小导通时间，当开关频率较高时，会限制BUCK电路100的最大占空比，进而会对输入电压和输出电压之间的电压差造成影响，具体地，电压差可以根据公式（1）确定得到：

（1）

其中，为BUCK电路100的输入电压，/>为BUCK电路100的输出电压，/>为最大占空比，/>为开关频率，/>为下管Q2的最小导通时间。

即BUCK电路100的最大占空比受限时，开关频率较高会导致输入电压和输出电压之间的电压差增大，进而无法满足应用要求。而开关频率与上管Q1的导通时间有关，具体地，电压差可以根据公式（2）确定得到：

（2）

其中，为BUCK电路100的输入电压，/>为BUCK电路100的输出电压，/>为最大占空比，/>为开关频率，/>为下管Q2的最小导通时间，/>为上管Q1的导通时间。

因此，当输入电压和输出电压之间电压差较小时，可以通过提高上管Q1的导通时间使得BUCK电路100能够满足应用要求，即使得输入电压和输出电压之间电压差保持在较小值。为此，本申请提供一种BUCK电路100的控制电路，通过增大BUCK电路100中上管Q1的导通时间，从而降低开关频率，进而减小输入电压和输出电压之间的电压差，保证BUCK电路100的正常使用。

下面结合附图对本申请提供的BUCK电路100的控制电路200进行示例性的介绍。

如图2所示，本申请提供的BUCK电路100的控制电路200包括：迟滞比较器（如图2所示COMP1）、逻辑模块210和触发器（如图2所示RS）。

其中，迟滞比较器COMP1的第一输入端接收电感L电流对应的采样电压，第二输入端接收参考电压，这里，值得说明的是，采样电压是指对电感L采样所得的信号，即电感L所在回路的采样电压。迟滞比较器COMP1可以根据采样电压、参考电压和预设回差，输出比较信号。这里，值得说明的是，本申请实施例所提供的迟滞比较器COMP1内加了一个预设回差，当采样电压显著大于参考电压时迟滞比较器COMP1才能输出低电平，即当采样电压的值大于参考电压与预设回差之和时，迟滞比较器COMP1才会翻转输出低电平，从而使得上管Q1关断。当采样电压的值并未大于参考电压与预设回差之和时，上管Q1持续导通，从而降低了开关频率。如此，本申请通过利用迟滞比较器COMP1的回差使得采样电压需要大于参考电压与预设回差之和时迟滞比较器COMP1才能输出低电平，从而保证该控制电路的正常工作。且，本申请可以通过设置不同的预设回差，从而使得控制电路200能够达到不同的降频效果，这里，值得说明的是，预设回差的具体值可以根据实验所得，对此，本申请不做具体的限制。

逻辑模块210的第一输入端与迟滞比较器COMP1的输出端连接，第二输入端接入关断信号，第三输入端接入延时信号，这里，值得说明的是，关断信号为控制上管Q1关断的信号，延时信号的延时时间为下管Q2的最小导通时间或上管Q1的最小关断时间。触发器RS的第一输入端（如图2所示“S”）连接逻辑模块210的第一输出端，第二输入端（如图2所示“R”）连接逻辑模块210的第二输出端，第一输出端（如图2所示“Q”）与上管Q1连接，触发器RS向上管Q1输出第一控制信号，第二输出端（如图2所示“”）与下管Q2连接，触发器RS向下管Q2输出第二控制信号。这里的逻辑模块210可以根据关断信号、延时信号和比较信号的不同通过触发器RS控制上管Q1关断、下管Q2导通以及上管Q1导通、下管Q2关断。例如，当逻辑模块210接收到的关断信号和延时信号为高电平，比较信号为低电平时，通过触发器RS控制上管Q1关断，下管Q2导通。例如，逻辑模块210接收到的延时信号为高电平，比较信号为高电平的情况时，通过触发器RS控制上管Q1导通，下管Q2关断。

如此，本申请实施例所提供的BUCK电路100的控制电路200，上管Q1的导通时间不再是只由原开关频率、输出电压和输入电压决定的，而是与关断信号、延时信号以及比较信号等因素有关，当采样电压大于（参考电压与预设回差之和）等因时，比较信号为低电平信号。这样，在输出电压设定值接近于输入电压的场景中，初始时上管Q1导通，下管Q2关断，则采样电压逐渐上升，且上升缓慢，在延时信号为高电平，且采样电压小于参考电压与预设回差之和之前，上管Q1持续导通，从而延长了上管Q1的导通时间，降低了开关频率，直到采样电压大于参考电压与预设回差之和的情况下，比较信号跳变为低电平信号，通过触发器RS控制上管Q1关断，下管Q2导通。因此，该BUCK电路100的控制电路200，通过增大BUCK电路100中上管Q1的导通时间，从而降低了开关频率，进而减小输入电压和输出电压之间的电压差，使得输出电压能够达到预先设置的输出电压设定值，保证了BUCK电路100的正常使用。且，通过设置迟滞比较器COMP1预设回差的范围，可以使得控制电路200能够达到不同的降频效果，提高控制电路200的适用性。

在一个示例中，如图3所示，逻辑模块210可以包括：非门U1、第一与门U3和第二与门U2，非门U1的输入端接收比较信号。第一与门U3的第一输入端接入延时信号，第一与门U3的第二输入端连接迟滞比较器COMP1的输出端，第一与门U3的输出端连接触发器RS的第一输入端。第二与门U2的第一输入端连接非门U1的输出端，第二与门U2的第二输入端接入关断信号，第二与门U2的输出端连接触发器RS的第二输入端。

在一个示例中，如图4所示，BUCK电路100的控制电路200还可以包括放大模块220，放大模块220可以包括第一电阻（如图4所示R2）、第二电阻（如图4所示R3）和放大器（如图4所示GM）。第一电阻R2的一端用于输入输出电压，第一电阻R2的另一端分别与第二电阻R3的一端以及放大器GM的同相输入端（如图4所示“+”）连接，所述第二电阻R3的另一端接地，放大器GM的反相输入端（如图4所示“-”）用于接入基准电压，放大器GM的输出端与迟滞比较器COMP1的同相输入端连接。

该示例下，BUCK电路100的输出电压可以实时通过第一电阻R2和第二电阻R3分压并接入放大器GM的同相输入端，放大器GM会根据不同的输出电压输出与之对应的参考电压给迟滞比较器COMP1。如此，通过放大模块220对输出电压进行实时分压检测，使得迟滞比较器COMP1能够始终接收到与不同输出电压对应的参考电压，保证了迟滞比较器COMP1接收到的参考电压的精准性，进而保证了BUCK电路100的控制电路200的可靠性。

在一个示例中，如图5所示，BUCK电路100的控制电路200还可以包括关断模块230，关断模块230可以包括第一衰减器（如图5所示K1）、第二衰减器（如图5所示K2）、第二开关（如图5所示K3）、第二电容（如图5所示C4）和第二比较器（如图5所示COMP2）。第一衰减器K1的一端用于接入输出电压，第一衰减器K1的另一端与第二比较器COMP2的反相输入端（如图5所示“-”）连接，第二衰减器K2的一端用于接入输入电压，第二衰减器K2的另一端分别与第二开关K3的一端以及第二电容C4的一端连接，第二电容C4的一端还与第二比较器COMP2的同相输入端（如图5所示“+”）连接，第二开关K3的另一端以及第二电容C4的另一端分别接地，第二开关K3的控制极与触发器RS的第二输出端连接。

该示例下，输出电压经第一衰减器K1衰减处理后输出给第二比较器COMP2的反相输入端，输入电压经第二衰减器K2转化为电流信号，电流信号向第二电容C4充电产生线性上升的电压信号后输出给第二比较器COMP2的同相输入端，第二比较器COMP2可以对衰减后的输出电压、第二电容C4上的电压进行比较，并输出对应的关断信号。当第二电容C4上的电压大于输出电压时，第二比较器COMP2输出高电平信号；当第二电容C4上的电压小于输出电压时，第二比较器COMP2输出低电平信号。如此，保证了第二比较器COMP2所接收到的电压的精准性，进而保证了第二比较器COMP2可以在不同情况下输出对应的关断信号，保证了BUCK电路100的控制电路200的可靠性。

这里，值得说明的是，不同情况是指BUCK电路100的控制电路200开始工作后所存在的几种情况，下面就这几种情况对本申请提供的BUCK电路100的控制电路200进行示例性的介绍。

第一种情况：输入电压和输出电压之间的电压差大于预设电压值（输入电压大于输出电压时）。这里，可以理解的是，预设电压值是指能够满足使用需求的电压，当电压差超过预设电压值时，即BUCK电路100输出电压异常，会导致BUCK电路100难以满足应用要求。

初始时，上管Q1导通，下管Q2关断，第二控制信号为低电平信号，第二开关K3关断，输入电压转换的电流向第二电容C4充电，第二比较器COMP2的同相输入端接收到的电压升高，当第二比较器COMP2的同相输入端接收到的电压比反相输入端接收到的电压高时，第二比较器COMP2输出的关断信号为高电平。同时，由于上管Q1导通，因此，迟滞比较器COMP1的反相输入端所接收到的采样电压持续上升，使得采样电压大于参考电压（这里，值得说明的是，当迟滞比较器COMP1为迟滞比较器时，此时的参考电压包括迟滞信号），迟滞比较器COMP1输出低电平信号，低电平信号经非门U1后，转换为高电平信号。此时，第一与门U3接收到的信号为低电平信号，第二与门U2第一输入端和第二输入端所接收到的信号皆为高电平信号，因此，第一与门U3输出低电平信号，第二与门U2输出高电平信号，上管Q1关断，下管Q2导通。当上管Q1关断后，第二比较器COMP2的同相输入端接收到的电压为零，此时，第二比较器COMP2输出的关断信号为低电平，同时，迟滞比较器COMP1的反相输入端所接收到的采样电压逐渐减小，当采样电压低于参考电压时，迟滞比较器COMP1输出高电平信号，则第一与门U3输出高电平信号，第二与门U2输出低电平信号，上管Q1导通，下管Q2关断。上述过程为一个开关周期T，且该开关周期T为恒定周期，如此循环往复，实现上管Q1导通和截止。此种情况下，输入电压、输出电压及其它信号的折线统计图如图6所示。

这里，值得说明的是，这种情况下，本申请实施例中输入电压、输出电压及其它信号的变换与现有技术类似，本申请主要改变的是其它情况。

第二种情况：输入电压和输出电压之间的电压差小于预设电压值。

初始时，上管Q1导通，下管Q2关断。在第一阶段：第二控制信号为低电平信号，第二开关K3关断，输入电压转换的电流向第二电容C4充电，第二比较器COMP2的同相输入端接收到的电压升高，当第二比较器COMP2的同相输入端接收到的电压比反相输入端接收到的电压高时，第二比较器COMP2输出的关断信号为高电平。同时，由于此时输入电压和输出电压之间的电压差较小，因此，迟滞比较器COMP1的反相输入端所接收到的采样电压逐渐增大，此时，采样电压仍小于参考电压与预设回差之和，上管Q1仍然导通，直至采样电压大于参考电压与预设回差之和时，迟滞比较器COMP1才输出低电平信号。此时，上管Q1关断，下管Q2导通。在第一阶段之后的第二阶段：当上管Q1关断后，第二比较器COMP2的同相输入端接收到的电压为零，第二比较器COMP2输出的关断信号为低电平，同时，迟滞比较器COMP1的反相输入端所接收到的采样电压逐渐减小，当采样电压低于参考电压与预设回差之和时，迟滞比较器COMP1输出高电平信号，则第一与门U3输出高电平信号。此时，下管Q2的最小导通时间，第一与门U3的第二输入端接入的延时信号为高电平信号，如此，上管Q1导通，下管Q2关断。此时，第一阶段和第二阶段共同构成第一开关周期T1。第一开关周期T1为恒定周期，如此循环往复，实现上管Q1导通和截止。

这种情况下，上管Q1的导通时间不再是只由原开关频率、输出电压和输入电压决定的，而是与关断信号、延时信号以及比较信号等因素有关，例如，输入电压和输入电压之间的电压差较小，则采样电压逐渐增大，在采样电压小于参考电压与预设回差之和之前，上管Q1持续导通，进而延长了上管Q1的导通时间，降低了开关频率，直到采样电压大于参考电压与预设回差之和的情况下，比较信号才会跳变为低电平信号，通过触发器RS控制上管Q1关断，下管Q2导通。因此，该BUCK电路100的控制电路200，通过增大BUCK电路100中上管Q1的导通时间，从而降低了开关频率，进而减小输入电压和输出电压之间的电压差，使得输出电压能够达到预先设置的输出电压设定值，保证了BUCK电路100的正常使用。

此外，BUCK电路100的控制电路200还会存在第三种情况，即输入电压和输出电压之间的电压差远小于预设电压值（设定的输出电压大于输入电压时）。这种情况下，采样电压上升更加缓慢，则上管Q1会一直导通，而上管Q1的导通时间过长时，开关频率可能落入人耳能听到的音频范围内而出现噪声，从而影响使用者的使用效果。

为此，在一个示例中，如图7所示，本申请实施例提供的BUCK电路100的控制电路200还可以包括第三与门（如图7所示U4）和最大导通模块240。第三与门U4的第一输入端与迟滞比较器COMP1的输出端连接，第三与门U4的第二输入端与最大导通模块240的输出端连接，第三与门U4的输出端与第一与门U3的第二输入端以及非门U1的输入端连接。最大导通模块240用于在上管Q1导通至最大导通时间时，输出低电平，在上管Q1关断或导通时间小于最大导通时间时，输出高电平。示例性的，最大导通模块240可以输出最大导通信号，上管Q1导通至最大导通时间时，最大导通信号为低电平，上管Q1关断或导通时间小于最大导通时间时，最大导通信号为高电平。

该示例下，第三种情况为：初始时，上管Q1导通，下管Q2关断。在第三阶段：第二控制信号为低电平信号，第二开关K3关断，输入电压转换的电流向第二电容C4充电，第二比较器COMP2的同相输入端接收到的电压升高，当第二比较器COMP2的同相输入端接收到的电压比反相输入端接收到的电压高时，第二比较器COMP2输出的关断信号为高电平。同时，由于此时输入电压和输出电压之间的电压差较小，因此，迟滞比较器COMP1的反相输入端所接收到的采样电压逐渐增大，此时，增大速度缓慢，因此，采样电压仍小于参考电压与预设回差之和，上管Q1仍然导通，直至上管Q1导通至最大导通时间时，最大导通模块240输出低电平信号。此时，上管Q1关断，下管Q2导通。在第三阶段之后的第四阶段：当上管Q1关断后，第二比较器COMP2的同相输入端接收到的电压为零，第二比较器COMP2输出的关断信号为低电平，此时，采样电压一直低于参考电压与预设回差之和，迟滞比较器COMP1输出维持高电平信号，直到第一与门U3的第二输入端接入的延时信号为高电平信号，如此，上管Q1导通，下管Q2关断。此时，第三阶段和第四阶段共同构成第二开关周期T2。第二开关周期T2为恒定周期，如此循环往复，实现上管Q1导通和截止。

这种情况下，上管Q1的导通时间不再是只由原开关频率、输出电压和输入电压决定的，而是与关断信号、延时信号以及比较信号等因素有关，且，通过在BUCK电路100的控制电路200中增设一个最大导通模块240，以对上管Q1的最大导通时间进行限制，当上管Q1的导通时间达到最大导通模块240中所预设的最大导通时间时，最大导通时间输出低电平信号，通过触发器RS控制上管Q1关断，下管Q2导通。如此，通过限制上管Q1的最大导通时间，从而避免开关频率落入人耳能听到的音频范围内的问题，保证了使用可靠性。

第二、第三情况下，现有技术中输入电压、输出电压及其它信号的折线统计图如图8所示，本申请中输入电压、输出电压及其它信号的折线统计图如图9所示。通过附图可知，第一开关周期T1和第二开关周期T2的时间要大于原开关周期。

可选的，如图10所示，最大导通模块240可以包括：电压源（如图10所示V）、电流源（如图10所示I）、第一电容（如图10所示C3）、第一开关（如图10所示K4）和第一比较器（如图10所示COMP3）。电压源V的负极接地，电压源V的正极与第一比较器COMP3的同相输入端（如图10所示“+”）连接，电流源I的负极接地，电流源I的正极分别与第一比较器COMP3的反相输入端（如图10所示“-”）、第一电容C3的一端以及第一开关K4的一端连接，第一电容C3的另一端以及第一开关K4的另一端分别接地，第一开关K4的控制极与触发器RS的第二输出端连接。

为了保证采样电压以及延时信号的精准性。在一个示例中，如图11所示，BUCK电路100的控制电路200还可以包括电流采样模块250，电流采样模块250的一端与电感L的一端连接，电流采样模块250的另一端与迟滞比较器COMP1的反相输入端连接，电流采样模块250用于输出电感L所在回路的采样电压给迟滞比较器COMP1，以保证迟滞比较器COMP1所接收到的采样电压的精准性。

在另一个示例中，如图12所示，BUCK电路100的控制电路200还可以包括延时模块260，延时模块260的输入端用于接收触发器RS的第二输出端输出的第二控制信号，延时模块260的输出端与第一与门U3的第二输入端连接，延时模块260用于限定上管Q1的最小关断时间或下管Q2的最小导通时间，以保证延时信号的精准性。

可选的，如图13所示，BUCK电路100的控制电路还可以包括第一转换器（如图13所示BUF1）和第二转换器（如图13所示BUF2），第一转换器BUF1的输入端与触发器RS的第一输出端连接，第一转换器BUF1的输出端与上管Q1的控制极连接，第二转换器BUF2的输入端与触发器RS的第二输出端连接，第二转换器BUF2的输出端与下管Q2的控制极连接。本申请通过设置第一转换器BUF1和第二转换器BUF2以提供上管Q1和下管Q2所需的驱动能力和电平，保证BUCK电路100的使用稳定性。

综上所述，本申请提供的BUCK电路100的控制电路200，通过设置最大导通模块240、非门U1、第一与门U3、第二与门U2和第三与门U4从而增大上管Q1的导通时间，降低了开关频率，进而减小输入电压和输出电压之间的电压差，使得输出电压能够达到预先设置的输出电压设定值，保证了BUCK电路100的正常使用。且，通过限制上管Q1的最大导通时间，避免了BUCK电路100的开关频率落入人耳能听到的音频范围内的问题，保证了使用可靠性。

值得说明的是，本申请提供的BUCK电路100的控制电路200可以应用在要求输入电压和输出电压之间的差值满足预设阈值，即输入电压与设定电压接近的情况。例如车载充电器等，也可以是其他应用场景。对此，本申请不做具体的限制。

本申请实施例还提供一种电源管理芯片，包括上述任一可选方式所述的BUCK电路100的控制电路100以及BUCK电路200，对此，不再赘述。

应当理解，当在本申请说明书和所附权利要求书中使用时，术语“包括”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。

还应当理解，在本申请说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。

另外，在本申请说明书和所附权利要求书的描述中，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

在本申请说明书中描述的参考“一个实施例”或“一些实施例”等意味着在本申请的一个或多个实施例中包括结合该实施例描述的特定特征、结构或特点。由此，在本说明书中的不同之处出现的语句“在一个实施例中”、“在一些实施例中”、“在其他一些实施例中”、“在另外一些实施例中”等不是必然都参考相同的实施例，而是意味着“一个或多个但不是所有的实施例”，除非是以其他方式另外特别强调。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”，除非是以其他方式另外特别强调。

以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。

Claims (7)

1.一种BUCK电路的控制电路，所述BUCK电路包括电感、上管和下管，其特征在于，包括：

迟滞比较器，所述迟滞比较器的第一输入端接收电感电流对应的采样电压，第二输入端接收参考电压，用于根据所述采样电压、所述参考电压和预设回差，输出比较信号；

逻辑模块，所述逻辑模块的第一输入端连接所述迟滞比较器的输出端，第二输入端接入关断信号，第三输入端接入延时信号，所述关断信号为控制所述上管关断的信号，所述延时信号的延时时间为所述下管的最小导通时间；

触发器，所述触发器的第一输入端连接所述逻辑模块的第一输出端，第二输入端连接所述逻辑模块的第二输出端，第一输出端与所述上管连接，第二输出端与所述下管连接；

所述逻辑模块，用于在所述关断信号和所述延时信号为高电平，所述比较信号为低电平的情况下，通过所述触发器控制上管关断，下管导通；还用于在所述延时信号为高电平，所述比较信号为高电平的情况下，通过所述触发器控制上管导通，下管关断；

所述逻辑模块包括：

非门，所述非门的输入端接收所述比较信号；

第一与门，所述第一与门的第一输入端接入延时信号，所述第一与门的第二输入端连接所述迟滞比较器的输出端，所述第一与门的输出端连接所述触发器的第一输入端；

第二与门，所述第二与门的第一输入端连接所述非门的输出端，所述第二与门的第二输入端接入关断信号，所述第二与门的输出端连接所述触发器的第二输入端；

所述控制电路还包括第三与门和最大导通模块，所述第三与门的第一输入端与所述迟滞比较器的输出端连接，所述第三与门的第二输入端与所述最大导通模块的输出端连接，所述第三与门的输出端与所述第一与门的第二输入端以及所述非门的输入端连接；

所述最大导通模块，用于在所述上管导通至最大导通时间时，输出低电平，在所述上管关断或导通时间小于所述最大导通时间时，输出高电平。

2.根据权利要求1所述的BUCK电路的控制电路，其特征在于，所述最大导通模块包括电压源、电流源、第一电容、第一开关和第一比较器；

所述电压源的负极接地，所述电压源的正极与所述第一比较器的同相输入端连接，所述电流源的负极接地，所述电流源的正极分别与所述第一比较器的反相输入端、所述第一电容的一端以及所述第一开关的一端连接，所述第一电容的另一端以及所述第一开关的另一端分别接地，所述第一开关的控制极与所述触发器的第二输出端连接。

3.根据权利要求1所述的BUCK电路的控制电路，其特征在于，所述BUCK电路的控制电路还包括放大模块，所述放大模块包括第一电阻、第二电阻和放大器；

所述第一电阻的一端用于输入所述BUCK电路的输出电压，所述第一电阻的另一端分别与所述第二电阻的一端以及所述放大器的同相输入端连接，所述第二电阻的另一端接地，所述放大器的反相输入端用于接入基准电压，所述放大器的输出端与所述迟滞比较器的第二输入端连接，所述放大器用于输出所述参考电压。

4.根据权利要求1所述的BUCK电路的控制电路，其特征在于，所述BUCK电路的控制电路还包括关断模块，所述关断模块包括第一衰减器、第二衰减器、第二开关、第二电容和第二比较器；

所述第一衰减器的一端用于接入所述BUCK电路的输出电压，所述第一衰减器的另一端与所述第二比较器的反相输入端连接，所述第二衰减器的一端用于接入所述BUCK电路的输入电压，所述第二衰减器的另一端分别与所述第二开关的一端以及所述第二电容的一端连接，所述第二电容的一端还与所述第二比较器的同相输入端连接，所述第二开关的另一端以及所述第二电容的另一端分别接地，所述第二开关的控制极与所述触发器的第二输出端连接，所述第二比较器用于输出关断信号。

5.根据权利要求1所述的BUCK电路的控制电路，其特征在于，所述BUCK电路的控制电路还包括电流采样模块，所述电流采样模块的一端与所述电感的一端连接，所述电流采样模块的另一端与所述迟滞比较器的第一输入端连接，所述电流采样模块用于输出电感所在回路的采样电压给迟滞比较器。

6.根据权利要求5所述的BUCK电路的控制电路，其特征在于，所述BUCK电路的控制电路还包括延时模块，所述延时模块的输入端与所述触发器的第二输出端连接，所述延时模块的输出端与所述逻辑模块的第三输入端连接，所述延时模块用于限定所述下管的最小导通时间。

7.一种电源管理芯片，其特征在于，包括如权利要求1-6任一项所述的BUCK电路的控制电路及所述BUCK电路。