CN116387169B - 封装方法和封装结构 - Google Patents

Abstract

本公开提供的一种封装方法和封装结构，涉及半导体封装技术领域。该封装方法包括提供第一散热结构；贴装第一芯片；其中，第一散热结构环设于第一芯片的外围；包覆第一芯片，形成保护体；其中，第一焊盘露出保护体；在保护体内形成第一导电柱；其中，第一导电柱贯穿保护体；在第一芯片远离第一焊盘的一侧设置介质层和布线层；其中，布线层与第一导电柱电连接，介质层包裹布线层；在介质层上形成金属层，金属层和布线层电连接；在第一芯片设有第一焊盘的一侧贴装第二芯片和/或第三芯片；其中，第二芯片分别与第一芯片和第一导电柱电连接，和/或第三芯片分别与第一芯片和第一导电柱电连接。该方法有利于提高封装结构的集成度，改善散热性能。

Description

封装方法和封装结构

技术领域

本发明涉及半导体封装技术领域，具体而言，涉及一种封装方法和封装结构。

背景技术

现有的封装结构中，采用chiplet技术新的设计方式，需要将多颗不同功能的小芯片封装在一起，其封装结构内部各种材料热膨胀系数以及杨氏模量等不一致容易导致布线层与介质层之间产生分层现象。为了解决该问题，通常会在布线层或焊盘上进行喷砂粗化处理，但布线层的粗糙度变粗糙时，会导致模制图案时的精度降低，如果信号传输路径中的布线图案的形状精度降低，则会导致信号传输特性的出现不稳定现象，信号传输损失增大。此外，封装结构中，芯片的集成度越高，散热越困难。

现有2.5D封装技术是把芯片封装到硅转接板上作为多颗小芯片封装方案，需要进行硅穿孔以及布线工艺，工艺步骤繁琐。

发明内容

本发明的目的包括，例如，提供了一种封装方法和封装结构，其能够与有利于缓解封装结构中的分层现象，提高结合力，同时有利于改善封装结构的散热性能。

本发明的实施例可以这样实现：

第一方面，本发明提供一种封装方法，包括：

S1：提供第一散热结构；

S2：贴装第一芯片；其中，所述第一散热结构环设于所述第一芯片的外围；所述第一芯片的一侧设有第一焊盘；

S3：包覆所述第一芯片，形成保护体；其中，所述第一焊盘露出所述保护体；

S4：在所述保护体内形成第一导电柱；其中，所述第一导电柱贯穿所述保护体；

S5：在所述第一芯片远离所述第一焊盘的一侧设置介质层和布线层；其中，所述布线层与所述第一导电柱电连接，所述介质层包裹所述布线层；第一散热结构与所述介质层连接；

S6：在所述介质层上形成金属层，所述金属层和所述布线层电连接；

S7：在所述第一芯片设有所述第一焊盘的一侧贴装第二芯片和/或第三芯片；其中，所述第二芯片分别与所述第一芯片和所述第一导电柱电连接，和/或所述第三芯片分别与所述第一芯片和所述第一导电柱电连接；

S8：塑封所述第二芯片和/或所述第三芯片，形成第一封装体。

在可选的实施方式中，步骤S1包括：

提供第一载具，在所述第一载具上贴装所述第一散热结构；

步骤S2包括：在所述第一载具上贴装所述第一芯片，或在所述第一散热结构上贴装所述第一芯片；

步骤S4后，去除所述第一载具；

步骤S5之前，在所述第一散热结构靠近所述第一芯片的一侧贴装第二载具。

在可选的实施方式中，所述第一散热结构包括底壁和凸设于所述底壁的侧壁，所述底壁和所述侧壁围成散热凹槽；步骤S2包括：

在所述底壁贴装所述第一芯片。

在可选的实施方式中，所述第一散热结构还包括支撑块，所述支撑块设于所述底壁远离所述侧壁的一侧；步骤S5包括：

在所述底壁设有所述支撑块的一侧设置介质层和布线层；其中，所述支撑块埋设于所述介质层中。

在可选的实施方式中，所述介质层包括第一介质层、第二介质层、第三介质层，所述布线层包括第一布线层和第二布线层；步骤S5包括：

S51：在所述底壁远离第一芯片的一侧设置第一介质层；

S52：在所述第一介质层上盖设光掩膜板，以形成图案化开口，并在图案化开口中形成第一布线层；其中，光掩模板放于支撑块上；

S53：在第一布线层上设第二介质层；

S54：在所述第二介质层上盖设光掩膜板，以形成图案化开口，并在图案化开口中形成第二布线层；其中，光掩模板放于支撑块上；所述第二布线层和所述第一布线层电连接；

S55：在第二布线层上设第三介质层；在所述第三介质层开设凹槽，在凹槽内形成金属层；所述金属层和所述第二布线层电连接。

在可选的实施方式中，步骤S55中，所述金属层和所述支撑块电连接。

在可选的实施方式中，所述支撑块接地；所述方法还包括：

S9：在所述第一封装体上设置电磁屏蔽层，所述电磁屏蔽层和所述侧壁电连接。

在可选的实施方式中，步骤S4包括：

在所述保护体上开设第一凹槽，在第一凹槽的槽底开设通孔，所述通孔贯通所述保护体和所述底壁；

在通孔内形成第一导电柱。

在可选的实施方式中，步骤S3中：

采用塑封料塑封所述第一芯片，形成保护体；

或者，贴装板材形成保护体；其中，所述板材设有通槽，以使所述第一芯片位于所述通槽内。

在可选的实施方式中，所述方法还包括：

在步骤S4后，研磨去除所述底壁和所述支撑块；

步骤S5中，布线层与侧壁电连接；

步骤S7中，研磨侧壁远离布线层的一端，以使所述侧壁远离布线层的一端与所述第一焊盘齐平；在所述侧壁上贴装所述第二芯片或所述第三芯片。

在可选的实施方式中，所述第一散热结构之间设有连接筋。

在可选的实施方式中，还包括：

S10：在所述金属层远离第一封装体的一侧设置第一衬底以及贴装于所述第一衬底上的第二散热结构；其中，所述第二散热结构内贴装第四芯片和第五芯片；所述第四芯片和所述第五芯片分别与金属层电连接；

形成第二导电柱；所述第二导电柱的一端与所述第一衬底电连接，另一端与所述金属层电连接。

在可选的实施方式中，所述第一衬底采用步骤S5和S6制成。

在可选的实施方式中，还包括：

在所述第二芯片和所述第三芯片的外侧形成第一绝缘层；

在所述第一绝缘层的外侧形成第一屏蔽层，所述第一屏蔽层和所述第一散热结构的侧壁电连接；

在所述第一屏蔽层的外侧形成第二绝缘层；

在所述第二绝缘层的外侧形成第二屏蔽层，所述第二屏蔽层和所述第二散热结构的侧壁电连接。

在可选的实施方式中，还包括：

设置第二封装体，所述第二封装体塑封所述第一散热结构、第四芯片和第五芯片；

在所述第二封装体的外侧设置第三屏蔽层，所述第三屏蔽层和所述第二散热结构的侧壁电连接。

在可选的实施方式中，还包括：

提供第二衬底；其中，第二衬底设有容置凹槽；

将执行S1至S7所得的半成品贴装于所述容置凹槽中；其中，所述金属层与所述第二衬底电连接；

在第二衬底上贴装第一器件；和/或在第二衬底和半成品的保护体上贴装第二器件，其中，第二器件的一端连接在第二衬底上，另一端与半成品的第一导电柱电连接。

第二方面，本发明提供一种封装结构，采用如前述实施方式中任一项所述的封装方法制成。

在可选的实施方式中，包括：

基底；

第一芯片；所述第一芯片连接于所述基底；

第一散热结构，所述第一散热结构包括侧壁，所述侧壁与所述基底连接，所述侧壁环设于所述第一芯片的外围；

保护体；所述保护体和所述基底连接，所述保护体设有通槽，所述第一芯片位于所述通槽内；

第二芯片，所述第二芯片贴装于所述第一芯片远离所述基底的一侧；所述第二芯片分别与所述基底和所述第一芯片电连接。

在可选的实施方式中，还包括贯穿所述保护体的第一导电柱，所述第一导电柱的一端与所述第二芯片电连接，另一端与所述基底电连接。

在可选的实施方式中，还包括重布线层，所述重布线层设于所述第一导电柱远离所述基底的一侧，且与所述第一导电柱电连接；所述第一芯片和所述第二芯片分别与所述重布线层连接。

在可选的实施方式中，所述侧壁的一端与所述基底连接或贯穿所述基底，另一端齐平或高于所述第一芯片远离所述基底的一侧。

所述第一散热结构还包括散热块，所述散热块环设于所述第一芯片的外周；所述侧壁设于所述散热块远离所述第一芯片的一层；所述散热块的一端与所述基底连接或贯穿所述基底，另一端齐平或高于所述第一芯片远离所述基底的一侧。

在可选的实施方式中，所述侧壁和所述散热块的高度不同；和/或多个散热块的高度不同。

在可选的实施方式中，所述第一散热结构还包括底壁，所述底壁和所述侧壁连接，所述底壁和所述侧壁形成散热凹槽；所述底壁和所述基底连接，所述第一芯片设于所述底壁上；所述第一导电柱贯穿所述保护体和所述底壁。

在可选的实施方式中，所述第一散热结构还包括支撑块，所述支撑块设于所述底壁远离所述侧壁的一侧；所述支撑块埋设或贯穿所述基底。

在可选的实施方式中，所述支撑块与所述基底的接地线路连接；所述第一散热结构采用金属材质；

所述封装结构还包括屏蔽层和第一封装体，所述第一封装体包覆所述第二芯片和所述第一散热结构，所述屏蔽层设于所述第一封装体远离所述基底的一侧；所述屏蔽层和所述侧壁电连接。

在可选的实施方式中，还包括第一衬底和设于所述第一衬底上的第二散热结构；

所述第二散热结构包括由底壁和侧壁围成的散热凹槽；所述散热凹槽内设有第四芯片；所述基底设于所述第四芯片远离所述第一衬底的一侧；所述第四芯片和所述基底电连接；所述基底和所述第一衬底电连接。

在可选的实施方式中，还包括第二导电柱；所述第二导电柱的一端和所述基底连接，另一端与所述第一衬底连接。

在可选的实施方式中，所述第二芯片的外侧设有第一绝缘层；所述第一绝缘层的外侧设有第一屏蔽层，所述第一屏蔽层和所述第一散热结构的侧壁电连接；

所述第一屏蔽层的外侧设有第二绝缘层，所述第二绝缘层的外侧设有第二屏蔽层，所述第二屏蔽层和所述第二散热结构的侧壁电连接。

在可选的实施方式中，还包括第二封装体，所述第二封装体塑封所述第一散热结构和所述第四芯片；

所述第二封装体的外侧设置第三屏蔽层，所述第三屏蔽层和所述第二散热结构的侧壁电连接。

在可选的实施方式中，还包括第二衬底，所述第二衬底设有容置凹槽；

所述基底设于所述容置凹槽中；其中，所述基底与所述第二衬底电连接；

第二衬底上贴装有第一器件；和/或在第二衬底和所述保护体贴装第二器件，其中，第二器件的一端连接在第二衬底上，另一端与所述保护体上的第一导电柱电连接。

本发明实施例的有益效果包括，例如：

本发明实施例提供的封装方法和封装结构，在基底上贴装有散热结构，既能提高结构的散热性能。同时，该散热结构和介质层连接，还有利于提升结构中层与层之间的结合力，改善结构分层的现象。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本发明实施例提供的封装方法的制程示意图一；

图2为图1中A处的局部放大示意图；

图3为本发明实施例提供的封装方法的制程示意图二；

图4为本发明实施例提供的封装方法的制程示意图三；

图5为本发明实施例提供的封装方法的制程示意图四；

图6为本发明实施例提供的第一散热结构的一种结构示意图；

图7为本发明第二实施例提供的封装方法制备的封装结构的示意图；

图8为本发明实施例提供的第一种封装结构的示意图；

图9为本发明实施例提供的第二种封装结构的示意图；

图10为本发明实施例提供的第二种封装结构的一种制程示意图；

图11为本发明实施例提供的第三种封装结构的示意图；

图12为本发明实施例提供的第四种封装结构的示意图；

图13为本发明实施例提供的第五种封装结构的示意图；

图14为本发明实施例提供的第六种封装结构的示意图；

图15为本发明实施例提供的第七种封装结构的示意图；

图16为本发明实施例提供的第八种封装结构的示意图；

图17为本发明实施例提供的第九种封装结构的示意图。

图标：110-第一散热结构；111-底壁；113-侧壁；115-支撑块；116-散热凹槽；117-散热块；1171-第一散热块；1173-第二散热块；118-连接筋；101-第一载具；102-胶膜层；103-第二载具；105-光掩膜板；107-第三载具；120-第一芯片；121-第一焊盘；130-保护体；140-第一导电柱；141-第一凹槽；143-通孔；145-金属连接端；150-介质层；151-第一介质层；152-图案化开口；153-第二介质层；155-第三介质层；156-凹槽；160-布线层；161-第一布线层；163-第二布线层；165-金属层；171-第二芯片；173-第三芯片；175-第二焊盘；176-第三焊盘；180-第一封装体；181-电磁屏蔽层；183-重布线层；185-第七芯片；190-基底；210-第一衬底；220-第二散热结构；230-第二导电柱；231-第四芯片；233-第五芯片；241-第一绝缘层；242-第一屏蔽层；243-第二绝缘层；244-第二屏蔽层；245-第二封装体；246-第三屏蔽层；310-第二衬底；311-容置凹槽；321-第一元器件；323-第六芯片；325-第二元器件。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

在本发明的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

此外，若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

需要说明的是，在不冲突的情况下，本发明的各个实施例中的特征可以相互结合。

现有技术中，为了解决布线层与介质层之间产生分层现象。通常会在布线层或焊盘上进行喷砂粗化处理，但布线层的粗糙度变粗糙时，会导致模制图案时的精度降低，如果信号传输路径中的布线图案的形状精度降低，则会导致信号传输特性的出现不稳定现象，信号传输损失增大。例如：在40GHz的超高频信号的传输路径中，其布线层的路径传输路径的延伸比越长，当对布线层进行粗化来提升布线层与介质层结合力时，其布线层产生的趋肤效应电流趋于布线表面流动的现象引起的传输损耗越大，以及电流在布线层之间形成电感效应，从而存在寄生电感产生漏电现象，导致出现布线层之间短路、过热等现象。

为了克服现有技术中的至少一个缺陷，本实施例提出了一种封装方法和封装结构，可以改善布线层和介质层之间的结合力，防止出现分层，并且有利于提高封装结构的散热性能。

第一实施例

请参考图1至图5，本实施例提供了一种封装方法，包括：

S1：提供第一散热结构110。可选地，提供第一载具101，在第一载具101上贴装第一散热结构110。其中，第一散热结构110包括支撑块115、底壁111和凸设于底壁111的侧壁113，底壁111和侧壁113围成散热凹槽116。支撑块115设于底壁111远离侧壁113的一侧。

这里的贴装可以采用胶粘方式，在第一载具101上旋转喷涂胶膜层102，第一散热结构110通过胶膜层102固定粘贴在第一载具101上，胶膜层102的材质可以为环氧树脂等高分子材料，这类材料可以通过照射UV紫外光，实现第一散热结构110与第一载具101分离。第一载具101的材质可以为玻璃或者氮化硅或金属等材料，起到支撑作用。可选地，支撑块115远离底壁111的一端贴装在第一载具101上。

S2：贴装第一芯片120；其中，第一散热结构110环设于第一芯片120的外围；第一芯片120的一侧设有第一焊盘121。

可选地，在底壁111上旋转喷涂胶层，该胶层为低温热固胶。将第一芯片120通过胶层贴装于底壁111上。其中，第一芯片120的第一焊盘121朝上。即第一芯片120远离第一焊盘121的一侧与底壁111粘接。

S3：包覆第一芯片120，形成保护体130；其中，第一焊盘121露出保护体130。

可选地，利用塑封模具注塑方式，将塑封料液体填充包裹第一芯片120的四周，形成塑封材料的保护体130，即塑封体。再次进行塑封体烘烤除湿。该工艺中，第一散热结构110可以提升塑封体内的支撑强度，防止在解除背面的第一载具101时，由于塑封体在固化过程中存在内应力而出现翘曲现象。并且，第一散热结构110种的支撑块115，还能提升第一载具101上的胶膜层102与底壁111的结合力，即提升第一散热结构110和第一载具101的结合力，结构更加稳定。

需要说明的是，保护体130完整的包覆了第一芯片120以及底壁111，并部分覆盖了侧壁113。其中，第一焊盘121露出保护体130。在一些实施方式中，保护体130也可以仅设置在第一散热结构110的散热凹槽116内，这里不作具体限定。可选地，保护体130的材料采用以环氧树脂为基体树脂，以高性能酚醛树脂为固化剂，加入硅微粉等填料，以及添加多种助剂混配而成的粉状模塑料。

S4：在保护体130内形成第一导电柱140；其中，第一导电柱140贯穿保护体130。

可选地，在保护体130上开槽或孔，在槽或孔内填充导电介质，形成第一导电柱140。开槽或孔的方式包括但不限于激光开槽、蚀刻成槽或机加工成槽等。本实施例中，在保护体130上开设第一凹槽141，在第一凹槽141的槽底开设通孔143，通孔143贯通保护体130和底壁111；在通孔143内形成第一导电柱140。具体地，利用激光开槽方式，在保护体130上形成第一凹槽141，第一凹槽141的直径为D1，深度为H1。再次在第一凹槽141的槽底开设通孔143，通孔143的直径为D2，D2小于D1。通孔143贯穿保护体130和底壁111。底部的第一载具101作为开设通孔143的停止层。再利用电镀工艺或者点胶工艺在直径为D2的通孔143内形成第一导电柱140，再利用电镀工艺在第一导电柱140的上端面上形成金属连接端145，上端面即为第一导电柱140远离底壁111的一端端面。金属连接端145可作为焊盘，金属连接端145包括种子层，种子层的材料为铜分别与镍、钯、金三种金属的至少一种形成的多层复合金属，有利于提高结合力和焊接性。

其中，先开设第一凹槽141，再开设通孔143，可降低第一导电柱140的高度，减小通孔143的深度，从而减小开设通孔143的深宽比，降低工艺制程难度，提高开孔质量。同时，先开设第一凹槽141，可预先释放部分结构应力，提升开设通孔143的精度和质量，防止出现隐裂或损坏。金属连接端145设置种子层，可提高第一导电柱140和金属连接端145的结合力，以及提高金属连接端145和表面贴装的芯片的结合力。

可以理解，在一些实施方式中，保护体130也可以采用硅板。可选地，贴装硅板板材形成保护体130；其中，板材设有通槽，以使第一芯片120位于通槽内。硅板上穿孔后形成电连柱，其也能实现芯片与布线层160、或布线层160与布线层160、或芯片与芯片之间的垂直互连。若采用硅板穿孔，利用蚀刻工艺进行开孔，在孔壁沉积绝缘层来提升电连柱与硅板孔壁的结合力，以及利用绝缘层防止电连柱出现漏电流现象等。

本实施例中，保护体130优选采用模塑料，具有以下明显优势。第一，这种模塑材料相对于硅板而言，绝缘性较好以及吸湿性较好，可避免工艺过程中的腐蚀以及漏电流等问题，减少沉积绝缘层工艺，工艺更简单。其次，硅板蚀刻工艺中，对于较深的硅穿孔的长时间蚀刻将导致较浅的硅穿孔的金属蚀刻停止层上带电荷，且该现象可能引起电弧放电导致金属柱损坏和硅板表面出现凹坑，导致布线层160不均匀等现象。对于孔壁沉积绝缘层工艺时，尤其针对较高深宽比以及较小直径的孔洞结构而言，工艺难度大，容易出现堵孔现象，以及出现金属柱空洞等现象。此外，硅板作为转接衬底，硅穿孔中的金属柱材料（如铜）的热膨胀系数和硅板的热膨胀系数不同，在可靠性过程中容易导致硅穿孔中孔壁出现裂纹现象，以及硅材料在受机械外力后极其容易出现破损以及裂纹等现象。而采用模塑料的保护体130后，可以较好地解决以上缺陷，可以有效起到保护作用，避免硅板材料存在机械外力后极其容易出现破损以及裂纹等现象。

或者，在一些实施方式中，采用贴装金属散热块117的方式形成第一导电柱140，金属散热块117埋设并贯穿保护体130。

S5：在第一芯片120远离第一焊盘121的一侧设置介质层150和布线层160；其中，布线层160与第一导电柱140电连接，介质层150包裹布线层160；第一散热结构110与介质层150连接。

可选地，提供第二载具103，在保护体130上旋转喷涂胶膜层，贴装第二载具103在胶膜层上，利用胶膜实现第二载具103与保护体130分离，其胶膜层的材质可以通过照射UV光实现保护体130与第二载具103分离，胶膜层材料可以为环氧树脂等高分子材料。第二载具103可以为玻璃或者氮化硅、金属等材料。第二载具103起到支撑作用。可以理解，由于本实施例中有第一散热结构110，第一散热结构110的侧壁113高出保护体130。在贴装第二载具103时，第二载具103贴装在侧壁113上，侧壁113也起到支撑作用。

翻转结构，第二载具103朝下，第一载具101朝上。在第一载具101背面照射UV光，以使第一载具101和第一散热结构110分离。本实施例中，第一载具101和支撑块115分离。再次进行等离子清洗，利用等离子轰击第一载具101表面去除残胶，漏出支撑块115。该状态下，支撑块115朝上。

可选的，介质层150包括第一介质层151、第二介质层153、第三介质层155，布线层160包括第一布线层161和第二布线层163；步骤S5包括：

S51：在底壁111远离第一芯片120的一侧设置第一介质层151。即在底壁111设有支撑块115的一侧设置介质层150和布线层160；可选地，支撑块115埋设于介质层150中。采用化学气相沉积工艺（CVD）或者旋转喷涂方式涂覆第一介质层151。

S52：在第一介质层151上盖设光掩膜板105，以形成图案化开口152，并在图案化开口152中形成第一布线层161；其中，光掩模板放于支撑块115上。可选地，在形成图案化开口152后，对第一介质层151进行烘烤，使第一介质层151由半固化转变为固态状态，结构更加稳定。再在图案化开口152内电镀金属，金属采用铜，形成第一布线层161。该工艺中，光掩膜板105覆盖在支撑块115上，利用支撑块115的高度避免光掩膜板105直接接触第一介质层151，由于第一介质层151在半固化状态下，支撑块115的设置可避免防止光掩膜板105粘接于第一介质层151上，以及支撑块115起到隔断作用，避免光罩工艺中的光源在光掩膜板105图形层上进行干涉以及衍射现象，从而导致产生图形层成型线宽过大、图形层畸变等现象。支撑块115的设置有利于提高布线精度和质量。

S53：在第一布线层161上设第二介质层153。采用化学气相沉积工艺（CVD）或者旋转喷涂方式涂覆第二介质层153，以保护第一布线层161。

S54：在第二介质层153上盖设光掩膜板105，采用曝光显影以形成图案化开口152，对第二介质层153进行烘烤，使第二介质层153由半固化转变为固态状态，结构更加稳定。并在图案化开口152中电镀金属，金属采用铜，形成第二布线层163。其中，光掩模板放于支撑块115上；第二布线层163和第一布线层161电连接。支撑块115在该工艺中也起到支撑、隔断作用，与步骤S52中的作用相似。

S55：在第二布线层163上设第三介质层155。可选地，采用化学气相沉积工艺（CVD）或者旋转喷涂方式涂覆第三介质层155，以保护第二布线层163。

该工艺中，通过在孔表面进行布线工艺，利用布线工艺提升封装集成度，从而有效利用保护体130的绝缘特性，避免第一导电柱140存在的漏电现象、出现趋肤效应和寄生电感等。

S6：在介质层150上形成金属层165，金属层165和布线层160电连接。

可选地，在第三介质层155开设凹槽156，在凹槽156内形成金属层165；金属层165和第二布线层163电连接。在第三介质层155上进行开槽或孔，其开槽方式可以采用激光开孔或者蚀刻方式。凹槽156内电镀金属层165，材料为铜层，形成焊盘。可选地，凹槽156内采用铜填充，即焊盘的底端部为铜柱。铜柱表面再形成UBM层，UBM层的材料可以为钛或钛-钨等。UBM层为凸出第三介质层155的表面凸块。通过形成UBM层可提升其锡球焊接性，提高焊盘和锡球的结合力，增加可靠性。

需要说明的是，第一介质层151、第二介质层153和第三介质层155的材料可以为氮化硅、氮氧化硅、聚酰亚胺、苯并环丁烯等，其金属连接端145将芯片焊盘与第一导电柱140相连，实现电性导通功能。

在一些实施方式中，可将金属层165和支撑块115电连接。即第三介质层155的表面和支撑块115的端面齐平，在第三介质层155上与支撑块115对应位置形成UBM层，以使金属层165和支撑块115电连接。容易理解，支撑块115采用金属，第一散热结构110整体也采用金属材质。这样，便于将支撑块115对应的UBM层接地，从而实现支撑块115接地，便于后续实现屏蔽功能，以及将静电引入至封装结构外。

在第二载具103的背面照射UV光，以使侧壁113和第二载具103以及保护体130和第二载具103分离。再次进行等离子清洗，利用等离子轰击第二载具103表面去除残胶，漏出第一散热结构110的侧壁113、露出第一芯片120的第一焊盘121以及保护体130上的第一导电柱140的端面的金属连接端145。

S7：在第一芯片120设有第一焊盘121的一侧贴装第二芯片171和/或第三芯片173；其中，第二芯片171分别与第一芯片120和第一导电柱140电连接，和/或第三芯片173分别与第一芯片120和第一导电柱140电连接。

可选地，对结构进行翻转。散热凹槽116的槽口向上，即第一芯片120的第一焊盘121朝上。利用倒装工艺将第二芯片171和第三芯片173贴装在第一芯片120和保护体130上。可以理解，第二芯片171和第三芯片173可以仅贴设一个，即贴设的芯片的数量和种类可以根据实际情况灵活设定，这里不作具体限定。本实施例中，以同时贴设第二芯片171和第三芯片173为例进行说明。第二芯片171和第三芯片173分别包括第二焊盘175和第三焊盘176。第二焊盘175和第一芯片120的第一焊盘121焊接，第三焊盘176和第一导电柱140焊接。可选地，第二芯片171和第三芯片173可以呈左右对称设置，结构更加稳定，应力分布更加均匀。该封装结构中，第一芯片120通过第二芯片171和第三芯片173与布线层160电连。体积小，结构紧凑，芯片密度大，功能集成丰富。且传输路径短，损耗低。

可以理解，第二芯片171和第一芯片120可以直接焊接，也可以通过其它媒介间接电连。类似地，第三芯片173和第一芯片120可以直接焊接，也可以通过其它媒介间接电连。如其它媒介可以是通过打线方式，或再设置重布线层183（见图11）实现间接电连。

S8：塑封第二芯片171和/或第三芯片173，形成第一封装体180。

再次利用印刷方式或者塑封模具注塑方式，将塑封体液体填充包裹芯片的四周，形成第一封装体180。可以理解，第一封装体180对第二芯片171和第三芯片173进行塑封保护。当然，若只设置了第二芯片171或第三芯片173，则第一封装体180对第二芯片171或第三芯片173进行塑封保护。

在介质层150上的金属层165上进行植球。对第一封装体180进行切割，切割为单颗产品，完成封装工艺。该封装方法属于2.5D封装，制得2.5D的封装结构。

结合图6，需要说明的是，在一些实施方式中，多个第一散热结构110之间设有连接筋118，连接筋118可以将多个第一散热结构110连成一个整体。这样便于整板贴装，封装效率更高。并且，连接筋118还可以提升第一散热结构110的强度，在封装过程中结构更加稳定。以及这样设置，第一散热结构110可以充当载具的作用，起到有效的支撑，从而可以省略上述工艺中提供第一载具101以及去除第一载具101等步骤，降低成本，提升封装效率。在后续切割为单颗产品的工艺中，再将连接筋118切割去除。

该封装方法中，第一散热结构110包括底壁111、侧壁113和支撑块115，侧壁113和底壁111在封装结构的上部形成散热凹槽116，提升散热性能。芯片位于散热凹槽116内，结构紧凑，整体尺寸较小，封装集成度高，散热性能好。侧壁113还有利于提升第一封装体180和保护体130之间的结合力，以及保护体130和介质层150之间的结合力。其次，支撑块115的设置，既能提升散热性能，并且在布线层160制作过程中可以起到支撑和隔断作用，提高布线精度和质量。此外，支撑块115还有利于提升布线层160和介质层150的结合力。第一散热结构110作为整体，在封装结构中起到良好的支撑稳定作用，结构更加稳定可靠，结构强度大，可以防止释放载具和烘烤后带来的应力释放翘曲问题。环形的侧壁113结构可以减小塑封时模流对于芯片贴装后的冲击，避免芯片偏移问题。其次，环形侧壁113结构还可以作为芯片贴装对位矫正点，提升贴装精度。支撑块115结构可以提升其布线精准度，以及支撑块115结构制作锡球后可以作为接地点，从而将静电引出至外部以及提升其散热效果。其第一散热结构110可以提升其介质层150与布线层160之间的结合力，减小对布线层160进行粗化工艺解决传统技术中其布线层160产生的趋肤效应，即电流趋于布线表面流动的现象，从而引起的传输损耗以及支撑块115可以起到避免布线层160以及金属导电柱的漏电现象。

保护体130采用树脂基体的模塑料，具有较好的绝缘性以及吸湿性，避免硅穿孔工艺过程中的腐蚀以及漏电流问题，减少沉积绝缘层工艺，可以有效起到保护作用，避免在受到机械外力后极其容易出现破损以及裂纹等现象，封装质量更可靠。

第一芯片120设于保护体130内，在第一芯片120上堆叠第二芯片171和第三芯片173，集成度高，实现多个小芯片的集成，降低芯片工艺制成难度。第一芯片120接触底壁111，大幅提升散热性能。

第二实施例

结合图7，本实施例中，在步骤S8后，还包括步骤S9：在第一封装体180上设置电磁屏蔽层181，电磁屏蔽层181和侧壁113电连接。其中，第一散热结构110整体采用导电材质，如金属材质。

可选地，塑封后，若第一散热结构110的侧壁113凸出第一封装体180，可采用研磨工艺将侧壁113研磨至与第一封装体180齐平。若第一散热结构110的侧壁113低于第一封装体180，即埋设于第一封装体180内，可采用研磨工艺将第一封装体180研磨至露出侧壁113，使得表面更加光滑平整。

利用金属溅射PVD方式在第一封装体180的表面形成电磁屏蔽层181，电磁屏蔽层181为金属材料，如SUS不锈钢-铜-SUS不锈钢的多层结构。或者电磁屏蔽层181的材料采用铜-钴-铬的多层结构等。采用整条溅射的方式，其生产效率更高。电磁屏蔽层181与第一散热结构110的侧壁113相连，起到电磁屏蔽效果，防止芯片之间的电磁干扰。当然，在一些实施方式中，电磁屏蔽层181也可以采用屏蔽覆膜材料组成，如聚烯烃薄膜石墨烯、金属薄膜等高分子聚合物组成，通过粘贴覆膜的方式设于第一封装体180外，并与侧壁113电性连接，也能起到电磁屏蔽效果。

之后，再通过植球工艺在介质层150上的金属层165上形成锡球。可选地，支撑块115端面也可以进行植球。再利用切割工艺，采用树脂切割刀将封装结构切割为单颗，完成制程。需要说明的是，上述步骤也可以适应性地调整工艺顺序，如先植球，再形成电磁屏蔽层181等，这里不作具体限定。

该实施例中，第一散热结构110采用金属材质，且接地，具有电磁屏蔽功能，可防止芯片之间的电磁干扰，或芯片和元器件之间的干扰。支撑块115的端面植球后，可以作为接地点从而将静电引出至封装结构的外部以及提升其散热效果。

本实施例中未提及的其它部分内容，与前述实施例描述的内容相似，这里不再赘述。

第三实施例

结合图8，本实施例中，保护体130采用树脂基体的模塑料。第一散热结构110包括散热块117，散热块117围设于第一芯片120的四周。可选地，保护体130在环向上设有多层第一导电柱140，如图所示的两层，第一层环绕第一芯片120的四周。第二层位于第一层的外围，也环设于第一芯片120的外周。其中，第一层和第二层导电柱分别与第二芯片171电连接，第一层和第二层导电柱分别与第三芯片173电连接。散热块117设于第一层和第二层导电柱之间。散热块117起到支撑、缓冲和散热作用。可选地，散热块117也可以设于第一层导电柱和第一芯片120之间，环设于第一芯片120的外围，或者散热块117设于第二层导电柱远离第一层导电柱的一侧。应当理解，第一导电柱140在环向上的层数不限于图示的两层，每层第一导电柱140在截面上看到的数量为三个，也可以是一个、两个或四个、五个等。环向上的层数可以是一层、三层、四层、五层或更多层。

可选地，散热块117的高度与保护体130的高度大致相等，即散热块117埋设于保护体130内，散热块117的高度与第一芯片120的高度大致相等，可以对第一芯片120起到良好的散热作用。

可以理解，散热块117可以采用贴装的方式，即散热块117和第一芯片120间隔贴设于载具上，散热块117设于第一芯片120的四周，再按照第一实施例中描述的步骤完成封装。优选地，散热块117或第一导电柱140紧邻第一芯片120的外周设置，结构紧凑，散热效果好。

结合图9，可选地，第一散热结构110中的散热块117采用金属材质，具有更好的散热性能。并且，在一些实施方式中，金属材质的散热块117可以代替第一导电柱140，起到电连作用，从而省略第一实施例中第一导电柱140的形成工艺。

具体地，若采用贴装散热块117代替电镀形成第一导电柱140，其可实现的一种工艺过程如下：第一散热结构110包括侧壁113、底壁111、支撑块115和散热块117，底壁111和侧壁113连接形成散热凹槽116，支撑块115设于底壁111远离侧壁113的一侧，散热块117连接于底壁111靠近侧壁113的一侧，且位于散热凹槽116内。采用前述的步骤S1-S3，在散热凹槽116内贴装第一芯片120，散热块117位于第一芯片120的外围。塑封第一芯片120形成保护体130。

结合图10，S41：将支撑块115朝上，采用研磨工艺，将支撑块115和底壁111研磨去除，露出侧壁113和散热块117靠近底壁111的一端端面，并在该端面上采用扇出工艺形成布线层160和介质层150。可选地，侧壁113端面和散热块117端面均扇出设置，分别与布线层160电连。或者，侧壁113端面也可以不与布线层160电连。

S42：翻转结构，使得具有布线层160和介质层150的一侧朝下，第一芯片120的第一焊盘121朝上，采用研磨工艺将侧壁113高出保护体130的部分研磨去除。即研磨侧壁113远离布线层160的一端，以使侧壁113远离布线层160的一端与第一焊盘121齐平。可选地，侧壁113和散热块117远离布线层160的一端端面与保护体130表面齐平，并与第一焊盘121位于同一平面。这样，便于在第一芯片120上继续堆叠第二芯片171和第三芯片173。第二芯片171与散热块117电连接，第二芯片171与侧壁113电连接或不连接。第三芯片173与散热块117电连接，第三芯片173与侧壁113电连接或不连接。

该工艺中，采用两次研磨工艺，将第一散热结构110加工为具有散热以及电连功能的导电柱结构，省略了在保护体130上开孔电镀金属形成第一导电柱140的步骤，工艺更加简单，效率高，可操作性强。容易理解，上述研磨工艺中，可根据实际需要适当添加第三载具107以起到支撑和保护作用。完成相应步骤后再去除第三载具107。此外，通过研磨还可以实现粗化效果，提高第一散热结构110和布线层160之间的结合力，以及提升保护体130和介质层150之间的结合力。

可选地，在研磨侧壁113后，还可以在第一散热结构110远离介质层150的一侧设置重布线层183，在重布线层183上贴装第二芯片171和第三芯片173。其中，重布线层183与第一散热结构110电连接，本实施例中，重布线层183和散热块117电连接，第一芯片120通过重布线层183分别和第二芯片171、第三芯片173电连。可选地，重布线层183也可以和侧壁113电连接，或分别与侧壁113和散热块117电连接。研磨工艺也能提升第一散热结构110和重布线层183的结合力。

结合图11，贴装的第一散热结构110中，侧壁113和散热块117的高度可以不同，多个散热块117的高度也可以不完全相同。这样可以形成高低导电柱，从而在高度方向上形成多个堆叠结构。散热块117包括第一散热块1171和第二散热块1173，第一散热块1171低于第二散热块1173，第二散热块1173位于第一散热块1171的外围，侧壁113位于第二散热块1173的外围。第二芯片171和第三芯片173连接于第一散热块1171，且位于第二散热块1173围成的区域内。第二散热块1173的顶端可以设置电磁屏蔽层181，起到电磁屏蔽效果。侧壁113的顶端可以继续布设重布线层183，在重布线层183上继续堆叠其它芯片或元器件，如图中的第七芯片185。

当然，电磁屏蔽层181也可以省略。在第二散热块1173上继续堆叠其它芯片或做重布线层183再进行堆叠。其中，侧壁113和第二散热块1173的高度可以相同或不同。根据实际需要堆叠的层数，侧壁113和散热块117可设置为多种高度差，如侧壁113高于第二散热块1173、第二散热块1173高于第一散热块1171，这里不作具体限定。

容易理解，在一些实施方式中，第一散热结构110中的支撑块115和底壁111也可以保留，或者也可以将第一散热结构110设计为仅包括侧壁113和散热块117，这样可以省去研磨底壁111和支撑块115的步骤，提高封装效率。支撑块115和底壁111可以选择性研磨，使之完全去除或部分去除。

可选地，第一散热结构110包括散热块117和侧壁113，散热块117环设于第一芯片120的外周；侧壁113设于散热块117远离第一芯片120的一层；散热块117的一端与基底190连接或贯穿基底190，另一端齐平或高于第一芯片120远离基底190的一侧。

可选地，如图11，将侧壁113和散热块117研磨成不同的高度，或在第一散热结构110中设计不同高度的侧壁113和散热块117，如侧壁113高于散热块117，可以在侧壁113以及散热块117上继续做堆叠，如设置线路层或贴装芯片等器件，实现多层封装、提升集成度。

第四实施例

结合图12，在一些实施方式中，第一散热结构110可以仅设计为包括散热块117，散热块117位于第一层导电柱和第二层导电柱之间，位于第一芯片120的四周；并且，散热块117的一端与保护体130的表面齐平，另一端与介质层150远离第一芯片120的表面齐平。这样设置，散热块117不仅起到散热作用，还能起到提升布线层160和介质层150的结合力的作用。该方式中，散热块117和第二芯片171或第三芯片173可以电连或不连，散热块117远离第二芯片171的一端可以植球接地或不植球，这里不作具体限定。第一散热结构110在不需电连的情况下，也可以采用树脂、陶瓷或其它非金属材料。

第五实施例

结合图13，可选地，第一散热结构110可以仅设计为包括侧壁113，侧壁113位于第二层导电柱远离第一层导电柱的一侧。侧壁113的底端与第一芯片120的底端齐平，换言之，侧壁113的底端与保护体130的底端齐平，侧壁113的另一端高出保护体130的上表面。可选地，侧壁113的顶端高出第二芯片171的上表面。这样设置，可以起到更好的散热作用，将第一芯片120、第二芯片171以及第三芯片173的热量散发至外部。

第六实施例

结合图14，可选地，第一散热结构110可以仅设计为包括侧壁113和底壁111，侧壁113和底壁111连接形成散热凹槽116。第一芯片120贴装于底壁111，且位于散热凹槽116内。侧壁113的顶端高出保护体130的上表面。可选地，侧壁113的顶端高出第二芯片171的上表面。这样设置，可以起到更好的散热作用，将第一芯片120、第二芯片171以及第三芯片173的热量散发至外部。

第七实施例

结合图15，可选地，本实施例采用多层堆叠结构。封装方法还包括步骤S10。

S10：在金属层165远离第一封装体180的一侧设置第一衬底210以及贴装于第一衬底210上的第二散热结构220；其中，第二散热结构220内贴装第四芯片231和第五芯片233；第四芯片231和第五芯片233分别与金属层165电连接。第二散热结构220中的散热凹槽大于第一散热结构110的散热凹槽116（见图1），第二散热结构220的散热凹槽可以完全容纳第一散热结构110、以及第一散热结构110上的芯片、布线层160和介质层150。

本实施例中，第一散热结构110和第二散热结构220分别包括底壁111、侧壁113和支撑块115。第一衬底210可以为基板、引线框、陶瓷基板、PCB板、环氧玻纤布基板、二氧化硅或氮化硅等。

可选的，形成第二导电柱230；第二导电柱230的一端与第一衬底210电连接，另一端与金属层165电连接。本实施例中，第二导电柱230的位置与第一芯片120的位置相对应，大约位于中部，实现金属层165上的锡球和第一衬底210的垂直互连。第四芯片231和第五芯片233位于第二导电柱230的两侧。

可选的，第一衬底210采用步骤S5和S6制成。即可采用扇出工艺形成布线层160和介质层150。当然，也可以采用预先制备好的衬底成品，这里不作具体限定。这样设置，堆叠芯片的数量更多，集成度高，结构紧凑，并且具有良好的散热性能。可选地，第一散热结构110的侧壁113高出第二散热结构220的侧壁113。

可选的，在第二芯片171和第三芯片173的外侧形成第一绝缘层241；在第一绝缘层241的外侧形成第一屏蔽层242，第一屏蔽层242和第一散热结构110的侧壁113电连接；在第一屏蔽层242的外侧形成第二绝缘层243。在第二绝缘层243的外侧形成第二屏蔽层244，第二屏蔽层244和第二散热结构220的侧壁113电连接。其中，第一绝缘层241位于第一散热结构110的散热凹槽116内。可利用点胶工艺形成底部填充绝缘胶层，绝缘胶层包囊上部保护体130以及堆叠结构。第一屏蔽层242包覆第一散热结构110，位于第一散热结构110的散热凹槽116外，且与第一散热结构110的侧壁113电连。可采用点胶工艺形成第一屏蔽层242。第二绝缘层243位于第二散热结构220的散热凹槽116内。第二屏蔽层244包覆第二散热结构220，位于第二散热结构220的散热凹槽116外，且与第二散热结构220的侧壁113电连。第二绝缘层243和第二屏蔽层244也可以采用点胶工艺形成。这样设置，具有多层电磁屏蔽效果，可以实现屏蔽分区，防止芯片之间的电磁干扰。

此外，绝缘层起到防止屏蔽胶层导电颗粒进入芯片内部结构。第一散热结构110和第二散热结构220中的侧壁113形成阻挡墙，将绝缘层限定至其内部，避免屏蔽胶体胶层厚度不足，衰减其屏蔽性能。多层散热结构大幅提升其封装结构的散热性能。并且多层散热结构之间形成流道结构，增强气流流动性，实现更好的散热，以及流道结构可以提升其点胶工艺时的胶水毛细作用，提升其填充性能以及结合力。

第八实施例

结合图16，本实施例中提供的一种多层屏蔽结构。和第七实施例相比，结构中只设置了一层屏蔽层和绝缘层。第七实施例中是设置了两层绝缘层和两层屏蔽层。

可选的，封装方法还包括：设置第二封装体245，第二封装体245塑封第一散热结构110、第四芯片231和第五芯片233。在第二封装体245的外侧设置第三屏蔽层246，第三屏蔽层246和第二散热结构220的侧壁113电连接。第二封装体245包覆第一散热结构110，且位于第二散热结构220的散热凹槽116内，起绝缘保护作用。第三屏蔽层246包覆第二散热结构220，位于第二散热结构220的散热凹槽116外，且与第二散热结构220的侧壁113电连。这样设置，实现了对多层封装结构的电磁屏蔽效果，可防止芯片之间的电磁干扰。

可选地，第一散热结构110的侧壁113与第二散热结构220的侧壁113大致齐平，可只做一层绝缘层和屏蔽层，可减少工艺步骤，提高封装效率，并且具有良好的散热性能。

第九实施例

结合图17，可选的，该封装方法还包括：提供第二衬底310；其中，第二衬底310设有容置凹槽311；将执行S1至S7所得的半成品贴装于容置凹槽311中；其中，金属层165与第二衬底310电连接。容置凹槽311的深度与半成品的整体高度相当，使得保护体130的上表面与第二衬底310的上表面大致位于同一平面。

在第二衬底310上贴装第一器件，和/或在第二衬底310和半成品的保护体130上贴装第二器件。其中，第二器件的一端连接在第二衬底310上，另一端与半成品的第一导电柱140电连接。

可以理解，第一器件包括第一元器件321和第六芯片323，第一元器件321和第六芯片323分设于容置凹槽311的两侧。第二器件采用第二元器件325，第二元器件325为第二衬底310和保护体130的共用器件，第二元器件325的一端连接在第二衬底310的上表面，另一端与保护体130的第一导电柱140电连接。这里的第一导电柱140可以是电镀形成的，也可以是贴装的第一散热结构110的一部分，如可以是第一散热结构110中的散热块117或侧壁113等。

可选地，第二衬底310和保护体130上的第一导电柱140还可以采用打线连接。

第一器件和第二器件可以根据实际情况选择性贴装，如两者择一贴装。其贴装位置和数量可以灵活调整，这里不作具体限定。

可以理解，上述的2.5D封装结构半成品堆叠至第二衬底310上，无源器件实现2.5D封装结构上表面线路层电连，缩短传输路径，以及共用一个第二元器件325。将无源器件贴装至容置凹槽311的上方，避免传统技术中无源器件底部锡桥接的问题，再次贴装有源器件。此处无源器件为图中的第一元器件321和第二元器件325，也可以是电感等。无源器件两侧器件上覆盖有锡焊料，通过回流焊接进行连接固定。有源器件如图中的第六芯片323，可以是射频芯片、逻辑芯片或存储芯片等。第二衬底310可以为基板、引线框、陶瓷基板、PCB板、环氧玻纤布基板、二氧化硅或氮化硅等。

本实施例中未提及的内容，与前述各实施例中的内容相似。在不冲突的情况下，以上各实施例可以相互组合。

需要说明的是，第一芯片120、第二芯片171、第三芯片173、第四芯片231和第五芯片233中，其中第一芯片120可采用logic逻辑芯片。第二芯片171和第三芯片173可以为HBM（High Bandwidth Memory）高带宽内存芯片。第四芯片231和第五芯片233可以为SOC芯片，例如，第四芯片231为ASIC芯片，第五芯片233为FPGA芯片。通过HBM芯片微凸点实现高带宽存储以及逻辑芯片控制HBM芯片，再次在基板中放置SOC芯片堆叠，从而实现更多功能的芯片集成在同一封装结构中，从而提升封装结构的功能。

第十实施例

结合图1至图17，本发明实施例还提供一种封装结构，采用如前述实施方式中任一项的封装方法制成。该封装结构包括基底190、第一芯片120、第一散热结构110、保护体130和第二芯片171，第一芯片120连接于基底190。第一散热结构110包括侧壁113，侧壁113与基底190连接，侧壁113环设于第一芯片120的外围。保护体130和基底190连接，保护体130设有通槽，第一芯片120位于通槽内。第二芯片171贴装于第一芯片120远离基底190的一侧；第二芯片171分别与基底190和第一芯片120电连接。基底190包括前述实施例中的布线层160、介质层150和金属层165。第二芯片171的数量和位置可以根据实际情况灵活设定。

可选的，封装结构还包括贯穿保护体130的第一导电柱140，第一导电柱140的一端与第二芯片171电连接，另一端与基底190电连接。可选的，侧壁113的一端与基底190连接或贯穿基底190，另一端齐平或高于第一芯片120远离基底190的一侧。

可选的，第一散热结构110还包括底壁111，底壁111和侧壁113连接，底壁111和侧壁113形成散热凹槽116；底壁111和基底190连接，第一芯片120设于底壁111上；第一导电柱140贯穿保护体130和底壁111。其中，第一导电柱140可以在保护体130上开孔电镀形成，也可以在贴装第一散热结构110时，一并贴装散热块117而成，这里不作具体限定。

可选的，第一散热结构110还包括支撑块115，支撑块115设于底壁111远离侧壁113的一侧；支撑块115埋设或贯穿基底190。可选的，支撑块115与基底190的接地线路连接；第一散热结构110采用金属材质。支撑块115能起到支撑、隔断以及散热作用。

封装结构还包括屏蔽层和第一封装体180，第一封装体180包覆第二芯片171和第一散热结构110，屏蔽层设于第一封装体180远离基底190的一侧；屏蔽层和侧壁113电连接。

可选的，封装结构还包括第一衬底210和设于第一衬底210上的第二散热结构220。第二散热结构220包括由底壁111和侧壁113围成的散热凹槽116；散热凹槽116内设有第四芯片231；基底190设于第四芯片231远离第一衬底210的一侧；第四芯片231和基底190电连接；基底190和第一衬底210电连接。第四芯片231的数量和位置可以根据实际情况灵活设定。

可选的，封装结构还包括第二导电柱230；第二导电柱230的一端和基底190连接，另一端与第一衬底210连接。

可选的，第二芯片171的外侧设有第一绝缘层241；第一绝缘层241的外侧设有第一屏蔽层242，第一屏蔽层242和第一散热结构110的侧壁113电连接。第一屏蔽层242的外侧设有第二绝缘层243，第二绝缘层243的外侧设有第二屏蔽层244，第二屏蔽层244和第二散热结构220的侧壁113电连接。

可选的，封装结构还包括第二封装体245，第二封装体245塑封第一散热结构110和第四芯片231。第二封装体245的外侧设置第三屏蔽层246，第三屏蔽层246和第二散热结构220的侧壁113电连接。

可选的，封装结构还包括第二衬底310，第二衬底310设有容置凹槽311。基底190设于容置凹槽311中；其中，基底190与第二衬底310电连接。第二衬底310上贴装有第一器件；和/或在第二衬底310和保护体130贴装第二器件，其中，第二器件的一端连接在第二衬底310上，另一端与保护体130上的第一导电柱140电连接。

需要说明的是，第一散热结构110可以仅包括侧壁113，或仅包括散热块117，或包括底壁111和侧壁113，或包括侧壁113和散热块117，或包括底壁111、侧壁113、散热块117和支撑块115，或包括底壁111、侧壁113和支撑块115等，这里不作具体限定。

本实施例中未提及的其它内容，与第一实施例至第九实施例中描述的内容相似，这里不作具体限定。

综上所述，本发明实施例的有益效果包括：

本发明实施例提供的封装方法和封装结构，在基底190上贴装有散热结构，既能提高结构的散热性能。同时，该散热结构和介质层150连接，还有利于提升结构中层与层之间的结合力，改善结构分层的现象。有利于提高芯片集成度，结构紧凑。可实现电磁屏蔽功能，能将静电引出至外部。有利于提高布线层160的布线精度和质量。具有较好的绝缘性以及吸湿性，避免工艺过程中腐蚀以及漏电流问题、减少沉积绝缘层工艺，可以有效起到保护作用。避免硅板材料存在机械外力后极其容易出现破损以及裂纹等现象，降低工艺难度。散热结构的设置，能减少对布线层160进行粗化工艺，解决传统技术中布线层160粗化后产生的趋肤效应，即电流趋于布线表面流动的现象引起的传输损耗，避免布线层160以及金属导电柱漏电现象。整体封装结构强度大，可缓解载具释放后的翘曲问题。可以减小塑封时模流对于芯片贴装后的冲击，避免偏移问题，散热结构可作为芯片贴装对位矫正点，提升贴装精度。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (30)

1.一种封装方法，其特征在于，包括：

S1：提供第一散热结构；所述第一散热结构包括支撑块、底壁和凸设于所述底壁的侧壁，所述底壁和所述侧壁围成散热凹槽；所述支撑块设于所述底壁远离所述侧壁的一侧；

S2：贴装第一芯片；其中，所述第一散热结构环设于所述第一芯片的外围；所述第一芯片的一侧设有第一焊盘；

S3：包覆所述第一芯片，形成保护体；其中，所述第一焊盘露出所述保护体；

S4：在所述保护体内形成第一导电柱；其中，所述第一导电柱贯穿所述保护体；

S5：在所述第一芯片远离所述第一焊盘的一侧设置介质层和布线层；其中，所述布线层与所述第一导电柱电连接，所述介质层包裹所述布线层；所述第一散热结构与所述介质层连接；其中，在所述底壁设有所述支撑块的一侧设置所述介质层和所述布线层；所述支撑块埋设于所述介质层中；

S6：在所述介质层上形成金属层，所述金属层和所述布线层电连接；

S7：在所述第一芯片设有所述第一焊盘的一侧贴装第二芯片和/或第三芯片；其中，所述第二芯片分别与所述第一芯片和所述第一导电柱电连接，和/或所述第三芯片分别与所述第一芯片和所述第一导电柱电连接；

S8：塑封所述第二芯片和/或所述第三芯片，形成第一封装体。

2.根据权利要求1所述的封装方法，其特征在于，步骤S1包括：

提供第一载具，在所述第一载具上贴装所述第一散热结构；

步骤S2包括：在所述第一载具上贴装所述第一芯片，或在所述第一散热结构上贴装所述第一芯片；

步骤S4后，去除所述第一载具；

步骤S5之前，在所述第一散热结构靠近所述第一芯片的一侧贴装第二载具。

3.根据权利要求1所述的封装方法，其特征在于，步骤S2包括：

在所述底壁贴装所述第一芯片。

4.根据权利要求1所述的封装方法，其特征在于，所述介质层包括第一介质层、第二介质层、第三介质层，所述布线层包括第一布线层和第二布线层；步骤S5包括：

S51：在所述底壁远离第一芯片的一侧设置第一介质层；

S52：在所述第一介质层上盖设光掩膜板，以形成图案化开口，并在图案化开口中形成第一布线层；其中，光掩模板放于支撑块上；

S53：在第一布线层上设第二介质层；

S54：在所述第二介质层上盖设光掩膜板，以形成图案化开口，并在图案化开口中形成第二布线层；其中，光掩模板放于支撑块上；所述第二布线层和所述第一布线层电连接；

S55：在第二布线层上设第三介质层。

5.根据权利要求4所述的封装方法，其特征在于，步骤S55中，所述金属层和所述支撑块电连接。

6.根据权利要求5所述的封装方法，其特征在于，所述支撑块接地；所述方法还包括：

S9：在所述第一封装体上设置电磁屏蔽层，所述电磁屏蔽层和所述侧壁电连接。

7.根据权利要求1所述的封装方法，其特征在于，步骤S4包括：

在所述保护体上开设第一凹槽，在第一凹槽的槽底开设通孔，所述通孔贯通所述保护体和所述底壁；

在通孔内形成第一导电柱。

8.根据权利要求1所述的封装方法，其特征在于，步骤S3中：

采用塑封料塑封所述第一芯片，形成保护体；

或者，贴装板材形成保护体；其中，所述板材设有通槽，以使所述第一芯片位于所述通槽内。

9.根据权利要求1所述的封装方法，其特征在于，所述第一散热结构包括底壁、侧壁、支撑块和散热块，底壁和侧壁连接形成散热凹槽；支撑块设于底壁远离侧壁的一侧，散热块连接于底壁靠近侧壁的一侧，且位于散热凹槽内；所述方法还包括：

在步骤S4后，研磨去除所述底壁和所述支撑块；

步骤S5中，侧壁和散热块中的至少一者与布线层电连接；

步骤S7中，研磨侧壁和散热块远离布线层的一端，以使所述侧壁和散热块远离布线层的一端与所述第一焊盘齐平；在所述侧壁和散热块上贴装所述第二芯片或所述第三芯片。

10.根据权利要求1所述的封装方法，其特征在于，所述第一散热结构之间设有连接筋。

11.根据权利要求1所述的封装方法，其特征在于，还包括：

S10：在所述金属层远离第一封装体的一侧设置第一衬底以及贴装于所述第一衬底上的第二散热结构；其中，所述第二散热结构内贴装第四芯片和第五芯片；所述第四芯片和所述第五芯片分别与金属层电连接；

形成第二导电柱；所述第二导电柱的一端与所述第一衬底电连接，另一端与所述金属层电连接。

12.根据权利要求11所述的封装方法，其特征在于，所述第一衬底采用步骤S5和S6制成。

13.根据权利要求11所述的封装方法，其特征在于，还包括：

在所述第二芯片和所述第三芯片的外侧形成第一绝缘层；

在所述第一绝缘层的外侧形成第一屏蔽层，所述第一屏蔽层和所述第一散热结构的侧壁电连接；

在所述第一屏蔽层的外侧形成第二绝缘层；

在所述第二绝缘层的外侧形成第二屏蔽层，所述第二屏蔽层和所述第二散热结构的侧壁电连接。

14.根据权利要求11所述的封装方法，其特征在于，还包括：

设置第二封装体，所述第二封装体塑封所述第一散热结构、第四芯片和第五芯片；

在所述第二封装体的外侧设置第三屏蔽层，所述第三屏蔽层和所述第二散热结构的侧壁电连接。

15.根据权利要求1至12中任一项所述的封装方法，其特征在于，还包括：

提供第二衬底；其中，第二衬底设有容置凹槽；

将执行S1至S7所得的半成品贴装于所述容置凹槽中；其中，所述金属层与所述第二衬底电连接；

在第二衬底上贴装第一器件；和/或在第二衬底和半成品的保护体上贴装第二器件，其中，第二器件的一端连接在第二衬底上，另一端与半成品的第一导电柱电连接。

16.一种封装结构，其特征在于，采用如权利要求1至15中任一项所述的封装方法制成。

17.根据权利要求16所述的封装结构，其特征在于，包括：

基底；

第一芯片；所述第一芯片连接于所述基底；

第一散热结构，所述第一散热结构包括侧壁，所述侧壁与所述基底连接，所述侧壁环设于所述第一芯片的外围；

保护体；所述保护体和所述基底连接，所述保护体设有通槽，所述第一芯片位于所述通槽内；

第二芯片，所述第二芯片贴装于所述第一芯片远离所述基底的一侧；所述第二芯片分别与所述基底和所述第一芯片电连接。

18.根据权利要求17所述的封装结构，其特征在于，还包括贯穿所述保护体的第一导电柱，所述第一导电柱的一端与所述第二芯片电连接，另一端与所述基底电连接。

19.根据权利要求18所述的封装结构，其特征在于，还包括重布线层，所述重布线层设于所述第一导电柱远离所述基底的一侧，且与所述第一导电柱电连接；所述第一芯片和所述第二芯片分别与所述重布线层连接。

20.根据权利要求17所述的封装结构，其特征在于，所述侧壁的一端与所述基底连接或贯穿所述基底，另一端齐平或高于所述第一芯片远离所述基底的一侧。

21.根据权利要求20所述的封装结构，其特征在于，所述第一散热结构还包括散热块，所述散热块环设于所述第一芯片的外周；所述侧壁设于所述散热块远离所述第一芯片的一层；所述散热块的一端与所述基底连接或贯穿所述基底，另一端齐平或高于所述第一芯片远离所述基底的一侧。

22.根据权利要求21所述的封装结构，其特征在于，所述侧壁和所述散热块的高度不同；和/或多个散热块的高度不同。

23.根据权利要求18所述的封装结构，其特征在于，所述第一散热结构还包括底壁，所述底壁和所述侧壁连接，所述底壁和所述侧壁形成散热凹槽；所述底壁和所述基底连接，所述第一芯片设于所述底壁上；所述第一导电柱贯穿所述保护体和所述底壁。

24.根据权利要求23所述的封装结构，其特征在于，所述第一散热结构还包括支撑块，所述支撑块设于所述底壁远离所述侧壁的一侧；所述支撑块埋设或贯穿所述基底。

25.根据权利要求24所述的封装结构，其特征在于，所述支撑块与所述基底的接地线路连接；所述第一散热结构采用金属材质；

所述封装结构还包括屏蔽层和第一封装体，所述第一封装体包覆所述第二芯片和所述第一散热结构，所述屏蔽层设于所述第一封装体远离所述基底的一侧；所述屏蔽层和所述侧壁电连接。

26.根据权利要求24所述的封装结构，其特征在于，还包括第一衬底和设于所述第一衬底上的第二散热结构；

所述第二散热结构包括由底壁和侧壁围成的散热凹槽；所述散热凹槽内设有第四芯片；所述基底设于所述第四芯片远离所述第一衬底的一侧；所述第四芯片和所述基底电连接；所述基底和所述第一衬底电连接。

27.根据权利要求26所述的封装结构，其特征在于，还包括第二导电柱；所述第二导电柱的一端和所述基底连接，另一端与所述第一衬底连接。

28.根据权利要求26所述的封装结构，其特征在于，所述第二芯片的外侧设有第一绝缘层；所述第一绝缘层的外侧设有第一屏蔽层，所述第一屏蔽层和所述第一散热结构的侧壁电连接；

所述第一屏蔽层的外侧设有第二绝缘层，所述第二绝缘层的外侧设有第二屏蔽层，所述第二屏蔽层和所述第二散热结构的侧壁电连接。

29.根据权利要求26所述的封装结构，其特征在于，还包括第二封装体，所述第二封装体塑封所述第一散热结构和所述第四芯片；

所述第二封装体的外侧设置第三屏蔽层，所述第三屏蔽层和所述第二散热结构的侧壁电连接。

30.根据权利要求17至25中任一项所述的封装结构，其特征在于，还包括第二衬底，所述第二衬底设有容置凹槽；

所述基底设于所述容置凹槽中；其中，所述基底与所述第二衬底电连接；

第二衬底上贴装有第一器件；和/或在第二衬底和所述保护体贴装第二器件，其中，第二器件的一端连接在第二衬底上，另一端与所述保护体上的第一导电柱电连接。