[go: up one dir, main page]

CN116322169A - 电致发光显示装置 - Google Patents

电致发光显示装置 Download PDF

Info

Publication number
CN116322169A
CN116322169A CN202211589338.6A CN202211589338A CN116322169A CN 116322169 A CN116322169 A CN 116322169A CN 202211589338 A CN202211589338 A CN 202211589338A CN 116322169 A CN116322169 A CN 116322169A
Authority
CN
China
Prior art keywords
layer
disposed
display device
buffer layer
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211589338.6A
Other languages
English (en)
Inventor
朴埈远
金汉逸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN116322169A publication Critical patent/CN116322169A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H10K50/8445—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/846—Passivation; Containers; Encapsulations comprising getter material or desiccants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

根据本公开的示例性实施方式的电致发光显示装置可以包括：基板，该基板包括显示区域和在显示区域外部的非显示区域，非显示区域具有面板中选通(GIP)区域；氧化物薄膜晶体管，其在GIP区域中设置在基板上；钝化层，其设置在氧化物薄膜晶体管上；平坦化层，其设置在钝化层上；缓冲层，其在GIP区域中设置在钝化层或平坦化层上并由氮化硅制成；以及发光元件，其设置在平坦化层上并包括阳极、发光单元和阴极。结果，通过防止氢流入氧化物薄膜晶体管，可以改善薄膜晶体管的特性和可靠性。

Description

电致发光显示装置
技术领域
本公开涉及一种电致发光显示装置，更具体地，涉及一种使用氧化物薄膜晶体管的电致发光显示装置。
背景技术
近来，随着我们的社会向信息化社会发展，用于可视地表现电信息信号的显示装置的领域已经迅速地发展。相应地，正在开发在纤薄、轻质和低功耗方面具有优异性能的各种显示装置。
代表性的显示装置包括液晶显示装置(LCD)、电润湿显示装置(EWD)、有机发光显示装置(OLED)等。
在这些显示装置当中，与具有单独光源的液晶显示装置不同，包括有机发光显示装置的电致发光显示装置是自发光显示装置，并且由于不需要单独光源，因此可以制造成轻且薄。另外，由于低电压驱动，电致发光显示装置在功耗方面具有优势，并且在颜色实现、响应速度、观看角度和对比度(CR)方面是优异的。因此，期望电致发光显示装置用于各种领域。
通过在称为阳极和阴极的两个电极之间设置使用有机材料的发光层来构造电致发光显示装置。然后，当来自阳极的空穴注入到发光层中并且来自阴极的电子注入到发光层中时，注入的电子和空穴彼此复合以在发光层中形成激子并发光。
发明内容
本公开的一个方面是提供一种电致发光显示装置，在该电致发光显示装置中，防止了氢流入面板中选通(GIP)区域中的氧化物薄膜晶体管。
本公开的目的不限于上述目的，并且本领域技术人员从以下描述中可以清楚地理解上文未提及的其它目的。
根据本公开的示例性实施方式的电致发光显示装置可以包括：基板，其包括显示区域和在显示区域外部的非显示区域，非显示区域具有面板中选通(GIP)区域；氧化物薄膜晶体管，其在GIP区域中设置在基板上；钝化层，其设置在氧化物薄膜晶体管上；平坦化层，其设置在钝化层上；缓冲层，其在GIP区域中设置在平坦化层或钝化层上并由氮化硅制成；以及发光元件，其设置在平坦化层上并包括阳极、发光单元和阴极。
根据本公开的另一示例性实施方式的电致发光显示装置可以包括：基板，其包括显示区域和在显示区域外部的非显示区域，非显示区域具有面板中选通(GIP)区域；氧化物薄膜晶体管，其在GIP区域中设置在基板上；钝化层，其设置在氧化物薄膜晶体管上；平坦化层，其设置在钝化层上；缓冲层，其设置在钝化层或平坦化层上；发光元件，其设置在平坦化层上并包括阳极、发光单元和阴极；以及封装层，其设置在发光元件上，其中，缓冲层可以由氮化硅制成并设置在GIP区域中，从而阻挡外部氢或封装层中的氢扩散到其下方的氧化物薄膜晶体管中。
示例性实施方式的其它详细内容包括在详细描述和附图中。
根据本公开，通过在面板中选通(GIP)区域中的堤部下方形成由氮化硅形成的缓冲层来防止氢流入氧化物薄膜晶体管，从而可以改善薄膜晶体管的特性和可靠性。
根据本公开的效果不限于以上示例的内容，并且更多的各种效果包括在本说明书中。
应当理解，本公开的前述一般描述和以下详细描述都可以是示例和解释性的，并且可旨在提供对所要求保护的公开内容的进一步解释。
附图说明
附图可被包括以提供对本公开的进一步理解，并且可被并入本公开中并构成本公开的一部分，附图例示了本公开的实施方式，并且与描述一起用于解释本公开的各种原理。
图1是根据本公开的第一示例性实施方式的电致发光显示装置的框图。
图2是根据本公开的第一示例性实施方式的电致发光显示装置的子像素的电路图。
图3是根据本公开的第一示例性实施方式的电致发光显示装置的平面图。
图4是沿图3的线III-III’截取的截面图。
图5是示出由于掩模按压产生的标记的照片。
图6是根据本公开的第二示例性实施方式的显示面板的截面图。
图7是根据本公开的第三示例性实施方式的显示面板的截面图。
图8是根据本公开的第四示例性实施方式的电致发光显示装置的平面图。
图9是沿图8的线VIII-VIII’截取的截面图。
在整个附图和详细描述中，除非另有说明，否则相同的附图标记应当理解为表示相同的元件、特征和结构。为了清楚、例示和方便起见，可能会夸大这些元件的相对尺寸和描述。
具体实施方式
通过结合附图参照以下详细描述的示例性实施方式，本公开的优点和特征以及实现这些优点和特征的方法将变得清楚。然而，本公开不限于本文公开的示例性实施方式，而是将以各种形式实现。仅通过示例的方式提供示例性实施方式，使得本领域技术人员能够完全理解本公开的公开内容和本公开的范围。因此，本公开将仅由所附权利要求的范围来限定。
在附图中示出的用于描述本公开的示例性实施方式的形状、尺寸、比率、角度、数量等仅是示例，并且本公开不限于此。在整个说明书中，相似的附图标记通常表示相似的元件。此外，在本公开的以下描述中，可以省略已知相关技术的详细说明，以避免不必要地模糊本公开的主题。本文使用的诸如“包括”、“具有”和“由…组成”之类的术语通常旨在允许添加其它部件，除非该术语与术语“仅”一起使用。除非另有明确说明，否则对单数的任何提及可以包括复数。
即使没有明确说明，部件也被解释为包括普通误差范围。
当使用诸如“上”、“上方”、“下方”和“靠近”之类的术语来描述两个部件之间的位置关系时，除非该术语与术语“紧接”或“直接”一起使用，否则一个或更多个部件可以位于两个部件之间。
当元件或层设置在另一元件或层“上”时，另一层或另一元件可以直接插置在另一元件上或其间。
虽然术语“第一”、“第二”等用于描述各种部件，但是这些部件不受这些术语的限制。这些术语仅用于区分一个部件和另一部件。因此，以下将提及的第一部件可以是本公开的技术概念中的第二部件。
在整个说明书中，相似的附图标记通常表示相似的元件。
附图中所示的每个部件的尺寸和厚度是为了便于描述而示出的，并且本公开不限于所示部件的尺寸和厚度。
本公开的各种实施方式的特征可以部分地或全部地彼此粘附或结合，并且可以以技术上各种方式互锁和操作，并且实施方式可以彼此独立地或相关联地执行。
除非另有定义，否则本文使用的所有术语(包括技术术语和科学术语)具有与示例实施方式所属领域的普通技术人员通常理解的含义相同的含义。将进一步理解，诸如在常用词典中定义的那些术语之类的术语应当被解释为具有例如与它们在相关技术的上下文中的含义一致的含义，并且除非在此明确定义，否则不应当以理想化或过于正式的意义来解释这些术语。例如，如本领域普通技术人员应当理解的，术语“部分”或“单元”可以应用于例如单独的电路或结构、集成电路、电路装置的计算块或被配置为执行所述功能的任何结构。
在下文中，将参照附图详细描述本公开的示例性实施方式。
图1是根据本公开的第一示例性实施方式的电致发光显示装置的框图。
参照图1，根据本公开的第一示例性实施方式的电致发光显示装置100可以包括图像处理器151、定时控制器152、数据驱动器153、选通驱动器154和显示面板110。
图像处理器151可以通过从外部供应的数据信号DATA输出数据信号DATA和数据使能信号DE。
除了数据使能信号DE之外，图像处理器151还可以输出垂直同步信号、水平同步信号和时钟信号中的一个或更多个。
定时控制器152从图像处理器151接收数据信号DATA以及数据使能信号DE或包括垂直同步信号、水平同步信号和时钟信号的驱动信号。定时控制器152可以基于驱动信号输出用于控制选通驱动器154的操作定时的选通定时控制信号GDC和用于控制数据驱动器153的操作定时的数据定时控制信号DDC。
数据驱动器153响应于从定时控制器152供应的数据定时控制信号DDC，对从定时控制器152供应的数据信号DATA进行采样和锁存，并将数据信号DATA转换为伽马参考电压，从而将其输出。数据驱动器153可以通过数据线DL1至DLn输出数据信号DATA。
选通驱动器154可以响应于从定时控制器152供应的选通定时控制信号GDC来在移位选通电压的电平的同时输出选通信号。选通驱动器154可以通过选通线GL1至GLm输出选通信号。
当子像素P响应于从数据驱动器153和选通驱动器154供应的数据信号DATA和选通信号而发光时，显示面板110可以显示图像。子像素P的详细结构将在图2和图5中详细描述。
图2是包括在根据本公开的第一示例性实施方式的电致发光显示装置中的子像素的电路图。
参照图2，根据本公开的第一示例性实施方式的电致发光显示装置100的子像素可以包括开关晶体管ST、驱动晶体管DT、补偿电路CC和发光元件140。
发光元件140可以操作以根据由驱动晶体管DT形成的驱动电流来发光。
开关晶体管ST可以响应于通过选通线116供应的选通信号而执行开关操作，使得通过数据线117供应的数据信号作为数据电压存储在电容器中。
驱动晶体管DT可以响应于存储在电容器中的数据电压而操作，使得恒定的驱动电流在高电位电力线VDD和低电位电力线GND之间流动。
补偿电路CC是用于补偿驱动晶体管DT的阈值电压等的电路，并且补偿电路CC可以包括一个或更多个薄膜晶体管和电容器。补偿电路CC的配置可以根据补偿方法而改变。
示出为图2所示的子像素被配置为具有包括开关晶体管ST、驱动晶体管DT、电容器和发光元件140的2T(晶体管)1C(电容器)结构。然而，当补偿电路CC被添加到子像素时，子像素可以具有各种结构，例如3T1C、4T2C、5T2C、6T1C、6T2C、7T1C和7T2C结构。
图3是根据本公开的第一示例性实施方式的电致发光显示装置的平面图。
图4是沿图3的线III－III’截取的截面图。
图4例示了根据第一示例性实施方式的显示面板110的截面的一部分，其包括面板中选通(GIP)区域GA。
参照图3，根据本公开的第一示例性实施方式的电致发光显示装置100可以包括显示面板110、柔性膜和印刷电路板。
显示面板110是用于向用户显示图像的面板。
在显示面板110中，可以设置用于显示图像的显示元件、用于驱动显示元件的驱动元件、以及用于将各种信号传输到显示元件和驱动元件的线。可以根据显示面板110的类型不同地定义显示元件。例如，当显示面板110是有机发光显示面板时，显示元件是包括阳极、有机发光层和阴极的有机发光元件。
在下文中，假设显示面板110是有机发光显示面板来进行描述，但是显示面板110不限于有机发光显示面板。
显示面板110可以包括显示区域AA和非显示区域NA。
显示区域AA是在显示面板110上的显示图像的区域。
构成多个像素的多个子像素和用于驱动该多个子像素的电路可以设置在显示区域AA中。多个子像素是构成显示区域AA的最小单元，并且显示元件可以设置在多个子像素的每一个中，并且多个子像素可以构成像素。例如，包括阳极、有机发光层和阴极的有机发光元件可以设置在多个子像素的每一个中，但不限于此。另外，用于驱动多个子像素的电路可以包括驱动元件、线等。例如，电路可以包括薄膜晶体管、存储电容器、选通线、数据线等，但不限于此。
非显示区域NA是其中不显示图像的区域。
图3例示了非显示区域NA围绕具有四边形形状的显示区域AA，但是显示区域AA和非显示区域NA的形状和布置不限于图3所示的示例。
显示区域AA和非显示区域NA可以具有适合于设计其上安装有电致发光显示装置100的电子设备的形状。例如，显示区域AA的另一示例性形状可以是五边形形状、六边形形状、圆形形状或卵形形状。
用于驱动显示区域AA的有机发光元件的各种线和电路可以设置在非显示区域NA中。例如，诸如选通驱动器IC和数据驱动器IC的驱动器IC或用于向显示区域AA的多个子像素和电路传输信号的链接线可以设置在非显示区域NA中，但不限于此。
此外，图3的左侧和右侧可以被定义为其上设置有选通驱动器IC的选通焊盘部分，并且图3的下侧可以被定义为其上连接有柔性膜的数据焊盘部分，但是本公开不限于此。
在这种情况下，选通驱动器IC可以独立于显示面板110形成，并且可以被配置为能够以各种方式电连接到显示面板110的形式，但是也可以以安装在显示面板110中的面板中选通(GIP)的方法配置。
电致发光显示装置可以包括用于产生各种信号或驱动显示区域AA中的像素的各种附加元件。用于驱动像素的附加元件可以包括逆向器电路、多路复用器、静电放电(ESD)电路等。电致发光显示设备可以包括与除了驱动像素之外的功能相关联的附加元件。例如，电致发光显示装置可以包括提供触摸感测功能、用户认证功能(例如，指纹识别)、多级压力感测功能、触觉反馈功能等的附加元件。这样的附加元件可以位于非显示区域NA和/或连接到连接接口的外部电路中。
虽然未示出，但是柔性膜是用于向显示区域AA的多个子像素和电路提供信号的膜，并且可以电连接到显示面板110。柔性膜可以设置在显示面板110的非显示区域NA的一端，并向显示区域AA的多个子像素和电路供应电源电压、数据电压等。例如，诸如数据驱动器IC的驱动器IC可以设置在柔性膜上。
印刷电路板可设置在柔性膜的一端并连接到柔性膜。印刷电路板是向驱动器IC供应信号的部件。印刷电路板可以向驱动器IC供应各种信号，例如驱动信号和数据信号。
此外，通过使用具有高迁移率和低截止电流特性的氧化物薄膜晶体管，确保了显示面板的优良特性。也就是说，当使用氧化物薄膜晶体管时，在制造具有大面积的显示面板110方面以及在低功率、稳定性和成本降低方面是有利的。特别地，当GIP区域GA中的薄膜晶体管以与显示区域AA中相同的方式由氧化物薄膜晶体管形成时，存在优点在于减少了工艺数量和成本。然而，氧化物薄膜晶体管的缺点在于初始特性，例如阈值电压Vth，被显示面板110内产生的氢改变。
电致发光显示装置包括由用于自发光的有机层形成的发光单元，并且当在沉积有机层中使用遮蔽掩模时，由于掩模的分离，在显示区域AA的外部可能发生损坏。在对准掩模的过程中，由于掩模按压而产生的标记可能出现在发光单元的边缘周边OM中，并且由于掩模按压而产生的标记可能产生异物。外部湿气或氢或封装层中的氢扩散到这些异物的接缝(seam)中并移动到其下方的GIP区域GA的氧化物薄膜晶体管，这可能导致氧化物薄膜晶体管的驱动故障。结果，在显示区域的外部处可能出现白色条纹的污点。
此外，氮化硅(SiNx)的密度高于氧化硅(SiOx)的密度，从而其在防止氢扩散方面是有效的。
因此，本公开的特征在于，在显示面板110的周边部分中的GIP区域GA中形成由氮化硅形成的缓冲层115，从而防止氢扩散到GIP区域GA中的氧化物薄膜晶体管中。
然而，在高分辨率的显示面板110的情况下，由于在设计中多个接触孔设置在显示区域AA中，所以接触孔用作氢的吸收孔(sink hole)，从而当甚至在显示区域AA中也形成缓冲层115时引起亮点缺陷。
因此，本公开的第一示例性实施方式的特征在于，缓冲层115在除了显示区域AA之外的GIP区域GA中以四边形框架形状形成，从而保护GIP区域GA的氧化物薄膜晶体管在有机材料的沉积期间免受由于掩模引起的损坏。因此，可以改善薄膜晶体管的特性和可靠性。此外，可以提高应用氧化物薄膜晶体管的电致发光显示装置100的产率。
本公开的缓冲层115可形成在堤部下方的绝缘层当中的在半导体层上方的层间绝缘层或者钝化层或平坦化层上。
具体地，参照图3和图4，基板111可以被划分为显示区域AA和在显示区域AA外部的非显示区域NA。
第一薄膜晶体管120a和第二薄膜晶体管120b、发光元件140和封装层150可以设置在基板111的显示区域AA中。
基板111的非显示区域NA可以包括GIP区域GA。
第三薄膜晶体管130a和第四薄膜晶体管130b以及封装层150可以设置在基板111的GIP区域GA中。
基板111用于支撑和保护设置在其上的电致发光显示装置的部件。
近来，柔性基板111可以利用具有柔性特性的柔性材料(例如塑料)来使用。
柔性基板111可以是包括由聚酯基聚合物、硅酮基聚合物、丙烯酸聚合物、聚烯烃基聚合物及其共聚物组成的组中的一种的膜的形式。
光阻挡层125和135可以设置在基板111上。
光阻挡层125和135可以包括设置在显示区域AA中的第一光阻挡层125和设置在GIP区域GA中的第二光阻挡层135。
光阻挡层125和135可以由具有光阻挡功能的金属材料形成，以便阻挡外部光流入半导体层124a、124b、134a和134b。
光阻挡层125和135可以形成为由不透明金属(例如铝(Al)、铬(Cr)、钨(W)、钛(Ti)、镍(Ni)、钕(Nd)、钼(Mo)和铜(Cu))中的任一种或其合金形成的单层或多层结构。
缓冲层115a可以设置在其上设置有光阻挡层125和135的基板111上方。
缓冲层115a可以形成为其中堆叠单个绝缘层或多个绝缘层的结构，以便阻挡从基板111流出的包括湿气、氧等的异物。也就是说，缓冲层115a可以由诸如氧化硅(SiOx)、氮化硅(SiNx)或氧化铝(AlOx)的无机绝缘材料的单层或多层结构形成。可以根据薄膜晶体管120a、120b、130a和130b的类型来去除缓冲层115a。
缓冲层115a可以包括暴露光阻挡层125和135的一部分的接触孔。
薄膜晶体管120a、120b、130a和130b可以设置在缓冲层115a上。
显示区域AA中的第一薄膜晶体管120a可以是开关晶体管。
开关晶体管由供应给选通线的选通脉冲导通，并将供应给数据线的数据电压传输到驱动晶体管的栅电极。
为此，第一薄膜晶体管120a可以包括第一栅电极121a、第一源电极122a、第一漏电极123a和第一半导体层124a。
显示区域AA中的第二薄膜晶体管120b可以是驱动晶体管，为了方便，在图4中仅示出了驱动晶体管的一部分。其它感测晶体管和补偿电路也可以包括在电致发光显示装置100中。
驱动晶体管可以根据从开关晶体管接收的信号将通过电力线传输的电流传输到阳极141，并且可以通过传输到阳极141的电流控制光发射。
为此，第二薄膜晶体管120b可以包括第二栅电极、第二源电极、第二漏电极123b和第二半导体层124b。
此外，GIP区域GA中的第三薄膜晶体管130a可以是开关晶体管。
例如，第三薄膜晶体管130a可以包括第三栅电极131a、第三源电极132a、第三漏电极133a和第三半导体层134a。
GIP区域GA中的第四薄膜晶体管130b可以是驱动晶体管，为了方便，在图4中仅示出了驱动晶体管的一部分。
例如，第四薄膜晶体管130b可以包括第四栅电极、第四源电极、第四漏电极133b和第四半导体层134b。
半导体层124a、124b、134a和134b可以由氧化物半导体形成。当使用具有高迁移率和低截止电流特性的氧化物薄膜晶体管时，可以确保显示面板110的优异特性。特别地，当GIP区域GA中的第三薄膜晶体管130a和第四薄膜晶体管130b以与显示区域AA中相同的方式由氧化物薄膜晶体管形成时，减少了工艺数量和成本。
氧化物半导体具有优异的迁移率和均匀性特性。氧化物半导体可以由诸如基于氧化铟锡镓锌(InSnGaZnO)的材料的四元金属氧化物，诸如基于氧化铟镓锌(InGaZnO)的材料、基于氧化铟锡锌(InSnZnO)的材料、基于氧化铟铝锌(InAlZnO)的材料、基于氧化锡镓锌(SnGaZnO)的材料、基于氧化铝镓锌(AlGaZnO)的材料和基于氧化锡铝锌(SnAlZnO)的材料的三元金属氧化物，诸如基于氧化铟锌(InZnO)的材料、基于氧化锡锌(SnZnO)的材料、基于氧化铝锌(AlZnO)的材料、基于氧化锌镁(ZnMgO)的材料、基于氧化锡镁(SnMgO)的材料、基于氧化铟镁(InMgO)的材料和基于氧化铟镓(InGaO)的材料的二元金属氧化物，或诸如基于氧化铟(InO)的材料、基于氧化锡(SnO)的材料和基于氧化锌(ZnO)的材料的一元金属氧化物形成。各元素的组成比没有限制。
半导体层124a、124b、134a和134b可以包括包含p-型或n-型杂质的源极区、漏极区、以及源极区和漏极区之间的沟道区，并且还可以包括在源极区和漏极区之间邻近沟道区的低浓度掺杂区，但是本公开不限于此。
源极区和漏极区是掺杂有高浓度杂质的区域，并且可以分别连接到薄膜晶体管120a、120b、130a和130b的源电极122a和132a以及漏电极123a、123b、133a和133b。
作为杂质离子，可以使用p-型杂质或n-型杂质。p-型杂质可以是硼(B)、铝(Al)、镓(Ga)和铟(In)中的一种，并且n-型杂质可以是磷(P)、砷(As)和锑(Sb)中的一种。
根据NMOS或PMOS晶体管结构，沟道区可以掺杂n-型杂质或p-型杂质。
第二绝缘层115b可以设置为栅电极121a和131a、源电极122a和132a以及漏电极123a、123b、133a和133b之间的层间绝缘层。
第二绝缘层115b可由氧化硅(SiOx)或氮化硅(SiNx)的单层或其多层形成。
另外，第三绝缘层115c可以设置为栅电极121a和131a与半导体层124a、124b、134a和134b之间的栅绝缘层。此时，第三绝缘层115c由氧化硅(SiOx)或氮化硅(SiNx)的单层或其多层构成，并且可以设置在栅电极121a和131a与半导体层124a、124b、134a和134b之间，使得流过半导体层124a、124b、134a和134b的电流不流向栅电极121a和131a。氧化硅的延展性低于金属，但其延展性优于氮化硅，并可根据其特性形成为单层或多层。
栅电极121a和131a可以由诸如铜(Cu)、铝(Al)、铬(Cr)、钼(Mo)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)等的导电金属或其合金的单层或多层构成，但是本公开不限于此。
另外，源电极122a和132a以及漏电极123a、123b、133a和133b可由导电金属(例如铝(Al)、钼(Mo)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铜(Cu)等)或其合金的单层或多层构成，但本公开不限于此。
第二漏电极123b和第四漏电极133b可以具有分别电连接到第二半导体层124b和第四半导体层134b的一侧，并且具有分别电连接到第一光阻挡层125和第二光阻挡层135的另一侧，但是本公开不限于此。
钝化层115d可以设置在薄膜晶体管120a、120b、130a和130b上。钝化层115d可以由诸如氧化硅(SiOx)或氮化硅(SiNx)的无机绝缘层形成。然而，当半导体层124a、124b、134a和134b由氧化物半导体形成时，优选用氧化硅(SiOx)形成钝化层115d。
钝化层115d可以用于防止设置在其上和其下的部件之间的不必要的电连接，并且防止来自外部的污染或损坏，并且可以根据薄膜晶体管120a、120b、130a和130b以及发光元件140的配置和特性而省略。
此外，本公开的第一示例性实施方式的特征在于，由氮化硅形成的缓冲层115形成在显示面板110的周边部分中的GIP区域GA中，从而防止氢扩散到GIP区域GA中的第三薄膜晶体管130a和第四薄膜晶体管130b中。
缓冲层115可以设置在GIP区域GA中的钝化层115d上，但不限于此。
然而，在高分辨率的显示面板110的情况下，由于在设计中多个接触孔设置在显示区域AA中，所以接触孔用作氢的吸收孔，从而当甚至在显示区域AA中也形成缓冲层115时引起亮点缺陷。
因此，本公开的第一示例性实施方式的特征在于，缓冲层115在除了显示区域AA之外的GIP区域GA中以四边形框架形状形成。也就是说，缓冲层115可以具有围绕显示区域AA的周边(附近)的四边形框架形状。
缓冲层115可以设置在包括发光单元142的端部的GIP区域GA中。也就是说，在有机层沉积期间对准掩模的过程中，由于掩模按压而产生的标记可能出现在发光单元142的边缘周边OM中，并且由于掩模按压而产生的标记可能产生异物，因此缓冲层115可设置在包括发光单元142的边缘的GIP区域GA中。另外，缓冲层115中可以不包括接触孔，或者可以不与在其上层或下层中形成的接触孔接触，以便更有效地保护GIP区域GA中的第三氧化物薄膜晶体管130a和第四氧化物薄膜晶体管130b，并且以便不用作氢的吸收孔。缓冲层115沿着其下层的上表面设置，并且其上层被设置为覆盖缓冲层115。另外，缓冲层115可以设置在发光单元142的端部下方，并且可以设置在GIP区域GA中的第三薄膜晶体管130a和第四薄膜晶体管130b上方，以覆盖GIP区域GA中由于第三薄膜晶体管130a和第四薄膜晶体管130b引起的接触孔。
电致发光显示装置包括由用于自发光的有机层形成的发光单元，并且当沉积有机层时，由于由掩模按压导致的标记而产生异物。外部湿气或氢或封装层中的氢通过掩模按压的区域扩散并移动到其下方的GIP区域GA中的氧化物薄膜晶体管，由此引起氧化物薄膜晶体管的导电化。结果，在显示区域外部可能出现白色条纹的污点。
图5是示出由于掩模按压而产生的标记的照片。
图5是通过在形成发光元件之后以50倍的放大倍数观察显示区域外部的非显示区域的一部分而获得的显微照片。图5示出了非显示区域的其中发光单元的端部所位于的部分。
参照图5，可以看出，在显示区域外部的非显示区域中存在多个异物和划痕。
如上所述，可以看出，在用于在腔室中沉积发光单元的有机层的掩模对准期间，产生了由于划痕引起的异物。外部湿气或氢或在封装层中产生的氢可由于异物而渗透到接缝中，并且可通过堤部以及第一平坦化层和第二平坦化层扩散到GIP区域GA中的氧化物薄膜晶体管中。扩散到GIP区域GA中的氢可随时间对下面的氧化物半导体层造成损坏，并引起阈值电压Vth的负偏移。因此，白色条纹的污点可能沿着显示区域的边缘出现。
再参照图3和图4，本公开的特征在于能够防止氢扩散到第三薄膜晶体管130a和第四薄膜晶体管130b中的配置被添加到GIP区域GA。据此，由于阻挡了氢扩散到GIP区域GA中的第三薄膜晶体管130a和第四薄膜晶体管130b中时，所以防止了第三薄膜晶体管130a和第四薄膜晶体管130b被导电化，从而可以改善白色条带不均匀性。
为此，本公开的第一示例性实施方式的特征在于，缓冲层115设置在GIP区域GA中的钝化层115d上，但是以四边形框架形状设置在除了显示区域AA之外的GIP区域GA中。
在本公开的第一示例性实施方式的情况下，可以看出，即使出现由于掩模按压而导致的标记，也不会出现白色条纹的污点和异物亮点，这是因为缓冲层115防止了从其上部流入的氢的扩散。
此外，根据构成薄膜晶体管120a、120b、130a和130b的部件的位置，可以将薄膜晶体管120a、120b、130a和130b分为反交错结构和共面结构。在这种情况下，例如，在具有反交错结构的薄膜晶体管中，栅电极可以相对于半导体层位于源电极和漏电极的相对侧上。如图4所示，在具有共面结构的薄膜晶体管120a、120b、130a和130b中，栅电极121a和131a可以与源电极122a和132a以及漏电极123a、123b、133a和133b位于同一侧。
图4例示了具有共面结构的薄膜晶体管120a、120b、130a和130b，但是根据本公开的第一示例性实施方式的电致发光显示装置100可以包括具有反交错结构的薄膜晶体管。另外，薄膜晶体管120a、120b、130a和130b中的一些可以具有共面结构，并且薄膜晶体管120a、120b、130a和130b中的一些可以具有反交错结构。
平坦化层115e和115f可以设置在薄膜晶体管120a、120b、130a和130b上，以保护薄膜晶体管120a、120b、130a和130b并减轻由它们引起的阶梯，并减少薄膜晶体管120a、120b、130a和130b、选通线和数据线与发光元件140之间出现的寄生电容。
平坦化层115e和115f可由丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚亚苯基树脂、聚亚苯基硫化物树脂和苯并环丁烯中的一种或更多种材料形成，但本公开不限于此。
在这种情况下，第一平坦化层115e可以设置在薄膜晶体管120a、120b、130a和130b上，并且第二平坦化层115f可以设置在第一平坦化层115e上。
中间电极126可以通过形成在第一平坦化层115e中的接触孔连接到薄膜晶体管120a和120b。例如，中间电极126可以被堆叠以连接到第二薄膜晶体管120b。
此外，包括阳极141、发光单元142和阴极143的发光元件140可设置在第二平坦化层115f上。
阳极141可以设置在第二平坦化层115f上。
阳极141是用于向发光单元142供应空穴的电极，并且可以通过第二平坦化层115f中的接触孔连接到第二薄膜晶体管120b。
在将光发射到设置有阳极141的下部的底部发射型的情况下，阳极141可以由作为透明导电材料的氧化铟锡(ITO)、氧化铟锌(IZO)等形成，但是本公开不限于此。
此外，在将光发射到设置有阴极143的上部的顶部发射型的情况下，阳极141还可以包括反射层，使得所发射的光从阳极141反射并且在朝向设置有阴极143的上部的方向上顺利地发射。
也就是说，阳极141可以是其中由透明导电材料形成的透明导电层和反射层依次堆叠的两层结构，或其中透明导电层、反射层和透明导电层依次堆叠的三层结构。反射层可以由银(Ag)或包括银的合金形成。
此外，优选将发光单元142的端部定位在GIP区域GA中的缓冲层115中。这是因为，当沉积发光单元142的有机层时，在发光单元142的端部周围引起了对准掩模的按压。
堤部115g可以设置在阳极141和第二平坦化层115f上。
设置在阳极141和第二平坦化层115f上的堤部115g可以通过分隔实际发光的区域(即，发射区域)来限定子像素。
在阳极141上形成光致抗蚀剂之后，可通过光刻工艺形成堤部115g。光致抗蚀剂是指光敏树脂，其在显影剂中的溶解度通过光的作用而改变，并且通过曝光和显影光致抗蚀剂可以获得特定的图案。光致抗蚀剂可以分为正型光致抗蚀剂和负型光致抗蚀剂。在这种情况下，正型光致抗蚀剂是指通过曝光增加曝光部分在显影剂中的溶解度的光致抗蚀剂，并且当对正型光致抗蚀剂显影时，获得其中曝光部分被去除的图案。负型光致抗蚀剂是指通过曝光降低曝光部分在显影剂中的溶解度的光致抗蚀剂，并且当对负型光致抗蚀剂显影时，获得其中未曝光部分被去除的图案。
作为沉积掩模的精细金属掩模(FMM)可用于形成发光元件140的发光单元142。
另外，为了防止由于与设置在堤部115g上的沉积掩模接触而引起的损坏，并维持堤部115g和沉积掩模之间的恒定距离，可以在堤部115g上设置由作为透明有机材料的苯并环丁烯、光丙烯酸和聚酰亚胺中的一种或更多种形成的间隔件。
堤部115g可以通过去除堤部115g的在发射区域中部分而包括暴露阳极141的一部分的开口。
堤部115g可以被设置为延伸到非显示区域NA的一部分，但是本公开不限于此。
发光单元142可以设置在阳极141和阴极143之间。
用于发光的发光单元142可以包括空穴注入层(HIL)、空穴传输层(HTL)、发光层、电子传输层(ETL)和电子注入层(EIL)中的至少一层或更多层，并且可以根据电致发光显示装置的结构或特性省略一些部件。这里，作为发光层，也可以应用电致发光层和无机发光层。
空穴注入层设置在阳极141上并用于促进空穴注入。
空穴传输层设置在空穴注入层上并用于将空穴顺利地传输到发光层。
发光层设置在空穴传输层上，并且可以包括能够发射特定颜色的光的材料从而发射特定颜色的光。另外，可以使用磷光材料或荧光材料形成发光材料。
电子注入层可以进一步设置在电子传输层上。电子注入层是促进电子从阴极143注入的有机层，并且可以根据电致发光显示装置的结构和特性而省略。
此外，通过在邻近发光层的位置处进一步设置用于阻挡空穴或电子的流动的电子阻挡层或空穴阻挡层，可以防止电子在注入到发光层中时从发光层移动并穿过与其相邻的空穴传输层的现象，或者防止空穴在注入到发光层中时从发光层移动并穿过与其相邻的电子传输层的现象，从而可以提高发光效率。
发光单元142可以被设置为延伸到非显示区域NA的一部分(即，GIP区域GA的一部分)，但是本公开不限于此。
阴极143设置在发光单元142上并用于向发光单元142供应电子。在底部发射型中，由于阴极143需要供应电子，它可以由作为具有低功函的导电材料的诸如镁、银-镁之类的金属材料形成，但不限于此。
另一方面，在顶部发射型的情况下，阴极143可以由透明导电氧化物形成，例如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)、氧化锌(ZnO)和氧化锡(TO)。
阴极143可以设置为延伸到非显示区域NA的一部分以覆盖发光单元142，但不限于此。
封装层150可以设置在阴极143上。
具体描述封装层150，在其上形成有发光元件140的基板111的上表面上形成覆盖层，并且依次形成主保护层150a、有机层150b和第二保护层150c以构成用作封装装置的封装层150。然而，构成封装层150的无机层和有机层的数量不限于此。
在主保护层150a的情况下，由于主保护层150a由无机绝缘层形成，所以由于更低处的台阶，主保护层150a的叠层覆盖性(stack coverage)不好。然而，由于有机层150b用于执行平坦化，所以第二保护层150c不受由于下层引起的阶梯的影响。另外，由于由聚合物形成的有机层150b的厚度足够厚，可以补偿由异物引起的裂纹。
在包括第二保护层150c的基板111的前表面上，多层保护膜可被定位成面对该前表面以用于封装，并且透明且具有粘合特性的粘合剂可被插置于封装层150和保护膜之间。
用于防止从外部入射的光的反射的偏振板可以附接到保护膜上，但不限于此。
此外，本公开的缓冲层可以设置在第一平坦化层上而非钝化层上，将参照图6进行描述。
图6是根据本公开的第二示例性实施方式的显示面板的截面图。
图6所示的根据本公开的第二示例性实施方式的显示面板210与图3和图4的显示面板110的不同之处仅在于形成缓冲层215的位置，并且它们的其它配置基本相同，因此将省略重复描述。相同的附图标记用于相同的部件。
参照图6，根据本公开的第二示例性实施方式的显示面板210可以包括显示区域AA和非显示区域NA。
第一薄膜晶体管120a和第二薄膜晶体管120b、发光元件140和封装层150可以设置在基板111的显示区域AA中。
基板111的非显示区域NA可以包括GIP区域GA。
第三薄膜晶体管130a和第四薄膜晶体管130b以及封装层150可以设置在基板111的GIP区域GA中。
此外，本公开的第二示例性实施方式的特征在于，由氮化硅形成的缓冲层215形成在显示面板110的周边部分中的GIP区域GA中，从而防止氢扩散到GIP区域GA中的第三氧化物薄膜晶体管130a和第四氧化物薄膜晶体管130b中。
如上所述，缓冲层215可以在除了显示区域AA之外的GIP区域GA中具有四边形框架形状。也就是说，缓冲层215可以具有围绕显示区域AA的周边的四边形框架形状。
发光单元142的端部可以位于GIP区域GA中的缓冲层250中。
根据本公开的第二示例性实施方式的缓冲层215可以设置在第一平坦化层115e上，但不限于此。在这种情况下，中间电极126可以通过形成在第一平坦化层115e中的接触孔连接到第一薄膜晶体管120a和第二薄膜晶体管120b。例如，中间电极126可以被堆叠以连接到第二薄膜晶体管120b。当形成中间电极126时，根据本公开的第二示例性实施方式的缓冲层215可以形成为与中间电极126间隔开。
此外，本公开的缓冲层可以设置在第一平坦化层以及钝化层上，这将参照图7进行描述。
图7是根据本公开的第三示例性实施方式的显示面板的截面图。
图7所示的根据本公开的第三示例性实施方式的显示面板310仅在缓冲层315a和315b的配置方面不同于图3和图4的显示面板110，并且它们的其它配置基本相同，因此将省略重复描述。相同的附图标记用于相同的部件。
参照图7，根据本公开的第三示例性实施方式的显示面板310可包括显示区域AA和非显示区域NA。
第一薄膜晶体管120a和第二薄膜晶体管120b、发光元件140和封装层150可以设置在基板111的显示区域AA中。
基板111的非显示区域NA可以包括GIP区域GA。
第三薄膜晶体管130a和第四薄膜晶体管130b以及封装层150可以设置在基板111的GIP区域GA中。
同时，本公开的第三示例性实施方式的特征在于，由氮化硅形成的具有双重结构的缓冲层315a和315b形成在显示面板110的周边部分中的GIP区域GA中，从而有效地防止氢扩散到GIP区域GA中的第三薄膜晶体管130a和第四薄膜晶体管130b中。
如上所述，缓冲层315a和315b可以在除了显示区域AA之外的GIP区域GA中具有四边形框架形状。也就是说，缓冲层315a和315b可以具有围绕显示区域AA的周边的四边形框架形状。
发光单元142的端部可以位于GIP区域GA中的缓冲层315a和315b中。
在这种情况下，根据本公开的第三示例性实施方式的缓冲层315a和315b不仅包括设置在钝化层115d上的第一缓冲层315a，而且还可以包括设置在第一平坦化层115e上的第二缓冲层315b。也就是说，本公开的第三示例性实施方式包括具有双重结构的缓冲层315a和315b，使得外部湿气或氢或封装层中的氢可以首先被第一平坦化层115e上的第二缓冲层315b阻挡，并且未被第二缓冲层315b阻挡的湿气或氢可以再次被第一缓冲层315a阻挡，使得可以更有效地阻挡湿气或氢。
此外，本公开可以进一步包括缓冲层上的氢吸收层，这将参照图8和图9详细描述。
图8是根据本公开的第四示例性实施方式的电致发光显示装置的平面图。
图9是沿图8的线VIII-VIII’截取的截面图。
图8和图9所示的本公开的第四示例性实施方式的电致发光显示装置400与图3和图4的电致发光显示装置100的不同之处仅在于在缓冲层415上添加氢吸收层436，并且它们的其它配置基本相同，因此将省略重复描述。相同的附图标记用于相同的部件。
图9例示了根据本公开的第四示例性实施方式的显示面板410的截面的一部分，其包括面板选通(GIP)区域GA。
参照图8和图9，根据本公开的第四示例性实施方式的显示面板410可包括显示区域AA和非显示区域NA。
第一薄膜晶体管120a和第二薄膜晶体管120b、发光元件140和封装层150可以设置在基板111的显示区域AA中。
基板111的非显示区域NA可以包括GIP区域GA。
第三薄膜晶体管130a和第四薄膜晶体管130b以及封装层150可以设置在基板111的GIP区域GA中。
此外，本公开的第四示例性实施方式的特征在于，在显示面板410的周边部分中的GIP区域GA中形成由氮化硅形成的缓冲层415，从而防止氢扩散到GIP区域GA中的第三薄膜晶体管130a和第四薄膜晶体管130b中。
如上所述，缓冲层415可以在除了显示区域AA之外的GIP区域GA中具有四边形框架形状。也就是说，缓冲层415可以具有围绕显示区域AA的周边的四边形框架形状。
发光单元142的端部可以定位在GIP区域GA中的缓冲层415中。
根据本公开的第四示例性实施方式的缓冲层415可以设置在钝化层115d上，但不限于此，并且可以设置在第一平坦化层115e上。而且，缓冲层415可以设置在第一平坦化层115e以及钝化层115d上。也就是说，根据本公开的第四示例性实施方式的缓冲层415可以具有双重结构。
此外，本公开的第四示例性实施方式的特征在于还包括缓冲层415上的氢吸收层436。
氢吸收层436可以设置在缓冲层415上以覆盖缓冲层415。然而，本公开不限于此，并且缓冲层415可以形成为从氢吸收层436的端部突出。
氢吸收层436可以设置为围绕显示区域AA，并且可以具有例如四边形框架形状，但不限于此。
氢吸收层436可以通过吸收外部氢或封装层150中的氢而首先阻挡氢通过GIP区域GA中的缓冲层415流入，从而更有效地防止氢扩散到GIP区域GA中的第三薄膜晶体管130a和第四薄膜晶体管130b中。
氢吸收层436可以由具有氢吸收能力的金属(例如，Ti)形成。
构成氢吸收层436的材料除了Ti之外，还可以包括具有优异的氢吸收能力的Sc、V、Pd、Nb、Zr、Y、Ta、Ce、La、Sm、U等。
当缓冲层415具有如上述第三示例性实施方式中的双重结构时，也可以在具有双重结构的缓冲层415上分别形成具有双重结构的氢吸收层436。
本公开的示例性实施方式还可以描述如下：
根据本公开的一个方面，提供了一种电致发光显示装置。该电致发光显示装置包括：基板，其包括显示区域和在显示区域外部的非显示区域，非显示区域具有面板中选通(GIP)区域；氧化物薄膜晶体管，其在GIP区域中设置在基板上；钝化层，其设置在氧化物薄膜晶体管上；平坦化层，其设置在钝化层上；缓冲层，其在GIP区域中设置在钝化层或平坦化层上并由氮化硅制成，以及发光元件，其设置在平坦化层上并包括阳极、发光单元和阴极。
缓冲层可以仅设置在GIP区域中而非显示区域中。
钝化层可以由氧化硅制成。
平坦化层可以由丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯硫醚树脂、聚亚苯基树脂和苯并环丁烯中的一种或更多种材料制成。
缓冲层可以设置成围绕显示区域的周边。
发光单元的边缘可以位于GIP区域中，并且缓冲层可以设置在GIP区域中，该GIP区域包括由于在发光单元的边缘周边中发生的掩模按压而产生的标记。
电致发光显示装置还可以包括设置在缓冲层上的氢吸收层。
氢吸收层可以设置在缓冲层上以覆盖缓冲层。
氢吸收层可以被设置成围绕显示区域的周边。
氢吸收层可以由Ti、Sc、V、Mn、Fe、Pd、Nb、Zr、Y、Ta、Ce、La、Sm和U中的一种或更多种制成。
缓冲层可以被设置成从氢吸收层的端部突出。
缓冲层可以包括在GIP区域中设置在钝化层上的第一缓冲层和在GIP区域中设置在平坦化层上的第二缓冲层。
缓冲层不具有接触孔或不与配置在其上层或下层中的接触孔接触。
平坦化层可以包括设置在钝化层上的第一平坦化层和设置在第一平坦化层上的第二平坦化层。
该电致发光显示装置还可以包括设置在阳极和第二平坦化层上的堤部。
根据本公开的另一方面，提供一种电致发光显示装置。该电致发光显示装置包括：基板，其包括显示区域和在显示区域外部的非显示区域，非显示区域具有面板中选通(GIP)区域；氧化物薄膜晶体管，其在GIP区域中设置在基板上；钝化层，其设置在氧化物薄膜晶体管上；平坦化层，其设置在钝化层上；缓冲层，其设置在钝化层或平坦化层上；发光元件，其设置在平坦化层上并包括阳极、发光单元和阴极；以及设置在发光元件上的封装层，其中缓冲层可以由氮化硅制成并设置在GIP区域中，从而阻挡外部氢或封装层中的氢扩散到其下方的氧化物薄膜晶体管中。
缓冲层可以仅设置在GIP区域中而非显示区域中。
电致发光显示装置还可以包括设置在缓冲层上的氢吸收层，并且氢吸收层可以由Ti、Sc、V、Mn、Fe、Pd、Nb、Zr、Y、Ta、Ce、La、Sm和U中的一种或更多种制成。
缓冲层和氢吸收层可以被设置成围绕显示区域的周边。
缓冲层可以包括在GIP区域中设置在钝化层上的第一缓冲层和在GIP区域中设置在平坦化层上的第二缓冲层。
缓冲层不具有接触孔或不与配置在其上层或下层中的接触孔接触。
缓冲层可以被置于在GIP区域中设置在基板上的氧化物薄膜晶体管和发光元件的边缘之间。
缓冲层可以设置在发光单元的端部下方，并且可以设置在氧化物薄膜晶体管上方，以覆盖GIP区域中的由于氧化物薄膜晶体管而产生的接触孔。
平坦化层可以包括设置在钝化层上的第一平坦化层和设置在第一平坦化层上的第二平坦化层。
该电致发光显示装置还可以包括设置在阳极和第二平坦化层上的堤部。
尽管已经参照附图详细描述了本公开的示例性实施方式，但是本公开不限于此，并且可以在不脱离本公开的技术构思的情况下以许多不同的形式来实施本公开。因此，提供本公开的示例性实施方式仅用于说明目的，而不旨在限制本公开的技术构思。本公开的技术构思的范围不限于此。因此，应当理解，上述示例性实施方式在所有方面都是说明性的，而不限制本公开。本公开的保护范围应基于所附权利要求来解释，并且其等同范围内的所有技术构思应被解释为落入本公开的范围内。
相关申请的交叉引用
本申请要求于2021年12月20日在韩国提交的韩国专利申请No.10-2021-0182854的权益和优先权，其全部内容通过引用明确地结合到本申请中。

Claims (25)

1.一种电致发光显示装置，该电致发光显示装置包括：
基板，所述基板包括显示区域和在所述显示区域外部的非显示区域，所述非显示区域具有面板中选通GIP区域；
氧化物薄膜晶体管，所述氧化物薄膜晶体管在所述GIP区域中设置在所述基板上；
钝化层，所述钝化层设置在所述氧化物薄膜晶体管上；
平坦化层，所述平坦化层设置在所述钝化层上；
缓冲层，所述缓冲层在所述GIP区域中设置在所述钝化层或所述平坦化层上，并且由氮化硅制成；以及
发光元件，所述发光元件设置在所述平坦化层上并且包括阳极、发光单元和阴极。
2.根据权利要求1所述的电致发光显示装置，其中，所述缓冲层仅设置在所述GIP区域中而不设置在所述显示区域中。
3.根据权利要求1所述的电致发光显示装置，其中，所述钝化层由氧化硅制成。
4.根据权利要求3所述的电致发光显示装置，其中，所述平坦化层由丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯硫醚树脂、聚亚苯基树脂和苯并环丁烯当中的一种或更多种材料制成。
5.根据权利要求2所述的电致发光显示装置，其中，所述缓冲层被设置成围绕所述显示区域的周边。
6.根据权利要求1所述的电致发光显示装置，其中，所述发光单元的边缘位于所述GIP区域中，并且
其中，所述缓冲层设置在所述GIP区域中，所述GIP区域包括由于在所述发光单元的边缘周边中发生的掩模按压而产生的标记。
7.根据权利要求1所述的电致发光显示装置，该电致发光显示装置还包括：氢吸收层，所述氢吸收层被设置在所述缓冲层上。
8.根据权利要求7所述的电致发光显示装置，其中，所述氢吸收层被设置在所述缓冲层上以覆盖所述缓冲层。
9.根据权利要求7所述的电致发光显示装置，其中，所述氢吸收层被设置成围绕所述显示区域的周边。
10.根据权利要求7所述的电致发光显示装置，其中，所述氢吸收层由Ti、Sc、V、Mn、Fe、Pd、Nb、Zr、Y、Ta、Ce、La、Sm、和U中的一种或更多种制成。
11.根据权利要求7所述的电致发光显示装置，其中，所述缓冲层被设置成从所述氢吸收层的一端突出。
12.根据权利要求1所述的电致发光显示装置，其中，所述缓冲层包括：
第一缓冲层，所述第一缓冲层在所述GIP区域中设置在所述钝化层上；以及
第二缓冲层，所述第二缓冲层在所述GIP区域中设置在所述平坦化层上。
13.根据权利要求1所述的电致发光显示装置，其中，所述缓冲层不具有接触孔或不与配置在所述缓冲层的上层或下层中的接触孔接触。
14.根据权利要求1所述的电致发光显示装置，其中，所述平坦化层包括：
第一平坦化层，所述第一平坦化层设置在所述钝化层上；以及
第二平坦化层，所述第二平坦化层设置在所述第一平坦化层上。
15.根据权利要求14所述的电致发光显示装置，该电致发光显示装置还包括：
堤部，所述堤部设置在所述阳极和所述第二平坦化层上。
16.一种电致发光显示装置，该电致发光显示装置包括：
基板，所述基板包括显示区域和在所述显示区域外部的非显示区域，所述非显示区域具有面板中选通GIP区域；
氧化物薄膜晶体管，所述氧化物薄膜晶体管在所述GIP区域中设置在所述基板上；
钝化层，所述钝化层设置在所述氧化物薄膜晶体管上；
平坦化层，所述平坦化层设置在所述钝化层上；
缓冲层，所述缓冲层设置在所述钝化层或所述平坦化层上；
发光元件，所述发光元件设置在所述平坦化层上并且包括阳极、发光单元和阴极；以及
封装层，所述封装层设置在所述发光元件上，
其中，所述缓冲层由氮化硅制成并且设置在所述GIP区域中，从而阻挡外部氢或所述封装层中的氢扩散到所述缓冲层的下方的所述氧化物薄膜晶体管中。
17.根据权利要求16所述的电致发光显示装置，其中，所述缓冲层仅设置所述GIP区域中而不设置在所述显示区域中。
18.根据权利要求16所述的电致发光显示装置，该电致发光显示装置还包括：
氢吸收层，所述氢吸收层被设置在所述缓冲层上，
其中，所述氢吸收层由Ti、Sc、V、Mn、Fe、Pd、Nb、Zr、Y、Ta、Ce、La、Sm和U中的一种或更多种制成。
19.根据权利要求18所述的电致发光显示装置，其中，所述缓冲层和所述氢吸收层被设置成围绕所述显示区域的周边。
20.根据权利要求16所述的电致发光显示装置，其中，所述缓冲层包括：
第一缓冲层，所述第一缓冲层在所述GIP区域中设置在所述钝化层上；以及
第二缓冲层，所述第二缓冲层在所述GIP区域中设置在所述平坦化层上。
21.根据权利要求16所述的电致发光显示装置，其中，所述缓冲层不具有接触孔或不与配置在所述缓冲层的上层或下层中的接触孔接触。
22.根据权利要求21所述的电致发光显示装置，其中，所述缓冲层被置于在所述GIP区域中设置在所述基板上的所述氧化物薄膜晶体管和所述发光元件的边缘之间。
23.根据权利要求21所述的电致发光显示装置，其中，所述缓冲层被设置在所述发光单元的一端的下方，并且被设置在所述氧化物薄膜晶体管的上方，以覆盖所述GIP区域中的由于所述氧化物薄膜晶体管而产生的接触孔。
24.根据权利要求16所述的电致发光显示装置，其中，所述平坦化层包括：
第一平坦化层，所述第一平坦化层设置在所述钝化层上；以及
第二平坦化层，所述第二平坦化层设置在所述第一平坦化层上。
25.根据权利要求24所述的电致发光显示装置，该电致发光显示装置还包括：
堤部，所述堤部设置在所述阳极和所述第二平坦化层上。
CN202211589338.6A 2021-12-20 2022-12-12 电致发光显示装置 Pending CN116322169A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210182854A KR20230093870A (ko) 2021-12-20 2021-12-20 전계 발광 표시 장치
KR10-2021-0182854 2021-12-20

Publications (1)

Publication Number Publication Date
CN116322169A true CN116322169A (zh) 2023-06-23

Family

ID=86769644

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211589338.6A Pending CN116322169A (zh) 2021-12-20 2022-12-12 电致发光显示装置

Country Status (3)

Country Link
US (1) US20230200131A1 (zh)
KR (1) KR20230093870A (zh)
CN (1) CN116322169A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102144278B1 (ko) * 2011-11-11 2020-08-13 엘지디스플레이 주식회사 액정 디스플레이 장치와 이의 제조방법
KR102704814B1 (ko) * 2016-12-28 2024-09-06 엘지디스플레이 주식회사 유기 발광 표시 장치
US10529788B2 (en) * 2017-06-05 2020-01-07 Samsung Display Co., Ltd. Pattern structure for display device and manufacturing method thereof
KR20210086247A (ko) * 2019-12-31 2021-07-08 엘지디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US20230200131A1 (en) 2023-06-22
KR20230093870A (ko) 2023-06-27

Similar Documents

Publication Publication Date Title
US11893912B2 (en) Foldable display device
KR101155903B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
CN108122955A (zh) 有机发光显示装置
US20230200132A1 (en) Electroluminescent display device
CN112786652B (zh) 柔性显示装置
US20240257685A1 (en) Display device
US12193298B2 (en) Organic light emitting display apparatus
CN115768191A (zh) 电致发光显示装置
US20230200131A1 (en) Electroluminescent Display Device
KR20230034827A (ko) 전계 발광 표시 장치
US20230187557A1 (en) Electroluminescent display device
US20230189578A1 (en) Electroluminescent display device
US20230180538A1 (en) Electroluminescent display device
US20230200142A1 (en) Electroluminescent display device
KR20230089836A (ko) 전계 발광 표시 장치
US20230209973A1 (en) Electroluminescent display device
KR102248731B1 (ko) 유기발광 표시장치 및 그 제조방법
US20240334784A1 (en) Display Apparatus
KR20230034826A (ko) 전계 발광 표시 장치
CN115768190A (zh) 电致发光显示装置
KR20210083944A (ko) 유기 발광 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination