CN116312679B - Mram读出电路及其信号输出方法和装置 - Google Patents
Mram读出电路及其信号输出方法和装置 Download PDFInfo
- Publication number
- CN116312679B CN116312679B CN202310393158.9A CN202310393158A CN116312679B CN 116312679 B CN116312679 B CN 116312679B CN 202310393158 A CN202310393158 A CN 202310393158A CN 116312679 B CN116312679 B CN 116312679B
- Authority
- CN
- China
- Prior art keywords
- current
- data
- working
- circuit
- mram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 230000015654 memory Effects 0.000 claims abstract description 101
- 230000003936 working memory Effects 0.000 claims abstract description 23
- 238000003491 array Methods 0.000 claims abstract description 22
- 238000012360 testing method Methods 0.000 claims description 24
- 238000011084 recovery Methods 0.000 claims description 6
- 238000012217 deletion Methods 0.000 claims description 3
- 230000037430 deletion Effects 0.000 claims description 3
- 230000006870 function Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000004590 computer program Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
本发明涉及存储器技术领域，提供一种MRAM读出电路及其信号输出方法和装置，包括多个工作存储阵列、多个灵敏放大器电路、一个基准存储阵列以及一个电流镜电路；其中，每个工作存储阵列对应连接一个灵敏放大器电路；基准存储阵列通过所述电流镜电路连接每一个所述灵敏放大器电路；每个工作存储阵列在读取操作时产生一个工作电流，所述基准存储阵列产生一个参考电流，并通过所述电流镜电路将所述参考电流复制给每一个所述灵敏放大器电路；基于所述工作电流以及参考电流，输出电平信号。本发明中只需要设置一个基准存储阵列，不需要针对每个灵敏放大器电路都设置基准存储阵列，可以有效减小芯片面积，同时也可以减小泄露电流，降低功耗。
Description
技术领域
本发明涉及存储器技术领域，特别涉及一种MRAM读出电路及其信号输出方法和装置。
背景技术
MRAM是一种非易失性的磁性随机存储器，其通过存储阵列存储数据，并通过读出电路将存储阵列的数据输出。当前的MRAM读出电路的其中一种解决方案是：MRAM的存储阵列在读取操作时产生一个工作电流（Iactive），另外有一组存储单元阵列作为基准电流产生电路，产生一个参考电流（Iref）。在每一个SA（灵敏放大器电路）中，都需一个基准电流产生电路，且需要单独配一个存储单元阵列作为基准电流产生电路；多个SA中则需要多个基准存储阵列，会占用较大的芯片面积；同时，基准存储阵列也会有较大的泄露电流，产生不必要的功耗。
发明内容
本发明的主要目的为提供一种MRAM读出电路及其信号输出方法和装置，旨在克服多个SA中需要多个基准存储阵列占用芯片面积以及多个基准存储阵列会有较大的泄露电流的缺陷。
为实现上述目的，本发明提供了一种MRAM读出电路，包括多个工作存储阵列、多个灵敏放大器电路、一个基准存储阵列以及一个电流镜电路；
其中，每个所述工作存储阵列对应连接一个灵敏放大器电路；
所述基准存储阵列通过所述电流镜电路连接每一个所述灵敏放大器电路；
每个所述工作存储阵列在读取操作时产生一个工作电流，所述基准存储阵列产生一个参考电流，并通过所述电流镜电路将所述参考电流复制给每一个所述灵敏放大器电路；
每个所述灵敏放大器电路基于所述工作电流以及参考电流，输出电平信号。
进一步地，所述灵敏放大器电路基于所述工作电流以及参考电流，输出电平信号，具体包括：
所述灵敏放大器电路将所述工作电流与所述参考电流进行对比；
若所述工作电流大于所述参考电流，则输出高电平信号；
若所述工作电流小于所述参考电流，则输出低电平信号。
进一步地，所述电流镜电路包括多个支路，每个支路包括子MOS管，每个所述灵敏放大器电路均与电流镜电路的一个支路上的子MOS管漏端相连，通过所述子MOS管获取所述参考电流。
本发明还提供了一种MRAM读出电路的信号输出方法，应用于上述的MRAM读出电路，所述方法包括：
获取每个所述工作存储阵列在读取操作时产生的工作电流；
通过所述电流镜电路获取基准存储阵列产生的参考电流；
基于所述工作电流以及参考电流，输出电平信号。
进一步地，所述基于所述工作电流以及参考电流，输出电平信号的步骤，包括：
将所述工作电流与所述参考电流进行对比；
若所述工作电流大于所述参考电流，则输出高电平信号；
若所述工作电流小于所述参考电流，则输出低电平信号。
进一步地，所述电流镜电路包括多个支路，每个支路包括子MOS管，每个所述灵敏放大器电路均与电流镜电路的一个支路上的子MOS管漏端相连，通过所述子MOS管获取所述参考电流。
本发明还提供了一种MRAM读出电路的信号输出装置，应用于上述的MRAM读出电路，包括：
第一获取单元，用于获取每个所述工作存储阵列在读取操作时产生的工作电流；
第二获取单元，用于通过所述电流镜电路获取基准存储阵列产生的参考电流；
输出单元，用于基于所述工作电流以及参考电流，输出电平信号。
进一步地，所述输出单元，包括：
将所述工作电流与所述参考电流进行对比；
若所述工作电流大于所述参考电流，则输出高电平信号；
若所述工作电流小于所述参考电流，则输出低电平信号。
进一步地，所述电流镜电路包括多个支路，每个支路包括子MOS管，每个所述灵敏放大器电路均与电流镜电路的一个支路上的子MOS管漏端相连，通过所述子MOS管获取所述参考电流。
本发明提供的MRAM读出电路及其信号输出方法和装置，包括多个工作存储阵列、多个灵敏放大器电路、一个基准存储阵列以及一个电流镜电路；其中，每个所述工作存储阵列对应连接一个灵敏放大器电路；所述基准存储阵列通过所述电流镜电路连接每一个所述灵敏放大器电路；每个所述工作存储阵列在读取操作时产生一个工作电流，所述基准存储阵列产生一个参考电流，并通过所述电流镜电路将所述参考电流复制给每一个所述灵敏放大器电路；每个所述灵敏放大器电路基于所述工作电流以及参考电流，输出电平信号。本发明中，只需要设置一个基准存储阵列，不需要针对每个灵敏放大器电路都设置基准存储阵列，可以有效减小芯片面积，同时也可以减小泄露电流，降低功耗。
附图说明
图1是本发明一实施例中MRAM读出电路结构示意图；
图2是本发明一实施例中MRAM读出电路的信号输出方法步骤示意图；
图3是本发明一实施例中MRAM读出电路的信号输出装置结构框图。
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
参照图1，本发明一实施例中提供了一种MRAM读出电路，包括多个工作存储阵列、多个灵敏放大器电路、一个基准存储阵列以及一个电流镜电路；
其中，每个所述工作存储阵列对应连接一个灵敏放大器电路；
所述基准存储阵列通过所述电流镜电路连接每一个所述灵敏放大器电路；
每个所述工作存储阵列在读取操作时产生一个工作电流，所述基准存储阵列产生一个参考电流，并通过所述电流镜电路将所述参考电流复制给每一个所述灵敏放大器电路；
每个所述灵敏放大器电路基于所述工作电流以及参考电流，输出电平信号。
在本实施例中，上述MRAM读出电路应用于MRAM存储器中，上述多个工作存储阵列即为图1中的工作存储阵列1、工作存储阵列2、……工作存储阵列n等，其用于MRAM存储器在读取操作时产生一个工作电流，并将工作电流传输至灵敏放大器电路；上述灵敏放大器电路即为图中的SA1、SA2、……SAn，上述灵敏放大器电路用于比较工作电流和参考电流，并输出电平信号。
上述基准存储阵列可以产生一个参考电流，上述电流镜电路可以将上述参考电流复制到每一个灵敏放大器电路中，灵敏放大器电路根据上述工作电流以及参考电流的比较结果，输出电平信号。
在本实施例中，只需要设置一个基准存储阵列产生一个参考电流，并通过所述电流镜电路将所述参考电流复制给每一个所述灵敏放大器电路，不需要针对每一个灵敏放大器电路分别设置一个基准存储阵列，因此可以显著减小芯片面积；同时，由于基准存储阵列的减少，也可以减小泄露电流，降低存储器芯片的功耗。
在一实施例中，所述灵敏放大器电路基于所述工作电流以及参考电流，输出电平信号，具体包括：
所述灵敏放大器电路将所述工作电流与所述参考电流进行对比；
若所述工作电流大于所述参考电流，则输出高电平信号；
若所述工作电流小于所述参考电流，则输出低电平信号。
在一实施例中，所述电流镜电路包括多个支路，每个支路包括子MOS管，每个所述灵敏放大器电路均与电流镜电路的一个支路上的子MOS管漏端相连，通过所述子MOS管获取所述参考电流。
在本实施例中，只需要对每个所述灵敏放大器电路均与电流镜电路的一个支路的子MOS管漏端相连，便可以实现将基准存储阵列产生的参考电流复制到各个所述灵敏放大器电路中，减少设置基准存储阵列的个数，从而减小存储芯片的面积，并减小泄露电流，降低存储器芯片的功耗。
在一实施例中，所述MRAM读出电路应用于MRAM存储器中，所述MRAM存储器在存储数据时，包括：
存储器上电进入工作状态时，获取一个测试用的测试数据；
复制多份所述测试数据，并将多份所述测试数据分别存储在存储器指定的文件夹；其中，所述指定的文件夹中包括多个子文件夹，每个子文件夹中存储一份所述测试数据；
获取存储在存储器指定文件夹下各个子文件夹中的存储数据，分别将子文件夹中的存储数据与所述测试数据进行数据完整性对比；其中，若子文件夹中的存储数据与所述测试数据相同，完整性记为1，不完全相同时，完整性记为0；
统计所有子文件夹中的存储数据的整体完整率；即统计完整性为1的存储数据占所有子文件夹中的存储数据的比例；
判断所述整体完整率是否为1；若不为1，则表明上述存储器存在写入失败的风险，不应当执行写入操作，此时可以进行自检操作，检测出存储器的写入缺陷。
若为1，则数据发送端获取待存储的目标数据；复制多份所述待存储的目标数据，得到多份复制数据；生成随机干扰数据，将随机干扰数据分别随机插入至各份所述复制数据的任意位置中，得到多份随机干扰数据；数据发送端依次发送所述目标数据以及多份所述随机干扰数据，并在发送所述目标数据的同时发送一个标识电信号；其中，数据发送端每一次只发送所述目标数据以及多份所述随机干扰数据中的一个数据；
存储器一端接收到数据发送端发送的数据之后；检测是否同时接收标识电信号；若接收到，则将与标识电信号同时收到的目标数据存储在目标文件夹中；若未接收到，则将接收到数据存储至回收文件夹中，用于回收或者直接删除。
在一实施例中，所述获取一个测试用的测试数据的步骤之前，还包括：
获取存储器的工作电压，判断所述工作电压是否低于电压阈值；
若低于电压阈值，则控制写入辅助电路开启降低位线电压的功能，和/或，控制开启升高字线电压的功能。
在本实施例中，当存储器的工作电压过低时，会造成存储器的写入操作失败，影响数据写入，因此需要采用写入辅助电路开启相应的辅助功能，以保障写入操作正常执行；上述写入辅助电路具备降低位线电压的功能以及升高字线电压的功能，在存储器的电源电压过低造成写入数据失败时，上述降低位线电压的功能以及升高字线电压的功能均可以增强存储器的写入能力，从而提高存储器的写入成功率。
参照图2，本发明一实施例中还提供了一种MRAM读出电路的信号输出方法，应用于上述的MRAM读出电路，所述方法包括：
步骤S1，获取每个所述工作存储阵列在读取操作时产生的工作电流；
步骤S2，通过所述电流镜电路获取基准存储阵列产生的参考电流；
步骤S3，基于所述工作电流以及参考电流，输出电平信号。
在本实施例中，上述方法具体可以应用于上述灵敏放大器电路中，上述MRAM读出电路应用于MRAM存储器中，上述多个工作存储阵列即为图1中的工作存储阵列1、工作存储阵列2、……工作存储阵列n等，其用于MRAM存储器在读取操作时产生一个工作电流，并将工作电流传输至灵敏放大器电路；上述灵敏放大器电路即为图中的SA1、SA2、……SAn，上述灵敏放大器电路用于比较工作电流和参考电流，并输出电平信号。
上述基准存储阵列可以产生一个参考电流，上述电流镜电路可以将上述参考电流复制到每一个灵敏放大器电路中，灵敏放大器电路根据上述工作电流以及参考电流，输出电平信号。
在本实施例中，只需要设置一个基准存储阵列产生一个参考电流，并通过所述电流镜电路将所述参考电流复制给每一个所述灵敏放大器电路，不需要针对每一个灵敏放大器电路分别设置一个基准存储阵列，因此可以显著减小芯片面积；同时，由于基准存储阵列的减少，也可以减小泄露电流，降低存储器芯片的功耗。
在一实施例中，所述基于所述工作电流以及参考电流，输出电平信号的步骤S3，包括：
步骤S31，将所述工作电流与所述参考电流进行对比；
步骤S32a，若所述工作电流大于所述参考电流，则输出高电平信号；
步骤S32b，若所述工作电流小于所述参考电流，则输出低电平信号。
在一实施例中，所述电流镜电路包括多个支路，每个支路包括子MOS管，每个所述灵敏放大器电路均与电流镜电路的一个支路上的子MOS管漏端相连，通过所述子MOS管获取所述参考电流。
在本实施例中，只需要对每个所述灵敏放大器电路均与电流镜电路的一个支路的子MOS管漏端相连，便可以实现将基准存储阵列产生的参考电流复制到各个所述灵敏放大器电路中，减少设置基准存储阵列的个数，从而减小存储芯片的面积，并减小泄露电流，降低存储器芯片的功耗。
在一实施例中，当上述MRAM读出电路应用于MRAM存储器中，所述MRAM存储器在存储数据时，包括：
存储器上电进入工作状态时，获取一个测试用的测试数据；
复制多份所述测试数据，并将多份所述测试数据分别存储在存储器指定的文件夹；其中，所述指定的文件夹中包括多个子文件夹，每个子文件夹中存储一份所述测试数据；
获取存储在存储器指定文件夹下各个子文件夹中的存储数据，分别将子文件夹中的存储数据与所述测试数据进行数据完整性对比；其中，若子文件夹中的存储数据与所述测试数据相同，完整性记为1，不完全相同时，完整性记为0；
统计所有子文件夹中的存储数据的整体完整率；即统计完整性为1的存储数据占所有子文件夹中的存储数据的比例；
判断所述整体完整率是否为1；
若为1，则数据发送端获取待存储的目标数据；复制多份所述待存储的目标数据，得到多份复制数据；生成随机干扰数据，将随机干扰数据分别随机插入至各份所述复制数据的任意位置中，得到多份随机干扰数据；数据发送端依次发送所述目标数据以及多份所述随机干扰数据，并在发送所述目标数据的同时发送一个标识电信号；其中，数据发送端每一次只发送所述目标数据以及多份所述随机干扰数据中的一个数据；
存储器一端接收到数据发送端发送的数据之后；检测是否同时接收标识电信号；若接收到，则将与标识电信号同时收到的目标数据存储在目标文件夹中；若未接收到，则将接收到数据存储至回收文件夹中，用于回收或者直接删除。
在一实施例中，所述获取一个测试用的测试数据的步骤之前，还包括：
获取存储器的工作电压，判断所述工作电压是否低于电压阈值；
若低于电压阈值，则控制写入辅助电路开启降低位线电压的功能，和/或，控制开启升高字线电压的功能。
在本实施例中，当存储器的工作电压过低时，会造成存储器的写入操作失败，影响数据写入，因此需要采用写入辅助电路开启相应的辅助功能，以保障写入操作正常执行；上述写入辅助电路具备降低位线电压的功能以及升高字线电压的功能，在存储器的电源电压过低造成写入数据失败时，上述降低位线电压的功能以及升高字线电压的功能均可以增强存储器的写入能力，从而提高存储器的写入成功率。
参照图3，本发明一实施例中还提供了一种MRAM读出电路的信号输出装置，应用于上述的MRAM读出电路，包括：
第一获取单元，用于获取每个所述工作存储阵列在读取操作时产生的工作电流；
第二获取单元，用于通过所述电流镜电路获取基准存储阵列产生的参考电流；
输出单元，用于基于所述工作电流以及参考电流，输出电平信号。
在一实施例中，所述输出单元，包括：
将所述工作电流与所述参考电流进行对比；
若所述工作电流大于所述参考电流，则输出高电平信号；
若所述工作电流小于所述参考电流，则输出低电平信号。
在一实施例中，所述电流镜电路包括多个支路，每个支路包括子MOS管，每个所述灵敏放大器电路均与电流镜电路的一个支路上的子MOS管漏端相连，通过所述子MOS管获取所述参考电流。
在本实施例中，上述装置实施例中的各个单元的具体实现，请参照上述方法实施例中所述，在此不再进行赘述。
综上所述，为本发明实施例中提供的MRAM读出电路及其信号输出方法和装置，包括多个工作存储阵列、多个灵敏放大器电路、一个基准存储阵列以及一个电流镜电路；其中，每个所述工作存储阵列对应连接一个灵敏放大器电路；所述基准存储阵列通过所述电流镜电路连接每一个所述灵敏放大器电路；每个所述工作存储阵列在读取操作时产生一个工作电流，所述基准存储阵列产生一个参考电流，并通过所述电流镜电路将所述参考电流复制给每一个所述灵敏放大器电路；每个所述灵敏放大器电路基于所述工作电流以及参考电流，输出电平信号。本发明中，只需要设置一个基准存储阵列，不需要针对每个灵敏放大器电路都设置基准存储阵列，可以有效减小芯片面积，同时也可以减小泄露电流，降低功耗。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本发明所提供的和实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可以包括只读存储器（ROM）、可编程ROM（PROM）、电可编程ROM（EPROM）、电可擦除可编程ROM（EEPROM）或闪存。易失性存储器可包括随机存取存储器（RAM）或者外部高速缓冲存储器。作为说明而非局限，RAM通过多种形式可得，诸如静态RAM（SRAM）、动态RAM（DRAM）、同步DRAM（SDRAM）、双速据率SDRAM（SSRSDRAM）、增强型SDRAM（ESDRAM）、同步链路（Synchlink）DRAM（SLDRAM）、存储器总线（Rambus）直接RAM（RDRAM）、直接存储器总线动态RAM（DRDRAM）、以及存储器总线动态RAM（RDRAM）等。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其它变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、装置、物品或者方法不仅包括那些要素，而且还包括没有明确列出的其它要素，或者是还包括为这种过程、装置、物品或者方法所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、装置、物品或者方法中还存在另外的相同要素。
以上所述仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其它相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (9)
1.一种MRAM读出电路，其特征在于，包括多个工作存储阵列、多个灵敏放大器电路、一个基准存储阵列以及一个电流镜电路；
其中，每个所述工作存储阵列对应连接一个灵敏放大器电路；
所述基准存储阵列通过所述电流镜电路连接每一个所述灵敏放大器电路；
每个所述工作存储阵列在读取操作时产生一个工作电流，所述基准存储阵列产生一个参考电流，并通过所述电流镜电路将所述参考电流复制给每一个所述灵敏放大器电路；
每个所述灵敏放大器电路基于所述工作电流以及参考电流，输出电平信号；
所述MRAM读出电路应用于MRAM存储器中，所述MRAM存储器在存储数据时，包括：
存储器上电进入工作状态时，获取一个测试用的测试数据；
复制多份所述测试数据，并将多份所述测试数据分别存储在存储器指定的文件夹；其中，所述指定的文件夹中包括多个子文件夹，每个子文件夹中存储一份所述测试数据；
获取存储在存储器指定文件夹下各个子文件夹中的存储数据，分别将子文件夹中的存储数据与所述测试数据进行数据完整性对比；
统计所有子文件夹中的存储数据的整体完整率；
判断所述整体完整率是否为1；
若为1，则数据发送端获取待存储的目标数据；复制多份所述待存储的目标数据，得到多份复制数据；生成随机干扰数据，将随机干扰数据分别随机插入至各份所述复制数据的任意位置中，得到多份随机干扰数据；数据发送端依次发送所述目标数据以及多份所述随机干扰数据，并在发送所述目标数据的同时发送一个标识电信号；其中，数据发送端每一次只发送所述目标数据以及多份所述随机干扰数据中的一个数据；
存储器一端接收到数据发送端发送的数据之后；检测是否同时接收标识电信号；若接收到，则将与标识电信号同时收到的目标数据存储在目标文件夹中；若未接收到，则将接收到数据存储至回收文件夹中，用于回收或者直接删除。
2.根据权利要求1所述的MRAM读出电路，其特征在于，所述灵敏放大器电路基于所述工作电流以及参考电流，输出电平信号，具体包括：
所述灵敏放大器电路将所述工作电流与所述参考电流进行对比；
若所述工作电流大于所述参考电流，则输出高电平信号；
若所述工作电流小于所述参考电流，则输出低电平信号。
3.根据权利要求1所述的MRAM读出电路，其特征在于，所述电流镜电路包括多个支路，每个支路包括子MOS管，每个所述灵敏放大器电路均与电流镜电路的一个支路上的子MOS管漏端相连，通过所述子MOS管获取所述参考电流。
4.一种MRAM读出电路的信号输出方法，其特征在于，应用于权利要求1所述的MRAM读出电路，所述方法包括：
获取每个所述工作存储阵列在读取操作时产生的工作电流；
通过所述电流镜电路获取基准存储阵列产生的参考电流；
基于所述工作电流以及参考电流，输出电平信号。
5.根据权利要求4所述的MRAM读出电路的信号输出方法，其特征在于，所述基于所述工作电流以及参考电流，输出电平信号的步骤，包括：
将所述工作电流与所述参考电流进行对比；
若所述工作电流大于所述参考电流，则输出高电平信号；
若所述工作电流小于所述参考电流，则输出低电平信号。
6.根据权利要求4所述的MRAM读出电路的信号输出方法，其特征在于，所述电流镜电路包括多个支路，每个支路包括子MOS管，每个所述灵敏放大器电路均与电流镜电路的一个支路上的子MOS管漏端相连，通过所述子MOS管获取所述参考电流。
7.一种MRAM读出电路的信号输出装置，其特征在于，应用于权利要求1所述的MRAM读出电路，包括：
第一获取单元，用于获取每个所述工作存储阵列在读取操作时产生的工作电流；
第二获取单元，用于通过所述电流镜电路获取基准存储阵列产生的参考电流；
输出单元，用于基于所述工作电流以及参考电流，输出电平信号。
8.根据权利要求7所述的MRAM读出电路的信号输出装置，其特征在于，所述输出单元，包括：
将所述工作电流与所述参考电流进行对比；
若所述工作电流大于所述参考电流，则输出高电平信号；
若所述工作电流小于所述参考电流，则输出低电平信号。
9.根据权利要求7所述的MRAM读出电路的信号输出装置，其特征在于，所述电流镜电路包括多个支路，每个支路包括子MOS管，每个所述灵敏放大器电路均与电流镜电路的一个支路上的子MOS管漏端相连，通过所述子MOS管获取所述参考电流。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310393158.9A CN116312679B (zh) | 2023-04-13 | 2023-04-13 | Mram读出电路及其信号输出方法和装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310393158.9A CN116312679B (zh) | 2023-04-13 | 2023-04-13 | Mram读出电路及其信号输出方法和装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116312679A CN116312679A (zh) | 2023-06-23 |
| CN116312679B true CN116312679B (zh) | 2023-12-12 |
Family
ID=86820680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310393158.9A Active CN116312679B (zh) | 2023-04-13 | 2023-04-13 | Mram读出电路及其信号输出方法和装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116312679B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201314684A (zh) * | 2011-09-20 | 2013-04-01 | Taiwan Semiconductor Mfg | 讀取磁阻式隨機存取記憶體記憶胞之非破壞性方法以及讀取架構 |
| CN103325414A (zh) * | 2013-05-21 | 2013-09-25 | 清华大学 | 一种rram存储器读电路 |
| JP2015132690A (ja) * | 2014-01-10 | 2015-07-23 | 公立大学法人広島市立大学 | 汎用秘匿関数計算システム、デ−タ処理装置、汎用秘匿関数計算方法、汎用秘匿関数計算プログラム、および、記録媒体 |
| CN108877865A (zh) * | 2017-05-16 | 2018-11-23 | 精工爱普生株式会社 | 非易失性存储装置、半导体装置以及电子设备 |
| CN110326048A (zh) * | 2017-03-03 | 2019-10-11 | 索尼半导体解决方案公司 | 半导体存储装置、信息处理设备以及参考电势设置方法 |
| US11494352B1 (en) * | 2022-03-30 | 2022-11-08 | Snowflake Inc. | Efficient deduplication of randomized file paths |
| CN115910129A (zh) * | 2021-08-06 | 2023-04-04 | 合肥格易集成电路有限公司 | 非易失性存储器和电子装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150116072A (ko) * | 2014-04-04 | 2015-10-15 | 에스케이하이닉스 주식회사 | 전자 장치 |
-
2023
- 2023-04-13 CN CN202310393158.9A patent/CN116312679B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201314684A (zh) * | 2011-09-20 | 2013-04-01 | Taiwan Semiconductor Mfg | 讀取磁阻式隨機存取記憶體記憶胞之非破壞性方法以及讀取架構 |
| CN103325414A (zh) * | 2013-05-21 | 2013-09-25 | 清华大学 | 一种rram存储器读电路 |
| JP2015132690A (ja) * | 2014-01-10 | 2015-07-23 | 公立大学法人広島市立大学 | 汎用秘匿関数計算システム、デ−タ処理装置、汎用秘匿関数計算方法、汎用秘匿関数計算プログラム、および、記録媒体 |
| CN110326048A (zh) * | 2017-03-03 | 2019-10-11 | 索尼半导体解决方案公司 | 半导体存储装置、信息处理设备以及参考电势设置方法 |
| CN108877865A (zh) * | 2017-05-16 | 2018-11-23 | 精工爱普生株式会社 | 非易失性存储装置、半导体装置以及电子设备 |
| CN115910129A (zh) * | 2021-08-06 | 2023-04-04 | 合肥格易集成电路有限公司 | 非易失性存储器和电子装置 |
| US11494352B1 (en) * | 2022-03-30 | 2022-11-08 | Snowflake Inc. | Efficient deduplication of randomized file paths |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116312679A (zh) | 2023-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9123447B2 (en) | Memory, memory system including the same and method for operating memory | |
| US8208337B2 (en) | Operation method and leakage controller for a memory and a memory applying the same | |
| US7551503B2 (en) | Method for refreshing a flash memory | |
| CN114187956B (zh) | 存储器预充电时长边界的测试方法、装置、设备及存储介质 | |
| KR950001779A (ko) | 전기적 및 집합적으로 소거 가능한 특성을 갖는 영속성 반도체 메모리장치 | |
| KR930014611A (ko) | 불휘발성 반도체 기억 장치 및 메모리 셀 검사 방법 | |
| CN114582411B (zh) | 存储器检测方法、电路、装置、设备及存储介质 | |
| CN107492392A (zh) | 半导体存储器件及其操作方法 | |
| CN104183275A (zh) | 半导体器件 | |
| US7652948B2 (en) | Nonvolatile memory devices and programming methods using subsets of columns | |
| CN114639434B (zh) | 存储芯片的测试方法、装置、设备及存储介质 | |
| CN116312679B (zh) | Mram读出电路及其信号输出方法和装置 | |
| CN108074615B (zh) | 一种提高nor型flash稳定性的方法及装置 | |
| TW202032571A (zh) | 半導體記憶裝置、記憶體系統及不良檢測方法 | |
| CN108614666B (zh) | 基于NAND flash的数据块处理方法和装置 | |
| US6587378B2 (en) | Apparatus and method for refreshing a flash memory unit | |
| CN108074614B (zh) | 一种提高nor型flash稳定性的方法及装置 | |
| KR100695699B1 (ko) | 반도체 기억 장치의 판독 장치 및 판독 방법 | |
| US6317361B2 (en) | Semiconductor memory capable of detecting defective data in the memory cells thereof | |
| KR20180004936A (ko) | 반도체 장치, 메모리 시스템 및 그 리페어 방법 | |
| JP3360855B2 (ja) | 一括消去型不揮発性半導体記憶装置およびその試験方法 | |
| US12112817B2 (en) | Test method, computer apparatus, and computer-readable storage medium | |
| CN116364150B (zh) | 存储器自适应写入辅助电路控制方法、装置和存储器 | |
| US20040103239A1 (en) | Preconditioning of defective and redundant columns in a memory device | |
| CN116798500A (zh) | 存储芯片的测试方法及设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |