[go: up one dir, main page]

CN116281835A - 一种mems器件及其制备方法、电子装置 - Google Patents

一种mems器件及其制备方法、电子装置 Download PDF

Info

Publication number
CN116281835A
CN116281835A CN202211735809.XA CN202211735809A CN116281835A CN 116281835 A CN116281835 A CN 116281835A CN 202211735809 A CN202211735809 A CN 202211735809A CN 116281835 A CN116281835 A CN 116281835A
Authority
CN
China
Prior art keywords
layer
rewiring
film layer
hole
mems device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211735809.XA
Other languages
English (en)
Inventor
王一波
谢红梅
赵利军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing Electronics Shaoxing Corp SMEC
Original Assignee
Semiconductor Manufacturing Electronics Shaoxing Corp SMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing Electronics Shaoxing Corp SMEC filed Critical Semiconductor Manufacturing Electronics Shaoxing Corp SMEC
Priority to CN202211735809.XA priority Critical patent/CN116281835A/zh
Publication of CN116281835A publication Critical patent/CN116281835A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261Processes for packaging MEMS devices
    • B81C1/00301Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032Packages or encapsulation
    • B81B7/0035Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS
    • B81B7/0038Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS using materials for controlling the level of pressure, contaminants or moisture inside of the package, e.g. getters
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032Packages or encapsulation
    • B81B7/007Interconnections between the MEMS and external electrical signals
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261Processes for packaging MEMS devices
    • B81C1/00277Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS
    • B81C1/00285Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS using materials for controlling the level of pressure, contaminants or moisture inside of the package, e.g. getters
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01LMEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L1/00Measuring force or stress, in general
    • G01L1/18Measuring force or stress, in general using properties of piezo-resistive materials, i.e. materials of which the ohmic resistance varies according to changes in magnitude or direction of force applied to the material
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00Specific applications of microelectromechanical systems
    • B81B2201/02Sensors
    • B81B2201/0264Pressure sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Pressure Sensors (AREA)

Abstract

本发明提供一种MEMS器件及其制备方法、电子装置,所述方法包括:提供衬底,衬底包括敏感膜层,在敏感膜层中设置有至少一个压敏电阻,在敏感膜层上设置有结构支撑层,结构支撑层中形成有参考压力腔,在参考压力腔的外侧形成有贯穿结构支撑层的通孔;在通孔的侧壁和底部、以及结构支撑层的表面形成重布线层,其中重布线层电连接至少一个压敏电阻;在重布线层的至少部分表面覆盖干膜层,干膜层与位于通孔侧壁上的重布线层贴合且在通孔的底部干膜层和重布线层之间形成有隔离腔。本发明的方法能够形成干膜层作为重布线层的保护层,对硅通孔内部金属进行了保护,避免了硅通孔内部金属的损伤。

Description

一种MEMS器件及其制备方法、电子装置
技术领域
本发明涉及半导体技术领域,具体而言涉及一种MEMS器件及其制备方法、电子装置。
背景技术
MEMS压力传感器是在MEMS工艺基础上发展起来的前沿研究领域,并广泛应用于电子、工业等领域。
其中,绝压压力传感器是MEMS压力传感器的一种,如图1所示,在结构支撑层100中形成有参考压力腔103以及通孔104,在通孔104内部以及结构支撑层100表面形成有重布线层101,重布线层101中布有金属线路,当受到压力时,敏感膜层105中的压敏电阻106的阻值会发生变化,从而将压力信号转换成电信号。
传统工艺中,通常使用聚酰亚胺层102作为重布线层101的保护层,但该结构无法对通孔104内部的金属进行保护,导致通孔104内部的金属长期暴露而容易发生氧化、腐蚀,且导致抗氧化、抗腐蚀能力减弱。
发明内容
在发明内容部分中引入了一系列简化形式的概念,这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。
针对目前存在的问题,本发明一方面提供一种MEMS器件的制备方法,包括:
提供衬底,所述衬底包括敏感膜层,在所述敏感膜层中设置有至少一个压敏电阻,在所述敏感膜层上设置有结构支撑层,所述结构支撑层中形成有参考压力腔,在所述参考压力腔的外侧形成有贯穿所述结构支撑层的通孔;
在所述通孔的侧壁和底部、以及所述结构支撑层的表面形成重布线层,其中所述重布线层电连接至少一个所述压敏电阻;
在所述重布线层的至少部分表面覆盖干膜层,所述干膜层与位于所述通孔侧壁上的重布线层贴合且在所述通孔的底部所述干膜层和所述重布线层之间形成有隔离腔。
示例性地,所述衬底还包括基底层和位于所述基底层上的绝缘层,在所述基底层中设置有贯穿所述基底层的空腔,所述敏感膜层位于所述绝缘层上。
示例性地,在所述敏感膜层上形成有介电层,所述结构支撑层的形成有所述参考压力腔的一侧与所述介电层接合。
示例性地,所述介电层包括第一介电层和第二介电层,所述第一介电层内还设置有导电接触孔,所述第一介电层上设置有焊盘,所述第二介电层覆盖所述第一介电层和所述焊盘的部分表面,每个所述焊盘通过所述导电接触孔电连接对应的所述压敏电阻,每个所述重布线层分别电连接一个所述焊盘。
示例性地,形成所述重布线层的方法包括:
在所述通孔的底部和侧壁上沉积种子层;
通过电镀在所述种子层上形成所述重布线层。
示例性地,在形成所述重布线层之前,所述方法还包括:
在所述通孔的侧壁上和所述结构支撑层的表面形成扩散阻挡层。
示例性地,所述在所述重布线层的至少部分表面覆盖干膜层,包括:
通过真空贴膜机在所述重布线层的至少部分表面粘贴干膜层;
对所述干膜层进行烘烤。
示例性地,所述参考压力腔为真空腔。
本发明另一方面提供一种MEMS器件,包括:
衬底,所述衬底包括敏感膜层,所述敏感膜层中设置有至少一个压敏电阻;
结构支撑层,位于所述敏感膜层上,所述结构支撑层中形成有参考压力腔和贯穿所述结构支撑层的通孔;
重布线层,覆盖所述通孔的侧壁和底部、以及所述结构支撑层的部分表面,其中所述重布线层电连接至少一个所述压敏电阻;
干膜层,覆盖所述重布线层的至少部分表面,所述干膜层与所述通孔侧壁贴合且在所述通孔的底部所述干膜层和所述重布线层之间形成有隔离腔。
示例性地,还包括:
所述衬底还包括基底层和位于所述基底层上的绝缘层,在所述基底层中设置有贯穿所述基底层的空腔,所述敏感膜层位于所述绝缘层上。
示例性地,还包括:
介电层,位于所述敏感膜层上,所述介电层包括第一介电层和第二介电层;
扩散阻挡层,所述扩散阻挡层覆盖所述通孔的侧壁和所述结构支撑层的表面;
焊盘,位于所述第一介电层上,所述焊盘的部分表面被所述第二介电层覆盖,所述焊盘上表面与所述重布线层接触;
导电接触孔,位于所述第一介电层内,每个所述焊盘通过所述导电接触孔电连接对应的所述压敏电阻。
示例性地,所述隔离腔为真空腔。
示例性地,所述参考压力腔为真空腔。
本发明再一方面还提供一种电子装置,所述电子装置包括前述的MEMS器件。
本发明实施例的MEMS器件及其制备方法,通过使用干膜层作为重布线层的保护层,干膜层与硅通孔侧壁贴合且在硅通孔底部留有隔离腔,对通孔内部的重布线层进行了保护,避免了通孔内部重布线层的氧化和腐蚀,同时由于隔离腔的存在,可以避免了对干膜层进行处理(例如烘烤)时干膜层产生的收缩力对底部金属造成撕扯力,进而避免了通孔底部的重布线层的损伤。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的原理。
附图中:
图1示出了现有的一种MEMS器件制备方法实施所获得器件的剖面示意图;
图2示出了本发明一具体实施例方式的MEMS器件的制备方法的流程图;
图3示出了本发明一具体实施例方式的MEMS器件的制备方法实施所获得器件的剖面示意图。
具体实施方式
接下来,将结合附图更加完整地描述本发明,附图中示出了本发明的实施例。但是,本发明能够以不同形式实施,而不应当解释为局限于这里提出的实施例。相反地,提供这些实施例将使公开彻底和完全,并且将本发明的范围完全地传递给本领域技术人员。在附图中,为了清楚,层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白,当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时,其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时,则不存在居间的元件或层。应当明白,尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分,这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此,在不脱离本发明教导之下,下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等,在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白,除了图中所示的取向以外,空间关系术语意图还包括使用和操作中的器件的不同取向。例如,如果附图中的器件翻转,然后,描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此,示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时,单数形式的“一”、“一个”和“所述/该”也意图包括复数形式,除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”,当在该规格书中使用时,确定所述特征、整数、步骤、操作、元件和/或部件的存在,但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时,术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样,可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此,本发明的实施例不应当局限于在此所示的区的特定形状,而是包括由于例如制造导致的形状偏差。例如,显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度,而不是从注入区到非注入区的二元改变。同样,通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此,图中显示的区实质上是示意性的,它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
除非另外定义,在此使用的所有术语(包括技术和科学术语)具有与本发明领域的普通技术人员所通常理解的相同的含义。还将理解,诸如普通使用的字典中所定义的术语应当理解为具有与它们在相关领域和/或本规格书的环境中的含义一致的含义,而不能在理想的或过度正式的意义上解释,除非这里明示地这样定义。
为了彻底理解本发明,将在下列的描述中提出详细步骤以及结构,以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。
因此,鉴于前述技术问题的存在,本发明提出一种MEMS器件的制备方法,如图2所示,其主要包括以下步骤:
步骤S1,提供衬底,所述衬底包括敏感膜层,在所述敏感膜层中设置有至少一个压敏电阻,在所述敏感膜层上设置有结构支撑层,所述结构支撑层中形成有参考压力腔,在所述参考压力腔的外侧形成有贯穿所述结构支撑层的通孔;
步骤S2,在所述通孔的侧壁和底部、以及所述结构支撑层的表面形成重布线层,其中所述重布线层电连接至少一个所述压敏电阻;
步骤S3,在所述重布线层的至少部分表面覆盖干膜层,所述干膜层与位于所述通孔侧壁上的重布线层贴合且在所述通孔的底部所述干膜层和所述重布线层之间形成有隔离腔。
本发明实施例的MEMS器件及其制备方法,通过使用干膜作为重布线层的保护层,干膜层与硅通孔侧壁贴合且在硅通孔底部留有隔离腔,对通孔内部的重布线层进行了保护,避免了通孔内部重布线层的氧化和腐蚀,同时由于隔离腔的存在,可以避免了对干膜层进行处理(例如烘烤)时干膜层产生的收缩力对底部金属造成撕扯力,进而避免了通孔底部的重布线层的损伤。
实施例一
下面,参考图2至图3对本发明的MEMS器件的制备方法做详细描述,其中,图2示出了本发明一具体实施例方式的MEMS器件的制造方法的流程图;图3示出了本发明一具体实施例方式的MEMS器件的制备方法实施所获得器件的剖面示意图。
示例性地,如图2所示,本发明的MEMS器件的制备方法包括以下步骤:
首先,执行步骤S1,提供衬底,所述衬底包括敏感膜层,在所述敏感膜层中设置有至少一个压敏电阻,在所述敏感膜层上设置有结构支撑层,所述结构支撑层中形成有参考压力腔,在所述参考压力腔的外侧形成有贯穿所述结构支撑层的通孔。
所述MEMS器件可以是本领域技术人员熟知的任何适合的器件,本实施例中主要以所述MEMS器件为MEMS绝压压力传感器的情况为例对本发明的技术方案进行解释和说明。
具体地,在一个示例中,如图3所示,衬底为绝缘体上硅(SOI),衬底包括基底层300、位于基底层300上的绝缘层301和位于绝缘层301上的敏感膜层302。基底层300的材质可以是以下所提到的材料中的至少一种:Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP、InGaAs或者其它III/V化合物半导体。在其它一些示例中,衬底可以为绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)或绝缘体上锗(GeOI)等,只要其上具有敏感膜层即可。
在一个示例中,如图3所示,刻蚀衬底的第一侧以形成空腔314,该空腔314贯穿基底层300。
在一个示例中,如图3所示,绝缘层301为SOI衬底的埋入式绝缘层,绝缘层301在制作空腔314时起刻蚀停止层的作用。绝缘层301可以包括数种电介质材料中的任何一种,非限制性实例包括氧化物、氮化物和氮氧化物,尤其是硅的氧化物、氮化物和氮氧化物。可以采用数种方法中的任何一种形成绝缘层301,非限制性实例包括离子注入方法、热或等离子氧化或氮化方法、化学汽相沉积方法和物理汽相沉积方法。埋入式绝缘层的厚度通常为0.1微米至2微米,但在该实施例中本领域技术人员可以根据实际的需要进行相应地调整。在该实施例中,绝缘层301选用二氧化硅。
在一个示例中,如图3所示,敏感膜层302为硅基膜层。敏感膜层的厚度会影响到线性度与灵敏度,通常来说,敏感膜层越薄,压力测量的灵敏度会越高,但较薄的敏感膜层会导致较大的膜挠度,从而导致线性度降低。在该实施例中,本领域的技术人员应当理解到敏感膜层302的厚度应根据实际需要选择合适的厚度。
在一个示例中,如图3所示,通过对敏感膜层302进行光刻和离子注入,形成压敏电阻311并形成惠斯通电桥连接。本领域的技术人员应该认识到由于形成敏感膜层和压敏电阻的工艺已经非常成熟,所以在此不对其详细工艺加以赘述,可参考本领域的常规设计与工艺参数。
在一个示例中,如图3所示,在敏感膜层302上形成有第一介电层303,刻蚀第一介电层303以形成接触孔,接触孔贯穿介电层303并露出压敏电阻,在接触孔中填充金属以形成导电接触孔312。第一介电层303可以包括数种电介质材料中的任何一种,非限制性实例包括氧化物、氮化物和氮氧化物,尤其是硅的氧化物、氮化物和氮氧化物。在该实施例中,第一介电层303可以选用氮化硅。
在一个示例中,如图3所示,在第一介电层303上设置有焊盘313,焊盘通过导电接触孔电连接对应的所述压敏电阻,并作为压力传感器芯片输入输出的端口。随后,沉积第二介电层304,第二介电层304覆盖第一介电层303和焊盘313。第二介电层304可以选用与绝缘层301相同的材质或不同的材质。在该实施例中,第二介电层304选用二氧化硅。可选地,焊盘313的材料可以为选用铝、铜、金、钛、钠、铂等金属中的一种或几种。在该实施例中,焊盘313选用铝。随后对第二介电层304进行平坦化处理,以获得平坦的表面,为后续工艺做准备。
在一个示例中,如图3所示,结构支撑层305为硅层,在结构支撑层中形成参考压力腔的方法包括:刻蚀结构支撑层305以形成参考压力腔310。在该实施例中,参考压力腔为真空腔。在一些实施例中,参考压力腔也可以为压力已知的非真空腔体。示例性地,在结构支撑层305形成有参考压力腔310的一侧沉积有键和层。可以在形成参考压力腔之前形成键合层,也可以在形成参考压力腔之后形成键合层。所述键合层的材质可以选用硅的氧化物、氮化物和氮氧化物。
示例性地,使用键合工艺将结构支撑层305沉积有键合层的一侧与敏感膜层302接合,以形成一个整体,更具体地,使用键合工艺将结构支撑层305沉积有键合层的一侧与第二介电层304接合,以形成一个整体。在一些实施例中,也可以不沉积键和层,而是直接将结构支撑层305形成有参考压力腔310的一侧与第二介电层304接合,以形成一个整体。键合后结构支撑层305位于敏感膜层302上方。键合工艺可以使用低温无静电键合、阳极键合等键合工艺中的一种。在一个可选的实施例中,在进行键合工艺后,还可以减薄结构支撑层305,以增加散热和减小后续加工通孔的厚度,以及降低后续通孔制作和填充难度。
在一个示例中,如图3所示,刻蚀结构支撑层305以形成通孔309,通孔309贯穿结构支撑层305,随后继续刻蚀第二介电层304以露出焊盘313的部分表面。在该实施例中,刻蚀工艺可以选用深反应离子刻蚀工艺。为了防止器件之间的短路和起保护隔绝作用,在结构支撑层305表面和通孔309侧壁沉积扩散阻挡层306。
随后,执行步骤S2,在所述通孔的侧壁和底部、以及所述结构支撑层的表面形成重布线层,其中所述重布线层电连接至少一个所述压敏电阻,例如重布线层的底部接触焊盘,从而通过焊盘电连接至少一个所述压敏电阻。
在一个示例中,如图3所示,在通孔309的侧壁和底部、以及结构支撑层305的表面形成重布线层307,重布线层307与焊盘313上表面贴合。形成重布线层307的方法包括:
在通孔309的底部和侧壁上沉积种子层;
通过电镀在种子层上形成重布线层307。
本实施例中,采用电镀或化学镀的方式生长形成种子层。在一些实施例中,可以采用物理气相沉积或合适的技术形成种子层。需要说明的是,种子层是金属层,其可以包括一层或多层金属层。例如,种子层可以包括第一金属层和位于第一金属层上的第二金属层,第一金属层可以是钛层,第二金属层可以是铜层。在该实施例中,种子层可以是铜层。在一些实施例中,种子层也可以选用其他合适的金属。在该实施例中,重布线层307可以是多层,多层重布线层307可以是重复采取电镀工艺制作形成的。
在一个示例中,如图3所示,重布线层307连接通孔、焊盘与外部电路板的内部布线,实现MEMS绝压压力传感器芯片与外部电路板之间的电连接。这样,在外界压力作用下,敏感膜层302发生形变,使得敏感膜层302中的压敏电阻311发生形变,由于压阻效应,压敏电阻311的阻值会发生变化,并通过电连接转化为对应电信号的变化,从而进行压力的测量。
最后,执行步骤S3,在所述重布线层的至少部分表面覆盖干膜层,所述干膜层与位于所述通孔侧壁上的重布线层贴合且在所述通孔的底部所述干膜层和所述重布线层之间形成有隔离腔。在一个示例中,如图3所示,先通过真空压膜机在重布线层307的至少部分表面粘贴干膜层308,再通过真空腔体抽真空加热使干膜层308与位于通孔309侧壁上的重布线层307贴合,且在通孔309的底部干膜层308和重布线层307之间形成有隔离腔。在该实施例中,所述隔离腔为真空腔。在该实施例中,真空压模工艺的温度范围是90至95摄氏度。这样,使得在后续烘烤工艺时,干膜层308收缩产生的压缩力不会对通孔309的底部金属造成撕扯力,避免对通孔309的底部金属造成损伤。干膜层308的成分包括包括但不限于三聚氰胺化合物(Melaminecompound)、烷氧基硅氧烷(Alkoxysiloxane)和有机铵盐(Organicammonium salt)中的一种或多种。
至此完成了对本发明的MEMS器件的制备方法的关键步骤的描述,对于完整的MEMS器件的制备还可以包括其他的步骤,在此不做一一赘述。
综上,本发明的MEMS器件的制备方法,通过使用干膜层作为重布线层的保护层,干膜层与硅通孔侧壁贴合且在硅通孔底部留有隔离腔,对通孔内部的重布线层进行了保护,避免了通孔内部重布线层的氧化和腐蚀,同时由于隔离腔的存在,可以避免了对干膜层进行处理(例如烘烤)时干膜层产生的收缩力对底部金属造成撕扯力,进而避免了通孔底部的重布线层的损伤。
实施例二
本发明还提供一种MEMS器件,该MEMS器件由前述实施例一中的方法制备获得。
下面,参考图3对本发明实施例的MEMS器件做解释和说明,其中,对于和前述实施例一中相同的结构在此不做详细描述。
具体地,如图3所示,本发明的MEMS器件包括:
衬底,所述衬底包括敏感膜层302,所述敏感膜层302中设置有至少一个压敏电阻311;
结构支撑层305,位于所述敏感膜层302上,所述结构支撑层305中形成有参考压力腔310和贯穿所述结构支撑层305的通孔309;
重布线层307,覆盖所述通孔309的侧壁和底部、以及所述结构支撑层305的部分表面,其中所述重布线层电连接至少一个所述压敏电阻;
干膜层308,覆盖所述重布线层307的至少部分表面,所述干膜层308与所述通孔309侧壁贴合且在所述通孔309的底部所述干膜层308和所述重布线层307之间形成有隔离腔。
具体地,如图3所示,衬底为绝缘体上硅(SOI),衬底包括基底层300、位于基底层300上的绝缘层301和位于绝缘层301上的敏感膜层302。基底层300的材质可以是以下所提到的材料中的至少一种:Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP、InGaAs或者其它III/V化合物半导体。在其它一些示例中,衬底可以为绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)或绝缘体上锗(GeOI)等,只要其上具有敏感膜层即可。在该实施例中,绝缘层301可以为二氧化硅层。在该实施例中,敏感膜层302可以是硅基膜层。在该实施例中,结构支撑层305可以是硅层。在该实施例中,重布线层307通过电镀基于铜种子层形成。
进一步地,本发明的MEMS器件还包括:
介电层,位于所述敏感膜层302上,所述介电层包括第一介电层303和第二介电层304;
扩散阻挡层306,所述扩散阻挡层覆盖所述通孔309的侧壁和所述结构支撑层305的表面;
焊盘313,所述焊盘313的部分表面被所述第二介电层304覆盖,所述焊盘313上表面与所述重布线层307贴合;
导电接触孔312,位于所述第一介电层303内,每个所述焊盘通过所述导电接触孔电连接对应的所述压敏电阻。
在该实施例中,第二介电层304可以选用和绝缘层301相同的材质或不同的材质,第二介电层304例如可以为二氧化硅层。在该实施例中,第一介电层303可以是氮化硅层。在该实施例中,焊盘313可以选用铝。
至此完成了对本发明的MEMS器件的结构的介绍,对于完整的器件还可能包括其他的组成结构,在此不做一一赘述。
由于本发明的MEMS器件形成有干膜层作为重布线层的保护层,干膜层与硅通孔侧壁贴合且在硅通孔底部留有隔离腔,对通孔内部的重布线层进行了保护,避免了通孔内部重布线层的氧化和腐蚀,同时由于隔离腔的存在,可以避免了对干膜层进行处理(例如烘烤)时干膜层产生的收缩力对底部金属造成撕扯力,进而避免了通孔底部的重布线层的损伤。
实施例三
本发明另一实施例中还提供了一种电子装置,包括实施例二所述的MEMS器件。其中,MEMS器件为实施例二所述的MEMS器件,或根据实施例一所述的制备方法得到的MEMS器件。
本实施例的电子装置,可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备,也可为任何包括所述MEMS器件的中间产品。本发明实施例的电子装置,由于使用了上述的MEMS器件,因而具有更好的性能。
尽管本文中描述了多个实施例,但是应该理解,本领域技术人员可以想到多种其他修改和实施例,他们都将落入本发明公开的构思的精神和范围内。更特别地,在本发明公开、附图、以及所附权利要求的范围内,可以在主题的结合排列的排列方式和/或组成部分方面进行各种修改和改变。除了组成部分和/或排列方式的修改和改变以外,可替换方式的使用对于本领域技术人员来说也是显而易见的选择。

Claims (14)

1.一种MEMS器件的制备方法,其特征在于,所述方法包括:
提供衬底,所述衬底包括敏感膜层,在所述敏感膜层中设置有至少一个压敏电阻,在所述敏感膜层上设置有结构支撑层,所述结构支撑层中形成有参考压力腔,在所述参考压力腔的外侧形成有贯穿所述结构支撑层的通孔;
在所述通孔的侧壁和底部、以及所述结构支撑层的表面形成重布线层,其中所述重布线层电连接至少一个所述压敏电阻;
在所述重布线层的至少部分表面覆盖干膜层,所述干膜层与位于所述通孔侧壁上的重布线层贴合且在所述通孔的底部所述干膜层和所述重布线层之间形成有隔离腔。
2.根据权利要求1所述的方法,其特征在于,所述衬底还包括基底层和位于所述基底层上的绝缘层,在所述基底层中设置有贯穿所述基底层的空腔,所述敏感膜层位于所述绝缘层上。
3.根据权利要求1所述的方法,其特征在于,在所述敏感膜层上形成有介电层,所述结构支撑层的形成有所述参考压力腔的一侧与所述介电层接合。
4.根据权利要求3所述的方法,其特征在于,所述介电层包括第一介电层和第二介电层,所述第一介电层内还设置有导电接触孔,所述第一介电层上设置有焊盘,所述第二介电层覆盖所述第一介电层和所述焊盘的部分表面,每个所述焊盘通过所述导电接触孔电连接对应的所述压敏电阻,每个所述重布线层分别电连接一个所述焊盘。
5.根据权利要求1所述的方法,其特征在于,形成所述重布线层的方法包括:
在所述通孔的底部和侧壁上沉积种子层;
通过电镀在所述种子层上形成所述重布线层。
6.根据权利要求1所述的方法,其特征在于,在形成所述重布线层之前,所述方法还包括:
在所述通孔的侧壁上和所述结构支撑层的表面形成扩散阻挡层。
7.根据权利要求1所述的方法,其特征在于,所述在所述重布线层的至少部分表面覆盖干膜层,包括:
通过真空贴膜机在所述重布线层的至少部分表面粘贴干膜层;
对所述干膜层进行烘烤。
8.根据权利要求1所述的方法,其特征在于,所述参考压力腔为真空腔。
9.一种MEMS器件,其特征在于,所述MEMS器件包括:
衬底,所述衬底包括敏感膜层,所述敏感膜层中设置有至少一个压敏电阻;
结构支撑层,位于所述敏感膜层上,所述结构支撑层中形成有参考压力腔和贯穿所述结构支撑层的通孔;
重布线层,覆盖所述通孔的侧壁和底部、以及所述结构支撑层的部分表面,其中所述重布线层电连接至少一个所述压敏电阻;
干膜层,覆盖所述重布线层的至少部分表面,所述干膜层与所述通孔侧壁贴合且在所述通孔的底部所述干膜层和所述重布线层之间形成有隔离腔。
10.根据权利要求9所述的MEMS器件,其特征在于,所述MEMS器件还包括:
所述衬底还包括基底层和位于所述基底层上的绝缘层,在所述基底层中设置有贯穿所述基底层的空腔,所述敏感膜层位于所述绝缘层上。
11.根据权利要求9所述的MEMS器件,其特征在于,所述MEMS器件还包括:
介电层,位于所述敏感膜层上,所述介电层包括第一介电层和第二介电层;
扩散阻挡层,所述扩散阻挡层覆盖所述通孔的侧壁和所述结构支撑层的表面;
焊盘,位于所述第一介电层上,所述焊盘的部分表面被所述第二介电层覆盖,所述焊盘上表面与所述重布线层接触;
导电接触孔,位于所述第一介电层内,每个所述焊盘通过所述导电接触孔电连接对应的所述压敏电阻。
12.根据权利要求9所述的MEMS器件,其特征在于,所述隔离腔为真空腔。
13.根据权利要求9所述的MEMS器件,其特征在于,所述参考压力腔为真空腔。
14.一种电子装置,其特征在于,所述电子装置包括权利要求9至13之一所述的MEMS器件。
CN202211735809.XA 2022-12-30 2022-12-30 一种mems器件及其制备方法、电子装置 Pending CN116281835A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211735809.XA CN116281835A (zh) 2022-12-30 2022-12-30 一种mems器件及其制备方法、电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211735809.XA CN116281835A (zh) 2022-12-30 2022-12-30 一种mems器件及其制备方法、电子装置

Publications (1)

Publication Number Publication Date
CN116281835A true CN116281835A (zh) 2023-06-23

Family

ID=86836702

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211735809.XA Pending CN116281835A (zh) 2022-12-30 2022-12-30 一种mems器件及其制备方法、电子装置

Country Status (1)

Country Link
CN (1) CN116281835A (zh)

Similar Documents

Publication Publication Date Title
EP2481703B1 (en) Sensor protection
KR101976257B1 (ko) eWLB 패키지 내의 트랜스듀서용 시스템 및 방법과 eWLB 패키지
TWI622759B (zh) MEMS pressure sensor and method of forming same
US11407636B2 (en) Inter-poly connection for parasitic capacitor and die size improvement
TWI629460B (zh) MEMS pressure sensor and method of forming same
TWI619669B (zh) 製造混合整合構件的方法,包含至少兩 mems 元件的混合整合構件
TWI443723B (zh) 複合晶圓半導體元件及其形成方法
US9056760B2 (en) Miniaturized electrical component comprising an MEMS and an ASIC and production method
US20070275495A1 (en) Method for fabricating a pressure sensor using SOI wafers
US9885626B2 (en) Micromechanical sensor system and corresponding manufacturing method
CN106744666B (zh) 微机械结构元件
WO2007117198A1 (en) Microelectromechanical pressure sensor with integrated circuit and method of manufacturing such
CN103213936B (zh) 制备圆片级mems惯性器件tsv堆叠封装结构的方法
CN105424090A (zh) 一种mems压阻式复合传感器及其加工方法
CN108083224B (zh) 具有低电阻布线的mems构件和用于制造这种mems构件的方法
US9543245B2 (en) Semiconductor sensor device and method of producing a semiconductor sensor device
JP2010531435A (ja) マイクロメカニカル素子およびマイクロメカニカル素子の製造方法
US20170081177A1 (en) Interposer for mounting a vertically integrated hybrid component on a component carrier
US20170057810A1 (en) Strain Reduction and Sensing on Package Substrates
EP2482310B1 (en) Through vias in a sensor chip
CN116281835A (zh) 一种mems器件及其制备方法、电子装置
CN116242525A (zh) 一种mems压力传感器及其制备方法、电子装置
CN117623216A (zh) 一种mems器件及其制备方法、电子装置
CN111174957A (zh) 一种压力传感器及制备方法
CN212461602U (zh) 一种埋入基板芯片系统三维封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination