[go: up one dir, main page]

CN116126215A - 存储器系统及其操作方法和数据处理系统 - Google Patents

存储器系统及其操作方法和数据处理系统 Download PDF

Info

Publication number
CN116126215A
CN116126215A CN202211106843.0A CN202211106843A CN116126215A CN 116126215 A CN116126215 A CN 116126215A CN 202211106843 A CN202211106843 A CN 202211106843A CN 116126215 A CN116126215 A CN 116126215A
Authority
CN
China
Prior art keywords
physical address
logical address
memory
data
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202211106843.0A
Other languages
English (en)
Inventor
边谕俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN116126215A publication Critical patent/CN116126215A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G06F3/0641—De-duplication techniques
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0605—Improving or facilitating administration, e.g. storage management by facilitating the interaction with a user or administrator
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/065—Replication mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1041—Resource optimization
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)

Abstract

本发明涉及一种存储器系统，该存储器系统可以包括：非易失性存储器装置，包括多个存储器区域；以及控制器，与非易失性存储器装置通信以控制非易失性存储器装置的操作，并被配置成：接收包括第一逻辑地址和第二逻辑地址的第一写入请求；确定映射到第二逻辑地址的重复物理地址；并且基于与重复物理地址相对应的重复计数选择性地将第一逻辑地址映射到重复物理地址。

Description

存储器系统及其操作方法和数据处理系统
相关申请的交叉引用
本专利申请文件要求于2021年11月12日提交的、申请号为10-2021-0155867的韩国专利申请的优先权和权益，其通过引用整体并入本文作为本专利申请文件的公开内容的一部分。
技术领域
各个实施例总体上涉及一种存储器系统和数据处理系统，并且更具体地，涉及一种包括非易失性存储器装置的存储器系统和一种数据处理系统。
背景技术
存储器系统用于存储信息以供在计算机或其它电子装置中使用。存储器系统可以响应于主机装置的写入请求而存储从主机装置提供的数据并且响应于主机装置的读取请求而将存储在其中的数据提供给主机装置。主机装置可以是向存储器系统写入数据或从存储器系统读取数据的任何电子装置，诸如计算机、数码相机、移动电话等。存储器系统可以电连接到主机装置或者可以与主机装置通信。
发明内容
可以在各个实施例中实施本专利申请文件中公开的技术，以提供一种用于有效地管理重复数据的存储器系统、其操作方法和一种数据处理系统。
在实施例中，一种存储器系统可以包括：非易失性存储器装置，包括多个存储器区域；以及控制器，与非易失性存储器装置通信以控制非易失性存储器装置的操作，并被配置成：接收包括第一逻辑地址和第二逻辑地址的第一写入请求；确定映射到第二逻辑地址的重复物理地址；并且基于与重复物理地址相对应的重复计数选择性地将第一逻辑地址映射到重复物理地址。
在实施例中，一种存储器系统的操作方法可以包括：接收包括第一逻辑地址和第二逻辑地址的第一写入请求；响应于第一写入请求，确定映射到第二逻辑地址的重复物理地址；并且基于与重复物理地址相对应的重复计数确定是否将第一逻辑地址映射到重复物理地址。
在实施例中，一种数据处理系统可以包括：主机装置，被配置成生成包括当前逻辑地址和重复逻辑地址的第一写入请求；以及存储器系统，与主机装置通信以响应于来自主机装置的请求而执行存储器操作，该存储器系统被配置成从主机装置接收第一写入请求，确定映射到重复逻辑地址的重复物理地址，并基于与重复物理地址相对应的重复计数选择性地将当前逻辑地址映射到重复物理地址。
附图说明
图1是示出基于所公开技术的一些实施例的数据处理系统的示例的框图。
图2A和图2B是示出基于所公开技术的一些实施例的控制器的操作方法的示例的示图。
图3是示出基于所公开技术的一些实施例的控制器的操作方法的示例的示图。
图4A和图4B是示出基于所公开技术的一些实施例的控制器的操作方法的示例的示图。
图5是示出基于所公开技术的一些实施例的存储器系统的操作方法的示例的流程图。
图6是示出基于所公开技术的一些实施例的存储器系统的操作方法的示例的流程图。
图7是示出基于所公开技术的一些实施例的包括固态驱动器(SSD)的数据处理系统的示例的示图。
图8是示出基于所公开技术的一些实施例的包括存储器系统的数据处理系统的示例的示图。
图9是示出基于所公开技术的一些实施例的包括存储器系统的数据处理系统的示例的示图。
图10是示出基于所公开技术的一些实施例的包括存储器系统的网络系统的示例的示图。
图11是示出基于所公开技术的一些实施例的包括在存储器系统中的非易失性存储器装置的示例的框图。
具体实施方式
可以在一些实施例中实施本专利申请文件中公开的技术，以提供一种能够通过减少重复数据来有效地管理其存储空间的存储器系统。
下文中，将参照附图详细地描述所公开的技术的一些实施例。
图1是示出基于所公开技术的一些实施例的数据处理系统100的示例的框图。
存储器系统可以位于主机装置中或者与主机装置远程通信。在一些实施方案中，数据处理系统100可以包括主机装置110和存储器系统120。
在一些实施方案中，主机装置110可以包括能够处理数据的电子装置，并且其示例可以包括计算机、数码相机、移动电话等。主机装置110可以将数据存储在存储器系统120中以及从存储器系统120读取数据。在一些实施方案中，主机装置110可以生成第一写入请求WRITE1，并将第一写入请求WIRTE1传输到存储器系统120，第一写入请求WRITE1包括例如当前逻辑地址W-LBA的第一逻辑地址和例如重复逻辑地址D-LBA的第二逻辑地址。
在实施例中，当复制第一数据DATA1时，主机装置110可以生成针对第一数据DATA1的第一写入请求WRITE1。重复逻辑地址D-LBA可以是最初或先前分配给第一数据DATA1的逻辑地址，并且当前逻辑地址W-LBA可以是新分配给所复制的第一数据DATA1的地址。此时，可以确定当前逻辑地址W-LBA和重复逻辑地址D-LBA都被有效地分配给第一数据DATA1。
存储器系统120的示例可以包括个人计算机存储卡国际协会(PCMCIA)卡、紧凑型闪存(CF)卡、智能媒体卡、记忆棒、各种多媒体卡(MMC、eMMC、RS-MMC和微型MMC)、安全数字(SD)卡(SD、迷你SD、微型SD)、通用闪存(UFS)、固态驱动器(SSD)等。
存储器系统120可以包括控制器121和非易失性存储器装置122。
控制器121可以控制存储器系统120的全部操作。控制器121可以根据主机装置110的指令来控制非易失性存储器装置122执行前台操作。前台操作可以包括根据主机装置110的写入请求和读取请求将数据写入非易失性存储器装置122和从非易失性存储器装置122读取数据的操作。
此外，控制器121可以控制非易失性存储器装置122执行后台操作，后台操作是在没有来自主机装置110的任何请求的情况下在内部执行的。后台操作可以包括对非易失性存储器装置122进行的损耗均衡操作、垃圾收集操作、擦除操作、读取回收操作和刷新操作中的一种或多种。类似于前台操作，后台操作可以包括将数据写入非易失性存储器装置122和从非易失性存储器装置122读取数据。
控制器121可以从主机装置110接收第一写入请求WRITE1。控制器121可以响应于第一写入请求WRITE1确定映射到重复逻辑地址D-LBA的物理地址(下文称为重复物理地址)，并且根据通过参考与重复物理地址相对应的重复计数得到的结果选择性地将当前逻辑地址W-LBA映射到重复物理地址。
具体地，当与重复物理地址相对应的重复计数小于阈值时，控制器121可以增加与重复物理地址相对应的重复计数并将当前逻辑地址W-LBA映射到重复物理地址。在这种情况下，控制器121响应于第一写入请求WRITE1而不将第一数据DATA1写入非易失性存储器装置122。
另一方面，当与重复物理地址相对应的重复计数等于阈值时，控制器121可以将与第一写入请求WRITE1相对应的第一数据DATA1写入从非易失性存储器装置122的存储器区域MR之中选择的存储器区域，并且将当前逻辑地址W-LBA映射到所选择的存储器区域的物理地址。主机装置110可以将第一数据DATA1与第一写入请求WRITE1一起传输到控制器121，并且控制器121可以将从主机装置110传输的第一数据DATA1存储在非易失性存储器装置122的所选择的存储器区域中。在实施例中，第一写入请求WRITE1可以不包括第一数据DATA1，并且控制器121可以从非易失性存储器装置122中的、与重复物理地址相对应的存储器区域读取第一数据DATA1，并将所读取的第一数据DATA1存储在所选择的存储器区域中。
在实施例中，当将第一数据DATA1存储在非易失性存储器装置122的所选择的存储器区域中时，控制器121可以为与所选择的存储器区域的物理地址相对应的重复计数存储零值(0)。
在实施例中，主机装置110可以向控制器121传输包括当前逻辑地址W-LBA但不包括重复逻辑地址D-LBA的第二写入请求(未示出)。控制器121可以响应于第二写入请求而将与第二写入请求相对应的第二数据存储在从非易失性存储器装置122的存储器区域MR之中选择的存储器区域中，并且将当前逻辑地址W-LBA映射到所选择的存储器区域的物理地址。在实施例中，控制器121可以响应于第二写入请求而确定已经映射到当前逻辑地址W-LBA的先前物理地址。当与先前物理地址相对应的重复计数超过0时，控制器121可以减小与先前物理地址相对应的重复计数。在实施例中，当将第二数据DATA2存储在所选择的存储器区域中时，控制器121可以为与所选择的存储器区域的物理地址相对应的重复计数存储零值(0)。
控制器121可以参考地址映射信息MAP_IF以便确定映射到逻辑地址的物理地址。地址映射信息MAP_IF可以包括由主机装置110使用的逻辑地址与存储器区域MR的物理地址之间的映射关系。此外，控制器121可以从重复计数信息DCNT_IF中参考与物理地址相对应的重复计数。重复计数信息DCNT_IF可以包括分别与物理地址相对应的重复计数。
在控制器121的控制下，非易失性存储器装置122可以存储从控制器121传输的数据，读取存储在其中的数据，并将所读取的数据传输到控制器121。非易失性存储器装置122可以包括分别与不同的物理地址相对应的多个存储器区域MR。
非易失性存储器装置122的示例可以包括诸如NAND闪存或NOR闪存的闪速存储器装置、铁电随机存取存储器(FeRAM)、相变随机存取存储器(PCRAM)、磁性随机存取存储器(MRAM)、电阻式随机存取存储器(ReRAM)等。
非易失性存储器装置122可以包括一个或多个平面、一个或多个存储器芯片、一个或多个存储器管芯或者一个或多个存储器封装。图1示出了存储器系统120包括一个非易失性存储装置122，但是存储器系统120中包括的非易失性存储装置的数量不限于此。
图2A是示出基于所公开技术的一些实施例的控制器121的操作方法的示图。
参照图2A，主机装置110可以将第一写入请求WRITE1传输到控制器121。第一写入请求WRITE1可以包括当前逻辑地址W-LBA(例如，L2)、重复逻辑地址D-LBA(例如，L1)和第一数据DATA1。当复制第一数据DATA1时，主机装置110可以向控制器121传输包括重复逻辑地址D-LBA以及当前逻辑地址W-LBA的第一写入请求WRITE1。重复逻辑地址D-LBA可以是最初或先前分配给现有的第一数据DATA1的逻辑地址，并且当前逻辑地址W-LBA可以是新分配给所复制的第一数据DATA1的逻辑地址。因此，第一写入请求WRITE1中包括的第一数据DATA1可以是重复数据。重复数据可以指示分配给两个或更多个不同逻辑地址的相同数据。
在一些实施方案中，控制器121可以接收第一写入请求WRITE1，并且在必要时基于第一写入请求WRITE1更新地址映射信息MAP_IF和重复计数信息DCNT_IF。在一个示例中，控制器121可以基于地址映射信息MAP_IF确定映射到重复逻辑地址D-LBA(L1)的重复物理地址P1。此外，控制器121可以通过将当前逻辑地址W-LBA(L2)映射到重复物理地址P1来更新地址映射信息MAP_IF。换言之，控制器121可以通过将重复逻辑地址D-LBA(L1)和当前逻辑地址W-LBA(L2)两者映射到重复物理地址P1来更新地址映射信息MAP_IF。在一些实施方案中，控制器121响应于第一写入请求WRITE1而实际上不将重复数据DATA1写入非易失性存储器装置122的存储器区域。
例如，地址映射信息MAP_IF可以包括以逻辑地址LBA作为索引的映射表或查找表。在实施例中，如图2B所示，地址映射信息MAP_IF_1可以包括以物理地址PBA作为索引的表。图2B的地址映射信息MAP_IF_1可以根据用于将一个或多个逻辑地址映射到每个物理地址的多映射方法来配置。在地址映射信息MAP_IF_1中，重复物理地址P1可以同时映射到重复逻辑地址D-LBA(L1)和当前逻辑地址W-LBA(L2)。
返回参照图2A，控制器121可以通过将与重复物理地址P1相对应的重复计数DCNT增加1来更新重复计数信息DCNT_IF。等于或大于1的重复计数DCNT可以指示两个或更多个逻辑地址被映射到重复物理地址P1。例如，当重复计数DCNT为k时，可以指示(k+1)个逻辑地址映射到重复物理地址P1。当重复计数DCNT等于或大于1时，可以指示重复数据被存储在具有重复物理地址P1的存储器区域中。
图3是示出基于所公开技术的一些实施例的控制器121的操作方法的示例的示图。不同于参照图2A和2B描述的方法，控制器121可以响应于针对重复数据(例如第一数据DATA1)的第一写入请求WRITE1而进一步确定重复计数DCNT是否超过阈值TH。
在一些实施方案中，参照图3，主机装置110可以将第一写入请求WRITE1传输到控制器121。第一写入请求WRITE1可以包括当前逻辑地址W-LBA(L2)、重复逻辑地址D-LBA(L1)和第一数据DATA1。
在一些实施方案中，控制器121可以接收第一写入请求WRITE1，并且在必要时基于第一写入请求WRITE1更新地址映射信息MAP_IF和重复计数信息DCNT_IF。在一个示例中，控制器121可以基于地址映射信息MAP_IF确定映射到重复逻辑地址D-LBA(L1)的重复物理地址P1。基于重复计数信息DCNT_IF，当与重复物理地址P1相对应的重复计数DCNT等于阈值TH时，控制器121可以不更新重复计数信息DCNT_IF。换言之，当与重复物理地址P1相对应的重复计数DCNT等于阈值TH时，与重复物理地址P1相对应的重复计数DCNT可以保持在阈值TH而不改变。此外，控制器121可以将第一数据DATA1存储在非易失性存储器装置122的所选择的存储器区域中，并通过将当前逻辑地址W-LBA(L2)映射到所选择的存储器区域的物理地址P2来更新地址映射信息MAP_IF。
另一方面，当与重复物理地址P1相对应的重复计数DCNT小于阈值TH时，控制器121可以如参照图2A所描述的那样操作。也就是说，控制器121可以执行将当前逻辑地址W-LBA(L2)映射到重复物理地址P1而实际上不将重复数据DATA1存储在非易失性存储器装置122的存储器区域中的操作。
可以如图2A、图2B和图3所示地传输作为重复数据的第一数据DATA1和第一写入请求WRITE1。在实施例中，第一写入请求WRITE1可以不包括第一数据DATA1，并且控制器121可以从与重复物理地址P1相对应的存储器区域读取第一数据DATA1，并将所读取的第一数据DATA1存储在非易失性存储器装置122的所选择的存储器区域中。
在实施例中，控制器121可以通过为与物理地址P2相对应的重复计数DCNT存储零值(0)来更新重复计数信息DCNT_IF。当重复计数DCNT为0时，这可以指示仅有一个逻辑地址(例如，L2)映射到物理地址P2。
图4A和图4B是示出基于所公开技术的一些实施例的控制器121的操作方法的示图。
参照图4A，主机装置110可以将第二写入请求WRITE2传输到控制器121。第二写入请求WRITE2可以包括当前逻辑地址W-LBA(L2)和第二数据DATA2。例如，主机装置110可以更新最初或先前分配给当前逻辑地址W-LBA(L2)的第二数据DATA2，并且然后还将当前逻辑地址W-LBA(L2)分配给更新后的第二数据DATA2。此处，针对更新后的第二数据DATA2的第二写入请求WRITE2可以不包括重复逻辑地址D-LBA。在当前逻辑地址W-LBA(L2)未分配给任何数据时，主机装置110可以将当前逻辑地址W-LBA(L2)分配给新生成的第二数据DATA2。此处，针对新数据的第二写入请求WRITE2可以不包括重复逻辑地址D-LBA。
控制器121可以接收第二写入请求WRITE2，并且在必要时基于第二写入请求WRITE2更新地址映射信息MAP_IF和重复计数信息DCNT_IF。在一些实施方案中，控制器121可以基于地址映射信息MAP_IF确定映射到当前逻辑地址W-LBA(L2)的先前物理地址P1。控制器121可以基于重复计数信息DCNT_IF检查与先前物理地址P1相对应的重复计数DCNT。当重复计数DCNT等于或大于1时，这可以指示重复数据被存储在具有先前物理地址P1的存储器区域中。当重复计数DCNT等于或大于1时，这可以指示当前逻辑地址W-LBA(L2)的先前数据(例如尚未更新为第二数据DATA2的数据)是重复数据。因此，控制器121可以通过将重复计数DCNT减小1来更新重复计数信息DCNT_IF。此外，控制器121可以将第二数据DATA2存储在所选择的存储器区域中，并通过将当前逻辑地址W-LBA(L2)映射到所选择的存储器区域的物理地址P2来更新地址映射信息MAP_IF。
在实施例中，控制器121可以通过为与物理地址P2相对应的重复计数DCNT存储零值(0)来更新重复计数信息DCNT_IF。也就是说，当重复计数DCNT为0时，这可以指示仅有一个逻辑地址(例如，L2)映射到物理地址P2。当重复计数DCNT为0时，这可以指示具有物理地址P2的存储器区域中存储的数据不是重复数据。
图4B示出了与先前物理地址P1下相对应的重复计数DCNT为0。当重复计数DCNT为0时，这可以指示具有物理地址P1的存储器区域中存储的数据不是重复数据。因此，如参照图4A所述，控制器121不需要减小与先前物理地址P1相对应的重复计数DCNT。
然而，如参照图4A所述，控制器121可以将第二数据DATA2存储在所选择的存储器区域中，并通过将当前逻辑地址W-LBA(L2)映射到所选择的存储器区域的物理地址P2来更新地址映射信息MAP_IF。在实施例中，控制器121可以通过将与物理地址P2相对应的重复计数DCNT存储为0来更新重复计数信息DCNT_IF。
在实施例中，当第二数据DATA2不是更新后的数据而是新生成的数据时，当前逻辑地址W-LBA(L2)可以不映射到地址映射信息MAP_IF中的任何物理地址。在这种情况下，可以省略参考重复计数信息DCNT_IF的操作。
在实施例中，可以以不同的格式传输针对重复数据的写入请求(例如，第一写入请求WRITE1)和针对更新后的数据(或新数据)的写入请求(例如，第二写入请求WRITE2)。因此，控制器121可以区分针对重复数据的写入请求和针对更新后的数据(或新数据)的写入请求，并且如参照图2A、图2B、图3、图4A和图4B所描述的那样操作。在实施例中，控制器121可以确定写入请求是否包括重复逻辑地址D-LBA，并且因此区分针对重复数据的写入请求和针对更新后的数据(或新数据)的写入请求。
在实施例中，可以针对所有物理地址生成重复计数信息DCNT_IF。在这种情况下，当与特定物理地址相对应的重复计数DCNT为0时，这可以指示具有相应物理地址的存储器区域中存储的数据不是重复数据。当与特定物理地址相对应的重复计数DCNT为0时，这可以指示具有相应物理地址的存储器区域是空存储器区域。当与特定物理地址相对应的重复计数DCNT为k时，这可以指示(k+1)个逻辑地址被映射到相应物理地址。
在实施例中，可以针对存储有效数据的存储器区域的物理地址生成重复计数信息DCNT_IF。在这种情况下，当与特定物理地址相对应的重复计数DCNT为0时，这可以指示具有相应物理地址的存储器区域中存储的数据不是重复数据。当与特定物理地址相对应的重复计数DCNT为k时，这可以指示(k+1)个逻辑地址被映射到相应物理地址。当无效数据(例如，更新后的数据的先前数据)被存储在与特定物理地址相对应的存储器区域中时，可以从重复计数信息DCNT_IF中删除(移除或无效化)相应物理地址的重复计数DCNT。例如，在图4B中，第二数据DATA2的先前数据被存储在具有先前物理地址P1的存储器区域中。因此，可以从重复计数信息DCNT_IF中删除(移除或无效化)先前物理地址P1的重复计数DCNT。
在实施例中，可以仅针对存储有重复数据的存储器区域的物理地址生成重复计数信息DCNT_IF。在这种情况下，重复计数信息DCNT_IF中包括的重复计数DCNT的最小值可以是1。当与特定物理地址相对应的重复计数DCNT为k时，这可以指示存在(k+1)个逻辑地址被映射到相应物理地址。当重复数据不再被存储在重复计数信息DCNT_IF中包括的特定物理地址中时，可以从重复计数信息DCNT_IF中删除(移除或无效化)相应物理地址的重复计数DCNT。
在所公开技术的一些实施例中，当分配两个或更多个逻辑地址以存储相同的重复数据时，存储器系统120不将重复数据存储在两个或更多个存储器区域中。因此，有效数据的总量减少，并且因此可以更有效地执行存储器系统120的管理操作，诸如包括将有效数据迁移到新存储器区域的垃圾收集操作。
图5是示出基于所公开技术的一些实施例的图1的存储器系统120的操作方法的示例的流程图。图5基于针对所有物理地址生成重复计数信息DCNT_IF的假设。
参照图5，控制器121可以在S101从主机装置110接收写入请求。
在S102，控制器121可以确定写入请求是否包括重复逻辑地址D-LBA。当确定写入请求包括重复逻辑地址D-LBA时，该过程可以进行到S103。当确定写入请求不包括重复逻辑地址D-LBA时，该过程可以进行到S106。
在S103，控制器121可以基于地址映射信息MAP_IF确定映射到重复逻辑地址D-LBA的重复物理地址。
在S104，控制器121可以将重复计数信息DCNT_IF中的、与重复物理地址相对应的重复计数增加1。
在S105，控制器121可以通过将当前逻辑地址W-LBA映射到重复物理地址来更新地址映射信息MAP_IF。
在S106，控制器121可以基于地址映射信息MAP_IF确定映射到当前逻辑地址W-LBA的先前物理地址。
在S107，控制器121可以基于重复计数信息DCNT_IF来确定与先前物理地址相对应的重复计数是否超过0。当确定重复计数超过0时，该过程可以进行到步骤S108。当确定重复计数不超过0时，该过程可以进行到步骤S109。
在S108，控制器121可以将重复计数信息DCNT_IF中的、与先前物理地址相对应的重复计数减小1。
在S109，控制器121可以将与写入请求相对应的数据存储在所选择的存储器区域中，并通过将当前逻辑地址W-LBA映射到所选择的存储器区域的物理地址来更新地址映射信息MAP_IF。
在S110，控制器121可以将重复计数信息DCNT_IF中的、与所选择的存储器区域的物理地址相对应的重复计数存储为0。
图6是示出基于所公开技术的一些实施例的图1的存储器系统120的操作方法的示例的流程图。
图6所示的操作S201至S210可以以与图5所示的操作S101至S110类似的方式执行。因此，在本文将省略其详细描述。
在S211，控制器121可以基于重复计数信息DCNT_IF来确定与重复物理地址相对应的重复计数是否小于阈值TH。当确定重复计数小于阈值TH时，该过程可以进行到S204。当确定重复计数不小于阈值TH时，该过程可以进行到S209。
图7是示出基于所公开技术的一些实施例的包括固态驱动器(SSD)1200的数据处理系统1000的示例的示图。参照图7，数据处理系统1000可以包括主机装置1100和SSD1200。主机装置1100可以包括图1所示的主机装置110。
SSD 1200可以包括控制器1210、缓冲存储器装置1220、多个非易失性存储器装置1231至123n、电源1240、信号连接器1250和电源连接器1260。
控制器1210可以控制SSD 1200的一般操作。控制器1210可以包括图1中所示的控制器121。控制器1210可以包括主机接口单元1211、控制单元1212、随机存取存储器1213、错误校正码(ECC)单元1214和存储器接口单元1215。
主机接口单元1211可以通过信号连接器1250与主机装置1100交换信号SGL。信号SGL可以包括命令、地址、数据等。根据主机装置1100的协议，主机接口单元1211可以将主机装置1100和SSD 1200接口连接。例如，主机接口单元1211可以通过诸如以下的标准接口协议中的任意一种与主机装置1100通信：安全数字、通用串行总线(USB)、多媒体卡(MMC)、嵌入式MMC(eMMC)、个人计算机存储卡国际协会(PCMCIA)、并行高级技术附件(PATA)、串行高级技术附件(SATA)、小型计算机系统接口(SCSI)、串列SCSI(SAS)、外围组件互连(PCI)、高速PCI(PCI-E)和通用闪存(UFS)。
控制单元1212可以分析和处理从主机装置1100接收的信号SGL。根据用于驱动SSD1200的固件或软件，控制单元1212可以控制内部功能块的操作。随机存取存储器1213可以用作用于驱动这种固件或软件的工作存储器。
ECC单元1214可以生成待传输到非易失性存储器装置1231至123n中的至少一个的数据的奇偶校验数据。所生成的奇偶校验数据可以与该数据一起存储在非易失性存储器装置1231至123n中。ECC单元1214可以基于奇偶校验数据检测从非易失性存储器装置1231至123n中的至少一个读取的数据的错误。如果检测到的错误在可校正范围内，则ECC单元1214可以校正检测到的错误。
根据控制单元1212的控制，存储器接口单元1215可以将诸如命令和地址的控制信号提供到非易失性存储器装置1231至123n中的至少一个。此外，根据控制单元1212的控制，存储器接口单元1215可以与非易失性存储器装置1231至123n中的至少一个交换数据。例如，存储器接口单元1215可以将缓冲存储器装置1220中存储的数据提供到非易失性存储器装置1231至123n中的至少一个，或者将从非易失性存储器装置1231至123n中的至少一个读取的数据提供到缓冲存储器装置1220。
缓冲存储器装置1220可以临时存储待存储在非易失性存储器装置1231至123n的至少一个中的数据。进一步地，缓冲存储器装置1220可以临时存储从非易失性存储器装置1231至123n中的至少一个读取的数据。根据控制器1210的控制，缓冲存储器装置1220中临时存储的数据可以被传输到主机装置1100或非易失性存储器装置1231至123n中的至少一个。
非易失性存储器装置1231至123n可以用作SSD 1200的存储介质。非易失性存储器装置1231至123n可以通过多个通道CH1至CHn分别与控制器1210联接。一个或多个非易失性存储器装置可以联接到一个通道。联接到每个通道的非易失性存储器装置可以联接到相同的信号总线和数据总线。
电源1240可以将通过电源连接器1260输入的电力PWR提供到SSD 1200的内部。电源1240可以包括辅助电源1241。辅助电源1241可以供应电力，以允许SSD 1200在发生突然断电时正常终止。辅助电源1241可以包括大容量电容器。
根据主机装置1100和SSD 1200之间的接口方案，信号连接器1250可以由各种类型的连接器来配置。
根据主机装置1100的电源方案，电源连接器1260可以由各种类型的连接器来配置。
图8是示出基于所公开技术的一些实施例的包括存储器系统2200的数据处理系统2000的示例的示图。参照图8，数据处理系统2000可以包括主机装置2100和存储器系统2200。
主机装置2100可以被配置成板的形式，诸如印刷电路板。虽然未示出，但是主机装置2100可以包括用于执行主机装置的功能的内部功能块。
主机装置2100可以包括诸如插座、插槽或连接器的连接端子2110。存储器系统2200可以安装到连接端子2110上。
存储器系统2200可以被配置成板的形式，诸如印刷电路板。存储器系统2200可以被称为存储器模块或存储卡。存储器系统2200可以包括控制器2210、缓冲存储器装置2220、非易失性存储器装置2231和2232、电力管理集成电路(PMIC)2240和连接端子2250。
控制器2210可以控制存储器系统2200的一般操作。控制器2210可以以与图7所示的控制器1210相同的方式配置。
缓冲存储器装置2220可以临时存储待存储在非易失性存储器装置2231和2232中的数据。进一步地，缓冲存储器装置2220可以临时存储从非易失性存储器装置2231和2232读取的数据。根据控制器2210的控制，缓冲存储器装置2220中临时存储的数据可以被传输到主机装置2100或非易失性存储器装置2231和2232。
非易失性存储器装置2231和2232可以用作存储器系统2200的存储介质。
PMIC 2240可以将通过连接端子2250输入的电力提供到存储器系统2200的内部。根据控制器2210的控制，PMIC 2240可以管理存储器系统2200的电力。
连接端子2250可以联接到主机装置2100的连接端子2110。通过连接端子2250，可以在主机装置2100和存储器系统2200之间传送诸如命令、地址、数据等的信号以及电力。根据主机装置2100和存储器系统2200之间的接口方案，连接端子2250可以被配置成各种类型。连接端子2250可以设置在存储器系统2200的任意一侧上。
图9是示出基于所公开技术的一些实施例的包括存储器系统3200的数据处理系统3000的示例的示图。参照图9，数据处理系统3000可以包括主机装置3100和存储器系统3200。
主机装置3100可以被配置成板的形式，诸如印刷电路板。虽然未示出，但是主机装置3100可以包括用于执行主机装置的功能的内部功能块。
存储器系统3200可以被配置成表面安装型封装的形式。存储器系统3200可以通过焊球3250安装到主机装置3100上。存储器系统3200可以包括控制器3210、缓冲存储器装置3220和非易失性存储器装置3230。
控制器3210可以控制存储器系统3200的一般操作。控制器3210可以以与图7所示的控制器1210相同的方式配置。
缓冲存储器装置3220可以临时存储待存储在非易失性存储器装置3230中的数据。进一步地，缓冲存储器装置3220可以临时存储从非易失性存储器装置3230中读取的数据。根据控制器3210的控制，缓冲存储器装置3220中临时存储的数据可以被传输到主机装置3100或非易失性存储器装置3230。
非易失性存储器装置3230可以用作存储器系统3200的存储介质。
图10是示出基于所公开技术的一些实施例的包括存储器系统4200的网络系统4000的示例的示图。参照图10，网络系统4000可以包括服务器系统4300和通过网络4500联接的多个客户端系统4410至4430。
服务器系统4300可以响应于来自多个客户端系统4410至4430的请求而服务数据。例如，服务器系统4300可以存储从多个客户端系统4410至4430提供的数据。又例如，服务器系统4300可以将数据提供到多个客户端系统4410至4430。
服务器系统4300可以包括主机装置4100和存储器系统4200。存储器系统4200可以由图1所示的存储器系统120、图7所示的SSD 1200、图8所示的存储器系统2200或图9所示的存储器系统3200配置。
图11是示出基于所公开技术的一些实施例的存储器系统中包括的非易失性存储器装置300的示例的框图。参照图11，非易失性存储器装置300可以包括存储器单元阵列310、行解码器320、数据读取/写入块330、列解码器340、电压生成器350和控制逻辑360。
存储器单元阵列310可以包括布置在字线WL1至WLm和位线BL1至BLn彼此相交的区域处的存储器单元MC。
行解码器320可以通过字线WL1至WLm与存储器单元阵列310联接。行解码器320可以根据控制逻辑360的控制来操作。行解码器320可以对从外部装置(未示出)提供的地址进行解码。行解码器320可以基于解码结果选择和驱动字线WL1至WLm。例如，行解码器320可以将从电压生成器350提供的字线电压提供到字线WL1至WLm。
数据读取/写入块330可以通过位线BL1至BLn与存储器单元阵列310联接。数据读取/写入块330可以包括分别与位线BL1至BLn相对应的读取/写入电路RW1至RWn。数据读取/写入块330可以根据控制逻辑360的控制来操作。根据操作模式，数据读取/写入块330可以作为写入驱动器或感测放大器而操作。例如，数据读取/写入块330可以在写入操作中作为将从外部装置提供的数据存储在存储器单元阵列310中的写入驱动器而操作。又例如，数据读取/写入块330可以在读取操作中作为从存储器单元阵列310读出数据的感测放大器而操作。
列解码器340可以根据控制逻辑360的控制来操作。列解码器340可以对从外部装置提供的地址进行解码。列解码器340可以基于解码结果，将分别与位线BL1至BLn相对应的数据读取/写入块330的读取/写入电路RW1至RWn与数据输入/输出线或数据输入/输出缓冲器联接。
电压生成器350可以生成待在非易失性存储器装置300的内部操作中使用的电压。由电压生成器350生成的电压可以被施加到存储器单元阵列310的存储器单元。例如，可以将在编程操作中生成的编程电压施加到待执行编程操作的存储器单元的字线。又例如，可以将在擦除操作中生成的擦除电压施加到待执行擦除操作的存储器单元的阱区。再例如，可以将在读取操作中生成的读取电压施加到待执行读取操作的存储器单元的字线。
控制逻辑360可以基于从外部装置提供的控制信号，控制非易失性存储器装置300的一般操作。例如，控制逻辑360可以控制非易失性存储器装置300的操作，诸如非易失性存储器装置300的读取操作、写入操作和擦除操作。
虽然上面已经描述了与存储器系统、数据处理系统及其操作相关的所公开技术的各个实施例，但是可以基于本专利文件中公开和/或示出的内容对所公开的实施例和其它实施例的进行改变和改进。

Claims (20)

1.一种存储器系统，包括：
非易失性存储器装置，包括多个存储器区域；以及
控制器，与所述非易失性存储器装置通信以控制所述非易失性存储器装置的操作，并且：接收包括第一逻辑地址和第二逻辑地址的第一写入请求；确定映射到所述第二逻辑地址的重复物理地址；并且基于与所述重复物理地址相对应的重复计数选择性地将所述第一逻辑地址映射到所述重复物理地址。
2.根据权利要求1所述的存储器系统，其中所述控制器检测所述重复计数是否小于阈值，并且进一步在检测到所述重复计数小于所述阈值时，增加所述重复计数并将所述第一逻辑地址映射到所述重复物理地址。
3.根据权利要求1所述的存储器系统，其中所述控制器检测所述重复计数是否等于阈值，并且当所述重复计数等于所述阈值时，将与所述第一写入请求相对应的第一数据写入从所述存储器区域之中选择的存储器区域并将所述第一逻辑地址映射到所选择的存储器区域的物理地址。
4.根据权利要求3所述的存储器系统，其中所述控制器从与所述重复物理地址相对应的存储器区域读取所述第一数据，并且将从与所述重复物理地址相对应的存储器区域读出的所述第一数据写入所述所选择的存储器区域。
5.根据权利要求3所述的存储器系统，其中，当将所述第一数据存储在所述所选择的存储器区域中时，所述控制器为与所述所选择的存储器区域的物理地址相对应的重复计数存储零值。
6.根据权利要求1所述的存储器系统，其中响应于包括所述第一逻辑地址但不包括所述第二逻辑地址的第二写入请求，所述控制器将与所述第二写入请求相对应的第二数据存储在从所述存储器区域之中选择的存储器区域中，并将所述第一逻辑地址映射到所选择的存储器区域的物理地址。
7.根据权利要求6所述的存储器系统，其中所述控制器响应于所述第二写入请求而确定先前映射到所述第一逻辑地址的先前物理地址，并且当与所述先前物理地址相对应的重复计数超过零时减小与所述先前物理地址相对应的重复计数。
8.一种存储器系统的操作方法，包括：
接收包括第一逻辑地址和第二逻辑地址的第一写入请求；
响应于所述第一写入请求，确定映射到所述第二逻辑地址的重复物理地址；并且
基于与所述重复物理地址相对应的重复计数确定是否将所述第一逻辑地址映射到所述重复物理地址。
9.根据权利要求8所述的操作方法，其中确定是否将所述第一逻辑地址映射到所述重复物理地址包括：在所述重复计数小于阈值的情况下，增加所述重复计数并将所述第一逻辑地址映射到所述重复物理地址。
10.根据权利要求8所述的操作方法，其中确定是否将所述第一逻辑地址映射到所述重复物理地址包括：在所述重复计数等于所述阈值的情况下，将与所述第一写入请求相对应的第一数据写入从所述存储器区域之中选择的存储器区域，并将所述第一逻辑地址映射到所选择的存储器区域的物理地址。
11.根据权利要求8所述的操作方法，进一步包括：
接收包括所述第一逻辑地址但不包括所述第二逻辑地址的第二写入请求；并且
响应于所述第二写入请求，将与所述第二写入请求相对应的第二数据写入从所述存储器区域之中选择的存储器区域，并将所述第一逻辑地址映射到所选择的存储器区域的物理地址。
12.根据权利要求11所述的操作方法，进一步包括：
响应于所述第二写入请求，确定先前映射到所述第一逻辑地址的先前物理地址；并且
在与所述先前物理地址相对应的重复计数超过零值的情况下，减小与所述先前物理地址相对应的重复计数。
13.一种数据处理系统，包括：
主机装置，生成包括当前逻辑地址和重复逻辑地址的第一写入请求；以及
存储器系统，与所述主机装置通信以响应于来自所述主机装置的请求而执行存储器操作，所述存储器系统从所述主机装置接收所述第一写入请求，确定映射到所述重复逻辑地址的重复物理地址，并且基于与所述重复物理地址相对应的重复计数选择性地将所述当前逻辑地址映射到所述重复物理地址。
14.根据权利要求13所述的数据处理系统，其中所述主机装置在复制数据时生成所述第一写入请求，
其中所述重复逻辑地址是先前分配给所述数据的逻辑地址，并且所述当前逻辑地址是新分配给所复制的数据的逻辑地址。
15.根据权利要求13所述的数据处理系统，其中在所述重复计数小于阈值的情况下，所述存储器系统增加所述重复计数并将所述当前逻辑地址映射到所述重复物理地址。
16.根据权利要求13所述的数据处理系统，其中在所述重复计数等于阈值的情况下，所述存储器系统将与所述第一写入请求相对应的第一数据存储在从非易失性存储器装置的存储器区域之中选择的存储器区域中，并将所述当前逻辑地址映射到所选择的存储器区域的物理地址。
17.根据权利要求16所述的数据处理系统，其中所述存储器系统从与所述重复物理地址相对应的存储器区域读取所述第一数据，并且将从与所述重复物理地址相对应的存储器区域读出的所述第一数据写入所述所选择的存储器区域。
18.根据权利要求16所述的数据处理系统，其中当将所述第一数据存储在所述所选择的存储器区域中时，所述存储器系统为与所述所选择的存储器区域的物理地址相对应的重复计数存储零值。
19.根据权利要求13所述的数据处理系统，其中响应于包括所述当前逻辑地址但不包括所述重复逻辑地址的第二写入请求，所述存储器系统将与所述第二写入请求相对应的第二数据存储在从非易失性存储器装置的存储器区域之中选择的存储器区域中，并将所述当前逻辑地址映射到所选择的存储器区域的物理地址。
20.根据权利要求19所述的数据处理系统，其中所述存储器系统响应于所述第二写入请求而确定先前映射到所述当前逻辑地址的先前物理地址，并且在与所述先前物理地址相对应的重复计数超过零值的情况下，减小与所述先前物理地址相对应的重复计数。
CN202211106843.0A 2021-11-12 2022-09-13 存储器系统及其操作方法和数据处理系统 Withdrawn CN116126215A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210155867A KR20230069657A (ko) 2021-11-12 2021-11-12 메모리 시스템, 그것의 동작 방법 및 데이터 처리 시스템
KR10-2021-0155867 2021-11-12

Publications (1)

Publication Number Publication Date
CN116126215A true CN116126215A (zh) 2023-05-16

Family

ID=86306916

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211106843.0A Withdrawn CN116126215A (zh) 2021-11-12 2022-09-13 存储器系统及其操作方法和数据处理系统

Country Status (3)

Country Link
US (1) US11954351B2 (zh)
KR (1) KR20230069657A (zh)
CN (1) CN116126215A (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6374266B1 (en) * 1998-07-28 2002-04-16 Ralph Shnelvar Method and apparatus for storing information in a data processing system
US8645334B2 (en) * 2009-02-27 2014-02-04 Andrew LEPPARD Minimize damage caused by corruption of de-duplicated data
US8671250B2 (en) * 2011-12-15 2014-03-11 Western Digital Technologies, Inc. Data storage device generating redundancy for data path protection of a parity sector
KR102559518B1 (ko) 2016-09-28 2023-07-26 에스케이하이닉스 주식회사 메모리 제어장치 및 방법
KR102306672B1 (ko) 2016-11-23 2021-09-29 삼성전자주식회사 데이터 중복 제거를 수행하는 스토리지 시스템, 스토리지 시스템 및 데이터 처리 시스템의 동작방법
JP7109992B2 (ja) * 2018-05-22 2022-08-01 キオクシア株式会社 メモリシステムおよび制御方法

Also Published As

Publication number Publication date
KR20230069657A (ko) 2023-05-19
US11954351B2 (en) 2024-04-09
US20230153004A1 (en) 2023-05-18

Similar Documents

Publication Publication Date Title
CN108804023B (zh) 数据存储装置及其操作方法
KR102419036B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
CN110390988B (zh) 数据存储装置、防止读取干扰的操作方法及存储系统
US20220138096A1 (en) Memory system
US11487669B2 (en) Memory system for storing data of log-structured merge tree structure and data processing system including the same
US12026398B2 (en) Memory system performing flush operation for buffer region
CN113220216A (zh) 数据存储设备及其操作方法
CN110389907B (zh) 电子装置
US12333139B2 (en) Memory system and operating method thereof
US20210216458A1 (en) Memory system performing host map management
US11379362B2 (en) Memory system and operating method thereof
CN114764396A (zh) 数据存储装置及其操作方法
CN110442302B (zh) 存储器系统及用于操作存储器系统的方法
US11720276B2 (en) Memory system and controller for managing write status
CN111352856B (zh) 存储器系统及其操作方法
CN111488296B (zh) 存储器系统
US11954351B2 (en) Memory system, operating method thereof, and data processing system for processing duplicate data
CN113805793A (zh) 存储装置及其操作方法
CN114064345A (zh) 数据存储设备及其操作方法
CN113010092A (zh) 数据存储设备及其操作方法
CN112084118A (zh) 数据存储装置及其操作方法
US12153826B2 (en) Memory system and operating method thereof
CN114594903A (zh) 数据存储设备及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20230516

WW01 Invention patent application withdrawn after publication