CN116072045A - 显示装置和驱动显示装置的方法 - Google Patents

Abstract

公开了一种显示装置和驱动显示装置的方法，所述显示装置包括：显示面板；控制器，接收图像信号和外部同步信号，并且生成控制信号；以及驱动器，响应于控制信号生成驱动信号，并且将驱动信号提供给显示面板。控制器包括：同步信号生成器，基于参考时钟信号生成内部同步信号；校正器，对内部同步信号进行校正以生成校正的同步信号；以及控制信号生成器，生成控制信号，当外部同步信号处于正常状态时，控制信号生成器基于外部同步信号生成控制信号，当外部同步信号处于异常状态时，控制信号生成器基于内部同步信号生成控制信号。

Description

显示装置和驱动显示装置的方法

技术领域

这里描述的本公开的实施例涉及显示装置和驱动显示装置的方法，更具体地，涉及用于改善显示质量的可靠性的显示装置和驱动显示装置的方法。

背景技术

正在开发用于多媒体装置(诸如电视、移动电话、平板计算机、导航系统或游戏控制台)的各种显示装置。

由于这些显示装置用于各种领域，因此用于显示图像的显示面板的类型也正在多样化。

如今，显示面板包括发光显示面板，并且发光显示面板可以包括有机发光显示面板或量子点发光显示面板。

发明内容

本公开的实施例提供了一种显示装置，该显示装置能够确保显示面板的显示质量的可靠性，而不管从外部装置提供给显示装置的同步信号是否处于正常状态。

根据本公开的实施例，显示装置包括：显示面板，显示图像；控制器，接收图像信号和外部同步信号，并且生成控制信号；以及驱动器，响应于控制信号生成驱动信号，并且将驱动信号提供给显示面板。控制器包括：同步信号生成器，基于参考时钟信号生成内部同步信号；校正器，对内部同步信号进行校正以生成校正的同步信号；以及控制信号生成器，生成控制信号。控制信号生成器在外部同步信号处于正常状态时基于外部同步信号生成控制信号。控制信号生成器在外部同步信号处于异常状态时基于内部同步信号生成控制信号。

根据实施例，控制器还可以包括同步判定电路，同步判定电路判定外部同步信号是否与校正的同步信号同步。当外部同步信号与校正的同步信号不同步时，控制信号生成器可以基于校正的同步信号生成控制信号。

根据实施例，当外部同步信号与校正的同步信号同步时，同步判定电路可以生成时序信号。当接收到时序信号时，控制信号生成器可以基于外部同步信号生成控制信号。

根据实施例，同步判定电路可以接收预设容许值。当外部同步信号的有效区段的开始时间点与校正的同步信号的有效区段的开始时间点之间的差小于预设容许值时，同步判定电路可以生成时序信号。

根据实施例，内部同步信号可以包括垂直同步信号和水平同步信号。校正的同步信号可以是通过对水平同步信号进行校正而生成的信号。控制器还可以包括状态判定电路，状态判定电路基于时序信号和垂直同步信号生成用于控制控制信号生成器的操作的状态信号。

根据实施例，垂直同步信号可以包括关于显示区段的信息和关于空白区段的信息，在显示区段中，在显示面板上显示图像，在空白区段中，在显示面板上不显示图像。当外部同步信号与校正的同步信号同步并且垂直同步信号处于空白区段时，状态判定电路可以生成状态信号。

根据实施例，校正的同步信号的一个周期可以与内部同步信号的一个周期不同。

根据实施例，校正的同步信号的一个周期可以大于内部同步信号的一个周期。

根据实施例，校正的同步信号的第一周期可以小于第二周期，第二周期是校正的同步信号的第一周期后面的周期。

根据实施例，控制器还可以包括错误判定电路，错误判定电路判定外部同步信号是否处于异常状态。当判定外部同步信号处于异常状态时，错误判定电路可以向控制信号生成器提供错误检测信号。当接收到错误检测信号时，控制信号生成器可以基于内部同步信号生成控制信号。

根据实施例，错误判定电路可以在外部同步信号从异常状态恢复到正常状态时生成错误结束信号，并且可以将错误结束信号提供给校正器。当接收到错误结束信号时，校正器可以通过对内部同步信号进行校正来生成校正的同步信号。

根据实施例，当外部同步信号处于异常状态并且外部同步信号的第一周期与外部同步信号的第二周期不同时，错误判定电路可以生成错误检测信号，第二周期在第一周期之后。

根据实施例，当外部同步信号从异常状态恢复到正常状态并且外部同步信号的第三周期与第一周期相同时，错误判定电路可以生成错误结束信号，外部同步信号的第三周期在外部同步信号的第二周期之后。

根据实施例，控制器还可以包括振荡器，振荡器生成具有预定频率的振荡信号。同步信号生成器可以基于参考时钟信号和振荡信号生成内部同步信号。

根据实施例，驱动器可以包括：源极驱动器，从控制器接收图像数据并且提供用于在显示面板上显示图像的数据信号；以及栅极驱动器，向显示面板提供扫描信号。控制信号可以包括用于控制源极驱动器的第一控制信号和用于控制栅极驱动器的第二控制信号。

根据本公开的实施例，显示装置包括：显示面板，显示图像；控制器，接收图像信号并且生成控制信号；以及驱动器，响应于控制信号生成驱动信号并且将驱动信号提供给显示面板。驱动显示装置的方法包括：判定提供给控制器的外部同步信号是否处于正常状态；以及当判定外部同步信号处于异常状态时，基于内部同步信号生成控制信号，内部同步信号是基于参考时钟信号生成的。驱动显示装置的方法还包括：当外部同步信号从异常状态恢复到正常状态时，通过对内部同步信号进行校正来生成校正的同步信号；以及判定校正的同步信号是否与外部同步信号同步。驱动显示装置的方法还包括：当校正的同步信号与外部同步信号同步时，基于外部同步信号生成控制信号。

根据实施例，驱动显示装置的方法还可以包括：当校正的同步信号与外部同步信号不同步时，基于校正的同步信号生成控制信号。

根据实施例，驱动显示装置的方法还可以包括：当判定外部同步信号处于正常状态时，基于外部同步信号生成控制信号。

根据实施例，驱动显示装置的方法还可以包括：判定校正的同步信号与外部同步信号同步的时序是否包括在空白区段中，在空白区段期间，在显示面板上不显示图像。根据实施例，驱动显示装置的方法还可以包括：当已同步的时序包括在空白区段中时，基于外部同步信号生成控制信号。

根据实施例，驱动显示装置的方法还可以包括：当已同步的时序不包括在空白区段中时，从空白区段的开始时间点起基于外部同步信号生成控制信号。

附图说明

通过参照附图详细描述本公开的实施例，本公开的以上和其他目的及特征将变得明显。

图1是示出根据本公开的实施例的显示装置的透视图。

图2是根据本公开的实施例的显示装置的分解透视图。

图3是根据本公开的实施例的显示装置的框图。

图4是示出根据本公开的实施例的控制器的配置的框图。

图5A和图5B是用于描述根据本公开的实施例的同步信号生成器的操作的波形图。

图6A和图6B是示出根据本公开的实施例的控制器的配置的框图。

图7A、图7B、图7C和图7D是用于描述根据本公开的实施例的信号转换器的操作的波形图。

图8是示出根据本公开的实施例的控制器的配置的框图。

图9A、图9B、图10A和图10B是用于描述根据本公开的实施例的信号转换器的操作的波形图。

具体实施方式

在说明书中，当一个组件(或区域、层、部分等)被称为“在”另一组件“上”、“连接到”或“结合到”另一组件时，应当理解的是，前者可以直接在后者上、直接连接到或直接结合到后者，并且也可以经由第三居间组件而在后者上、连接到后者或结合到后者。

同样的附图标记表示同样的组件。此外，在附图中，为了技术内容的描述的有效性，夸大了组件的厚度、比例和尺寸。术语“和/或”包括相关所列项中的一个或更多个组合。

术语“第一”、“第二”等用于描述各种组件，但是组件不受术语限制。这些术语仅用于将一个组件与另一组件区分开。例如，在不脱离本公开的精神或范围的情况下，第一组件可以被命名为第二组件，反之亦然。除非另外说明，否则单数形式包括复数形式。

此外，术语“在……下面”、“在……之下”、“在……上”、“在……上方”用于描述附图中所示的组件之间的关系。术语是相对的，并且参照附图中所示的方向进行描述。

将理解的是，术语“包括”、“包含”、“具有”等说明存在说明书中描述的特征、数字、步骤、操作、元件或组件，不排除存在或添加一个或更多个其他特征、数字、步骤、操作、元件或组件或者其组合的可能性。

除非另外定义，否则这里使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。另外，术语(诸如在常用词典中定义的术语)应被解释为具有与相关技术的背景下的含义一致的含义，而不应被解释为理想化或过于形式化的含义，除非在本公开中明确定义。

在下文中，将参照附图描述本公开的实施例。

图1是根据本公开的实施例的显示装置的透视图。图2是根据本公开的实施例的显示装置的分解透视图。

参照图1，显示装置DD可以是响应于电信号而被激活的装置。图1和图2示出了显示装置DD是智能电话。然而，本公开不限于此。例如，除了诸如电视、监视器等的大尺寸显示装置之外，显示装置DD也可以是诸如平板PC、笔记本计算机、车辆导航系统、游戏控制台等的中小尺寸显示装置。上述示例仅作为实施例提供，并且明显的是，在不脱离本公开的构思的情况下，显示装置DD可以被实现为其他类型的显示装置。

显示装置DD具有在第一方向DR1上的长边和在与第一方向DR1相交的第二方向DR2上的短边。显示装置DD具有其顶点是圆形的(被倒圆的)四边形。然而，显示装置DD的形状不限于此。例如，显示装置DD可以被设置为各种形状(例如，圆形形状)。显示装置DD可以在与第一方向DR1和第二方向DR2平行的显示表面IS上在第三方向DR3上显示图像IM。其上显示图像IM的显示表面IS可以对应于显示装置DD的前表面。

根据实施例，基于显示图像IM的方向来限定构件中的每个的前表面(或顶表面)和后表面(或底表面)。前表面和后表面可以在第三方向DR3上彼此相对，并且前表面和后表面中的每个的法线方向可以平行于第三方向DR3。

前表面和后表面之间在第三方向DR3上的距离可以对应于显示装置DD在第三方向DR3上的厚度。同时，第一方向DR1、第二方向DR2和第三方向DR3指示的方向可以是相对概念，并且可以改变为不同的方向。

显示装置DD的显示表面IS可以包括透射区域TA和边框区域BZA。透射区域TA可以是其中显示图像IM的区域。用户通过透射区域TA在视觉上感知图像IM。在本实施例中，透射区域TA被示出为呈其顶点是圆形的(被倒圆的)四边形。然而，透射区域TA通过示例的方式被示出。例如，透射区域TA可以具有各种形状，不限于任何一个实施例。

边框区域BZA设置为与透射区域TA相邻。边框区域BZA可以具有给定的颜色。边框区域BZA可以围绕透射区域TA。因此，透射区域TA的形状可以基本上由边框区域BZA限定。然而，边框区域BZA通过示例的方式被示出。边框区域BZA可以设置为与透射区域TA的仅一侧相邻，或者可以被省略。根据本公开的实施例，显示装置DD可以包括各种实施例，并且不限于任何一个实施例。

如图2中所示，显示装置DD可以包括窗WM、显示面板DP和外壳EDC。

窗WM保护显示面板DP的上表面。窗WM可以是光学透明的。窗WM可以包括透明材料以输出图像IM。例如，窗WM可以由玻璃、蓝宝石、塑料等形成。示出了其中用单层实现窗WM的示例，但是本公开不限于此。例如，窗WM可以包括多个层。

同时，尽管未示出，但是显示装置DD的边框区域BZA可以通过用包括特定颜色的材料印刷窗WM的一个区域来形成。根据本公开的实施例，窗WM可以包括用于限定边框区域BZA的遮光图案。作为具有颜色的有机膜的遮光图案可以例如通过涂覆工艺形成。

窗WM可以通过粘合膜结合到显示面板DP。根据本公开的实施例，粘合膜可以包括光学透明粘合膜(OCA)。然而，粘合膜不限于此，而是可以包括典型的粘合剂和粘附剂。例如，粘合膜可以包括光学透明树脂(OCR)或压敏粘合膜(PSA)。

另外，抗反射层可以进一步置于窗WM与显示面板DP之间。抗反射层减少从窗WM的上部入射的外光的反射。根据本公开的实施例，抗反射层可以包括延迟器和偏振器。延迟器可以是膜型或液晶涂覆型延迟器，并且可以包括λ/2延迟器和/或λ/4延迟器。偏振器也可以具有膜型或液晶涂覆型。膜型可以包括拉伸型合成树脂膜，并且液晶涂覆型可以包括在给定方向上布置的液晶。延迟器和偏振器可以用一个偏振膜实现。

作为本公开的示例，抗反射层还可以包括滤色器。滤色器的布置可以鉴于从包括在显示面板DP中的多个像素产生的光的颜色来决定。抗反射层还可以包括遮光图案。

显示面板DP可以包括在其上显示图像IM的显示区域DA和与显示区域DA相邻设置的非显示区域NDA。显示区域DA可以是从显示面板DP提供的图像IM通过其输出的区域。非显示区域NDA可以围绕显示区域DA。然而，这通过示例的方式示出。非显示区域NDA可以被限定为各种形状，不限于任何一个实施例。例如，非显示区域NDA可以设置为与显示区域DA的一侧或两侧相邻。根据实施例，显示面板DP的显示区域DA可以对应于透射区域TA的至少一部分，并且非显示区域NDA可以对应于边框区域BZA。

根据本公开的实施例，显示面板DP可以是发光显示面板。例如，显示面板DP可以是有机发光显示面板、无机发光显示面板或量子点发光显示面板。有机发光显示面板的发射层可以包括有机发光材料。无机发光显示面板的发射层可以包括无机发光材料。量子点发光显示面板的发射层可以包括量子点和量子棒。下面将进行描述，根据本实施例，显示面板DP是有机发光显示面板。

作为本公开的示例，显示装置DD还可以包括用于感测外部输入(例如，触摸事件等)的输入感测层。输入感测层可以直接设置在显示面板DP上。根据本公开的实施例，输入感测层可以通过后续工艺形成在显示面板DP上。也就是说，当输入感测层直接设置在显示面板DP上时，粘合膜可以不置于输入感测层与显示面板DP之间。然而，本公开不限于此。粘合膜可以置于输入感测层与显示面板DP之间。在这种情况下，输入感测层不通过后续工艺与显示面板DP一起制造。换言之，在通过与显示面板DP的工艺分开的工艺制造输入感测层之后，可以通过粘合膜将输入感测层固定在显示面板DP的顶表面上。

作为本公开的示例，显示装置DD还可以包括驱动器芯片DIC、控制器CP和柔性电路膜FCB。作为本公开的示例，显示面板DP还可以包括从非显示区域NDA延伸的垫区域PP。

驱动器芯片DIC和垫(pad，或称为“焊盘”或“焊垫”)可以位于垫区域PP中。然而，本公开不限于此。可选地，驱动器芯片DIC可以安装在柔性电路膜FCB上。显示面板DP可以通过垫电连接到柔性电路膜FCB。作为本公开的示例，控制器CP可以安装在柔性电路膜FCB上。柔性电路膜FCB可以包括多个驱动元件。多个驱动元件可以包括用于驱动显示面板DP的电路部分。作为本公开的示例，垫区域PP可以弯曲以位于显示面板DP的后表面上。

外壳EDC可以结合到窗WM以限定显示装置DD的外观。外壳EDC可以吸收来自外部的外部冲击，并且可以防止异物/湿气等渗透到显示面板DP中，从而保护容纳在外壳EDC中的组件。同时，作为本公开的示例，外壳EDC可以通过将多个容纳构件结合来实现。

根据实施例的显示装置DD还可以包括：包括用于操作显示面板DP的各种功能模块的电子模块、用于供应显示装置DD的整体操作所需的电力的电源模块、与外壳EDC结合以分隔显示装置DD的内部空间的支架等。

图3是根据本公开的实施例的显示装置的框图。

参照图3，显示装置DD包括显示面板DP和面板驱动块PDB。面板驱动块PDB控制显示面板DP的驱动。

作为本公开的示例，面板驱动块PDB包括控制器CP、源极驱动器SD、栅极驱动器GD和电压生成块VGB。

控制器CP从外部接收图像信号RGB、外部同步信号OSYNC和参考时钟信号RCLK。控制器CP可以对图像信号RGB的数据格式进行变换以生成同与源极驱动器SD的接口的规格匹配的图像数据IMD。控制器CP基于外部同步信号OSYNC和参考时钟信号RCLK生成控制信号CS。控制信号CS包括源极控制信号SDS和栅极控制信号GDS。作为本公开的示例，控制器CP可以基于参考时钟信号RCLK等来生成内部同步信号ISYNC(参照图4)，并且可以基于内部同步信号ISYNC来生成控制信号CS。然而，本公开不限于此，并且控制器CP可以参照外部同步信号OSYNC以生成内部同步信号ISYNC。

控制器CP可以将图像数据IMD和源极控制信号SDS提供给源极驱动器SD。源极控制信号SDS可以包括用于开始源极驱动器SD的操作的信号。源极驱动器SD响应于源极控制信号SDS、基于图像数据IMD来生成数据信号DS。源极驱动器SD将数据信号DS输出到稍后将描述的多条数据线DL1至DLm。数据信号DS是与图像数据IMD的灰度值对应的模拟电压。

控制器CP将栅极控制信号GDS提供给栅极驱动器GD。栅极控制信号GDS可以包括用于开始栅极驱动器GD的操作的信号和用于确定扫描信号SS1至SSn+1的输出时序的扫描时钟信号。栅极驱动器GD基于栅极控制信号GDS生成扫描信号SS1至SSn+1。栅极驱动器GD将扫描信号SS1至SSn+1输出到稍后将描述的多条扫描线SL1至SLn+1。

作为本公开的示例，在栅极控制信号GDS中可以包括发射驱动信号。响应于发射驱动信号，栅极驱动器GD可以将发射控制信号EMS1至EMSn输出到发射线EML1至EMLn。可选地，面板驱动块PDB还可以包括生成发射控制信号EMS1至EMSn的单独的发光驱动块。

作为本公开的示例，控制器CP还可以生成电压控制信号。控制器CP将电压控制信号提供给电压生成块VGB。电压生成块VGB生成显示面板DP的操作所需的电压。作为本公开的示例，电压生成块VGB生成第一驱动电压ELVDD、第二驱动电压ELVSS和初始化电压Vinit。电压生成块VGB可以在控制器CP的控制下操作。作为本公开的示例，第一驱动电压ELVDD的电压电平大于第二驱动电压ELVSS的电压电平。例如，第一驱动电压ELVDD的电压电平可以是大约3V至6V。第二驱动电压ELVSS的电压电平可以是大约0V至-3V。初始化电压Vinit的电压电平小于第二驱动电压ELVSS的电压电平。例如，初始化电压Vinit的电压电平可以是大约-3.1V到-6V。然而，本公开不限于此，并且第一驱动电压ELVDD的电压电平、第二驱动电压ELVSS的电压电平和初始化电压Vinit的电压电平可以根据显示装置DD和显示面板DP的形状而变化。

显示面板DP包括多条扫描线SL1至SLn+1、多条数据线DL1至DLm、多条发射线EML1至EMLn以及多个像素PX。

扫描线SL1至SLn+1在第二方向DR2上从栅极驱动器GD延伸，并且布置为在第一方向DR1上彼此间隔开。数据线DL1至DLm在第一方向DR1上从源极驱动器SD延伸，并且布置为在第二方向DR2上彼此间隔开。

像素PX中的每个电连接到扫描线SL1至扫描线SLn+1之中的三条对应的扫描线。此外，像素PX中的每个电连接到发射线EML1至EMLn之中的一条对应的发射线和数据线DL1至DLm之中的一条对应的数据线。例如，如图3中所示，像素PX中的第一像素可以与第一扫描线至第三扫描线SL1、SL2和SL3、第一发射线EML1和第一数据线DL1连接。然而，作为本公开的示例，根据像素PX的驱动电路的配置，可以改变像素PX、扫描线SL1至SLn+1、数据线DL1至DLm以及发射线EML1至EMLn的连接关系。

像素PX中的每个包括发光二极管和控制发光二极管的发射操作的像素电路部分。像素电路部分可以包括电容器和多个晶体管。像素PX中的每个接收第一驱动电压ELVDD、第二驱动电压ELVSS和初始化电压Vinit。

像素PX可以包括多个组，组中的每个具有产生彼此不同的颜色的光的发光二极管。例如，像素PX可以包括产生红色光的红色像素、产生绿色光的绿色像素和产生蓝色光的蓝色像素。红色像素的发光二极管、绿色像素的发光二极管和蓝色像素的发光二极管可以包括不同材料的发射层。作为本公开的示例，像素PX中的每个可以包括产生白色光的白色像素。在这种情况下，包括在显示装置DD中的抗反射层还可以包括滤色器。显示装置DD可以基于由穿过滤色器的白色光发射的光来显示图像IM(参照图1)。然而，作为本公开的示例，像素PX可以由产生蓝色光的蓝色像素形成。在这种情况下，显示装置DD可以基于由穿过滤色器的蓝色光发射的光来显示图像IM。作为本公开的示例，当蓝色光穿过滤色器时，穿过滤色器的光可以具有与蓝色光的波长不同的波长的颜色。作为本公开的示例，滤色器中的每个可以包括量子点。量子点是通过转换入射光的波长来调节发射的光的波长的颗粒。量子点可以根据量子点的颗粒尺寸来调节发射的光的波长。因此，量子点可以发射具有红色光、绿色光和蓝色光的光。

图4是示出根据本公开的实施例的控制器的配置的框图。图5A和图5B是用于描述根据本公开的实施例的同步信号生成器的操作的波形图。

参照图4，控制器CP包括同步信号生成器SYCG、振荡器OSP和信号转换器SCP。控制器CP从外部接收图像信号RGB、外部同步信号OSYNC和参考时钟信号RCLK。作为本公开的示例，控制器CP可以从外部输入装置OID接收图像信号RGB、外部同步信号OSYNC和参考时钟信号RCLK。外部输入装置OID可以包括图形处理单元(GPU)，图形处理单元生成用于在显示装置DD上显示作为图形或文本的各种类型的信息的信号。

参照图4、图5A和图5B，同步信号生成器SYCG从外部输入装置OID接收参考时钟信号RCLK。作为本公开的示例，参考时钟信号RCLK可以是用于将外部输入装置OID的操作时序与显示装置DD(参照图1)的操作时序匹配的信号。

然而，本公开不限于此。可选地，参考时钟信号RCLK可以从与外部输入装置OID不同的外部装置提供。

同步信号生成器SYCG从振荡器OSP接收振荡信号OSS。振荡器OSP生成具有由振荡器OSP确定的振荡频率的振荡信号OSS。振荡器OSP将所生成的振荡信号OSS提供给同步信号生成器SYCG。

同步信号生成器SYCG基于参考时钟信号RCLK和振荡信号OSS生成内部同步信号ISYNC。作为本公开的示例，内部同步信号ISYNC可以包括水平同步信号ISYNC_a和垂直同步信号ISYNC_b。同步信号生成器SYCG可以对包括在参考时钟信号RCLK的一个周期C_RC中的振荡信号OSS的脉冲PLS_OS的数量进行计数，以生成水平同步信号ISYNC_a和垂直同步信号ISYNC_b。作为本公开的示例，当包括在参考时钟信号RCLK的一个周期C_RC中的振荡信号OSS的脉冲PLS_OS的数量是“n”时，同步信号生成器SYCG可以在参考时钟信号RCLK的一个周期C_RC中生成具有“m”个脉冲PLS_a的水平同步信号ISYNC_a。作为本公开的示例，同步信号生成器SYCG可以接收包括诸如显示面板DP(参照图2)的分辨率的信息的面板信息信号DPI。在这种情况下，同步信号生成器SYCG可以基于面板信息信号DPI来确定“n”和“m”。作为本公开的示例，“n”和“m”可以是1或更大的自然数。

此外，同步信号生成器SYCG可以基于水平同步信号ISYNC_a来生成垂直同步信号ISYNC_b。作为本公开的示例，同步信号生成器SYCG可以生成垂直同步信号ISYNC_b，使得在垂直同步信号ISYNC_b的一个周期中包括水平同步信号ISYNC_a的“k”个脉冲PLS_a。水平同步信号ISYNC_a的“k”个数量的脉冲PLS_a可以包括在垂直同步信号ISYNC_b的两个相邻的脉冲PLS_b之间。作为本公开的示例，“k”可以是1或更大的自然数。

然而，本公开不限于此。可选地，同步信号生成器SYCG可以接收外部同步信号OSYNC。同步信号生成器SYCG可以参照外部同步信号OSYNC的时序来生成与外部同步信号OSYNC同步的内部同步信号ISYNC。具体地，当外部同步信号OSYNC以正常状态提供时，同步信号生成器SYCG可以参照外部同步信号OSYNC的时序来生成内部同步信号ISYNC。

同步信号生成器SYCG将内部同步信号ISYNC提供给信号转换器SCP。详细地，同步信号生成器SYCG将水平同步信号ISYNC_a和垂直同步信号ISYNC_b提供给信号转换器SCP。信号转换器SCP从同步信号生成器SYCG接收内部同步信号ISYNC，并基于内部同步信号ISYNC生成源极控制信号SDS和栅极控制信号GDS。详细地，信号转换器SCP可以基于水平同步信号ISYNC_a和垂直同步信号ISYNC_b生成源极控制信号SDS和栅极控制信号GDS。

图6A和图6B是示出根据本公开的实施例的控制器的配置的框图。图7A至图7D是用于描述根据本公开的实施例的信号转换器的操作的波形图。在下文中，与参照图4至图5B描述的组件和信号相同的组件和信号用相同的附图标记来标记，因此，将省略额外描述以避免冗余。

参照图6A和图7A，同步信号生成器SYCG基于参考时钟信号RCLK和振荡信号OSS生成水平同步信号ISYNC_a。尽管为了便于描述，在图6A中仅示出了水平同步信号ISYNC_a，但是同步信号生成器SYCG还可以生成垂直同步信号ISYNC_b(参照图5B)。

信号转换器SCP包括错误判定电路EJP、校正器CPT、同步判定电路SYCJ和控制信号生成器CSGP。错误判定电路EJP从外部输入装置OID(参照图4)接收外部同步信号OSYNC。

错误判定电路EJP判定所接收的外部同步信号OSYNC是否处于异常状态。详细地，当外部同步信号OSYNC的第一周期C_a与作为第一周期C_a之后的周期的第二周期C_b不同时，错误判定电路EJP可以判定外部同步信号OSYNC处于异常状态。作为本公开的示例，图7A示出了其中在外部同步信号OSYNC的异常状态期间外部同步信号OSYNC的第二周期C_b的宽度大于第一周期C_a的宽度的状态。然而，本公开不限于此。即使当外部同步信号OSYNC的第二周期C_b的宽度小于第一周期C_a的宽度或者第二周期C_b的波形与第一周期C_a的波形不同时，错误判定电路EJP也可以判定外部同步信号OSYNC处于异常状态。另外，即使当在仅提供与外部同步信号OSYNC的第一周期C_a对应的信号之后不提供外部同步信号OSYNC时，错误判定电路EJP也可以判定外部同步信号OSYNC处于异常状态。另外，可选地，错误判定电路EJP接收与外部同步信号OSYNC的第一周期C_a对应的信号以及与外部同步信号OSYNC的第二周期C_b对应的信号两者，然后可以通过比较外部同步信号OSYNC的第一周期C_a和第二周期C_b来判定外部同步信号OSYNC是否处于异常状态。

当判定外部同步信号OSYNC处于异常状态时，错误判定电路EJP生成错误检测信号EDS。错误判定电路EJP可以将错误检测信号EDS提供给控制信号生成器CSGP。作为本公开的示例，术语“生成信号”可以意味着使信号有效。在对应的信号的有效区段中，接收有效的信号的组件可以执行与非有效区段的操作不同的操作。作为本公开的示例，错误判定电路EJP可以从判定外部同步信号OSYNC的异常状态的时间点(Ted，在下文中，称为第一时间点)到生成稍后将描述的时序信号CDS的时间点(Tcd，在下文中，称为第三时间点)生成错误检测信号EDS。

作为本公开的示例，当外部同步信号OSYNC从异常状态恢复到正常状态时，错误判定电路EJP在恢复的时间点生成错误结束信号EES。错误判定电路EJP可以将错误结束信号EES提供给校正器CPT。详细地，在判定外部同步信号OSYNC处于异常状态之后，当外部同步信号OSYNC的第二周期C_b之后的第三周期C_c与第一周期C_a相同时，错误判定电路EJP可以判定外部同步信号OSYNC从异常状态恢复到正常状态。在这种情况下，错误判定电路EJP可以生成错误结束信号EES。作为本公开的示例，从判定外部同步信号OSYNC恢复到正常状态(Tee，在下文中，第二时间点)的时间点到第三时间点Tcd，错误判定电路EJP可以生成错误结束信号EES。作为本公开的示例，外部同步信号OSYNC可以从第二时间点Tee起具有第三周期C_c。然而，本公开不限于此。可选地，在接收到与外部同步信号OSYNC的第一周期C_a对应的信号和与外部同步信号OSYNC的第三周期C_c对应的信号两者之后，第二时间点Tee可以是通过将外部同步信号OSYNC的第一周期C_a与第三周期C_c进行比较来判定外部同步信号OSYNC恢复到正常状态的时间点。

校正器CPT从同步信号生成器SYCG接收水平同步信号ISYNC_a。校正器CPT对水平同步信号ISYNC_a进行校正以生成校正的同步信号CSYNC。作为本公开的示例，校正器CPT可以从错误判定电路EJP接收错误结束信号EES。当错误结束信号EES被提供时，校正器CPT可以对水平同步信号ISYNC_a进行校正以生成校正的同步信号CSYNC。作为本公开的示例，在错误结束信号EES的有效区段(从第二时间点Tee到第三时间点Tcd的区段)期间，校正器CPT可以通过对包括在水平同步信号ISYNC_a中的脉冲的每个周期进行不同地校正来生成校正的同步信号CSYNC。详细地，在错误结束信号EES的有效区段期间，由校正器CPT生成的校正的同步信号CSYNC的一个周期W2(在下文中，校正周期)与水平同步信号ISYNC_a的一个周期W1(在下文中，水平周期)不同。作为本公开的示例，校正周期W2可以大于水平周期W1。在这种情况下，作为本公开的示例，水平周期W1可以与第一周期C_a和第三周期C_c相同。因此，校正周期W2可以大于第一周期C_a和第三周期C_c。在下文中，将描述其中第一周期C_a和第三周期C_c与水平周期W1相同的情况作为参照。

作为本公开的示例，校正器CPT可以将水平同步信号ISYNC_a或校正的同步信号CSYNC提供给控制信号生成器CSGP。详细地，校正器CPT可以在对水平同步信号ISYNC_a进行校正之前将水平同步信号ISYNC_a提供给控制信号生成器CSGP，并且校正器CPT可以在通过对水平同步信号ISYNC_a进行校正而生成校正的同步信号CSYNC之后将校正的同步信号CSYNC提供给控制信号生成器CSGP。

作为本公开的示例，水平同步信号ISYNC_a可以是与正常状态下的外部同步信号OSYNC同步的信号。因此，在第一时间点Ted之前，外部同步信号OSYNC和水平同步信号ISYNC_a可以彼此同步。然而，从第一时间点Ted到第二时间点Tee，异常状态下的外部同步信号OSYNC和水平同步信号ISYNC_a彼此不同步。从第二时间点Tee到第三时间点Tcd，正常状态下的外部同步信号OSYNC和水平同步信号ISYNC_a可能仍然彼此不同步，因为水平同步信号ISYNC_a从第一时间点Ted到第二时间点Tee具有统一的水平周期W1，但是外部同步信号OSYNC从第一时间点Ted到第二时间点Tee具有与第一周期C_a不同的第二周期C_b。因此，为了使在第二时间点Tee之后提供的正常状态下的外部同步信号OSYNC与水平同步信号ISYNC_a同步，校正器CPT将水平同步信号ISYNC_a校正为校正的同步信号CSYNC。

同步判定电路SYCJ从外部输入装置OID接收外部同步信号OSYNC，并且从校正器CPT接收校正的同步信号CSYNC。同步判定电路SYCJ判定外部同步信号OSYNC是否与校正的同步信号CSYNC同步。

作为本公开的示例，在第二时间点Tee之后提供的外部同步信号OSYNC可能与校正的同步信号CSYNC不同步。详细地，外部同步信号OSYNC的有效区段的开始时间点t_o1和校正的同步信号CSYNC的有效区段的开始时间点t_i1可以彼此不同。校正周期W2与第三周期C_c不同。随着时间流逝，外部同步信号OSYNC可以与校正的同步信号CSYNC同步。详细地，外部同步信号OSYNC的有效区段的开始时间点t_o1与校正的同步信号CSYNC的有效区段的开始时间点t_i1之间的差可以被称为第一差dt，并且校正周期W2与水平周期W1之间的差可以被称为第二差dw。在这种情况下，校正周期W2与第三周期C_c之间的差也与第二差dw相同。因此，随着第一差dt由于第二差dw而随时间逐渐减小，在第三时间点Tcd处，外部同步信号OSYNC的有效区段的开始时间点t_o2可以与校正的同步信号CSYNC的有效区段的开始时间点t_i2一致。

作为本公开的示例，第二差dw小于第一差dt。同步判定电路SYCJ在第三时间点Tcd生成时序信号CDS，第三时间点Tcd是外部同步信号OSYNC与校正的同步信号CSYNC同步的时间点。作为本公开的示例，当判定外部同步信号OSYNC处于异常状态时，或者即使外部同步信号OSYNC从异常状态恢复到正常状态但是当外部同步信号OSYNC与校正的同步信号CSYNC不同步时，时序信号CDS可以具有非有效区段。

图7B示出了第一最终同步信号FSYNC_a和第一标志信号FLG_a，第一最终同步信号FSYNC_a是用作用于在控制信号生成器CSGP中生成源极控制信号SDS和栅极控制信号GDS的参考的同步信号，第一标志信号FLG_a用于指示控制器CP的操作状态。

作为本公开的示例，第一最终同步信号FSYNC_a在第一时间点Ted之前基于外部同步信号OSYNC生成，并且具有第一周期C_a。第一最终同步信号FSYNC_a从第一时间点Ted到第二时间点Tee基于水平同步信号ISYNC_a生成，并且具有水平周期W1。第一最终同步信号FSYNC_a从第二时间点Tee到第三时间点Tcd基于校正的同步信号CSYNC生成，并且具有校正周期W2。第一最终同步信号FSYNC_a在第三时间点Tcd之后再次基于外部同步信号OSYNC生成，并且具有第三周期C_c。

作为本公开的示例，当控制器CP利用基于外部同步信号OSYNC生成的控制信号CS来控制显示面板DP的驱动时，第一标志信号FLG_a包括具有第一状态(例如，低电平)的区段。当控制器CP利用基于水平同步信号ISYNC_a或校正的同步信号CSYNC生成的控制信号CS来控制显示面板DP的驱动时，第一标志信号FLG_a可以包括具有第二状态(例如，高电平)的区段。第一标志信号FLG_a的状态根据哪种同步信号用于控制器CP而确定。第一标志信号FLG_a可以具有作为高电平的第一状态和作为低电平的第二状态。

作为本公开的示例，第一标志信号FLG_a可以由控制信号生成器CSGP(参照图6A)生成。当控制信号生成器CSGP接收到错误检测信号EDS(参照图6A)时，控制信号生成器CSGP可以生成具有第二状态的第一标志信号FLG_a，并且当控制信号生成器CSGP接收到时序信号CDS(参照图6A)时，控制信号生成器CSGP可以生成具有第一状态的第一标志信号FLG_a。

参照图6A和图7B，控制信号生成器CSGP从外部输入装置OID接收外部同步信号OSYNC，并且从校正器CPT接收水平同步信号ISYNC_a。作为示例，控制信号生成器CSGP在第一时间点Ted之前基于外部同步信号OSYNC生成源极控制信号SDS和栅极控制信号GDS。也就是说，当外部同步信号OSYNC处于正常状态时，控制信号生成器CSGP基于外部同步信号OSYNC生成源极控制信号SDS和栅极控制信号GDS。

当判定外部同步信号OSYNC处于异常状态时，控制信号生成器CSGP可以从错误判定电路EJP接收错误检测信号EDS。当接收到错误检测信号EDS时，控制信号生成器CSGP基于从校正器CPT接收的水平同步信号ISYNC_a生成源极控制信号SDS和栅极控制信号GDS。作为本公开的示例，控制信号生成器CSGP可以从第一时间点Ted到第二时间点Tee基于水平同步信号ISYNC_a来生成源极控制信号SDS和栅极控制信号GDS。详细地，当外部同步信号OSYNC处于异常状态时，控制信号生成器CSGP基于从校正器CPT接收的水平同步信号ISYNC_a生成源极控制信号SDS和栅极控制信号GDS。

当判定外部同步信号OSYNC从异常状态恢复到正常状态时，控制信号生成器CSGP从校正器CPT接收校正的同步信号CSYNC。作为本公开的示例，控制信号生成器CSGP基于校正的同步信号CSYNC生成源极控制信号SDS和栅极控制信号GDS。详细地，即使当外部同步信号OSYNC恢复到正常状态，在外部同步信号OSYNC与校正的同步信号CSYNC不同步时，控制信号生成器CSGP也基于校正的同步信号CSYNC生成源极控制信号SDS和栅极控制信号GDS。

当判定外部同步信号OSYNC与校正的同步信号CSYNC同步时，控制信号生成器CSGP从同步判定电路SYCJ接收时序信号CDS。当接收到时序信号CDS时，控制信号生成器CSGP可以基于外部同步信号OSYNC生成源极控制信号SDS和栅极控制信号GDS。也就是说，在外部同步信号OSYNC恢复到正常状态之后，控制信号生成器CSGP从外部同步信号OSYNC与校正的同步信号CSYNC同步时的第三时间点Tcd起基于外部同步信号OSYNC生成源极控制信号SDS和栅极控制信号GDS。

通过本公开，当外部同步信号OSYNC以异常状态被提供时，控制器CP基于水平同步信号ISYNC_a来驱动显示面板DP。即使外部同步信号OSYNC恢复到正常状态，当在外部同步信号OSYNC的异常状态下作为显示面板DP的驱动参考的水平同步信号ISYNC_a与外部同步信号OSYNC不同步时，控制器CP也可以基于校正的同步信号CSYNC来驱动显示面板DP。此后，当外部同步信号OSYNC与校正的同步信号CSYNC同步时，控制器CP可以基于外部同步信号OSYNC来驱动显示面板DP。

当外部同步信号OSYNC恢复到其正常状态，并且当控制器CP基于处于其中外部同步信号OSYNC与在外部同步信号OSYNC的异常状态下作为显示面板DP的驱动参考的水平同步信号ISYNC_a不同步的状态下的外部同步信号OSYNC来驱动显示面板DP时，显示面板DP的显示质量的可靠性可能劣化。详细地，由于响应于基于水平同步信号ISYNC_a生成的发射控制信号EMS1至EMSn(参照图3)而操作的显示面板DP响应于基于不同步的外部同步信号OSYNC生成的发射控制信号EMS1至EMSn而操作，因此显示面板DP的亮度可能降低。另外，响应于基于水平同步信号ISYNC_a生成的数据信号DS和扫描信号SS1至SSn(参照图3)而操作的显示面板DP响应于基于非同步的外部同步信号OSYNC生成的数据信号DS和扫描信号SS1至SSn而操作。因此，由于当水平同步信号ISYNC_a改变为外部同步信号OSYNC时，数据信号DS没有被充分地施加到像素PX，因此在显示面板DP上显示的图像IM(参照图1)的显示质量的可靠性可能劣化。

相反，在本公开中，当外部同步信号OSYNC与校正的同步信号CSYNC不同步时，基于校正的同步信号CSYNC来驱动显示面板DP。根据本公开，由于仅当外部同步信号OSYNC与校正的同步信号CSYNC同步时才利用外部同步信号OSYNC来驱动显示面板DP，因此不会发生上述问题，并且显示面板DP可以改善显示质量的可靠性。

根据本公开的驱动显示装置DD的方法可以包括判定提供给面板驱动块PDB(参照图3)的外部同步信号OSYNC是否处于正常状态。详细地，驱动显示装置DD的方法可以包括通过错误判定电路EJP判定提供给控制器CP的外部同步信号OSYNC是否处于正常状态。

驱动显示装置DD的方法可以包括：当判定外部同步信号OSYNC处于异常状态时，基于水平同步信号ISYNC_a生成控制信号CS。详细地，驱动显示装置DD的方法可以包括：当通过错误判定电路EJP判定外部同步信号OSYNC处于异常状态时，基于通过同步信号生成器SYCG生成的水平同步信号ISYNC_a生成控制信号CS。另外，本公开不限于此，并且在生成控制信号CS的操作中，本公开可以基于水平同步信号ISYNC_a和垂直同步信号ISYNC_b(参照图5B)生成控制信号CS。

驱动显示装置DD的方法可以包括：当判定外部同步信号OSYNC处于正常状态时，基于外部同步信号OSYNC生成控制信号CS。详细地，驱动显示装置DD的方法可以包括：当通过错误判定电路EJP判定外部同步信号OSYNC处于正常状态时，基于外部同步信号OSYNC生成控制信号CS。

驱动显示装置DD的方法可以包括：当外部同步信号OSYNC从异常状态恢复到正常状态时，通过对水平同步信号ISYNC_a进行校正来生成校正的同步信号CSYNC。详细地，驱动显示装置DD的方法可以包括：当通过错误判定电路EJP判定外部同步信号OSYNC从异常状态恢复到正常状态时，通过对水平同步信号ISYNC_a进行校正来生成校正的同步信号CSYNC。

驱动显示装置DD的方法可以包括判定校正的同步信号CSYNC是否与外部同步信号OSYNC同步。具体地，驱动显示装置DD的方法可以通过同步判定电路SYCJ来判定校正的同步信号CSYNC是否与外部同步信号OSYNC同步。当判定校正的同步信号CSYNC与外部同步信号OSYNC同步时，显示装置DD基于外部同步信号OSYNC生成控制信号CS。当判定校正的同步信号CSYNC与外部同步信号OSYNC不同步时，显示装置DD基于校正的同步信号CSYNC生成控制信号CS。

根据本公开，当外部同步信号OSYNC与校正的同步信号CSYNC不同步时，通过校正的同步信号CSYNC来驱动显示面板DP。根据本公开，由于仅当外部同步信号OSYNC与校正的同步信号CSYNC同步时，才通过外部同步信号OSYNC来驱动显示面板DP，因此显示面板DP可以改善显示质量的可靠性。

当描述图6B和图7C时，相同的附图标记被分配给与参照图6A和图7A描述的组件和信号相同的组件和信号，并且将省略其额外描述以避免冗余。

参照图6B和图7C，作为本公开的示例，同步判定电路SYCJ_a还可以接收预设的第一容许值AWV1。当外部同步信号OSYNC_a的有效区段的开始时间点t_o3与校正的同步信号CSYNC的有效区段的开始时间点t_i1之间的差dt_a小于第一容许值AWV1时，同步判定电路SYCJ_a可以生成时序信号CDS_a。作为本公开的示例，在第三时间点Tcd处，外部同步信号OSYNC_a的有效区段的开始时间点t_o4与校正的同步信号CSYNC的有效区段的开始时间点t_i2之间的差Sdt小于第一容许值AWV1，同步判定电路SYCJ_a可以判定外部同步信号OSYNC_a与校正的同步信号CSYNC同步，并且可以生成时序信号CDS_a。作为本公开的示例，第一容许值AWV1可以被设定为使用显示装置DD的用户感觉不到图像IM(参照图1)的显示质量的变化的值。由此，能够提高同步判定电路SYCJ_a的操作的可靠性，并且当在正常状态下提供外部同步信号OSYNC_a时，可以通过增加利用基于外部同步信号OSYNC_a生成的控制信号CS来驱动显示面板DP(参照图2)的时间来改善显示质量的可靠性。

作为本公开的示例，错误判定电路EJP还可以接收预设的第二容许值AWV2。第二容许值AWV2可以表示为错误判定电路EJP判定外部同步信号OSYNC_a是否从异常状态恢复到正常状态而设定的条件。当提供第二容许值AWV2时，并且当从第二时间点Tee起外部同步信号OSYNC_a的多个第三周期C_c与第一周期C_a相同时，错误判定电路EJP可以生成错误结束信号EES。

当描述图6A和图7D时，相同的附图标记被分配给与参照图6A和图7A描述的组件和信号相同的组件和信号，并且将省略其额外描述以避免冗余。

参照图6A和图7D，作为本公开的示例，校正器CPT可以生成校正的同步信号CSYNC，使得校正的同步信号CSYNC的各个周期彼此不同。作为本公开的示例，校正的同步信号CSYNC包括第一校正周期W2_a和第二校正周期W3_a。第一校正周期W2_a可以小于作为第一校正周期W2_a之后的周期的第二校正周期W3_a。作为本公开的示例，第一校正周期W2_a与水平周期W1之间的差可以被称为第三差dw1。第二校正周期W3_a与水平周期W1之间的差可以被称为第四差dw2。由于第三差dw1和第四差dw2，外部同步信号OSYNC的有效区段的开始时间点t_o1与校正的同步信号CSYNC的有效区段的开始时间点t_i1之间的第一差dt可以逐渐减小。作为本公开的示例，当校正的同步信号CSYNC包括第一校正周期W2_a和第二校正周期W3_a时，外部同步信号OSYNC与校正的同步信号CSYNC同步的时间点Tcd_a可以位于校正的同步信号CSYNC仅包括校正周期W2(参照图7A)的实施例中外部同步信号OSYNC与校正的同步信号CSYNC同步的第三时间点Tcd(参照图7A)之前。然而，本公开不限于此。可选地，校正器CPT可以生成校正的同步信号CSYNC，使得校正的同步信号CSYNC的各个周期逐渐减小。

图8是示出根据本公开的实施例的控制器的配置的框图。图9A至图10B是用于描述根据本公开的实施例的信号转换器的操作的波形图。在下文中，与参照图6至图7D描述的组件和信号相同的组件和信号用相同的附图标记来标记，因此，将省略额外描述以避免冗余。

参照图8和图9A，控制器CP_a包括同步信号生成器SYCG、振荡器OSP和信号转换器SCP_a。信号转换器SCP_a包括错误判定电路EJP、校正器CPT、同步判定电路SYCJ、状态判定电路STP和控制信号生成器CSGP。

状态判定电路STP从同步判定电路SYCJ接收时序信号CDS。状态判定电路STP从同步信号生成器SYCG接收垂直同步信号ISYNC_b。状态判定电路STP基于时序信号CDS和垂直同步信号ISYNC_b生成用于控制控制信号生成器CSGP的操作的状态信号STS。作为本公开的示例，显示面板DP(参照图2)的驱动帧包括其中在显示面板DP上显示图像IM(参照图1)的显示区段DPW和其中在显示面板DP上不显示图像IM的空白区段BW。垂直同步信号ISYNC_b包括关于显示区段DPW的信息和关于空白区段BW的信息。作为本公开的示例，空白区段BW可以包括在时间上在显示区段DPW之前的第一空白区段和在时间上在显示区段DPW之后的第二空白区段。

状态判定电路STP可以从时序信号CDS接收指示外部同步信号OSYNC与校正的同步信号CSYNC同步的信息。状态判定电路STP可以接收来自垂直同步信号ISYNC_b的关于空白区段BW的信息。作为本公开的示例，当外部同步信号OSYNC与校正的同步信号CSYNC同步并且当垂直同步信号ISYNC_b处于空白区段BW时，状态判定电路STP可以生成状态信号STS。当仅外部同步信号OSYNC与校正的同步信号CSYNC同步或者仅垂直同步信号ISYNC_b处于空白区段BW时，状态判定电路STP可以不生成状态信号STS。另外，当外部同步信号OSYNC和校正的同步信号CSYNC不同步并且垂直同步信号ISYNC_b不处于空白区段BW时，状态判定电路STP可以不生成状态信号STS。

作为本公开的示例，状态判定电路STP在第三时间点Tcd从同步判定电路SYCJ接收时序信号CDS。然而，由于在第三时间点Tcd在垂直同步信号ISYNC_b中不包括关于空白区段BW的信息，所以状态判定电路STP不生成状态信号STS。状态判定电路STP在垂直同步信号ISYNC_b中包括关于空白区段BW的信息的时间点Tbm(在下文中，被称为第四时间点)生成状态信号STS。

图9B示出了第二最终同步信号FSYNC_b和第二标志信号FLG_b，第二最终同步信号FSYNC_b是用作用于在控制信号生成器CSGP中生成源极控制信号SDS和栅极控制信号GDS的参考的同步信号，第二标志信号FLG_b用于指示控制器CP_a的操作状态。

作为本公开的示例，第二最终同步信号FSYNC_b在第一时间点Ted之前基于外部同步信号OSYNC生成，并且具有第一周期C_a。第二最终同步信号FSYNC_b从第一时间点Ted到第二时间点Tee基于水平同步信号ISYNC_a生成，并且具有水平周期W1。第二最终同步信号FSYNC_b从第二时间点Tee到第三时间点Tcd基于校正的同步信号CSYNC生成，并且具有校正周期W2。第二最终同步信号FSYNC_b从第三时间点Tcd到第四时间点Tbm基于水平同步信号ISYNC_a生成，并且具有水平周期W1。第二最终同步信号FSYNC_b在第四时间点Tbm之后再次基于外部同步信号OSYNC生成，并且具有第三周期C_c。

作为本公开的示例，当控制器CP_a利用基于外部同步信号OSYNC生成的控制信号CS(参照图8)来控制显示面板DP的驱动时，第二标志信号FLG_b包括具有第一状态(例如，低电平)的区段。当控制器CP_a利用基于水平同步信号ISYNC_a或校正的同步信号CSYNC生成的控制信号CS来控制显示面板DP的驱动时，第二标志信号FLG_b可以包括具有第二状态(例如，高电平)的区段。第二标志信号FLG_b的状态根据哪种同步信号用于控制器CP来确定。第二标志信号FLG_b可以具有作为高电平的第一状态和作为低电平的第二状态。

作为本公开的示例，第二标志信号FLG_b可以由控制信号生成器CSGP(参照图8)生成。当控制信号生成器CSGP接收到错误检测信号EDS(参照图8)时，控制信号生成器CSGP可以生成具有第二状态的第二标志信号FLG_b，并且当控制信号生成器CSGP接收到状态信号STS(参照图8)时，控制信号生成器CSGP可以生成具有第一状态的第二标志信号FLG_b。

控制信号生成器CSGP从外部输入装置OID(参照图4)接收外部同步信号OSYNC，并且从校正器CPT接收水平同步信号ISYNC_a。作为示例，控制信号生成器CSGP在第一时间点Ted之前基于外部同步信号OSYNC生成源极控制信号SDS和栅极控制信号GDS。

当判定外部同步信号OSYNC处于异常状态时，控制信号生成器CSGP可以从错误判定电路EJP接收错误检测信号EDS。当接收到错误检测信号EDS时，控制信号生成器CSGP基于水平同步信号ISYNC_a生成源极控制信号SDS和栅极控制信号GDS。作为本公开的示例，控制信号生成器CSGP可以从第一时间点Ted到第二时间点Tee基于水平同步信号ISYNC_a来生成源极控制信号SDS和栅极控制信号GDS。

当判定外部同步信号OSYNC从异常状态恢复到正常状态时，控制信号生成器CSGP从校正器CPT接收校正的同步信号CSYNC。作为本公开的示例，控制信号生成器CSGP基于校正的同步信号CSYNC生成源极控制信号SDS和栅极控制信号GDS。

即使当判定外部同步信号OSYNC与校正的同步信号CSYNC同步时，当同步的第三时间点Tcd不包括在空白区段BW中时，控制信号生成器CSGP也不从状态判定电路STP接收状态信号STS。因此，控制信号生成器CSGP基于校正的同步信号CSYNC生成源极控制信号SDS和栅极控制信号GDS。

在外部同步信号OSYNC与校正的同步信号CSYNC同步并且同步的时间点包括在空白区段BW中的第四时间点Tbm，控制信号生成器CSGP从状态判定电路STP接收状态信号STS。当接收到状态信号STS时，控制信号生成器CSGP可以基于外部同步信号OSYNC生成源极控制信号SDS和栅极控制信号GDS。

参照图8和图10A，状态判定电路STP在第四时间点Tbm接收来自垂直同步信号ISYNC_b的关于空白区段BW的信息。在第四时间点Tbm之后的从同步判定电路SYCJ接收到时序信号CDS的时间点(Tcd_b，在下文中，被称为第五时间点)，状态判定电路STP生成状态信号STS。

图10B示出了第三最终同步信号FSYNC_c和第三标志信号FLG_c，第三最终同步信号FSYNC_c是用作用于在控制信号生成器CSGP中生成源极控制信号SDS和栅极控制信号GDS的参考的同步信号，第三标志信号FLG_c用于指示控制器CP_a的操作状态。

作为本公开的示例，第三最终同步信号FSYNC_c在第一时间点Ted之前基于外部同步信号OSYNC生成，并且具有第一周期C_a。第三最终同步信号FSYNC_c在第一时间点Ted之后且在第二时间点Tee之前基于水平同步信号ISYNC_a生成，并且具有水平周期W1。第三最终同步信号FSYNC_c在第二时间点Tee之后且在第五时间点Tcd_b之前基于校正的同步信号CSYNC生成，并且具有校正周期W4。第三最终同步信号FSYNC_c在第五时间点Tcd_b之后再次基于外部同步信号OSYNC生成，并且具有第三周期C_c。

作为本公开的示例，当控制器CP_a利用基于外部同步信号OSYNC生成的控制信号CS(参照图8)来控制显示面板DP的驱动时，第三标志信号FLG_c包括具有第一状态(例如，低电平)的区段。当控制器CP_a利用基于水平同步信号ISYNC_a或校正的同步信号CSYNC生成的控制信号CS来控制显示面板DP的驱动时，第三标志信号FLG_c可以包括具有第二状态(例如，高电平)的区段。第三标志信号FLG_c的状态根据哪种同步信号用于控制器CP_a来确定。第三标志信号FLG_c可以具有作为高电平的第一状态和作为低电平的第二状态。

驱动显示装置DD的方法可以包括判定校正的同步信号CSYNC和外部同步信号OSYNC同步的时序是否包括在空白区段BW中。

作为本公开的示例，当在其中在显示面板DP上不显示图像IM的空白区段BW中执行将生成用于控制显示面板DP的驱动的控制信号CS(参照图8)所参考的信号从校正的同步信号CSYNC改变为外部同步信号OSYNC的信号改变步骤时，能够防止在改变参考信号的步骤中可能发生的显示面板DP的显示质量的劣化。

根据本公开的实施例，能够控制在显示面板上显示的图像的时序而与从外部提供给显示装置的外部同步信号是否处于正常状态无关，从而改善显示面板的显示质量的可靠性。详细地，当外部同步信号被异常地提供时，在显示面板上显示的图像的时序可以通过由显示装置生成的内部同步信号来控制，并且当外部同步信号从异常状态恢复到正常状态并被提供时，在显示面板上显示的图像的时序可以从内部同步信号和外部同步信号同步时起通过外部同步信号来控制。另外，本公开可以生成通过对内部同步信号进行校正而获得的校正的同步信号，以用于内部同步信号和外部同步信号的同步。

如上所述，在附图和说明书中公开了实施例。这里使用了特定术语，但仅用于描述本公开的目的，而不用于限制在权利要求中描述的本公开的含义或范围。因此，本领域普通技术人员可以理解的是，各种修改和其他等效实施例是可能的。本公开的技术保护范围将由所附权利要求的技术精神限定。

Claims (20)

1.一种显示装置，所述显示装置包括：

显示面板，显示图像；

控制器，接收图像信号和外部同步信号，并且生成控制信号；以及

驱动器，响应于所述控制信号生成驱动信号，并且将所述驱动信号提供给所述显示面板，

其中，所述控制器包括：

同步信号生成器，基于参考时钟信号生成内部同步信号；

校正器，对所述内部同步信号进行校正以生成校正的同步信号；以及

控制信号生成器，生成所述控制信号，并且

其中，所述控制信号生成器在所述外部同步信号与所述校正的同步信号同步时基于所述外部同步信号生成所述控制信号，并且在所述外部同步信号与所述校正的同步信号不同步时基于所述内部同步信号生成所述控制信号。

2.根据权利要求1所述的显示装置，其中，所述控制器还包括同步判定电路，所述同步判定电路判定所述外部同步信号是否与所述校正的同步信号同步，并且

其中，当所述外部同步信号与所述校正的同步信号不同步时，所述控制信号生成器基于所述校正的同步信号生成所述控制信号。

3.根据权利要求2所述的显示装置，其中，当所述外部同步信号与所述校正的同步信号同步时，所述同步判定电路生成时序信号，并且

其中，所述控制信号生成器响应于所述时序信号基于所述外部同步信号生成所述控制信号。

4.根据权利要求3所述的显示装置，其中，所述同步判定电路接收预设容许值，并且在所述外部同步信号的有效区段的开始时间点与所述校正的同步信号的有效区段的开始时间点之间的差小于所述预设容许值时生成所述时序信号。

5.根据权利要求3所述的显示装置，其中，所述内部同步信号包括垂直同步信号和水平同步信号，

其中，所述校正的同步信号是通过对所述水平同步信号进行校正而生成的信号，以及

其中，所述控制器还包括状态判定电路，所述状态判定电路基于所述时序信号和所述垂直同步信号生成用于控制所述控制信号生成器的操作的状态信号。

6.根据权利要求5所述的显示装置，其中，所述垂直同步信号包括关于显示区段的信息和关于空白区段的信息，在所述显示区段中，在所述显示面板上显示所述图像，在所述空白区段中，在所述显示面板上不显示所述图像，并且

其中，当所述外部同步信号与所述校正的同步信号同步并且所述垂直同步信号处于所述空白区段时，所述状态判定电路生成所述状态信号。

7.根据权利要求1所述的显示装置，其中，所述校正的同步信号的一个周期与所述内部同步信号的一个周期不同。

8.根据权利要求7所述的显示装置，其中，所述校正的同步信号的一个周期大于所述内部同步信号的一个周期。

9.根据权利要求8所述的显示装置，其中，所述校正的同步信号的第一周期小于第二周期，所述第二周期是所述校正的同步信号的所述第一周期后面的周期。

10.根据权利要求1所述的显示装置，其中，所述控制器还包括错误判定电路，所述错误判定电路判定所述外部同步信号是否处于异常状态，

其中，当判定所述外部同步信号处于所述异常状态时，所述错误判定电路向所述控制信号生成器提供错误检测信号，并且

其中，当接收到所述错误检测信号时，所述控制信号生成器基于所述内部同步信号生成所述控制信号。

11.根据权利要求10所述的显示装置，其中，所述错误判定电路在所述外部同步信号从所述异常状态恢复到正常状态时生成错误结束信号，并且将所述错误结束信号提供给所述校正器，并且

其中，当接收到所述错误结束信号时，所述校正器通过对所述内部同步信号进行校正来生成所述校正的同步信号。

12.根据权利要求11所述的显示装置，其中，当所述外部同步信号处于所述异常状态并且所述外部同步信号的第一周期与所述外部同步信号的第二周期不同时，所述错误判定电路生成所述错误检测信号，所述第二周期在所述第一周期之后。

13.根据权利要求12所述的显示装置，其中，当所述外部同步信号从所述异常状态恢复到所述正常状态并且所述外部同步信号的第三周期与所述第一周期相同时，所述错误判定电路生成所述错误结束信号，所述外部同步信号的所述第三周期在所述外部同步信号的所述第二周期之后。

14.根据权利要求1所述的显示装置，其中，所述控制器还包括振荡器，所述振荡器生成具有预定频率的振荡信号，并且

其中，所述同步信号生成器基于所述参考时钟信号和所述振荡信号生成所述内部同步信号。

15.根据权利要求1所述的显示装置，其中，所述驱动器包括：

源极驱动器，从所述控制器接收图像数据并且提供用于在所述显示面板上显示所述图像的数据信号；以及

栅极驱动器，向所述显示面板提供扫描信号，并且

其中，所述控制信号包括用于控制所述源极驱动器的第一控制信号和用于控制所述栅极驱动器的第二控制信号。

16.一种驱动显示装置的方法，所述显示装置包括：显示面板，显示图像；控制器，接收图像信号并且生成控制信号；以及驱动器，响应于所述控制信号生成驱动信号并且将所述驱动信号提供给所述显示面板，所述方法包括：

判定提供给所述控制器的外部同步信号是否处于正常状态；

当判定所述外部同步信号处于异常状态时，基于内部同步信号生成所述控制信号，所述内部同步信号是基于参考时钟信号生成的；

当所述外部同步信号从所述异常状态恢复到所述正常状态时，通过对所述内部同步信号进行校正来生成校正的同步信号；

判定所述校正的同步信号是否与所述外部同步信号同步；以及

当所述校正的同步信号与所述外部同步信号同步时，基于所述外部同步信号生成所述控制信号。

17.根据权利要求16所述的方法，所述方法还包括：

当所述校正的同步信号与所述外部同步信号不同步时，基于所述校正的同步信号生成所述控制信号。

18.根据权利要求16所述的方法，所述方法还包括：

当判定所述外部同步信号处于所述正常状态时，基于所述外部同步信号生成所述控制信号。

19.根据权利要求16所述的方法，其中，所述显示面板的驱动帧包括显示区段和空白区段，在所述显示区段中，在所述显示面板上显示所述图像，在所述空白区段中，在所述显示面板上不显示所述图像，

所述生成所述控制信号的步骤包括：

判定所述校正的同步信号与所述外部同步信号同步的时序是否包括在所述空白区段中；以及

当已同步的时序包括在所述空白区段中时，基于所述外部同步信号生成所述控制信号。

20.根据权利要求19所述的方法，其中，所述生成所述控制信号的步骤还包括：

当所述已同步的时序不包括在所述空白区段中时，基于所述校正的同步信号生成所述控制信号。

Images