[go: up one dir, main page]

CN116054759B - 跨导放大器及混频器 - Google Patents

跨导放大器及混频器 Download PDF

Info

Publication number
CN116054759B
CN116054759B CN202211739405.8A CN202211739405A CN116054759B CN 116054759 B CN116054759 B CN 116054759B CN 202211739405 A CN202211739405 A CN 202211739405A CN 116054759 B CN116054759 B CN 116054759B
Authority
CN
China
Prior art keywords
nmos tube
tube
circuit
drain electrode
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211739405.8A
Other languages
English (en)
Other versions
CN116054759A (zh
Inventor
王日炎
张芳芳
李丹
贺黉胤
钟世广
杨昆明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GUANGZHOU RUNXIN INFORMATION TECHNOLOGY CO LTD
Original Assignee
GUANGZHOU RUNXIN INFORMATION TECHNOLOGY CO LTD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GUANGZHOU RUNXIN INFORMATION TECHNOLOGY CO LTD filed Critical GUANGZHOU RUNXIN INFORMATION TECHNOLOGY CO LTD
Priority to CN202211739405.8A priority Critical patent/CN116054759B/zh
Publication of CN116054759A publication Critical patent/CN116054759A/zh
Application granted granted Critical
Publication of CN116054759B publication Critical patent/CN116054759B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/42—Modifications of amplifiers to extend the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1441—Balanced arrangements with transistors using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/36—Indexing scheme relating to amplifiers the amplifier comprising means for increasing the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45576—Indexing scheme relating to differential amplifiers the IC comprising input impedance adapting or controlling means
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本申请公开了一种跨导放大器及混频器，其中，所述跨导放大器包括用于接收射频差分输入信号的第一LC电路和第二LC电路、第一NMOS管、第二NMOS管、第一PMOS管、第二PMOS管；第一LC电路与第一NMOS管的源极连接，还通过第二隔直电容与第二PMOS管的栅极连接；第二LC电路与第二NMOS管的源极连接，还通过第一隔直电容与第一PMOS管的栅极连接；第一NMOS管的源极通过第一耦合电容与第二NMOS管的栅极连接；第二NMOS管的源极通过第二耦合电容与第一NMOS管的栅极连接；第一PMOS管的漏极作为第一输出端，与第一NMOS管的漏极连接；第二PMOS管的漏极作为第二输出端，与第二NMOS管的漏极连接；第一PMOS管的源极和第二PMOS管的源极分别连接供电电压，以此改善低噪声跨导放大器的性能。

Description

跨导放大器及混频器
技术领域
本申请涉及电子技术领域，尤其涉及一种跨导放大器及混频器。
背景技术
接收射频前端的主要功能是通过射频信号与本振信号混频，把射频信号转换为相对容易处理的模拟信号。电流型射频前端包括低噪声跨导放大器(LNTA)、混频开关和跨阻放大器(TIA)。高输出阻抗的低噪声跨导放大器(LNTA)将射频输入信号转为射频电流信号，经电流无源混频开关转成中频电流，再通过由运算放大器(OPA)闭环设计的低输入阻抗跨阻放大器(TIA)产生中频电压信号，从而实现接收射频前端的信号变频和放大功能。其中，本振信号VLOP/VLON采用一个50％或者25％占空比的满摆幅类正弦信号。
低噪声跨导放大器作为接收射频前端的输入级，对噪声和线性至关重要。常见的低噪声跨导放大器可以分为共源输入低噪声放大器和共栅输入低噪声放大器。共源输入低噪声放大器噪声系数较低但只能实现窄带输入匹配，共栅输入放大器可以实现宽频带匹配但噪声系数相对较高。
低噪声跨导放大器处理的是射频电压信号，工作频率高，一般工作在开环模式下，集成电路器件本身的二阶非线性和三阶非线性是低噪声跨导放大器的主要线性影响因素，现有跨导放大器的线性有待进一步提高。
发明内容
本申请提供一种具有宽频带、低噪声、改善线性的跨导放大器的技术方案，用以解决现有技术中宽频带和低噪声无法兼顾，线性有待进一步提高的技术问题。
本申请提供的一种跨导放大器，包括第一LC电路、第二LC电路、第一NMOS管、第二NMOS管、第一PMOS管、第二PMOS管、第一隔直电容、第二隔直电容、第一耦合电容和第二耦合电容；
所述第一LC电路的第一端和所述第二LC电路的第一端分别作为射频差分输入信号的第一输入端和第二输入端，所述第一LC电路的第二端和所述第二LC电路的第二端接地；
所述第一LC电路的第三端与所述第一NMOS管的源极连接，还通过所述第二隔直电容与所述第二PMOS管的栅极连接；
所述第二LC电路的第三端与所述第二NMOS管的源极连接，还通过所述第一隔直电容与所述第一PMOS管的栅极连接；
所述第一NMOS管的源极通过所述第一耦合电容与所述第二NMOS管的栅极连接；
所述第二NMOS管的源极通过所述第二耦合电容与所述第一NMOS管的栅极连接；
所述第一PMOS管的漏极作为第一输出端，与所述第一NMOS管的漏极连接；
所述第二PMOS管的漏极作为第二输出端，与所述第二NMOS管的漏极连接；
所述第一PMOS管的源极和所述第二PMOS管的源极分别连接供电电压。
进一步的，所述第一LC电路包括第一输入隔直电容和第一电感，所述第二LC电路
包括第二输入隔直电容和第二电感；
所述第一输入隔直电容的一端和所述第二输入隔直电容的一端分别作为所述第一LC电路的第一端和所述第二LC电路的第一端；
所述第一电感的一端和所述第二电感的一端分别作为所述第一LC电路的第二端和所述第二LC电路的第二端；
所述第一输入隔直电容的另一端和所述第一电感的另一端连接作为所述第一LC电路的第三端；
所述第二输入隔直电容的另一端和所述第二电感的另一端连接作为所述第二LC电路的第三端。
进一步的，还包括第三NMOS管和第四NMOS管，所述第一NMOS管的漏极与所述第一PMOS管的漏极连接，所述第二NMOS管的漏极与所述第二PMOS管的漏极连接，具体包括：
所述第一NMOS管的漏极与所述第三NMOS管的源极连接；
所述第二NMOS管的漏极与所述第四NMOS管的源极连接；
所述第一PMOS管的漏极与所述第三NMOS管的漏极连接；
所述第二PMOS管的漏极与所述第四NMOS管的漏极连接；
所述第三NMOS管的栅极和所述第四NMOS管的栅极连接偏置电压。
进一步的，还包括第三隔直电容、第四隔直电容、第五NMOS管和第六NMOS管；
所述第三NMOS管的源极通过所述第三隔直电容与所述第五NMOS管的栅极连接；
所述第四NMOS管的源极通过所述第四隔直电容与所述第六NMOS管的栅极连接；
所述第五NMOS管的源极和所述第六NMOS管的源极接地；
所述第五NMOS管的漏极与所述第一PMOS管的漏极连接；
所述第六NMOS管的漏极与所述第二PMOS管的漏极连接。
进一步的，所述第五NMOS管和所述第六NMOS管工作在饱和区。
本申请还提供一种混频器，包括跨导放大器、混频开关和跨阻放大器；
所述跨导放大器的输出端与所述混频开关的输入端连接；
所述混频开关的输出端与所述跨阻放大器的输入端连接；
其中，所述跨导放大器包括第一LC电路、第二LC电路、第一NMOS管、第二NMOS管、第一PMOS管、第二PMOS管、第一隔直电容、第二隔直电容、第一耦合电容和第二耦合电容；
所述第一LC电路的第一端和所述第二LC电路的第一端分别作为射频差分输入信号的第一输入端和第二输入端，所述第一LC电路的第二端和所述第二LC电路的第二端接地；
所述第一LC电路的第三端与所述第一NMOS管的源极连接，还通过所述第二隔直电容与所述第二PMOS管的栅极连接；
所述第二LC电路的第三端与所述第二NMOS管的源极连接，还通过所述第一隔直电容与所述第一PMOS管的栅极连接；
所述第一NMOS管的源极通过所述第一耦合电容与所述第二NMOS管的栅极连接；
所述第二NMOS管的源极通过所述第二耦合电容与所述第一NMOS管的栅极连接；
所述第一PMOS管的漏极作为第一输出端，与所述第一NMOS管的漏极连接；
所述第二PMOS管的漏极作为第二输出端，与所述第二NMOS管的漏极连接；
所述第一PMOS管的源极和所述第二PMOS管的源极分别连接供电电压。
进一步的，所述第一LC电路包括第一输入隔直电容和第一电感，所述第二LC电路包括第二输入隔直电容和第二电感；
所述第一输入隔直电容的一端和所述第二输入隔直电容的一端分别作为所述第一LC电路的第一端和所述第二LC电路的第一端；
所述第一电感的一端和所述第二电感的一端分别作为所述第一LC电路的第二端和所述第二LC电路的第二端；
所述第一输入隔直电容的另一端和所述第一电感的另一端连接作为所述第一LC电路的第三端；
所述第二输入隔直电容的另一端和所述第二电感的另一端连接作为所述第二LC电路的第三端。
进一步的，还包括第三NMOS管和第四NMOS管，所述第一NMOS管的漏极与所述第一PMOS管的漏极连接，所述第二NMOS管的漏极与所述第二PMOS管的漏极连接，具体包括：
所述第一NMOS管的漏极与所述第三NMOS管的源极连接；
所述第二NMOS管的漏极与所述第四NMOS管的源极连接；
所述第一PMOS管的漏极与所述第三NMOS管的漏极连接；
所述第二PMOS管的漏极与所述第四NMOS管的漏极连接；
所述第三NMOS管的栅极和所述第四NMOS管的栅极连接偏置电压。
进一步的，还包括第三隔直电容、第四隔直电容、第五NMOS管和第六NMOS管；
所述第三NMOS管的源极通过所述第三隔直电容与所述第五NMOS管的栅极连接；
所述第四NMOS管的源极通过所述第四隔直电容与所述第六NMOS管的栅极连接；
所述第五NMOS管的源极和所述第六NMOS管的源极接地；
所述第五NMOS管的漏极与所述第一PMOS管的漏极连接；
所述第六NMOS管的漏极与所述第二PMOS管的漏极连接。
进一步的，所述第五NMOS管和所述第六NMOS管工作在饱和区。
本申请提供的技术方案至少具有以下有益效果：
通过将第一NMOS管和第二NMOS管构建成共栅输入结构，将第一PMOS管和第二PMOS管构建成共源输入结构，使得设计的跨导放大器具有宽频带和低噪声的特性，同时其线性也得到了提高，对于拓宽接收射频前端工作频率和提升性能，甚至改进接收机都有着重要意义。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1为本申请实施例提供的一种跨导放大器的连接示意图；
图2为本申请实施例提供的一种包含第一LC电路和第二LC电路具体连接关系的跨导放大器的连接示意图；
图3为本申请实施例提供的一种包含第三NMOS管和第四NMOS管的跨导放大器的连
接示意图；
图4为本申请实施例提供的一种包含第五NMOS管和第六NMOS管的跨导放大器的连接示意图；
图5为本申请实施例提供的一种跨导放大器的噪声分析示意图；
图6为本申请实施例提供的一种跨导放大器的半边等效分析图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请具体实施例及相应的附图对本申请技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
请参照图1，本申请提供的一种跨导放大器，包括第一LC电路、第二LC电路、第一NMOS管MN1、第二NMOS管MN2、第一PMOS管MP1、第二PMOS管MP2、第一隔直电容C1、第二隔直电容C2、第一耦合电容CC1和第二耦合电容CC2；
所述第一LC电路的第一端和所述第二LC电路的第一端分别作为射频差分输入信号的第一输入端和第二输入端，所述第一LC电路的第二端和所述第二LC电路的第二端接地；
所述第一LC电路的第三端与所述第一NMOS管MN1的源极连接，还通过所述第二隔直电容C2与所述第二PMOS管MP2的栅极连接；
所述第二LC电路的第三端与所述第二NMOS管MN2的源极连接，还通过所述第一隔直电容C1与所述第一PMOS管MP1的栅极连接；
所述第一NMOS管MN1的源极通过所述第一耦合电容CC1与所述第二NMOS管MN2的栅极连接；
所述第二NMOS管MN2的源极通过所述第二耦合电容CC2与所述第一NMOS管MN1的栅极连接；
所述第一PMOS管MP1的漏极作为第一输出端，与所述第一NMOS管MN1的漏极连接；
所述第二PMOS管MP2的漏极作为第二输出端，与所述第二NMOS管MN2的漏极连接；
所述第一PMOS管的源极和所述第二PMOS管的源极分别连接供电电压VDD。
需要说明的是，本申请提出的技术方案用于克服现有接收射频前端低噪声和宽频带存在的设计矛盾，以及集成电路器件的二阶非线性和三阶非线性限制线性问题。第一NMOS管MN1、第二NMOS管MN2、第一PMOS管MP1、第二PMOS管MP2共同构成了电流复用的共源和共栅混合输入结构的低噪声跨导放大器结构，可以实现宽频带和低噪声性能，改善了低噪声跨导放大器的线性。这里的第一NMOS管MN1和第二NMOS管MN2可以理解为NMOS晶体管，这里的第一PMOS管MP1和第二PMOS管MP2可以理解为PMOS晶体管，这里的第一隔直电容C1和第二隔直电容C2可以理解为一般的隔直电容，这里的第一耦合电容CC1和第二耦合电容CC2可以理解为一般的耦合电容。
在具体实施时，射频差分输入信号VINP和VINN经第一LC电路的第一端和第二LC电路的第一端输入。射频差分输入信号，其中一个路径送给NMOS晶体管MN1和MN2的源极，其中MN1的源极通过耦合电容CC1连接至MN2的栅极，MN2的源极通过耦合电容CC2连接至MN1的栅极，构成交叉耦合的共栅输入，输入阻抗为1/gm，gm为导纳。射频差分输入信号的另一个路径，经隔直电容C1和C2分别送给PMOS晶体管MP1和MP2的栅极，作为共源输入，输入阻抗为高阻。将NMOS晶体管MN1和MN2和PMOS晶体管MP1和MP2同时作为输入级，构成了共源和共栅混合输入的结构。在一定的频率范围，共栅输入放大器的阻抗远大于共源输入放大器的阻抗，所以共源和共栅混合输入结构低噪声跨导放大器的输入阻抗接近于共栅输入结构的输入阻抗，能够实现宽频带的输入匹配。共源输入的PMOS管MP1和MP2复用了共栅输入NMOS管MN1和MN2的偏置电流，在不消耗额外功耗的情况下，通过电流复用技术提升了输入等效跨导，降低了噪声。
在忽略MOS管(即NMOS管和PMOS管)的源极漏极阻抗影响的情况下，如果电容CC(即CC1和CC2)足够大，使得CC>>Cgs(Cgs为寄生电容)，图1所示共源和共栅混合输入结构的低噪声跨导放大器输入阻抗为
工作频率ω工作在L波段，且PMOS共源输入管MP1和MP2的寄生电容Cgs,p较小时，2gmn>>ωCgs,p，从而
NMOS管MN1和MN2作为电容交叉耦合的共栅输入，设计输入阻抗为50Ω；PMOS管MP1和MP2作为共源输入，工作频率较低时其输入阻抗远大于50Ω,从而低噪声跨导放大器LNTA的输入匹配在一个较宽的频率范围内仍然在接近50Ω,在一定的工作频段内实现宽频带输入匹配。
进一步的，请参考图2，所述第一LC电路包括第一输入隔直电容CIN1和第一电感LS1，所述第二LC电路包括第二输入隔直电容CIN2和第二电感LS2；
所述第一输入隔直电容CIN1的一端和所述第二输入隔直电容CIN2的一端分别作为所述第一LC电路的第一端和所述第二LC电路的第一端；
所述第一电感LS1的一端和所述第二电感LS2的一端分别作为所述第一LC电路的第二端和所述第二LC电路的第二端；
所述第一输入隔直电容CIN1的另一端和所述第一电感LS1的另一端连接作为所述第一LC电路的第三端；
所述第二输入隔直电容CIN2的另一端和所述第二电感LS2的另一端连接作为所述第二LC电路的第三端。
需要指出的是，这里的第一输入隔直电容CIN1和第二输入隔直电容CIN2可以理解为一般的隔直电容，这里的第一电感LS1和第二电感LS2可以理解为一般的电感。在第一LC电路中，射频差分输入信号VINP经隔直电容CIN1输入，在第二LC电路中，射频差分输入信号VINN经隔直电容CIN2输入。射频差分输入信号通过两个路径分别送给NMOS晶体管MN1和MN2的源极和PMOS晶体管MP1和MP2的栅极。通过共源和共栅结构的结合，可以实现跨导放大器的宽频带、低噪声和高线性，提升接收机混频器的性能。
进一步的，请参考图3，还包括第三NMOS管MN3和第四NMOS管MN4，所述第一NMOS管MN1的漏极与所述第一PMOS管MP1的漏极连接，所述第二NMOS管MN2的漏极与所述第二PMOS管MP2的漏极连接，具体包括：
所述第一NMOS管MN1的漏极与所述第三NMOS管MN3的源极连接；
所述第二NMOS管MN2的漏极与所述第四NMOS管MN4的源极连接；
所述第一PMOS管MP1的漏极与所述第三NMOS管MN3的漏极连接；
所述第二PMOS管MP2的漏极与所述第四NMOS管MN4的漏极连接；
所述第三NMOS管MN3的栅极和所述第四NMOS管MN4的栅极连接偏置电压VBC。
可以理解的是，这里的第三NMOS管MN3和第四NMOS管MN4可以理解为NMOS晶体管。在图3中，NMOS晶体管MN3和MN4的栅极连接至偏置电压VBC，其漏极分别连接到MP1和MP2的漏极，其源极分别连接到MN1和MN2的漏极，作为输入VINP、VINN与输出IOP、ION的隔离，同时也一定程度上提升了输出阻抗。
进一步的，请参考图4，还包括第三隔直电容C3、第四隔直电容C4、第五NMOS管MN5和第六NMOS管MN6；
所述第三NMOS管MN3的源极通过所述第三隔直电容C3与所述第五NMOS管MN5的栅极连接；
所述第四NMOS管MN4的源极通过所述第四隔直电容C4与所述第六NMOS管MN6的栅极连接；
所述第五NMOS管MN5的源极和所述第六NMOS管MN6的源极接地；
所述第五NMOS管MN5的漏极与所述第一PMOS管MP1的漏极连接；
所述第六NMOS管MN6的漏极与所述第二PMOS管MP2的漏极连接。
需要指出的是，这里的第三隔直电容C3和第四隔直电容C4可以理解为一般的电容，这里的第五NMOS管MN5和第六NMOS管MN6可以理解为NMOS晶体管。在图4中，NMOS晶体管MN5和MN6的栅极分别通过电容C3和C4连接至MN1和MN2的漏极，其源级接地，其漏极分别连接至输出节点IOP和ION。MN5和MN6产生的电流，与共源和共栅混合输入级产生的输出电流，产生三阶非线性抵消效果。同时由于采用差分电路能够抵消二阶非线性，从而实现了低噪声跨导放大器二阶、三阶非线性的抵消，提高了线性性能。
进一步的，所述第五NMOS管MN5和所述第六NMOS管MN6工作在饱和区。
需要说明的是，第五NMOS管MN5和第六NMOS管MN6工作在饱和区，可以更有效抵消三阶非线性，在工艺电压温度(PVT)变化条件下都能够取得较好的线性一致性。
噪声抵消请参考图5，假设NMOS输入管MN1产生的热噪声电流In,M1 2，进行噪声抵消过程说明。信号从VINP输入后，通过两个共栅放大管MN1和MN2，在①处相位保持不变；通过共源放大管MP2后，在④处产生相反的相位。对于差分输出VOP-VON(对应图5中IOP和ION)，共栅和共源输入结构，加强了低噪声跨导放大器LNTA的等效跨导。MN1产生的热噪声电流In,M1 2通过①和②处产生了方向相反的噪声电压，噪声电压经MP2放大和反向，在④处产生与①处相同相位的噪声，差分输出VOP-VON实现了噪声相互抵消。同样，NMOS输入管MN2产生的热噪声在差分输出端也同样相互抵消。
非线性改善请参考图6，由于LNTA输出负载为低阻，输出电压摆幅比较小，可以忽略阻抗非线性的影响，主要非线性贡献来自跨导输入管MN1和MN2(等效于图6的MN)以及MP1和MP2(等效于图6的MP)。其中NMOS管的漏源小信号电流为
其中g1N、g2N、g3N分别为NMOS输入管MN漏源电流IDS对栅源电压vgsN的一阶、二阶、三阶导数的相关参数。
同样，PMOS管的源漏小信号电流为
其中g1p、g2p、g3p分别为PMOS输入管MP源漏电流ISD对vsgP的一阶、二阶、三阶导数的相关参数。
如图6所示的共源和共栅混合输入型LNTA，PMOS和NMOS具有相同的非线性电流表达式，但交叉耦合连接的NMOS小信号电压vgsN是PMOS小信号电压vgsP的两倍，且方向相反，即vgsN＝-2vi和vsgP＝vi，NMOS漏源小信号电流、PMOS源漏小信号电流、低噪声跨导放大器LNTA输出电流分别为
从式(7)看到共源和共栅混合输入的方式，能够在相同电流偏置下有效跨导提高为g1P+2g1N，且有利于LNTA输出电流偶次失真系数g2P-4g2N的抵消。
为进一步减小LNTA的三阶非线性，提出的宽频带高线性LNTA电路如图4所示，增加了辅助管MN5和MN6(在图6的单边等效电路中以MX表示)。为简化多次项分析，假设单边电路折叠NMOS管MC(对应电路的MN3和MN4器件)是线性的，那么MC的源极电压vj为
流过辅助管MX漏源的小信号电流为
其中，α为MN和MC的跨导比，β是MN和MX的跨导比。将式(8)代入式(9)，忽略vi三次幂以上的多项式
从而，计算加入MX之后的输出电流变为
由此可见，引入辅助管MX后，三阶非线性参数变为通过合理设计α、β和器件跨导g3N、g3P的大小，可以实现三阶非线性抵消。二阶非线性则会在差分电路输出中得到进一步抵消。
与传统的多栅输入结构不同，这种用于抵消三阶非线性的MX管工作在饱和区，工艺电压温度(PVT)变化条件下都能够取得较好的线性一致性。
本申请还提供一种混频器，包括跨导放大器、混频开关和跨阻放大器；
所述跨导放大器的输出端与所述混频开关的输入端连接；
所述混频开关的输出端与所述跨阻放大器的输入端连接；
其中，所述跨导放大器包括第一LC电路、第二LC电路、第一NMOS管、第二NMOS管、第一PMOS管、第二PMOS管、第一隔直电容、第二隔直电容、第一耦合电容和第二耦合电容；
所述第一LC电路的第一端和所述第二LC电路的第一端分别作为射频差分输入信号的第一输入端和第二输入端，所述第一LC电路的第二端和所述第二LC电路的第二端接地；
所述第一LC电路的第三端与所述第一NMOS管的源极连接，还通过所述第二隔直电容与所述第二PMOS管的栅极连接；
所述第二LC电路的第三端与所述第二NMOS管的源极连接，还通过所述第一隔直电容与所述第一PMOS管的栅极连接；
所述第一NMOS管的源极通过所述第一耦合电容与所述第二NMOS管的栅极连接；
所述第二NMOS管的源极通过所述第二耦合电容与所述第一NMOS管的栅极连接；
所述第一PMOS管的漏极作为第一输出端，与所述第一NMOS管的漏极连接；
所述第二PMOS管的漏极作为第二输出端，与所述第二NMOS管的漏极连接；
所述第一PMOS管的源极和所述第二PMOS管的源极分别连接供电电压。
进一步的，所述第一LC电路包括第一输入隔直电容和第一电感，所述第二LC电路包括第二输入隔直电容和第二电感；
所述第一输入隔直电容的一端和所述第二输入隔直电容的一端分别作为所述第一LC电路的第一端和所述第二LC电路的第一端；
所述第一电感的一端和所述第二电感的一端分别作为所述第一LC电路的第二端和所述第二LC电路的第二端；
所述第一输入隔直电容的另一端和所述第一电感的另一端连接作为所述第一LC电路的第三端；
所述第二输入隔直电容的另一端和所述第二电感的另一端连接作为所述第二LC电路的第三端。
进一步的，还包括第三NMOS管和第四NMOS管，所述第一NMOS管的漏极与所述第一PMOS管的漏极连接，所述第二NMOS管的漏极与所述第二PMOS管的漏极连接，具体包括：
所述第一NMOS管的漏极与所述第三NMOS管的源极连接；
所述第二NMOS管的漏极与所述第四NMOS管的源极连接；
所述第一PMOS管的漏极与所述第三NMOS管的漏极连接；
所述第二PMOS管的漏极与所述第四NMOS管的漏极连接；
所述第三NMOS管的栅极和所述第四NMOS管的栅极连接偏置电压。
进一步的，还包括第三隔直电容、第四隔直电容、第五NMOS管和第六NMOS管；
所述第三NMOS管的源极通过所述第三隔直电容与所述第五NMOS管的栅极连接；
所述第四NMOS管的源极通过所述第四隔直电容与所述第六NMOS管的栅极连接；
所述第五NMOS管的源极和所述第六NMOS管的源极接地；
所述第五NMOS管的漏极与所述第一PMOS管的漏极连接；
所述第六NMOS管的漏极与所述第二PMOS管的漏极连接。
进一步的，所述第五NMOS管和所述第六NMOS管工作在饱和区。
还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。
本领域技术人员应明白，本申请的实施例可提供为方法、系统或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
以上所述仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。

Claims (6)

1.一种跨导放大器，其特征在于，包括第一LC电路、第二LC电路、第一NMOS管、第二NMOS管、第一PMOS管、第二PMOS管、第一隔直电容、第二隔直电容、第一耦合电容、第二耦合电容、第三NMOS管、第四NMOS管、第三隔直电容、第四隔直电容、第五NMOS管和第六NMOS管；
所述第一LC电路的第一端和所述第二LC电路的第一端分别作为射频差分输入信号的第一输入端和第二输入端，所述第一LC电路的第二端和所述第二LC电路的第二端接地；
所述第一LC电路的第三端与所述第一NMOS管的源极连接，还通过所述第二隔直电容与所述第二PMOS管的栅极连接；
所述第二LC电路的第三端与所述第二NMOS管的源极连接，还通过所述第一隔直电容与所述第一PMOS管的栅极连接；
所述第一NMOS管的源极通过所述第一耦合电容与所述第二NMOS管的栅极连接；
所述第二NMOS管的源极通过所述第二耦合电容与所述第一NMOS管的栅极连接；
所述第一PMOS管的漏极作为第一输出端，与所述第一NMOS管的漏极连接；
所述第二PMOS管的漏极作为第二输出端，与所述第二NMOS管的漏极连接；
所述第一PMOS管的源极和所述第二PMOS管的源极分别连接供电电压；
所述第一NMOS管的漏极与所述第一PMOS管的漏极连接，所述第二NMOS管的漏极与所述第二PMOS管的漏极连接，具体包括：
所述第一NMOS管的漏极与所述第三NMOS管的源极连接；
所述第二NMOS管的漏极与所述第四NMOS管的源极连接；
所述第一PMOS管的漏极与所述第三NMOS管的漏极连接；
所述第二PMOS管的漏极与所述第四NMOS管的漏极连接；
所述第三NMOS管的栅极和所述第四NMOS管的栅极连接偏置电压；
所述第三NMOS管的源极通过所述第三隔直电容与所述第五NMOS管的栅极连接；
所述第四NMOS管的源极通过所述第四隔直电容与所述第六NMOS管的栅极连接；
所述第五NMOS管的源极和所述第六NMOS管的源极接地；
所述第五NMOS管的漏极与所述第一PMOS管的漏极连接；
所述第六NMOS管的漏极与所述第二PMOS管的漏极连接。
2.根据权利要求1所述的跨导放大器，其特征在于，所述第一LC电路包括第一输入隔直电容和第一电感，所述第二LC电路包括第二输入隔直电容和第二电感；
所述第一输入隔直电容的一端和所述第二输入隔直电容的一端分别作为所述第一LC电路的第一端和所述第二LC电路的第一端；
所述第一电感的一端和所述第二电感的一端分别作为所述第一LC电路的第二端和所述第二LC电路的第二端；
所述第一输入隔直电容的另一端和所述第一电感的另一端连接作为所述第一LC电路的第三端；
所述第二输入隔直电容的另一端和所述第二电感的另一端连接作为所述第二LC电路的第三端。
3.根据权利要求1所述的跨导放大器，其特征在于，所述第五NMOS管和所述第六NMOS管工作在饱和区。
4.一种混频器，其特征在于，包括跨导放大器、混频开关和跨阻放大器；所述跨导放大器的输出端与所述混频开关的输入端连接；
所述混频开关的输出端与所述跨阻放大器的输入端连接；
其中，所述跨导放大器包括第一LC电路、第二LC电路、第一NMOS管、第二NMOS管、第一PMOS管、第二PMOS管、第一隔直电容、第二隔直电容、第一耦合电容、第二耦合电容、第三NMOS管、和第四NMOS管、第三隔直电容、第四隔直电容、第五NMOS管和第六NMOS管；
所述第一LC电路的第一端和所述第二LC电路的第一端分别作为射频差分输入信号的第一输入端和第二输入端，所述第一LC电路的第二端和所述第二LC电路的第二端接地；
所述第一LC电路的第三端与所述第一NMOS管的源极连接，还通过所述第二隔直电容与所述第二PMOS管的栅极连接；
所述第二LC电路的第三端与所述第二NMOS管的源极连接，还通过所述第一隔直电容与所述第一PMOS管的栅极连接；
所述第一NMOS管的源极通过所述第一耦合电容与所述第二NMOS管的栅极连接；
所述第二NMOS管的源极通过所述第二耦合电容与所述第一NMOS管的栅极连接；
所述第一PMOS管的漏极作为第一输出端，与所述第一NMOS管的漏极连接；
所述第二PMOS管的漏极作为第二输出端，与所述第二NMOS管的漏极连接；
所述第一PMOS管的源极和所述第二PMOS管的源极分别连接供电电压；
所述第一NMOS管的漏极与所述第一PMOS管的漏极连接，所述第二NMOS管的漏极与所述第二PMOS管的漏极连接，具体包括：
所述第一NMOS管的漏极与所述第三NMOS管的源极连接；
所述第二NMOS管的漏极与所述第四NMOS管的源极连接；
所述第一PMOS管的漏极与所述第三NMOS管的漏极连接；
所述第二PMOS管的漏极与所述第四NMOS管的漏极连接；
所述第三NMOS管的栅极和所述第四NMOS管的栅极连接偏置电压；
所述第三NMOS管的源极通过所述第三隔直电容与所述第五NMOS管的栅极连接；
所述第四NMOS管的源极通过所述第四隔直电容与所述第六NMOS管的栅极连接；
所述第五NMOS管的源极和所述第六NMOS管的源极接地；
所述第五NMOS管的漏极与所述第一PMOS管的漏极连接；
所述第六NMOS管的漏极与所述第二PMOS管的漏极连接。
5.根据权利要求4所述的混频器，其特征在于，所述第一LC电路包括第一输入隔直电容和第一电感，所述第二LC电路包括第二输入隔直电容和第二电感；
所述第一输入隔直电容的一端和所述第二输入隔直电容的一端分别作为所述第一LC电路的第一端和所述第二LC电路的第一端；
所述第一电感的一端和所述第二电感的一端分别作为所述第一LC电路的第二端和所述第二LC电路的第二端；
所述第一输入隔直电容的另一端和所述第一电感的另一端连接作为所述第一LC电路的第三端；
所述第二输入隔直电容的另一端和所述第二电感的另一端连接作为所述第二LC电路的第三端。
6.根据权利要求4所述的混频器，其特征在于，所述第五NMOS管和所述第六NMOS管工作在饱和区。
CN202211739405.8A 2022-12-31 2022-12-31 跨导放大器及混频器 Active CN116054759B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211739405.8A CN116054759B (zh) 2022-12-31 2022-12-31 跨导放大器及混频器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211739405.8A CN116054759B (zh) 2022-12-31 2022-12-31 跨导放大器及混频器

Publications (2)

Publication Number Publication Date
CN116054759A CN116054759A (zh) 2023-05-02
CN116054759B true CN116054759B (zh) 2024-11-15

Family

ID=86119534

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211739405.8A Active CN116054759B (zh) 2022-12-31 2022-12-31 跨导放大器及混频器

Country Status (1)

Country Link
CN (1) CN116054759B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117978113B (zh) * 2024-01-17 2024-07-26 广州国芯微技术有限公司 放大器以及射频接收系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103219951A (zh) * 2013-03-22 2013-07-24 中国科学技术大学 一种采用噪声抵消技术的低功耗低噪声放大器
CN106936393A (zh) * 2017-03-07 2017-07-07 东南大学 一种低功耗高增益宽带低噪声差分放大器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7839219B2 (en) * 2007-10-24 2010-11-23 Industrial Technology Research Institute Low-noise amplifier circuit including band-stop filter
CN102801389A (zh) * 2012-08-30 2012-11-28 东南大学 一种超低功耗低噪声放大器
CN104539242B (zh) * 2014-04-21 2019-01-04 上海华虹宏力半导体制造有限公司 电流复用低噪声放大器
US9531335B2 (en) * 2014-11-11 2016-12-27 Texas Instruments Incorporated Method and circuitry for CMOS transconductor linearization
US10355643B2 (en) * 2016-12-15 2019-07-16 Korea Advanced Institute Of Science And Technology Differential Colpitts voltage-controlled oscillator

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103219951A (zh) * 2013-03-22 2013-07-24 中国科学技术大学 一种采用噪声抵消技术的低功耗低噪声放大器
CN106936393A (zh) * 2017-03-07 2017-07-07 东南大学 一种低功耗高增益宽带低噪声差分放大器

Also Published As

Publication number Publication date
CN116054759A (zh) 2023-05-02

Similar Documents

Publication Publication Date Title
JP5389818B2 (ja) 低ノイズ及び低入力容量の差動ｍｄｓｌｎａ
KR101237565B1 (ko) 개선된 선형성을 갖는 증폭기
CN107070425B (zh) 应用于无线传感器网络的宽带低功耗低噪声放大器
KR100956000B1 (ko) 선형성을 개선하기 위한 차동증폭회로 및 주파수 혼합기
Guo et al. A wideband differential linear low-noise transconductance amplifier with active-combiner feedback in complementary MGTR configurations
KR20100116653A (ko) 사후-왜곡 모드 및 고이득 모드를 갖는 ｌｎａ
Park et al. Design of a 1.8 GHz low-noise amplifier for RF front-end in a 0.8/spl mu/m CMOS technology
CN115664349B (zh) 一种有源差分低噪声放大电路和射频接收前端系统
CN116054759B (zh) 跨导放大器及混频器
CN117498809A (zh) 一种宽带低噪声放大器
CN111478671B (zh) 一种应用于Sub-GHz频段的新型低噪声放大器
CN206712752U (zh) 应用于无线传感器网络的宽带低功耗低噪声放大器
EP2037572A1 (en) Ultra-low power consumption current-reused front-end for a RF system
Kim et al. Linearization of differential CMOS low noise amplifier using cross-coupled post distortion canceller
CN110798162A (zh) 射频超宽带驱动放大器芯片
Hu et al. A 27.5–46.2-GHz Broadband Low Noise Amplifier With IP 3 Enhancement
KR100804546B1 (ko) 선형성을 개선한 차동 증폭회로
Yi et al. A 2.4 mW,+ 11.3 dBm IIP3 and 17 dB conversion gain CMOS mixer with capacitor cross-coupled and modified post distortion techniques
Samavati et al. A new gm-boosting design technique for wideband inductorless low-noise transconductance amplifiers
CN106899271B (zh) 一种互补式功率放大器
CN117674738B (zh) 宽带差分低噪声放大器及射频芯片
CN117559920B (zh) 一种低噪声放大器及射频芯片
CN114759886B (zh) 一种射频放大电路
Rajaiyan et al. A High Linearity Wideband Low-Noise Amplifier Using Capacitor Cross-Coupled Common-Gate Structure
CN117767889A (zh) 一种基于级联变压器的低噪声放大器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant