CN115985942A

CN115985942A - 沟槽栅igbt器件和制作方法

Info

Publication number: CN115985942A
Application number: CN202310275115.0A
Authority: CN
Inventors: 易坤; 包涵
Original assignee: Jingyi Semiconductor Co ltd
Current assignee: Jingyi Semiconductor Co ltd
Priority date: 2023-03-21
Filing date: 2023-03-21
Publication date: 2023-04-18

Abstract

本发明提供了一种沟槽栅IGBT器件和制作方法。该器件具有基片、集电区、漂移区、载流子存储层、体区、发射区、栅区以及两个发射极沟槽结构。每个发射极沟槽结构包括填充在发射极沟槽中的发射极电介质和发射极导电材料，两个发射极沟槽从器件顶面垂直向下延伸进漂移区，两个发射极沟槽被体区横向隔开。两个发射极沟槽结构可有效改善空穴电流的流通路径，使得空穴电流可以从发射极沟槽底部和侧壁，以及经过两个发射极沟槽中间的载流子存储层和体区垂直向上流入发射极金属，从而减少了发射区下方区域的空穴电流，抑制了体区和发射区之间形成的PN结开启，显著提高了器件的抗短路能力、抗闩锁能力以及大电流关断能力。

Description

沟槽栅IGBT器件和制作方法

技术领域

本发明涉及功率半导体技术领域，具体涉及一种沟槽型绝缘栅双极晶体管器件。

背景技术

绝缘栅双极晶体管(Insulated Gate Bipolar Transistor，IGBT)结合了MOSFET易于驱动控制、输入阻抗高与GTR电流密度大、饱和压降低的优点，被广泛应用于轨道交通、新能源汽车、高压直流输电等领域。从IGBT诞生以来，其性能得到不断的提高，并且还将向着更高电压、更大电流、更高工作温度、更低损耗等方向发展。

高压IGBT的栅结构可以分为平面栅结构和沟槽栅结构。沟槽栅结构的IGBT因具有更小的元胞间距而具有更高的沟道密度，更广泛地应用于高压大电流的场景。但是由于沟槽栅结构的IGBT沟道密度增大，导致其短路电流增大，抗短路能力下降，并且由于槽的引入，在槽栅底部引入了高电场，限制了沟槽栅结构的IGBT阻断能力的提升。

在实际的应用中，需要针对沟槽栅结构的IGBT的抗短路能力、抗闩锁能力以及大电流关断能力进行优化改善，从而提高器件的稳定性和可靠性。

发明内容

本发明的目的在于解决上述现有技术中存在的问题，提出了一种沟槽栅IGBT器件和制作方法。该沟槽栅IGBT器件包括两个发射极沟槽结构，可以有效改善空穴电流的流通路径，使得空穴电流可以从参考地电位的发射极沟槽底部和侧壁，以及经过两个发射极沟槽中间的载流子存储层和体区垂直向上流入发射极金属，从而减少了发射区下方区域的空穴电流，抑制了体区和发射区之间形成的PN结开启，显著提高了器件的抗短路能力、抗闩锁能力以及大电流关断能力。

根据本发明的一方面提出了一种沟槽栅IGBT器件，包括：半导体基片，具有第一导电类型；集电区，具有第二导电类型，形成于半导体基片底部；漂移区，具有第一导电类型，位于集电区的上面；载流子存储层，具有第一导电类型，形成于漂移区的上面；体区，具有第二导电类型，形成于载流子存储层的上面；发射区，具有第一导电类型，形成于体区上面，位于半导体基片顶部；栅区，形成于栅区沟槽内，所述栅区沟槽从器件顶面垂直向下延伸第一深度进入漂移区；以及第一发射极沟槽结构和第二发射极沟槽结构，分别形成于第一发射极沟槽和第二发射极沟槽内，每个发射极沟槽结构包括填充在发射极沟槽中的发射极电介质和发射极导电材料，每个发射极沟槽从器件顶面垂直向下延伸第二深度进入漂移区，所述发射极电介质将所述发射极导电材料和体区、载流子存储层以及漂移区隔开，其中，所述第一发射极沟槽结构和所述第二发射极沟槽结构被体区横向隔开。

根据本发明的又一方面提出了一种沟槽栅IGBT器件的制作方法，包括：在半导体基板顶部形成载流子存储层；从半导体基板顶面向下穿越载流子存储层形成栅区沟槽；用导电材料填充栅区沟槽形成栅区；从半导体基板顶面向下穿越载流子存储层形成第一发射极沟槽和第二发射极沟槽；在所述第一发射极沟槽和第二发射极沟槽的内壁形成电介质层；用导电材料填充第一发射极沟槽和第二发射极沟槽形成第一发射极沟槽结构和第二发射极沟槽结构；以及在第一发射极沟槽和第二发射极沟槽之间形成第一体区。

附图说明

图1所示为根据本发明一个实施例的沟槽栅IGBT器件100的剖视图；

图2所示为根据本发明又一个实施例的沟槽栅IGBT器件200的剖视图；

图3所示为根据本发明又一个实施例的沟槽栅IGBT器件300的剖视图；

图4所示为根据本发明又一个实施例的沟槽栅IGBT器件400的剖视图；

图5所示为根据本发明又一个实施例的沟槽栅IGBT器件500的剖视图；

图6所示为根据本发明又一个实施例的沟槽栅IGBT器件600的剖视图；

图7A-7I为根据本发明一个实施例的制作沟槽栅IGBT器件600的工艺方法流程示意图。

如附图所示，在所有不同的视图中，相同的附图标记指代相同的部分。在此提供的附图都是为了说明实施例、原理、概念等的目的，并非按比例绘制。

上述附图中，附图标记含义如下：100-600为沟槽栅IGBT器件；1为发射极金属；2为层间介质层；3为N型发射区；4为P型发射区；5为P型体区；51为第一P型体区；52为第二P型体区；53为浮空P型区；6为N型载流子存储层；7为栅极沟槽；71为栅区电介质；72为栅区；8为N型轻掺杂漂移区；9为N型场截止层；10为P型集电区；11为集电极金属；12为发射极沟槽；121为发射极沟槽电介质；122为发射极沟槽导电材料；13为浮空P型埋层；31栅区沟槽掩膜版；32发射极沟槽掩膜版。

具体实施方式

接下来将结合附图对本发明的具体实施例进行非限制性描述。本发明可以以许多不同形式体现，提供这些具体实施例是为了使本发明公开的更充分和全面，不应理解为本发明将局限于这些具体实施例中。附图是具体实施例具体结构和/或中间结构的理想示意图。应理解，例如制造技术和/或容差导致的图示形状的变化是可以预期的。因此，本发明的具体实施例不应解释为局限于这里所示区域的特定方式，还应该包括例如制造工艺导致的形状偏差。因此，图中显示的区域实质上是示意性的，它们的形状并不意图限定本发明的范围。还应理解，附图不是按比例画的，为了清晰，层和区域的尺寸可被放大。在本说明书中，用“+”和“-”来描述掺杂区的相对浓度，但是这并不限制掺杂区的浓度范围，也不对掺杂区进行其他方面的限制。例如，下面描述为N+或N-的掺杂区，亦可以称为N型掺杂区。此外，本文所称“耦接”的含义为直接连接，或通过其他导体，例如金属，间接连接。

在整个说明书中对“一个实施例”或“一实施例”的引用意味着结合该实施例所描述的特定特征、结构或特点被包括在本发明的至少一个实施例中。因此，贯穿本说明书在各处出现的短语“在一个实施例中”或“在实施例中”并不一定都是指同一实施例。动词“包括”和“具有”在本文中用作开放限制，其既不排除也不要求还存在未叙述特征。除非另有明确说明，否则从属权利要求中记载的特征可以相互自由组合。更进一步地，所描述的特征、结构或特点可以在一个或多个实施例中以任何合适方式组合。

某些其他的实施例可能在构造、成分或者工艺流程方面与本技术披露的实施例有所不同，但是本领域的技术人员应该理解，在没有附图所示的实施例或者其他细节、方法、材料等的情况下，本技术的实施例也是可以实现的。

图1所示为根据本发明一个实施例的沟槽栅IGBT器件100的剖视图。沟槽栅IGBT器件100包括具有第一导电类型（例如N型）的半导体基片，在半导体基片的底部具有与第一导电类型相反的第二导电类型（例如P型）的集电区10。P型集电区10的上方形成N型场截止层9。N型轻掺杂（N-）漂移区8位于N型场截止层9上方。N型载流子存储层6和P型体区5位于所述N-漂移区8内。N型重掺杂（N+）发射区3和P型重掺杂（P+）体接触区4位于所述P型体区5内，并毗邻P型体区5表面形成。

栅极沟槽从器件的顶面向下贯穿N+发射区3、P型体区5以及N型载流子存储层6延伸进N-漂移区8。栅区72形成在栅区沟槽中，栅区72包括导电材料(比如，掺杂多晶硅)。栅区电介质71形成在栅区沟槽中，包括绝缘材料(比如，二氧化硅)。栅区电介质71将栅区72与N型发射区3、P型体区5、N型载流子存储层6以及N-漂移区8隔开。栅区72将通过栅极金属(未示出)电连接至外部。在一个实施例中，栅极沟槽延伸的深度为3～6um，栅极沟槽内的栅区电介质71的厚度为50～150nm。

IGBT器件100的每个IGBT单元还包括两个相同的发射极沟槽结构，两个发射极沟槽结构分别形成在两个发射极沟槽中。发射极沟槽从器件的顶面向下贯穿P+体接触区4、P型体区5以及N型载流子存储层6并延伸进N-漂移区8。发射极沟槽结构包括发射极沟槽导电材料122（比如掺杂多晶硅）和发射极沟槽电介质121。发射极沟槽电介质121将发射极沟槽导电材料122与P+体接触区4、P型体区5、N型载流子存储层6以及N-漂移区8隔开。两个发射极沟槽之间被P型体区5和N型载流子存储层6横向隔开。在该实施例中，P型体区5位于两个发射极沟槽之间的部分被示意为第一第一P型体区51。

在一个实施例中，发射极沟槽延伸深度大于栅区沟槽的延伸深度。例如，在一个实施例中，发射极沟槽延伸的深度为4μm ～8μm，发射极沟槽的宽度设置为0.5μm ～2μm。在一个实施例中，发射极沟槽延伸的深度小于器件厚度的百分之二十。发射极沟槽电介质121包括一种或多种电介质材料，比如热生长和/或淀积的二氧化硅。在一个实施例中，发射极沟槽电介质121的介电常数大于栅极电介质71的介电常数。发射极沟槽电介质121的厚度可根据设计需求调整。

发射极金属1电连接N+发射区3、P+体接触区4、发射极沟槽导电材料122、以及两个发射极沟槽之间的第一P型体区51。层间介质层2(比如，二氧化硅、氮化硅或其他合适的材料)位于栅极沟槽和部分N+发射区3的上方，用于将栅区72与N+发射区3、P+体接触区4、发射极沟槽导电材料122以及两个发射极沟槽之间的第一P型体区51电绝缘。集电极金属11位于P型集电区10下方。

在一些实施例中，P型体区5的掺杂浓度为3×10¹⁶cm^-3～3×1017 cm^-3，结深为1μm～4μm。P+体接触区4的掺杂浓度为5×10¹⁸cm^-3～1×10²⁰cm^-3，结深为0.2μm～1μm。N+发射区3的掺杂浓度为5×10¹⁸cm^-3～1×10²⁰cm^-3，结深为0.2um～0.8μm。N型载流子存储层6的掺杂浓度为5×10¹⁴cm^-3～5×10¹⁶cm^-3，结深为3μm～7μm。N-漂移区8的掺杂浓度为2×10¹³cm^-3～8×10¹⁴cm^-3，厚度为40um～200μm。N型场截止层9的掺杂浓度为1×10¹⁵cm^-3～5×10¹⁷cm^-3，结深为0.5μm～40μm。P型集电区10的掺杂浓度为8×10¹⁶cm^-3～1×10¹⁸cm^-3，结深为0.3μm～5μm。单个重复单元的元胞宽度为1um～12μm。

两个发射极沟槽结构可以有效改善空穴电流的流通路径，使得空穴电流可以从参考地电位的发射极沟槽底部和侧壁，以及经过两个发射极沟槽中间的N型载流子存储层6和第一P型体区51垂直向上流入发射极金属1，从而减少了N+发射区3下方区域的空穴电流，抑制了P型体区5和N+发射区3之间形成的PN结开启，显著提高了器件的抗短路能力、抗闩锁能力以及大电流关断能力。

发射极沟槽深于栅极沟槽，则有利于进一步降低器件的短路电流和改善空穴电流的流通路径，使得空穴电流可以从更深的参考地电位的发射极沟槽底部和侧壁垂直向上流入发射极金属，从而进一步减少了N+发射区3下方区域的空穴电流，进一步抑制了P型体区和N+发射区3形成的PN结开启。除此之外，由于发射极沟槽更深，其增加了栅极沟槽与发射极沟槽、发射极沟槽与P型集电区10之间的电容耦合，减小了米勒电容Cgc。在IGBT器件的关断过程中，更深的发射极沟槽更利于加速过剩载流子的抽取，二者都降低了器件的关断损耗。当IGBT导通时，更深的发射极沟槽会提高正面N+发射区3一侧的载流子浓度，增强器件的电导调制效应，从而降低了IGBT的正向导通压降，优化了正向导通压降与关断损耗的折中关系。

应当理解，上述材料或区域的导电率和掺杂是可变化的，根据实际应用场合，可适当地改换材料和区域的导电率。例如，当IGBT器件的集电区10为N型，则N型场截止层9改变为P型场截止层9，其他区域的材料导电类型也相应地改变。

根据本发明又一个实施例，图2示出了一个沟槽栅IGBT器件200的剖视图。与IGBT器件100相比，在IGBT器件200进一步包括两个P型浮空埋层13。每个浮空P型埋层13位于对应的发射极沟槽的底部。在该实施例中，当功率IGBT器件200正向耐压时，发射极沟槽底部的浮空P型埋层可以有效降低发射极沟槽底部的高电场峰值，从而进一步提高了器件的击穿电压并增强了器件的可靠性。

根据本发明又一个实施例，图3示出了一种沟槽栅IGBT器件300的剖视图。与IGBT器件100相比，在IGBT器件300中，两个发射极沟槽之间的第一P型体区51具有更深的结深，其结深大于等于P型体区5的结深，但小于等于两个发射极沟槽的深度。在一个实施例中，第一P型体区51的结深大于N型载流子存储层6的结深。

上述实施例在器件正向耐压时，结深较深的第一P型体区51可以有效屏蔽发射极沟槽内介质层的高电场，降低电场强度，从而提高了器件的击穿电压以及增强了器件的可靠性。

在一个实施例中，IGBT器件300中两个发射极沟槽之间的第一P型体区51的宽度，即两个发射极沟槽之间的距离是可调的。第一P型体区51的宽度可以进一步减小或者进一步增大。改变第一P型体区51的宽度可以有效调节正向导通压降与短路电流的大小，从而优化改善短路安全工作区与正向导通压降的折中关系。

根据本发明又一个实施例，图4示出了一种沟槽栅IGBT器件400的剖视图。与IGBT器件300相比，IGBT器件400中进一步包括两个P型浮空埋层13。每个浮空P型埋层13位于对应的发射极沟槽的底部。在该实施例中，当IGBT器件400正向耐压时，发射极沟槽底部的浮空P型埋层可以有效降低发射极沟槽底部的高电场峰值，从而进一步提高了器件的击穿电压并增强了器件的可靠性。

根据本发明又一个实施例，图5示出了一种沟槽栅IGBT器件500的剖视图。IGBT器件500是IGBT器件400的一个特别实施例，当第一P型体区51的宽度变窄且深度较深时，第一P型体区51和两个浮空P型埋层13互相接触，并形成一个整体的第二P型体区52。

根据本发明又一些实施例，图1到图5所示的功率IGBT器件中，第一P型体区51（和/或第二P型体区52）与发射极金属1均可以被层间介质层2隔开，使得第一P型体区51（和/或第二P型体区52）成为浮空体区。例如，图6根据本发明又一个实施例，示出了沟槽栅IGBT器件600的剖视图。与IGBT器件400相比，在IGBT器件600中，第一P型体区51和发射极金属1被层间介质层2隔开，使得第一P型体区51成为浮空P型区53。在图6所示示例中，部分层间介质层2还覆盖了部分发射极沟槽，这是为了将浮空P型区53和发射极金属1完全隔开，在制作过程中，受工艺实现等原因导致的，不应理解为对本申请的限制。浮空体区可以进一步提高发射极一侧空穴载流子的浓度，从而增强了电导调制效应，降低器件的正向导通压降VCE。同时，还可优化改善短路安全工作区与正向导通压降的折中关系。为了简要，这里将不再一一示出图1到图5中剩余其他功率IGBT器件中将第一P型体区51（和/或第二P型体区52）变成浮空体区后的器件实施例剖视图，但这些实施例均在本发明的保护范围之内。

图7A-图7I所示为根据本发明一个实施例制作图6所示沟槽栅IGBT器件600的工艺步骤图示。

图7A：选取N型半导体基片作为N-漂移区8，并在N-漂移区8的顶部通过离子注入的方式形成N型载流子存储层6。在一个实施例中，可通过注入磷或砷的方式形成N型载流子存储层6 。N-漂移区8的厚度和掺杂分布的选择取决于漂移区期望的断态特性(比如击穿电压)。在又一个实施例中，也可以在硅衬底上通过气相外延的方式生长N-漂移区8。

图7B：在N型漂移区8的顶面形成一种可选的栅区沟槽掩膜版31，随后通过刻蚀工艺形成栅区沟槽7。在一个实施例中，通过在氧化物层上旋涂光刻胶并曝光显影形成栅区沟槽掩膜版31。在一个实施例中，可通过反应离子刻蚀工艺，穿过可选的栅区沟槽掩膜版进入N型漂移区8，形成栅区沟槽7。在一个实施例中，栅区沟槽7的深度为3～6μm。

图7C：移除栅区沟槽掩膜版31，并在栅区沟槽7中形成栅区电介质71。在一个优选实施例中，栅区电介质71包括生长在栅区沟槽7表面的热氧化物，栅区电介质71的厚度取决于其可支持的期望栅源工作电压。

形成栅区电介质71后，将向栅极沟槽7填充导电材料形成栅区72。在一个实施例中，可采用淀积工艺步骤填充导电材料。在一个实施例中，导电材料可包括任何合适的导电材料，比如掺杂多晶硅、硅化物或金属等。在一个优选实施例中，可选N型掺杂多晶硅作为导电材料。

图7D：在图7C形成的结构顶面形成一种可选的发射极沟槽掩膜版32，随后通过刻蚀工艺形成两个相同的发射极沟槽12。同样地，在一个实施例中，通过在氧化物层上旋涂光刻胶并曝光显影形成发射极沟槽掩膜版32。在一个实施例中，可通过反应离子刻蚀工艺，穿过可选的发射极沟槽掩膜版32进入N型漂移区8，形成发射极沟槽12。在一个实施例中，发射极沟槽12的深度为4～8μm。在一个实施例中，发射极沟槽掩膜版包括氮化硅。在另一个实施例中，发射极沟槽掩膜版包括二氧化硅。

图7E：移除发射极沟槽掩膜版32，并通过离子注入的方式在两个发射极沟槽12的底部形成浮空P型埋层13，同时在N型载流子存储层6的顶面形成P型体区5。其中，在两个发射极沟槽之间P型离子注入深度超过N型载流子存储层6的结深，形成浮空P型区53。

图7F：在两个相同的发射极沟槽12中形成发射极沟槽电介质121并填充发射极沟槽导电材料122。在形成发射极沟槽电介质121之前，可通过牺牲氧化和氧化物刻蚀工艺改善发射极沟槽12表面的质量。发射极沟槽电介质121包括一种或多种合适的电介质材料。在一些实施例中，热生长氧化物、淀积氧化物(比如低压化学气相淀积LPCVD TEOS)或这些层的结合物均可用作形成发射极沟槽电介质121。在一个优选实施例中，发射极沟槽电介质121包括生长在发射极沟槽12表面的热氧化物。在一些实施例中，两个发射极沟槽12底部的介质层厚度大于发射极沟槽12侧壁的厚度。

形成发射极沟槽电介质121后，将向两个发射极沟槽12填充发射极沟槽导电材料122。在一个实施例中，可采用淀积工艺步骤填充发射极沟槽导电材料122。在一个实施例中，导电材料122可包括任何合适的导电材料，比如掺杂多晶硅、硅化物或金属等。在一个优选实施例中，可选N型掺杂多晶硅作为导电材料122。

图7G：在N-漂移区8的顶面通过光刻、离子注入的方式形成P型体区5、N+发射区3和P+体接触区4。在一个实施例中，通过注入硼或者二氟化硼等离子形成P型体区5。在一个实施例中，通过光刻、注入磷或砷的方式形成N+发射区3。在一个实施例中，通过注入硼或者二氟化硼等离子形成P+体接触区4。

图7H：在图7G形成的器件的顶面生长层间介质层2，并通过光刻、刻蚀的方式选择性刻蚀掉部分层间介质层2，最后在形成的结构顶面再淀积发射极金属1。在一个实施例中，将通过蒸发或者溅射的方式形成发射极金属1。

图7I：翻转硅片，并减薄漂移区8，然后在漂移区8的背面通过离子注入的方式形成N型场截止层9和P型集电区10。在一个实施例中，通过注入磷、砷或者氢等离子形成N型场截止层9。在一个实施例中，通过注入硼或者二氟化硼等离子形成P型集电区10。

最后，将在P型集电区10的上面再淀积集电极金属11。在一个实施例中，将通过蒸发或者溅射的方式形成集电极金属11。再次翻转硅片形成IBGT器件600。

虽然前面已经参照几个典型实施例对本发明进行了描述，但相关领域的普通技术人员应当理解，所公开的本发明的实施例中所采用的术语是说明性和示例性的，而非限制性的，仅用于描述特定实施例，并非是对本发明的限制。此外，本领域的普通技术人员在没有背离本发明的原理和概念的前提下，未通过创造性的努力而对本发明公开的实施例在形式和细节上进行的多种修改，这些修改均落在本申请的权利要求或其等效范围所限定的保护范围内。

Claims

1.一种沟槽栅IGBT器件，包括：

半导体基片，具有第一导电类型；

集电区，具有第二导电类型，形成于半导体基片底部；

漂移区，具有第一导电类型，位于集电区的上面；

载流子存储层，具有第一导电类型，形成于漂移区的上面；

体区，具有第二导电类型，形成于载流子存储层的上面；

发射区，具有第一导电类型，形成于体区上面，位于半导体基片顶部；

栅区，形成于栅区沟槽内，所述栅区沟槽从器件顶面垂直向下延伸第一深度进入漂移区；以及

第一发射极沟槽结构和第二发射极沟槽结构，分别形成于第一发射极沟槽和第二发射极沟槽内，每个发射极沟槽结构包括填充在发射极沟槽中的发射极电介质和发射极导电材料，每个发射极沟槽从器件顶面垂直向下延伸第二深度进入漂移区，所述发射极电介质将所述发射极导电材料和体区、载流子存储层以及漂移区隔开，其中，所述第一发射极沟槽结构和所述第二发射极沟槽结构被体区横向隔开。

2.如权利要求1所述的沟槽栅IGBT器件，其特征在于，所述第二深度大于第一深度。

3.如权利要求1所述的沟槽栅IGBT器件，其特征在于，所述器件还包括两个第二导电类型的浮空层，分别位于所述第一发射极沟槽的底部和所述第二发射极沟槽的底部。

4.如权利要求1所述的沟槽栅IGBT器件，其特征在于，所述第一发射极沟槽和所述第二发射极沟槽之间的体区的深度大于与栅区沟槽毗邻的体区的深度，且小于第二深度。

5.如权利要求1所述的沟槽栅IGBT器件，其特征在于，所述第一发射极沟槽结构和所述第二发射极沟槽结构之间的体区的宽度可调节。

6.如权利要求3所述的沟槽栅IGBT器件，其特征在于，所述第一发射极沟槽和所述第二发射极沟槽之间的体区和所述浮空层接触。

7.如权利要求1所述的沟槽栅IGBT器件，其特征在于，所述第一发射极沟槽和所述第二发射极沟槽之间的体区与所述发射区被层间介质层隔离开。

8.如权利要求1所述的沟槽栅IGBT器件，其特征在于，所述沟槽栅IGBT器件进一步包括发射极金属，所述发射极导电材料通过发射极金属耦接至发射区以及所述第一发射极沟槽结构和所述第二发射极沟槽结构之间的体区。

9.一种沟槽栅IGBT器件的制作方法，包括：

在半导体基板顶部形成载流子存储层；

从半导体基板顶面向下穿越载流子存储层形成栅区沟槽；

用导电材料填充栅区沟槽形成栅区；

从半导体基板顶面向下穿越载流子存储层形成第一发射极沟槽和第二发射极沟槽；

在所述第一发射极沟槽和第二发射极沟槽的内壁形成电介质层；

用导电材料填充第一发射极沟槽和第二发射极沟槽形成第一发射极沟槽结构和第二发射极沟槽结构；以及

在第一发射极沟槽和第二发射极沟槽之间形成第一体区。

10.如权利要求9所述的沟槽栅IGBT器件的制作方法，其特征在于，所述制作方法进一步包括：在第一发射极沟槽的底部和第二发射极沟槽的底部形成浮空埋层。