CN115980543A - 复杂高集成数模混合处理微系统自动测试系统及测试方法 - Google Patents

Abstract

本发明公开了一种复杂高集成数模混合处理微系统自动测试系统及测试方法，包括：便携式上位机控制系统和与其连接的测试板卡，所述便携式上位机控制系统用于下发测试指令、配置参数和接收测试结果；测试板卡，包括若干电源芯片及接口管理CPLD芯片EPM2210、一核心逻辑及处理SoC芯片XC7Z045、一待测复杂高集成数模混合处理微系统；所述便携式上位机控制系统通过总线仲裁，将测试指令和配置参数下发至复杂高集成数模混合处理微系统，再将微系统回传的测试数据上传至便携式上位机控制系统。本发明自动化程度高、具有良好的通用性，减少了数据处理时间，提高了测试效率，并为复杂高集成数模混合微系统的可测性和测试覆盖性等能力的提升提供了解决思路和方法。

Description

复杂高集成数模混合处理微系统自动测试系统及测试方法

技术领域

本发明涉及芯片测试技术领域，特别涉及一种复杂高集成数模混合处理微系统自动测试系统及测试方法。

背景技术

随着武器装备对高集成化、高可靠性和小型化的迫切需求，通过多颗独立封装的电路板级互联的系统难以满足小型化的需求。同时随着电子技术的迅猛发展，对半导体芯片的小型化、高性能、轻量化和低成本的需求也愈发迫切。目前，通过系统级封装(Systemin Package，SiP)技术集成数字信号处理单元(DSP)、可编程逻辑单元(FPGA)、数模转换单元(DAC)以及模数转换单元(ADC)等功能的高集成数模混合微系统已是航空航天等领域重要发展趋势。

随着对高集成数模混合微系统信号采集、信号处理、数据交互等功能性能的需求越来越复杂和多样，微系统中芯片的数量、封装集成度和引脚数量均显著提高。然而，通过SiP技术封装的微系统尺寸几乎是一颗传统芯片大小，可访问路径和资源远不如传统板级电路，因此微系统测试系统的测试覆盖性、测试速率和测试稳定性则是该测试系统亟待解决的问题。高速信号采集和高速数据交互是微系统的重要功能项，电路的高速信号采集性能和高速数据交互的稳定性对电路整体性能具有重要的决定作用，故而对上述功能项的测试必要且重要。

发明内容

本发明的目的是提供一种具有很好的测试覆盖性、测试速率和测试稳定性的复杂高集成数模混合处理微系统自动测试系统及测试方法。

为了实现以上目的，本发明通过以下技术方案实现：

一种复杂高集成数模混合处理微系统自动测试系统，包括：便携式上位机控制系统和与其连接的测试板卡，所述便携式上位机控制系统用于下发测试指令、配置参数和接收测试结果；测试板卡，包括若干电源芯片及接口管理CPLD芯片EPM2210、一核心逻辑及处理SoC芯片XC7Z045、一待测复杂高集成数模混合处理微系统；所述便携式上位机控制系统给所述电源及接口管理CPLD芯片EPM2210上电后，所述电源及接口管理CPLD芯片EPM2210按序分别给所述核心逻辑及处理SoC芯片XC7Z045和所述待测复杂高集成数模混合处理微系统上电，同时监测所述测试板卡的温度信息、电压电流信息；若有JTAG连接时，则对JTAG链路进行管理；所述核心逻辑及处理SoC芯片XC7Z045，由电源及接口管理CPLD芯片EPM2210控制上电后，通过总线仲裁，将测试指令和配置参数下发至复杂高集成数模混合处理微系统，再将微系统回传的测试数据上传至所述便携式上位机控制系统。

可选地，所述复杂高集成数模混合处理微系统，由模数转换与数据处理模块、FPGA和PSoC三部分构成；该微系统既是待测芯片，又是根据测试需求内建测试模块协助整体测试的主要构成；测试项包括多通道高速ADC采集测试、存储器DDR3/FLASH测试、片内/片外GPIO接口测试、片内/片外高速SRIO/PCIE接口测试、片外低速通信IIC/UART/SPI/CAN等接口测试、对外千兆以太网测试，以及信号预处理和AI算法功能性能测试。

可选地，所述测试板卡还包括：温度监控芯片和电压电流监测芯片，在测试的全过程中，可实时监控测试板卡及相关芯片的温度和电压。

可选地，便携式上位机控制系统通过千兆网口将测试指令和数据传至核心逻辑及处理SoC芯片XC7Z045，在之后经RS422透传至所述复杂高集成数模混合处理微系统中；便携式上位机控制系统通过RS422将所述配置参数直接传至所述复杂高集成数模混合处理微系统中。

可选地，便携式上位机控制系统将所述测试指令和数据经RS422接口直接传输至复杂高集成数模混合处理微系统。

可选地，所述复杂高集成数模混合处理微系统中的模数转换与数据处理模块采集数据的上传可选择高速传输或普通传输的方式；

所述高速传输方式为通过微系统中的FPGA经LVDS传至PSoC，PSoC通过高速串行SRIO接口传至核心逻辑及处理SoC芯片XC7Z045，最后通过网口上传至所述便携式上位机控制系统；

所述普通传输方式为复杂高集成数模混合处理微系统由RS422直接传输至便携式上位机控制系统。

另一方面，本发明还提供一种复杂高集成数模混合处理微系统自动测试方法，采用如上文所述的复杂高集成数模混合处理微系统自动测试系统进行测试，包括：便携式上位机控制系统下发的测试指令，由核心逻辑及处理SoC芯片XC7Z045转发至复杂高集成数模混合处理微系统；

所述复杂高集成数模混合处理微系统根据测试指令，分别对内部模数转换与数据处理模块、FPGA和PSoC开展测试；各测试项测试结果由复杂高集成数模混合处理微系统回传至所述核心逻辑及处理SoC芯片XC7Z045，再传至所述便携式上位机控制系统，以判断复杂高集成数模混合处理微系统的各组成部分是否处于正常工作状态。

可选地，所述模数转换与数据处理模块的测试包括：模数转换与数据处理模块ADC采集测试、微系统内LVDS接口测试、微系统内高速串行SRIO接口测试。FPGA的测试包括存储器DDR3/FLASH测试、片内/片外GPIO接口测试；PSoC的测试包括存储器DDR3/FLASH测试、片内/片外GPIO接口测试、片外高速SRIO/PCIE接口测试、片外低速通信IIC/UART/SPI/CAN等接口测试、对外千兆以太网测试，以及信号预处理和AI算法功能性能测试。

可选地，其中，对于模数转换与数据处理模块ADC采集测试包括：模数转换与数据处理模块将每个通道采集的数据上传至所述便携式上位机控制系统后，所述便携式上位机控制系统分析数据并根据实际测试结果生成配置参数，在测控界面显示实际测试结果的同时，将所述配置参数传至所述复杂高集成数模混合处理微系统。

其中，对于存储器DDR3/FLASH测试，包括：根据测试指令选择一个或多个存储器进行测试，遍历所有存储器的地址后，由所述复杂高集成数模混合处理微系统传至所述便携式上位机控制系统。

其中，对于片内/片外GPIO接口测试，包括：根据测试指令，指定待测GPIO的输入输出方向和数据值，选择一个BANK或多个BANK测试，测试完成后将测试数据由所述复杂高集成数模混合处理微系统传至所述便携式上位机控制系统。

其中，片外高速SRIO/PCIE接口均与所述核心逻辑及处理SoC芯片XC7Z045相连；对于片外高速SRIO/PCIE接口测试，包括：根据测试指令，可选一个或全部高速通道进行测试。

所述复杂高集成数模混合处理微系统判断发送和接收的数据是否一致，并将测试完成后的测试数据传至所述便携式上位机控制系统。

其中，片外低速通信IIC/UART/SPI/CAN接口均与核心逻辑及处理SoC芯片XC7Z045相连；测试时，根据测试指令，可选一个或多个通信接口进行测试。

所述复杂高集成数模混合处理微系统判断发送和接收的数据是否一致，并将测试完成后的测试数据传至所述便携式上位机控制系统。

其中，所述复杂高集成数模混合处理微系统的千兆网口直接与素数便携式上位机控制系统相连；测试时，根据测试指令，由便携式上位机控制系统下发测试指令，所述复杂高集成数模混合处理微系统回传接收到的测试指令至便携式上位机控制系统，便携式上位机控制系统判断发送与接收数据是否一致，并对千兆网口测速。

其中，内置于PSoC的信号预处理和AI算法功能性能测试时，根据测试指令，PSoC开展信号预处理功能执行或AI算法执行测试，测试结果由SRIO接口传至核心逻辑及处理SoC芯片XC7Z045后上传至所述便携式上位机控制系统。

可选地，所述便携式上位机控制系统能根据回传的测试数据分别显示所述复杂高集成数模混合处理微系统的模数转换与数据处理模块、FPGA和PSoC的工作状态，及对应测试项单项的测试结果，若所述复杂高集成数模混合处理微系统的任何组成部分处于异常状态，可及时在测控界面显示并报警。

所述便携式上位机控制系统在测控界面实时显示所述测试板卡的温度及电压电流信息，若超出正常范围，则报警。

本发明至少具有以下优点之一：

针对复杂高集成数模混合处理微系统，根据微系统内部构成和实际应用需求，提出一种复杂高集成数模混合处理微系统自动测试系统及测试方法，由便携式上位机控制系统、测试板卡构成的自动测试系统实现该类微系统的自动化测试，并具备测试结果显示、测试数据存储等功能；依照测试方法分别实现微系统内模数转换与数据处理模块、FPGA和PSoC等构成模块覆盖性的输入输出接口，和模块的功能性能测试。同时，充分利用待测微系统构建内测通用测试模块，节约外部测试资源和软件设计周期的同时，避免外搭复杂电路带来的不稳定因素

本发明中包含的便携式上位机控制系统和测试板卡能够满足由模数转换与数据处理模块、FPGA和PSoC组成的复杂高集成数模混合处理微系统的电压电流监测、各类通用接口、高低速通信接口，以及功能性能的一键化自动测试，能够在线对待测微系统进行参数配置，有效提升了电路测试的灵活性及测试效率，保证了复杂电路的测试覆盖性。

本发明中的测试系统通信资源丰富，充分覆盖了微系统实际应用时的需求，能够满足多种类型数据传输的需求，有效保证了大量测试数据传输的实时性及可靠性。同时，也具备相当的扩展性，为同类型微系统的测试提供了参考。

附图说明

图1为本发明一实施例提供的一种复杂高集成数模混合处理微系统自动测试系统的结构框图；

图2为本发明一实施例提供的一种复杂高集成数模混合处理微系统原理图；

图3为本发明一实施例提供的复杂高集成数模混合处理微系统自动测试系统测试板卡示意图；

图4为本发明一实施例提供的一种复杂高集成数模混合处理微系统自动测试系统的测试方法流程示意图。

具体实施方式

以下结合附图和具体实施方式对本发明提出的一种复杂高集成数模混合处理微系统自动测试系统及测试方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需要说明的是，附图采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施方式的目的。为了使本发明的目的、特征和优点能够更加明显易懂，请参阅附图。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容能涵盖的范围内。

本发明提供的复杂高集成数模混合处理微系统自动测试系统，由便携式上位机控制系统和测试板卡构成，电源及接口管理CPLD芯片EPM2210、核心逻辑及处理SoC芯片XC7Z045和待测复杂高集成数模混合处理微系统集成于测试板卡，充分利用待测微系统构建内测通用测试模块，以解决复杂高集成数模混合处理微系统的测试覆盖性不够和测试效率不足等问题。

如图1所示，本实施例提供的一种复杂高集成数模混合处理微系统自动测试系统，包括：便携式上位机控制系统100和与其连接的测试板卡200，所述便携式上位机控制系统100用于下发测试指令、配置参数和接收测试结果。

测试板卡200，包括若干电源芯片及接口管理CPLD芯片EPM2210、一核心逻辑及处理SoC芯片XC7Z045(简称XC7Z045)、一待测复杂高集成数模混合处理微系统。

所述便携式上位机控制系统(简称上位机)100中的电源给所述电源及接口管理CPLD芯片EPM2210(简称CPLD)上电后，所述电源及接口管理CPLD芯片EPM2210按序分别给所述核心逻辑及处理SoC芯片XC7Z045和所述待测复杂高集成数模混合处理微系统上电，同时监测所述测试板卡200的温度信息、电压电流信息。

若有JTAG(JTAG是联合测试工作组的简称，是在名为标准测试访问端口和边界扫描结构的IEEE的标准1149.1的常用名称)连接时，则对JTAG链路进行管理。

所述核心逻辑及处理SoC芯片XC7Z045，由电源及接口管理CPLD芯片EPM2210控制上电后，通过总线仲裁，将测试指令和配置参数下发至复杂高集成数模混合处理微系统(简称微系统)，再将复杂高集成数模混合处理微系统回传的测试数据上传至所述便携式上位机控制系统100。

即本实施例由便携式上位机控制系统100(便携式上位机控制系统100中的测试设备)进行电源和信号源等测试设备控制、产生测试指令及配置参数、收集测试结果存储及界面显示，由测试板卡200上的电源及接口管理CPLD芯片EPM2210进行测试系统的电源管理、JTAG链路管理及温度监控，由核心逻辑及处理SoC芯片XC7Z045进行测试指令及测试数据的下发和上传、总线仲裁与管理及微系统协同测试，由构建内测通用测试模块的复杂高集成数模混合处理微系统响应测试指令，按需更新配置参数，并回传测试数据及结果。

在本实施例中，便携式上位机控制系统通过千兆网口将测试指令和数据传至核心逻辑及处理SoC芯片XC7Z045，在之后经RS422(RS422总线)透传至所述复杂高集成数模混合处理微系统中；便携式上位机控制系统通过RS422将所述配置参数直接传至所述复杂高集成数模混合处理微系统中。

在本实施例中，便携式上位机控制系统将所述测试指令和数据经RS422接口直接传输至复杂高集成数模混合处理微系统。

在本实施例中，所述复杂高集成数模混合处理微系统中的模数转换与数据处理模块采集数据的上传可选择高速传输或普通传输的方式。

所述高速传输方式为通过微系统中的FPGA(FPGA，即现场可编程门阵列)经LVDS(低电压差分信号)传至PSoC(PSoC系列单片机)，PSoC通过高速串行SRIO((SRIO,SerialRapidIO类似的物理层传输技术)接口传至核心逻辑及处理SoC芯片XC7Z045，最后通过网口上传至所述便携式上位机控制系统。

所述普通传输方式为复杂高集成数模混合处理微系统由RS422直接传输至便携式上位机控制系统。

如图2所示，图2为适用于本测试系统的待测复杂高集成数模混合处理微系统构成框图。所述复杂高集成数模混合处理微系统，由模数转换与数据处理模块、FPGA和PSoC三部分构成；该微系统既是待测芯片，又是根据测试需求内建测试模块协助整体测试的主要构成；测试项包括多通道高速ADC采集测试、存储器DDR3/FLASH测试、片内/片外GPIO(总线扩展器)接口测试、片内/片外高速SRIO/PCIE(高速串行计算机扩展总线标准)接口测试、片外低速通信IIC(多向控制总线)/UART(通用异步收发传输器)/SPI(串行外设接口)/CAN(控制器局域网络)等接口测试、对外千兆以太网测试，以及信号预处理和AI算法功能性能测试。

图3为复杂高集成数模混合处理微系统自动测试系统测试板卡示意图；所述测试板卡200还包括：温度监控芯片和电压电流监测芯片，在测试的全过程中，可实时监控测试板卡200及复杂高集成数模混合处理微系统的温度和电压。

待测微系统置于测试板卡200之上，根据本微系统的结构特点，本实施例所开发的测试系统分别针对待测微系统的模数转换与数据处理模块开展ADC采集测试、微系统内LVDS接口测试；针对FPGA开展存储器DDR3/FLASH测试、片内/片外GPIO接口测试；针对PSoC开展存储器DDR3/FLASH测试、片内/片外GPIO接口测试、片外高速SRIO/PCIE接口测试、片外低速通信IIC/UART/SPI/CAN等接口测试、对外千兆以太网测试，以及信号预处理和AI算法功能性能测试等。

本实施例可通过上位机发送测试指令进行微系统的测试，如图4所示为复杂高集成数模混合处理微系统的一键化测试流程。待测微系统通过夹具固定在测试板卡上，便携式上位机控制系统通过网口与测试板卡建立初始化连接，便携式上位机控制系统下发自检指令，测试板卡自检成功后启动微系统的一键化测试。

S1：模数转换与数据处理模块的测试，便携式上位机控制系统通过网口下发模数转换与数据处理模块测试指令至核心逻辑及处理SoC芯片XC7Z045，再经RS422透传至复杂高集成数模混合处理微系统。微系统接收到测试指令后，FPGA将模数转换与数据处理ADC采集到的数据缓存，通过LVDS转发至PSoC，PSoC完成数据接收后通过SRIO接口传至XC7Z045，再经网口上传至便携式上位机控制系统进行数据分析。便携式上位机控制系统完成采集数据分析后，生成模数转换与数据处理模块的配置参数，由便携式上位机控制系统通过RS422直接传至复杂高集成数模混合处理微系统的模数转换与数据处理模块。

S2：FPGA模块的测试，便携式上位机控制系统通过网口下发FPGA——存储器测试或片内/片外GPIO接口测试指令至XC7Z045，再经RS422透传至复杂高集成数模混合处理微系统。FPGA接收到存储器测试指令后，分别对DDR3和FLASH进行地址遍历测试，并按原数据通路上传测试结果；FPGA接收到片内/片外GPIO接口测试时，提取测试指令中的GPIO输入/输出方向指示、数据值指示和BANK指示，按照各指示依次对每个BANK指示中的每个IO测试，并按原数据通路上传测试结果。

S3：PSoC模块的测试，便携式上位机控制系统通过网口下发PSoC——存储器测试、片内/片外GPIO接口测试、片外高速SRIO/PCIE接口测试、片外低速通信IIC/UART/SPI/CAN等接口测试、对外千兆以太网测试，以及信号预处理和AI算法功能性能测试等指令至XC7Z045，再经RS422透传至复杂高集成数模混合处理微系统。PSoC接收到存储器测试指令后，分别对DDR3和FLASH进行地址遍历测试，并按原数据通路上传测试结果；PSoC接收到片外高速SRIO/PCIE接口测试时，通过SRIO/PCIE接口对端的XC7Z045发送数据，比较XC7Z045回发的数据是否一致，并按原数据通路上传测试结果；PSoC接收到片外低速通信IIC/UART/SPI/CAN等接口测试时，分别通过IIC/UART/SPI/CAN等低速接口向对端的XC7Z045发送数据，比较XC7Z045回发的数据是否一致，并按原数据通路上传测试结果；PSoC接收到对外千兆以太网测试指令后，由上位机周期性向微系统发送数据，微系统回传接收到的测试数据至上位机，上位机判断发送与接收数据是否一致，并对千兆网口测速；PSoC接收到信号预处理测试指令时，由FPGA对模数转换与数据处理模块采集到的信号进行信号预处理，处理后的数据经LVDS传至PSoC，再经SRIO传至XC7Z045后传至上位机显示结果；PSoC接收到AI测试指令时，由PSoC内置的AI算法对模数转换后的信号进行识别处理，并将处理后的数据由SRIO传至XC7Z045后传至上位机显示结果。

此外，本实施例还具备如下过程：

复杂高集成数模混合处理微系统中模数转换与处理模块、FPGA和PSoC等模块的各功能测试项可以同步进行测试。

便携式上位机控制系统可通过RS422接口直接与待测微系统通信，进行测试指令的下发和测试结果的回传。

便携式上位机控制系统可以显示模数转换与数据处理模块ADC的每个通道的测试参数；微系统片内和片外每一个GPIO的通断测试结果；FPGA或PSoC每一个存储器的测试结果；PSoC对外的每一个SRIO/PCIE测试结果及实际传输速率；PSoC对外的IIC/UART/SPI/CAN接口通信测试结果。

复杂高集成数模混合处理微系统中各模块的各功能测试项使用的测试模块或驱动均为通用测块或驱动，便于移植至其它类似功能的微系统进行测试。

便携式上位机控制系统将在测试板卡电压电流超限、温度超限的情况下进行报警。

综上所述，本实施例的测试系统由电路内建测试与外部自动测试板卡协同，其包括：一套便携式上位机控制系统，用于产生测试指令及配置参数、测试结果存储及界面显示、电源和信号源等测试设备控制等；一套测试板卡，包括一片电源及接口管理CPLD芯片EPM2210，用于测试系统的电源管理、JTAG链路管理及温度监控等；一片核心逻辑及处理SoC芯片XC7Z045，用于测试指令及测试数据的下发和上传、总线仲裁与管理及微系统协同测试；一片待测复杂高集成数模混合处理微系统，用于构建电路内建测试模块，响应测试指令，按需更新配置参数，并回传测试数据及结果。

即本实施例详述了一种复杂高集成数模混合处理微系统自动测试系统及测试方法，通过便携式上位机控制系统主控，核心逻辑及处理SoC芯片XC7Z045和电源及接口管理CPLD芯片EPM2210协同，利用复杂高集成数模混合处理微系统的结构构建内部通用测试模块，完成复杂高集成数模混合处理微系统电压电流测试，各构成模块、各存储器、各高速/低速通信接口、各GPIO及内置硬件信号预处理和AI模块的功能性能测试，全面覆盖微系统详规里规定的电特性、功能及处理能力的功能性能需求。采用该自动测试系统不仅减少了测试仪器的数量、额外数据传输的开销，以及信号间的干扰，提高了测试效率，为复杂混合高集成度电路内部芯片测试覆盖率低、测试难以开展的问题提供了解决思路。完成对高集成数模混合微系统的自动测试，实现高效高覆盖性的测试需求，对其他复杂产品的测试和批产起到借鉴作用，具有推广意义。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

应当注意的是，在本文的实施方式中所揭露的装置和方法，也可以通过其他的方式实现。以上所描述的装置实施方式仅仅是示意性的，例如，附图中的流程图和框图显示了根据本文的多个实施方式的装置、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序或代码的一部分，所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令，所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现方式中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用于执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。

另外，在本文各个实施方式中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。

尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。

Claims (10)

1.一种复杂高集成数模混合处理微系统自动测试系统，其特征在于，包括：

便携式上位机控制系统和与其连接的测试板卡，所述便携式上位机控制系统用于下发测试指令、配置参数和接收测试结果；

测试板卡，包括若干电源芯片及接口管理CPLD芯片EPM2210、一核心逻辑及处理SoC芯片XC7Z045、一待测复杂高集成数模混合处理微系统；

所述便携式上位机控制系统给所述电源及接口管理CPLD芯片EPM2210上电后，

所述电源及接口管理CPLD芯片EPM2210按序分别给所述核心逻辑及处理SoC芯片XC7Z045和所述待测复杂高集成数模混合处理微系统上电，同时监测所述测试板卡的温度信息、电压电流信息；若有JTAG连接时，则对JTAG链路进行管理；

所述核心逻辑及处理SoC芯片XC7Z045，由电源及接口管理CPLD芯片EPM2210控制上电后，将测试指令和配置参数下发至复杂高集成数模混合处理微系统，再将微系统回传的测试数据上传至所述便携式上位机控制系统。

2.如权利要求1所述的复杂高集成数模混合处理微系统自动测试系统，其特征在于，复杂高集成数模混合处理微系统，由模数转换与数据处理模块、FPGA和PSoC三部分构成；该微系统既是待测芯片，又是根据测试需求内建测试模块协助整体测试的主要构成；测试项包括多通道高速ADC采集测试、存储器DDR3/FLASH测试、片内/片外GPIO接口测试、片内/片外高速SRIO/PCIE接口测试、片外低速通信IIC/UART/SPI/CAN等接口测试、对外千兆以太网测试，以及信号预处理和AI算法功能性能测试。

3.如权利要求2所述的复杂高集成数模混合处理微系统自动测试系统，其特征在于，所述测试板卡还包括：温度监控芯片和电压电流监测芯片，在测试的全过程中，可实时监控测试板卡及复杂高集成数模混合处理微系统的温度和电压。

4.如权利要求3所述的复杂高集成数模混合处理微系统自动测试系统，其特征在于，便携式上位机控制系统通过千兆网口将测试指令和数据传至核心逻辑及处理SoC芯片XC7Z045，在之后经RS422透传至所述复杂高集成数模混合处理微系统中；便携式上位机控制系统通过RS422将所述配置参数直接传至所述复杂高集成数模混合处理微系统中。

5.如权利要求3所述的复杂高集成数模混合处理微系统自动测试系统，其特征在于，便携式上位机控制系统将所述测试指令和数据经RS422接口直接传输至复杂高集成数模混合处理微系统。

6.如权利要求4或5所述的复杂高集成数模混合处理微系统自动测试系统，其特征在于，

所述复杂高集成数模混合处理微系统中的模数转换与数据处理模块采集数据的上传可选择高速传输或普通传输的方式；

所述高速传输方式为通过微系统中的FPGA经LVDS传至PSoC，PSoC通过高速串行SRIO接口传至核心逻辑及处理SoC芯片XC7Z045，最后通过网口上传至所述便携式上位机控制系统；

所述普通传输方式为复杂高集成数模混合处理微系统由RS422直接传输至便携式上位机控制系统。

7.一种复杂高集成数模混合处理微系统自动测试方法，其特征在于，采用如权利要求6所述的复杂高集成数模混合处理微系统自动测试系统进行测试，包括：

便携式上位机控制系统下发的测试指令，由核心逻辑及处理SoC芯片XC7Z045转发至复杂高集成数模混合处理微系统；

所述复杂高集成数模混合处理微系统根据测试指令，分别对内部模数转换与数据处理模块、FPGA和PSoC开展测试；

各测试项测试结果由复杂高集成数模混合处理微系统回传至所述核心逻辑及处理SoC芯片XC7Z045，再传至所述便携式上位机控制系统，以判断复杂高集成数模混合处理微系统的各组成部分是否处于正常工作状态。

8.如权利要求7所述的复杂高集成数模混合处理微系统自动测试方法，其特征在于，

所述模数转换与数据处理模块的测试包括：模数转换与数据处理模块ADC采集测试、微系统内LVDS接口测试、微系统内高速串行SRIO接口测试；

FPGA的测试包括存储器DDR3/FLASH测试、片内/片外GPIO接口测试；

PSoC的测试包括存储器DDR3/FLASH测试、片内/片外GPIO接口测试、片外高速SRIO/PCIE接口测试、片外低速通信IIC/UART/SPI/CAN等接口测试、对外千兆以太网测试，以及信号预处理和AI算法功能性能测试。

9.如权利要求8所述的复杂高集成数模混合处理微系统自动测试方法，其特征在于，

其中，对于模数转换与数据处理模块ADC采集测试包括：模数转换与数据处理模块将每个通道采集的数据上传至所述便携式上位机控制系统后，所述便携式上位机控制系统分析数据并根据实际测试结果生成配置参数，在测控界面显示实际测试结果的同时，将所述配置参数传至所述复杂高集成数模混合处理微系统；

其中，对于存储器DDR3/FLASH测试，包括：根据测试指令选择一个或多个存储器进行测试，遍历所有存储器的地址后，由所述复杂高集成数模混合处理微系统传至所述便携式上位机控制系统；

其中，对于片内/片外GPIO接口测试，包括：根据测试指令，指定待测GPIO的输入输出方向和数据值，选择一个BANK或多个BANK测试，测试完成后将测试数据由所述复杂高集成数模混合处理微系统传至所述便携式上位机控制系统；

其中，片外高速SRIO/PCIE接口均与所述核心逻辑及处理SoC芯片XC7Z045相连；对于片外高速SRIO/PCIE接口测试，包括：根据测试指令，可选一个或全部高速通道进行测试；

所述复杂高集成数模混合处理微系统判断发送和接收的数据是否一致，并将测试完成后的测试数据传至所述便携式上位机控制系统；

其中，片外低速通信IIC/UART/SPI/CAN接口均与核心逻辑及处理SoC芯片XC7Z045相连；测试时，根据测试指令，可选一个或多个通信接口进行测试；

所述复杂高集成数模混合处理微系统判断发送和接收的数据是否一致，并将测试完成后的测试数据传至所述便携式上位机控制系统；

其中，所述复杂高集成数模混合处理微系统的千兆网口直接与素数便携式上位机控制系统相连；测试时，根据测试指令，由便携式上位机控制系统下发测试指令，所述复杂高集成数模混合处理微系统回传接收到的测试指令至便携式上位机控制系统，便携式上位机控制系统判断发送与接收数据是否一致，并对千兆网口测速；

其中，内置于PSoC的信号预处理和AI算法功能性能测试时，根据测试指令，PSoC开展信号预处理功能执行或AI算法执行测试，测试结果由SRIO接口传至核心逻辑及处理SoC芯片XC7Z045后上传至所述便携式上位机控制系统。

10.如权利要求9所述的复杂高集成数模混合处理微系统自动测试方法，其特征在于，所述便携式上位机控制系统能根据回传的测试数据分别显示所述复杂高集成数模混合处理微系统的模数转换与数据处理模块、FPGA和PSoC的工作状态，及对应测试项单项的测试结果，若所述复杂高集成数模混合处理微系统的任何组成部分处于异常状态，可及时在测控界面显示并报警；

所述便携式上位机控制系统在测控界面实时显示所述测试板卡的温度及电压电流信息，若超出正常范围，则报警。

Images