CN115792769B - 半导体测试设备的信号校准方法、系统及计算机设备 - Google Patents

Abstract

本申请涉及一种半导体测试设备的信号校准方法、系统及计算机设备。一个实施例中，通过将测试设备众多通道的采样数据传输给可编程逻辑控制器，可编程逻辑控制器可以解析得到每个目标通道的采样数据，再进一步根据每个目标通道的输出电路对采样数据逆运算得到可利用的还原数据，根据校准算法可以由还原数据得到校准值。这样，可以通过在可编程逻辑控制器中预先设置相应的程序对多个目标通道的数据同时进行解析和还原，并快速计算校准值，大大加快了测试设备的信号校准速度，提升了校准效率，为后续的测试过程提供更充裕的时间。

Description

半导体测试设备的信号校准方法、系统及计算机设备

技术领域

本公开涉及测试领域，尤其涉及一种半导体测试设备的信号校准方法、系统及计算机设备。

背景技术

随着芯片技术的发展，尖端芯片的精密程度越来越高，对电路的要求也越来越高。尤其是在芯片的制造、测试等过程中，为保持待测芯片两端的电压或电流符合标准，需要芯片测试设备的输出端来提供足够稳定且精准的电压或电流。ATE（Automatic TestEquipment，自动测试机）是一种用于半导体行业的芯片测试设备，其主控芯片可以根据不同需求提供多种芯片测试方案，搭配高精度的电源板卡，常被用来对芯片进行性能测试。

然而，即使半导体测试设备能够提供精准的输出信号，电路中的一些线路阻抗、器件干扰等因素也会对输出的电压电流造成影响。此外，由于时间等因素影响，测试设备的内部芯片或器件也可能会出现性能的衰减。现有技术中多通过对输出信号进行校准来解决精度问题，但在实际的工艺流程中很难实现高效率的校准。半导体测试设备输出通道众多，逐个通道进行采样校准的方式过程繁琐，耗时也比较长。

发明内容

基于此，针对上述技术问题，提供一种半导体测试设备的信号校准方法、系统及计算机设备。本公开的技术方案如下：

根据本公开实施例的一个方面，提供一种半导体测试设备的信号校准方法，应用于与测试设备电性连接的可编程逻辑控制器，包括：

获取目标采样数据；其中，所述目标采样数据通过对所述测试设备的各目标通道输出的信号进行采样得到；

对所述目标采样数据进行通道解析，得到与每个目标通道相匹配的采样数据；

基于每个目标通道的逻辑输出电路，对所述与每个目标通道相匹配的采样数据进行逆运算处理，得到第一还原数据；

对所述第一还原数据进行数据精度转换，得到第二还原数据；

根据预设的校准算法对所述第二还原数据进行校准，得到校准值。

在其中一个实施例中，所述可编程逻辑控制器包括除法器，所述对所述第一还原数据进行数据精度转换，得到第二还原数据包括：

将所述第一还原数据作为被除数输入所述除法器；其中，所述除法器存储有预设的除数；

控制所述除法器对所述被除数和所述除数进行除法运算，将得到的商值作为第二还原数据。

在其中一个实施例中，在将所述第一还原数据作为被除数输入所述除法器之前，还包括：

将所述第一还原数据扩大指定倍数，得到扩大后的第一还原数据；

所述将所述第一还原数据作为被除数输入所述除法器，控制所述除法器对所述被除数和所述除数进行除法运算，将得到的商值作为第二还原数据，包括：

将所述扩大后的第一还原数据作为被除数输入所述除法器，控制所述除法器对所述被除数和所述除数进行除法运算，得到商值；

将所述商值缩小所述指定倍数后作为第二还原数据。

在其中一个实施例中，所述目标采样数据为对所述测试设备的各目标通道输出的信号进行预设次数的采样后得到，所述对所述目标采样数据进行通道解析，得到与每个目标通道相匹配的采样数据，包括：

对所述目标采样数据进行通道解析，得到与每个目标通道相匹配的所述预设次数的初始采样数据；

将所述预设次数的初始采样数据的平均值作为与每个目标通道相匹配的采样数据。

在其中一个实施例中，所述可编程逻辑控制器还与上位机电性连接，所述上位机与所述测试设备电性连接；其中，所述上位机用于根据所述测试设备的输出量程选取目标个数的测试值；控制所述测试设备依次输出所述测试值的测试信号；

所述获取目标采样数据，包括：

利用可编程逻辑控制器获取所述测试信号对应的采样数据；其中，所述上位机还用于根据可编程逻辑控制器对所述采样数据进行校准得到目标个数的校准值，生成校准曲线；获取所述测试信号对应的实际信号值，生成实际信号曲线；比较所述校准曲线和所述实际信号曲线，对所述校准曲线中误差超出预设标准的部分进行区间校准，生成区间校准参数。

在其中一个实施例中，所述上位机还用于根据所述测试设备的输出量程设置起始值、步长；选取起始值为第一个测试值，在起始值的基础上依次增加步长以得到其余的测试值；所述测试值不超出所述测试设备的输出量程。

根据本公开实施例的另一方面，提供一种半导体测试设备的信号校准系统，包括：

数据获取模块，用于获取目标采样数据；其中，所述目标采样数据通过对所述测试设备的各目标通道输出的信号进行采样得到；

通道解析模块，用于对所述目标采样数据进行通道解析，得到与每个目标通道相匹配的采样数据；

数据转换模块，用于基于每个目标通道的逻辑输出电路，对所述与每个目标通道相匹配的采样数据进行逆运算处理，得到第一还原数据；

精度转换模块，用于对所述第一还原数据进行数据精度转换，得到第二还原数据；

校准模块，用于根据预设的校准算法对所述第二还原数据进行校准，得到校准值。

根据本公开实施例的另一方面，还提供一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，所述处理器执行所述计算机程序时实现上述方法的步骤。

根据本公开实施例的另一方面，还提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上述方法的步骤。

根据本公开实施例的另一方面，还提供一种计算机程序产品，包括计算机程序，所述计算机程序被处理器执行时实现上述方法的步骤。

本公开实施例提供的技术方案中，通过将测试设备众多通道的采样数据传输给可编程逻辑控制器，可编程逻辑控制器可以解析得到每个目标通道的采样数据，再进一步根据每个目标通道的输出电路对采样数据逆运算得到可利用的还原数据，根据校准算法可以由还原数据得到校准值。这样，可以通过在可编程逻辑控制器中预先设置相应的程序对多个目标通道的数据同时进行解析和还原，并快速计算校准值，大大加快了测试设备的信号校准速度，提升了校准效率，为后续的测试过程提供更充裕的时间。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

为了更清楚地说明本说明书实施方式或现有技术中的技术方案，下面将对实施方式或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本说明书中记载的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是一个实施例中一种测试设备的信号校准方法的流程示意图；

图2是一个实施例中对第一还原数据进行数据精度转换的流程示意图；

图3是一个实施例中对目标采用数据进行通道解析的流程示意图；

图4是一个实施例中可编程逻辑控制器进行校准过程的执行框图；

图5是一个实施例中对测试设备进行分段区间校准的流程示意图；

图6是一个实施例中根据图5所示的方法进行二段校准的效果图；

图7是一个实施例中根据图5所示的方法进行四段校准的效果图；

图8是一个实施例中一种测试设备的信号校准系统的结构示意图；

图9是一个实施例中一种计算机设备的内部结构示意图。

具体实施方式

为了使本领域普通人员更好地理解本公开的技术方案，下面将结合附图，对本公开实施例中的技术方案进行清楚、完整地描述。

需要说明的是，本公开的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本公开的实施例能够以除了在这里图示或描述的那些以外的顺序实施。以下示例性实施例中所描述的实施方式并不代表与本公开相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本公开的一些方面相一致的装置和方法的例子。术语“包括”、“包含”或者其任何其它变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、产品或者设备不仅包括那些要素，而且还包括没有明确列出的其它要素，或者是还包括为这种过程、方法、产品或者设备所固有的要素。在没有更多限制的情况下，并不排除在包括所述要素的过程、方法、产品或者设备中还存在另外的相同或等同要素。例如若使用到第一，第二等词语用来表示名称，而并不表示任何特定的顺序。

本文所使用的术语“垂直的”、“水平的”、“左”、“右”、“上”、“下”、“前”、“后”、“周向”、“行进方向”以及类似的表述是基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

除非另有定义，本文所使用的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义可以相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”、“和/或”、“至少…之一”包括一个或多个相关的所列项目的任意的和所有的组合。需要说明的是，本公开中所描述的相连、连接等，可以是通过器件间的接口或引脚直接连接，也可以是通过引线连接，还可以是通过无线连接（通信连接）。

一般来说，ATE测试设备的校准可以通过调节ATE芯片内部校准寄存器来校正ATE设备的输出信号误差，主要通过校准寄存器的增益和偏置因子对设定的信号进行校准。但ATE测试设备的输出通道众多，不同通道的用于校准的Gain（增益）和Offset（偏置因子）也不尽相同， ATE设备可以使用SMU（Source Measure Unit，源测量单元）板卡等不同型号的电源板卡提供高精度、多量程的电源输出接口。然而不同电源板卡中用于输出的DAC芯片型号存在差异，每个输出芯片根据其内部电路结构提供若干个输出接口，这导致ATE设备的输出通道的校准过程并不统一，即使通过软件校准，也要设计不同的校准算法来对测试设备进行校准。因此，由于ATE测试设备输出通道的多样特性，对其输出信号的校准往往费时费力。

为解决上述问题，如图1所示，提供一种测试设备的信号校准方法，可以应用于与测试设备相连的可编程逻辑控制器，所述方法包括：

步骤S202，获取目标采样数据；其中，所述目标采样数据通过对所述测试设备的各目标通道输出的信号进行采样得到。例如，测试设备通常使用DAC芯片向各通道输出信号，并可以通过ADC采样芯片对DAC输出的信号进行采样，ADC采样得到的数据可以被发送到与DAC相连的FPGA。

具体地，可以将ATE测试设备内部采样芯片对测试设备各目标通道输出信号采样得到的数据发送给可编程逻辑控制器。其中，所述目标通道为此次进行采样和校准的若干输出通道，所述目标通道输出的信号为电压或电流，目标采样数据是一串表示若干目标通道输出电压和/或电流的数字信号格式的数据。所述可编程逻辑控制器可以是FPGA（FieldProgrammable Gate Array，现场可编程逻辑门阵列）。

步骤S204，对所述目标采样数据进行通道解析，得到与每个目标通道相匹配的采样数据。

具体地，在接收到采样芯片发送的目标采用数据之后，可编程逻辑控制器可以通过串并转换功能对目标采样数据进行解析，将包含各通道的串行模式的目标采样数据还原成与每个目标通道相匹配的采样数据。其中，所述串行模式的目标采样数据是指采样芯片通过采样得到的数据为多个目标通道数据混合在一起的数据。

步骤S206，基于每个目标通道的逻辑输出电路，对所述与每个目标通道相匹配的采样数据进行逆运算处理，得到第一还原数据。

其中，所述逻辑输出电路可以是测试设备的输出芯片控制其对应输出通道向外输出信号的内部电路。例如当测试设备的输出芯片为DAC芯片时，所述逻辑输出电路可以是该DAC芯片使用手册中记载的输出参数，所述输出参数可以用于表示DAC芯片的输出逻辑。所述逆运算处理为根据每个通道输出信号的电路逻辑将采样数据进行转换，由采样值还原为输出信号的实际值。

具体地，在得到每个目标通道的数据后，可以通过查阅测试设备输出芯片的使用手册等方式获取该输出芯片的内部逻辑输出电路以及对应的表达公式，将该表达公式输入可编程逻辑控制器，根据公式将每个目标通道的采样数据由数字信号转换为可计算的第一还原数据。其中，所述第一还原数据为每个目标通道的输出电压值或电流值。在一些其他实施方式中，若输出芯片为DAC，可以通过查阅手册获取DAC参数，并可以根据DAC参数，将ADC采样的每个目标通道的采样数据逆运算还原得到实际输出值，以还原得到的实际输出值作为第一还原数据。

应当指出的是，由于可编程逻辑控制器处理数字信号时使用整型数据，所述根据公式将每个目标通道的采样数据由数字信号转换时使用nA（纳安）级或μV（微伏）级的数据，转换得到的第一还原数据也为nA（纳安）级或μV（微伏）级的数据。其中，nA（纳安）为电流单位。

步骤S208，对所述第一还原数据进行数据精度转换，得到第二还原数据。

其中，可编程逻辑控制器可以利用软件算法和/或硬件电路实现数值精度的转换，例如将步骤S204中得到的nA级电流值转换为A级电流值。

具体地，可以通过可编程逻辑控制器的除法器功能，将所述第一还原数据从nA（纳安）级或μV（微伏）级转换为A（安）级或V（伏）级的第二还原数据。其中，所述除法器功能可以通过FPGA软件功能来实现，也可以通过硬件电路来实现。

步骤S210，根据预设的校准算法对所述第二还原数据进行校准，得到校准值。

其中，所述预设的校准算法包括每个目标通道的校准参数和校准公式，所述校准参数包括增益和偏置因子。

具体地，可以通过以下校准公式对每个目标通道的第二还原数据进行校准：

D₁=D₂×G+F （1）

上述公式（1）中，D₁为校准后的校准值，D₂为第二还原数据，G为增益，F为偏置因子。在一些具体的实现方式中，在进行校准前，还可以根据校准算法或校准公式的要求，对第二还原数据的格式进行转换。例如，当校准算法或校准公式是以浮点数的形式进行校准运算时，若第二还原数据为定点数，可以先将第二还原数据由定点数转换为浮点数，再进行相应的校准运算，得到校准值。

本公开实施例提供的技术方案中，通过将测试设备众多通道的采样数据传输给可编程逻辑控制器，可编程逻辑控制器可以解析得到每个目标通道的采样数据，再进一步根据每个目标通道的输出电路对采样数据逆运算得到可利用的还原数据，根据校准算法可以由还原数据得到校准值。这样，可以通过在可编程逻辑控制器中预先设置相应的程序对多个目标通道的数据同时进行解析和还原，并快速计算校准值，大大加快了测试设备的信号校准速度，提升了校准效率，为后续的测试过程提供更充裕的时间。

在一个实施例中，如图2所示，所述可编程逻辑控制器包括除法器，所述对所述第一还原数据进行数据精度转换，得到第二还原数据包括：

步骤S2082，将所述第一还原数据作为被除数输入所述除法器；其中，所述除法器存储有预设的除数。

具体地，可以将第一还原数据作为除法器的被除数，将预先计算好的精度设置为除数，该除数的值可以由转换前后的数据单位决定。例如当第一还原数据从nA单位转换为A单位时，除数可以设置为1000000000。除法器为可编程逻辑控制器中用于实现除法运算的功能电路。

步骤S2084，控制所述除法器对所述被除数和所述除数进行除法运算，将得到的商值作为第二还原数据。

具体地，可编程逻辑控制器可以在被除数和除数设置完后，控制除法器进行除法运算，并将除法运算得到的商值作为第二还原数据。

上述实施例中，通过除法器可以将纳安级的电流值或微伏级的电压值分别转换为安级的电流值或伏级的电压值。这样，可以将每个目标通道的数据格式与可编程逻辑控制器运行校准算法的格式统一，进一步加快了校准速度。

ATE测试设备的输出根据其量程可以分为若干不同档位，例如使用SMU电源板卡在大电流档位下可以输出80mA（毫安）级的电流，在小电流档位下可以输出5μA（微安）级的电流。在上述校准方法中，由于除法器存在位宽限制，在一些常用除法器中，被除数最多占用64位的位宽，去掉符号位则剩下63位。此外，为兼容不同档位的电流计算要求，除数占据的位宽也受到限制。例如在一个除法器的具体应用过程中，若想保证80mA（毫安）级电流的计算精度，除数的位宽至少需要30位，则表示商值的电流可用位宽为：63-30=33，去掉符号位剩下32位可以用于表示电流精度。然而当输出电流为μA级时，其对应的除数实际所需位数不足20位，由于兼顾大电流量程的情况下已将除数位宽设置成30位，此时便产生了空余位宽，造成了位宽浪费，也限制了ATE设备的最小电流精度。

在一个实施例中，在将所述第一还原数据作为被除数输入所述除法器之前，还包括：

将所述第一还原数据扩大指定倍数，得到扩大后的第一还原数据。

具体地，在所述目标采样数据为小电流档位范围内的电流值时，可以将第一还原数据乘以M，得到第一还原数据与M的乘积。其中，M为正数。

所述将所述第一还原数据作为被除数输入所述除法器，控制所述除法器对所述被除数和所述除数进行除法运算，将得到的商值作为第二还原数据，包括：

将所述扩大后的第一还原数据作为被除数输入所述除法器，控制所述除法器对所述被除数和所述除数进行除法运算，得到商值；

将所述商值缩小所述指定倍数后作为第二还原数据。

具体地，可以在除法器进行除法运算后，将得到的商值除以M后作为第二还原数据。

需要说明的是，本实施例中对第一还原数据扩大指定倍数的方法，可以应用于当采样数据在电源板卡的小电流档位范围内的情况，这样可以充分利用除法器的位宽。而对于由大电流档位内的采样数据得到的第一还原数据，可以不作改变。本实施例中扩大的指定倍数，可以根据不同电流档位下形成的第一还原数据对除法器位宽的利用程度来确定。所述小电流档位的定义也可以根据所述对除法器位宽的利用程度来确定。

上述实施例中，通过将第一还原数据扩大已知的指定倍数M，可以在ATE测试设备的小档位下充分利用除法器的空余位宽，在除法器运算结束后再缩小该倍数。原有方式中，最小只能用于纳安级的电流，使用上述方法之后最小可以用于1/M纳安级的电流。这样，在不改变除法器结构的情况下，将小电流的处理精度提升了M倍，进一步提升了测试设备的信号校准精度。

在一个实施例中，所述目标采样数据为对所述测试设备的各目标通道输出的信号进行预设次数的采样后得到，如图3所示，所述对所述目标采样数据进行通道解析，得到与每个目标通道相匹配的采样数据，包括：

步骤S2041，对所述目标采样数据进行通道解析，得到与每个目标通道相匹配的所述预设次数的初始采样数据。

其中，解析得到的每个通道的初始采样数据包含对同一输出信号的预设次数的采样数据。

步骤S2042，将所述预设次数的初始采样数据的平均值作为与每个目标通道相匹配的采样数据。

具体地，可编程逻辑控制器在得到每个目标通道的预设次数的采样数据后，可以对单个通道的多次采样数据进行累加，再将累加值除以采样次数得到平均值，将该平均值作为与每个目标通道相匹配的采样数据。

上述实施例中，将多次采样的数据进行求和取平均值，以该平均值作为后续转换计算的基准，可以有效避免单次采样可能引起的误差，提高采样精度。

现有手段中，测试设备的校准通常采用全量程范围内进行一次校准，即测试设备存储的校准参数在全量程范围内都是相同的。由于全量程范围的量程比较大，导致校准后在某些量程处的误差比较小，其他量程的误差相对较大，无法保证在全量程范围内的精度要求。

在一个实施例中，所述可编程逻辑控制器还与上位机电性连接，所述上位机与所述测试设备电性连接；其中，所述上位机用于根据所述测试设备的输出量程选取目标个数的测试值；控制所述测试设备依次输出所述测试值的测试信号。

具体地，根据测试设备目标通道的输出量程，可以通过上位机选取若干测试值。在一些其他实现方式中，可以根据校准的准确性要求在量程范围内均匀选取测试值，以便对全量程进行分段区间校准。例如测试设备目标通道的输出电压的量程为-8V~8V，可以设置步长为1V的输出电压值。在一次具体测试过程中可以将输出电压设置为：-8V、-7V、-6V、-5V、-4V、-3V、-2V、-1V、0V、1V、2V、3V、4V、5V、6V、7V、8V为输出电压的测试值；测试设备在上位机的控制下依次输出对应的电压。所述上位机可以是与可编程逻辑控制器以及测试设备相连接的计算机、单片机等具有数据处理功能和控制功能的电子设备。

所述获取采样数据，包括：

利用可编程逻辑控制器获取所述测试信号对应的采样数据；其中，所述上位机还用于根据可编程逻辑控制器对所述采样数据进行校准得到目标个数的校准值，生成校准曲线；获取所述测试信号对应的实际信号值，生成实际信号曲线；比较所述校准曲线和所述实际信号曲线，对所述校准曲线中误差超出预设标准的部分进行区间校准，生成区间校准参数。

具体地，测试设备在输出上述电压后，可以通过测试设备内部的ADC芯片等采样芯片对输出电压进行采样，并在上位机的控制下将采样数据传输给可编程逻辑控制器。在上位机的控制下，可编程逻辑控制器可以按照步骤S202~步骤S210的方法对采样数据进行校准，并得到对应的校准值。上位机可以根据校准值生成与输出电压对应的校准曲线，还可以获取输出电压的实际值，并生成实际电压曲线。其中，所述获取输出电压的实际值可以是通过外部测量仪器对输出电压测量得到。进一步地，上位机可以利用算法对校准曲线和实际电压曲线进行比较分析，以实际电压曲线为基准，将校准曲线中误差超出预设范围的部分单独划分为误差区间，并对误差区间重新进行校准，计算每个误差区间的区间校准参数。其中，所述区间校准参数可以存储于上位机中，以便后续用于对该区间内的信号进行校准。

上述实施例中，上位机根据测试设备的量程选取若干测试值，可以通过可编程逻辑控制器获得对应的校准值，并进一步得到全量程范围的校准曲线，通过与实际输出曲线的对比，可以找到全量程校准模式下误差过大的部分。这样，对测试设备输出量程中误差过大的部分单独计算区间校准参数，提高了测试设备输出信号的准确性。

在一个实施例中，所述上位机还用于根据所述测试设备的输出量程设置起始值、步长；选取起始值为第一个测试值，在起始值的基础上依次增加步长以得到其余的测试值；所述测试值不超出所述测试设备的输出量程。

具体地，上位机还可以根据特定的程序在测试设备输出量程中选取测试值。例如在选取输出电压的测试值时，可以设置量程最小值为起始值，并设置0.5V为步长，在起始值的基础上依次增加0.5V以继续获得测试值。

为进一步体现本方案的有益效果，下面将结合一个具体的应用场景对上述校准方法进行说明：

以为测试设备提供电源的某种SMU电源卡为例，这种电源板卡在搭载AD5522型号芯片时，可以提供4个参数独立的输出通道（也称为Force通道），每个通道都可以输出从±5μA到±80 mA级的电流。其中，所述AD5522型号芯片输出相应电流是通过特定参数结合逻辑电路实现的，该特定参数结合逻辑电路的输出方式以数学表达式的形式被记载在该芯片的使用手册中。上位机设置电源板卡为Measure（测量）电流输出，并控制电源板卡内部的ADC采样芯片对各通道的输出电流进行预设次数的采样，并将采样数据发送给与该ATE测试设备连接的可编程逻辑控制器。

图4是可编程逻辑控制器接受到上述采样数据后校准过程的执行框图。如图4所示：

步骤301表示可编程逻辑控制器获取ADC采样芯片对各通道的采样数据。

步骤302表示可编程逻辑控制器接收到特定的Trigger（触发）命令后，会自动从FIFO（First In First Out）模块中取出预先设置的参数和指令。其中，Trigger命令可以由上位机发出；所述FIFO模块为与可编程逻辑控制器相连的存储模块；所述参数包括每个通道的校准参数以及每个通道的逻辑输出公式，所述逻辑输出公式是AD5522芯片的使用手册中记载的用于表示该通道逻辑输出电路的数学表达式。

步骤303表示可编程逻辑控制器分别对每个通道的采样数据进行累加，再用累加之和除以采样次数，将计算得到的采样平均值作为有效数据使用。

步骤304表示可编程逻辑控制器根据每个通道的逻辑输出公式将每个通道采样平均值进行逆运算处理，得到每个通道输出电流的定点值，所述输出电流的定点值单位为纳安。

步骤305表示可编程逻辑控制器将输出电流的单位由纳安转换为安，并将定点值转换为单精度浮点值。

步骤306表示可编程逻辑控制器根据校准算法由电流的浮点值计算出每个通道的电流校准值。

上述实施例中，可以通过测试设备内部的采样芯片一次性对电源板卡各通道进行采样，并利用可编程逻辑控制器对各通道进行快速校准，校准过程通过可编程器件内部电路实现，大大加快了校准速度。

在一个实施例中，还可以将图4里步骤305、步骤306中涉及除法运算的过程使用除法器IP核的余数模式(Remainder)来完成。进一步地，当输出电流处于小电流档位时，在除法器进行除法运算之前，将被除数扩大M倍，并在步骤306中将浮点值再缩小M倍，将缩小后的值用于校准算法的计算。其中，M为正数。

在一个实施例中，该实施例以32通道SMU电源测量板卡为例：当DAC芯片的DUT（Device Under Test, 待测器件）端外接1GΩ电阻，设置Force（输出）电压0.8V时，理论上电流值应该稳定在1nA,但由于芯片本身精度限制，其通过ADC芯片采集到的电流原始值稳定在0.229nA左右。当此电流值通过校准后，在未加入精度提升方案前，由于精度被限制在1nA (纳安)，因此校准后的数据变成了在+0.545nA和-0.39nA之间跳动，即存在接近1nA的跳动。针对该情况使用上述扩大倍数及缩小倍数的方式提升电流精度后，得到的电流在1.146nA和0.854nA之间的电流值跳动，与之前相比精度得到了很大提升。

上述实施例中，借助除法器来进行采样数据的处理，并对除法器处理的数据进行倍数扩大和缩小，充分利用了除法器的位宽，提升了电流处理的精度。

图5是一个实施例中对测试设备进行分段区间校准的流程示意图，包括：

步骤S401，全量程范围内各模式分别一次校准。

其中，所述各模式包括电压模式、电流模式。所述电压模式、电流模式还可以根据其档位不同，细分为若干子模式。

步骤S402，校准结束，获取各模式校准曲线。

步骤S403，分析校准曲线，对误差较大部分进行区间校准。

具体地，可以获取输出信号对应的实际值，并形成实际曲线，将校准曲线与实际曲线比较，得到误差较大的部分。

步骤S404，开始第一区间校准。

步骤S405，设置测试值并控制测试设备输出测试信号。

步骤S406，对测试信号采样，并将得到的采样数据发送给可编程逻辑控制器。

步骤S407，解析采样数据，获得电流、电压、数据范围、通道编号等信息。

步骤S408，开始校准当前区间校准。

步骤S409，当前区间校准结束。

步骤S410，全量程范围内所有区间校准是否结束。

步骤S411，开始下一区间校准。

具体地，若校准未结束，则跳至步骤S405设置开始设置下一区间的测试值。

步骤S412，全量程校准结束。

图6是一个实施例中根据图5所示的方法进行二段校准的效果图。该实施例同样以32通道SMU电源测量板卡为例：该板卡电压输出量程为-8V~8V，若该量程范围内误差较大，则选取-8V~0V为第一区间，选取0V~8V为第二区间。分别测得-8V、0V、8V三个输出电压的实际值后，根据校准算法对第一区间和第二区间进行校准。

校准完毕后，可以通过以下检验方式检验校准效果：

设置-8V为初始值，1V为步长，共选取17个测试值，经过可编程逻辑控制器校准后得到对应的校准值；再通过将各测试值的输出电压接到SMU（源测量单元）仪器的方式，测得输出电压的实际值，最终得到如图6所示的效果图。其中，折线图表示校准值与实际值的误差。

图7是一个实施例中根据图5所示的方法进行四段校准的效果图。该实施例同样以32通道SMU电源测量板卡为例：该板卡电压输出量程为-8V~8V，若该量程范围内误差较大，则选取-8V~-4V为第一区间，选取-4V~0V为第二区间，选取0V~4V为第三区间，选取4V~8V为第三区间。分别测得-8V、-4V、0V、4V、8V五个输出电压的实际值后，根据校准算法对上述四个区间进行校准。

校准完毕后，通过上述检验方式检验校准效果，最终得到如图7所示的效果图。

上述实施例中，由图6和图7的对比可以看出，分段区间校准的误差更小，有明显改善，且分段越多，校准效果越明显，数值越准确。

应该理解的是，虽然如上所述的各实施例所涉及的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，如上所述的各实施例所涉及的流程图中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。

在一个实施例中，如图8所示，提供一种测试设备的信号校准系统，可以应用于与测试设备相连的可编程逻辑控制器，所述系统包括：

数据获取模块502，用于获取目标采样数据；其中，所述目标采样数据通过对所述测试设备的各目标通道输出的信号进行采样得到；

通道解析模块504，用于对所述目标采样数据进行通道解析，得到与每个目标通道相匹配的采样数据；

数据转换模块506，用于基于每个目标通道的逻辑输出电路，对所述测量数据进行逆运算处理，得到第一还原数据；

精度转换模块508，用于对所述第一还原数据进行数据精度转换，得到第二还原数据；

校准模块510，用于根据预设的校准算法对所述第二还原数据进行校准，得到校准值。

关于上述校准系统的具体限定可以参见上文中对于上述校准方法的限定，根据上述校准方法，所述校准系统可以增加第一模块、第二模块等实现相应的方法实施例中的步骤。上述校准系统中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中，也可以以软件形式存储于计算机设备中的存储器中，以便于处理器调用执行以上各个模块对应的操作。

根据本公开实施例的另一方面，提供了一种计算机设备，该计算机设备可以是终端，其内部结构图可以如图9所示。该计算机设备包括通过系统总线连接的处理器、存储器、通信接口、显示屏和输入装置。其中，该计算机设备的处理器用于提供计算和控制能力。该计算机设备的存储器包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作系统和计算机程序。该内存储器为非易失性存储介质中的操作系统和计算机程序的运行提供环境。该计算机设备的通信接口用于与外部的终端进行有线或无线方式的通信，无线方式可通过WIFI、运营商网络、NFC（近场通信）或其他技术实现。该计算机程序被处理器执行时以实现上述测量方法。该计算机设备的显示屏可以是液晶显示屏或者电子墨水显示屏，该计算机设备的输入装置可以是显示屏上覆盖的触摸层，也可以是计算机设备外壳上设置的按键、轨迹球或触控板，还可以是外接的键盘、触控板或鼠标等。

本领域技术人员可以理解，图9中示出的结构，仅仅是与本申请方案相关的部分结构的框图，并不构成对本申请方案所应用于其上的计算机设备的限定，具体的计算机设备可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。

在一个实施例中，还提供了一种计算机设备，包括存储器和处理器，存储器中存储有计算机程序，该处理器执行计算机程序时实现上述各方法实施例中的步骤。

根据本公开实施例的另一方面，提供了一种计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现上述各方法实施例中的步骤。

根据本公开实施例的另一方面，提供了一种计算机程序产品，包括计算机程序，该计算机程序被处理器执行时实现上述各方法实施例中的步骤。

本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和易失性存储器中的至少一种。非易失性存储器可包括只读存储器（Read-Only Memory，ROM）、磁带、软盘、闪存或光存储器等。易失性存储器可包括随机存取存储器（Random Access Memory，RAM）或外部高速缓冲存储器。作为说明而非局限，RAM可以是多种形式，比如静态随机存取存储器（Static Random Access Memory，SRAM）或动态随机存取存储器（Dynamic Random AccessMemory，DRAM）等。本申请所提供的各实施例中所涉及的数据库可包括关系型数据库和非关系型数据库中至少一种。非关系型数据库可包括基于区块链的分布式数据库等，不限于此。本申请所提供的各实施例中所涉及的处理器可为通用处理器、中央处理器、图形处理器、数字信号处理器、可编程逻辑器、基于量子计算的数据处理逻辑器等，不限于此。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本申请专利范围的限制。应当指出的是，本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本公开旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。

应当理解的是，本公开并不局限于已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。

Claims (8)

1.一种半导体测试设备的信号校准方法，其特征在于，应用于与测试设备电性连接的可编程逻辑控制器，所述可编程逻辑控制器包括除法器，所述除法器存储有预设的除数，所述校准方法包括：

获取目标采样数据；其中，所述目标采样数据通过对所述测试设备的各目标通道输出的信号进行采样得到；

对所述目标采样数据进行通道解析，得到与每个目标通道相匹配的采样数据；

基于每个目标通道的逻辑输出电路，对所述与每个目标通道相匹配的采样数据进行逆运算处理，得到第一还原数据；

将所述第一还原数据扩大指定倍数，得到扩大后的第一还原数据；

将所述扩大后的第一还原数据作为被除数输入所述除法器，控制所述除法器对所述被除数和所述除数进行除法运算，得到商值；

将所述商值缩小所述指定倍数后作为第二还原数据；

根据预设的校准参数对所述第二还原数据进行校准，得到校准值。

2.根据权利要求1所述的校准方法，其特征在于，所述目标采样数据为对所述测试设备的各目标通道输出的信号进行预设次数的采样后得到，所述对所述目标采样数据进行通道解析，得到与每个目标通道相匹配的采样数据，包括：

对所述目标采样数据进行通道解析，得到与每个目标通道相匹配的所述预设次数的初始采样数据；

将所述预设次数的初始采样数据的平均值作为与每个目标通道相匹配的采样数据。

3.根据权利要求1所述的校准方法，其特征在于，所述可编程逻辑控制器还与上位机电性连接，所述上位机与所述测试设备电性连接；其中，所述上位机用于根据所述测试设备的输出量程选取目标个数的测试值；控制所述测试设备依次输出所述测试值的测试信号；

所述获取目标采样数据，包括：

利用可编程逻辑控制器获取所述测试信号对应的采样数据；其中，所述上位机还用于根据可编程逻辑控制器对所述采样数据进行校准得到目标个数的校准值，生成校准曲线；获取所述测试信号对应的实际信号值，生成实际信号曲线；比较所述校准曲线和所述实际信号曲线，对所述校准曲线中误差超出预设标准的部分进行区间校准，生成区间校准参数。

4.根据权利要求3所述的校准方法，其特征在于，所述上位机还用于根据所述测试设备的输出量程设置起始值、步长；选取起始值为第一个测试值，在起始值的基础上依次增加步长以得到其余的测试值；所述测试值不超出所述测试设备的输出量程。

5.一种半导体测试设备的信号校准系统，其特征在于，应用于与测试设备电性连接的可编程逻辑控制器，所述可编程逻辑控制器包括除法器，所述除法器存储有预设的除数，所述校准系统包括：

数据获取模块，用于获取目标采样数据；其中，所述目标采样数据通过对所述测试设备的各目标通道输出的信号进行采样得到；

通道解析模块，用于对所述目标采样数据进行通道解析，得到与每个目标通道相匹配的采样数据；

数据转换模块，用于基于每个目标通道的逻辑输出电路，对所述与每个目标通道相匹配的采样数据进行逆运算处理，得到第一还原数据；

精度转换模块，用于将所述第一还原数据扩大指定倍数，得到扩大后的第一还原数据；还用于将所述扩大后的第一还原数据作为被除数输入所述除法器，控制所述除法器对所述被除数和所述除数进行除法运算，得到商值，并将所述商值缩小所述指定倍数后作为第二还原数据；

校准模块，用于根据预设的校准参数对所述第二还原数据进行校准，得到校准值。

6.一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，其特征在于，所述处理器执行所述计算机程序时实现权利要求1至4中任一项所述的方法的步骤。

7.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1至4中任一项所述的方法的步骤。

8.一种计算机程序产品，包括计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1至4中任一项所述的方法的步骤。