[go: up one dir, main page]

CN115617732B - Apb总线结构、片上系统、车辆及访问方法 - Google Patents

Apb总线结构、片上系统、车辆及访问方法 Download PDF

Info

Publication number
CN115617732B
CN115617732B CN202211417317.6A CN202211417317A CN115617732B CN 115617732 B CN115617732 B CN 115617732B CN 202211417317 A CN202211417317 A CN 202211417317A CN 115617732 B CN115617732 B CN 115617732B
Authority
CN
China
Prior art keywords
slave device
request
write
apb bus
read request
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211417317.6A
Other languages
English (en)
Other versions
CN115617732A (zh
Inventor
吴昕耀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Semidrive Technology Co Ltd
Original Assignee
Nanjing Semidrive Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Semidrive Technology Co Ltd filed Critical Nanjing Semidrive Technology Co Ltd
Priority to CN202211417317.6A priority Critical patent/CN115617732B/zh
Publication of CN115617732A publication Critical patent/CN115617732A/zh
Application granted granted Critical
Publication of CN115617732B publication Critical patent/CN115617732B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4027Coupling between buses using bus bridges
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/76Architectures of general purpose stored program computers
    • G06F15/78Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computing Systems (AREA)
  • Bus Control (AREA)

Abstract

本公开提供了一种APB总线结构、片上系统、车辆及访问方法,APB总线结构,包括APB总线桥和从设备,所述APB总线桥接收访问请求,所述访问请求包括写读请求,所述写读请求为在写请求之后连接有读请求;所述APB总线桥生成第一从设备的片选信号,所述第一从设备为与所述写请求对应的所述从设备;将使能信号调整为第一状态,以进行所述写请求的数据传输;所述写请求的数据传输完成的情况下,将所述使能信号调整为第二状态,在同一个时钟周期使第二从设备的片选信号有效,进行所述读请求的数据传输,所述第二从设备为与所述读请求对应的所述从设备。本公开能够提高访问效率。

Description

APB总线结构、片上系统、车辆及访问方法
技术领域
本公开涉及计算机领域,尤其涉及一种APB总线结构、片上系统、车辆及访问方法。
背景技术
APB总线(Advanced Peripheral Bus)是AMBA总线(Advanced MicrocontrollerBus Architecture,高级微控制器总线架构)的一种。APB总线又称外围总线,主要用于低带宽的外围设备之间的连接,如I2C接口、SPI接口、Timer(定时器)、UART(异步收发传输器)等。APB总线一般具有IDLE、SETUP和ACCESS(或称为ENABLE)三个状态,IDLE为默认状态,当有访问请求,需要数据传输时,进入SETUP状态,选中访问请求对应的从设备,SETUP状态一般保持一个时钟周期,下一个时钟周期进入ACCESS状态,访问请求使能,进行数据传输。若之后没有数据传输,则进入IDLE状态,若有数据传输,则可进入SETUP状态。以一个写访问跟随一个读访问为例,要经过以下状态:写IDLE->写SETUP->写ACCESS->读SETUP->读ACCESS。
发明内容
本公开提供了一种APB总线结构、片上系统、车辆及访问方法,能够提高APB总线访问效率。
根据本公开的第一方面,提供了一种APB总线结构,包括APB总线桥和从设备,所述APB总线桥接收访问请求,所述访问请求包括写读请求,所述写读请求为在写请求之后连接有读请求;所述APB总线桥生成第一从设备的片选信号,所述第一从设备为与所述写请求对应的所述从设备;将使能信号调整为第一状态,以进行所述写请求的数据传输;所述写请求的数据传输完成的情况下,将所述使能信号调整为第二状态,在同一个时钟周期使第二从设备的片选信号有效,以进行所述读请求的数据传输,所述第二从设备为与所述读请求对应的所述从设备。
在一可实施方式中,所述读请求的地址与所述写请求的地址相同,通过读取写入数据以对所述写请求的数据传输结果进行检验。
在一可实施方式中,所述第二从设备获取所述读请求对应的地址,在所述读请求对应的地址落在有效地址范围之外的情况下,所述第二从设备反馈错误标识。
在一可实施方式中,所述第一从设备包括置1寄存器、清零寄存器和取反寄存器中的至少一种,所述第一从设备根据所述写请求确定对应的寄存器地址,对所述寄存器地址进行相应的置1、清零或取反。
根据本公开的第二方面,提供了一种片上系统,包括本公开所述的APB总线结构。
根据本公开的第三方面,提供了一种车辆,包括本公开所述的APB总线结构。
根据本公开的第四方面,提供了一种APB总线访问方法,所述APB总线包括APB总线桥和从设备,所述方法包括:
所述APB总线桥接收访问请求,所述访问请求包括写读请求,所述写读请求为在写请求之后连接有读请求;
所述APB总线桥生成第一从设备的片选信号,所述第一从设备为与所述写请求对应的所述从设备;
将使能信号调整为第一状态,以进行所述写请求的数据传输;
所述写请求的数据传输完成的情况下,将所述使能信号调整为第二状态,在同一个时钟周期使第二从设备的片选信号有效,以进行所述读请求的数据传输,所述第二从设备为与所述读请求对应的所述从设备。
在一可实施方式中,所述读请求的地址与所述写请求的地址相同,通过读取写入数据以对所述写请求的数据传输结果进行检验。
在一可实施方式中,所述第二从设备获取所述读请求对应的地址,在所述读请求对应的地址落在有效地址范围之外的情况下,所述第二从设备反馈错误标识。
在一可实施方式中,所述第一从设备包括置1寄存器、清零寄存器和取反寄存器中的至少一种,所述第一从设备根据所述写请求确定对应的寄存器地址,对所述寄存器地址进行相应的置1、清零或取反。
本公开的APB总线结构包括APB总线桥和从设备,所述APB总线桥接收包括写读请求的访问请求,生成第一从设备的片选信号,所述第一从设备为与所述写请求对应的所述从设备,所述写读请求为在写请求之后连接有读请求;所述APB总线桥将使能信号调整为第一状态,以进行所述写请求的数据传输;所述写请求的数据传输完成的情况下,将所述使能信号调整为第二状态,在同一个时钟周期使第二从设备的片选信号有效,以进行所述读请求的数据传输,所述第二从设备为与所述读请求对应的所述从设备。本公开实施例中,在写请求的数据传输完成,将使能信号由第一状态调整为第二状态,结束写请求的操作的同一周期使第二设备的片选信号有效,直接进行读请求的数据传输,减少了写请求的ACCESS状态之后的读请求的SETUP状态,直接进入读请求的ACCESS状态,提高了APB总线的访问效率。
应当理解,本部分所描述的内容并非旨在标识本公开的实施例的关键或重要特征,也不用于限制本公开的范围。本公开的其它特征将通过以下的说明书而变得容易理解。
附图说明
通过参考附图阅读下文的详细描述,本公开示例性实施方式的上述以及其他目的、特征和优点将变得易于理解。在附图中,以示例性而非限制性的方式示出了本公开的若干实施方式,其中:
在附图中,相同或对应的标号表示相同或对应的部分。
图1示出了APB总线读写请求一已知的传输协议图;
图2示出了本公开实施例APB总线结构的示意图;
图3示出了本公开实施例APB总线结构的传输协议图;
图4示出了本公开实施例APB总线结构中寄存器的自动运行示意图;
图5示出了本公开实施例APB总线结构中寄存器的结构示意图;
图6示出了本公开实施例片上系统的结构示意图;
图7示出了本公开实施例APB总线访问方法的实现流程示意图;
图8示出了本公开实施例一种电子设备的组成结构示意图。
具体实施方式
为使本公开的目的、特征、优点能够更加的明显和易懂,下面将结合本公开实施例中的附图,对本公开实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本公开一部分实施例,而非全部实施例。基于本公开中的实施例,本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本公开保护的范围。
图1为APB总线读写请求的一传输协议图。其中,T1为IDLE状态,没有访问请求的数据传输,PSELx(片选信号)为低,没有选中任何从设备,PENABLE(使能信号)为低。T2为写请求的SETUP状态,PWRITE(读写类型信号)为高,表示写访问,根据写请求将对应设备的PSELx拉高,选中对应的设备,PENABLE为低。T3为写请求的ACCESS状态,PENABLE为高,PSELx保持为高,此期间写请求的数据写入对应的从设备的目标寄存器。T4为读请求的SETUP状态,PWRITE为低,表示读访问,PENABLE为低,与读请求对应的从设备的PSELx为高。T5为读请求的ACCESS状态,PENABLE为高,PSELx保持为高,此期间读请求的数据从对应的从设备的目标寄存器中读出。
参见图2,本公开实施例提供了一种APB总线结构,该APB总线结构包括APB总线桥和从设备。本公开实施例中的从设备可以包括但不限于PIO、UART、SPI、Timer、I2C等。APB总线桥接收访问请求,访问请求包括写读请求,写读请求为在写请求之后连接有读请求;APB总线桥生成第一从设备的片选信号,第一从设备为与写请求对应的从设备;将使能信号调整为第一状态,以进行写请求的数据传输;写请求的数据传输完成的情况下,将使能信号调整为第二状态,在同一个时钟周期使第二从设备的片选信号有效,以进行读请求的数据传输,第二从设备为与读请求对应的从设备。
本公开实施例的APB总线结构中的APB总线桥接收的访问请求包括写读请求的情况下,在写读请求中写请求的数据传输完成,将使能信号由第一状态调整为第二状态的同一周期,使第二从设备的片选信号有效,以进行写读请求中读请求的数据传输,写读请求为在写请求之后连接有读请求。本公开实施例中,在写请求的数据传输完成,结束写请求的操作的同一周期使第二设备的片选信号有效,直接进行读请求的数据传输,读请求的数据传输的使能信号的状态与写请求的数据传输的使能信号的状态不同,从而减少了写请求的ACCESS状态之后的读请求的SETUP状态,直接进入读请求的ACCESS状态,提高了APB总线的访问效率。
本公开实施例的APB总线结构的写请求的具体过程可以包括:APB总线桥根据写请求生成第一从设备的片选信号,第一从设备为与写请求对应的从设备。写请求包含待写入数据的从设备的信息,从而可以生成第一从设备的片选信号,在写请求的数据传输过程中保持第一从设备的片选信号有效。上述状态可保持一个周期,下一周期,APB总线桥将使能信号调整为第一状态,以进行写请求的数据传输。使能信号为第一状态代表写请求的数据传输阶段,或称为访问阶段。本公开实施例中,将使能信号为第二状态代表读请求的数据传输阶段,从而能够在将使能信号由第一状态调整为第二状态,结束写请求的同一周期,进行读请求的数据传输阶段,提高APB总线的访问效率,提高总线及片上系统的性能。使能信号的第一状态例如可以为高,第二状态可以为低。
参见图3,图3为本公开实施例的APB总线读写请求的一传输协议图。其中,T1为IDLE状态,没有访问请求的数据传输,PSELx(片选信号)为低,没有选中任何从设备,PENABLE(使能信号)为低。T2为写请求的SETUP状态,PWRITE为高,表示写访问,根据写请求将对应设备的PSELx拉高,选中对应的设备,PENABLE为低。T3为写请求的ACCESS状态,PENABLE为高,PSELx保持为高,此期间写请求的数据写入对应的第一从设备的目标寄存器。T4写请求的数据传输完成,PENABLE为低,PWRITE为低,与读请求对应的从设备的PSELx为高,表示读请求的ACCESS状态,此期间读请求的数据从对应的第二从设备的目标寄存器中读出。与图1所述的对比例相比,本公开实施例的APB总线写读访问至少节省一个周期,提高访问性能。
本公开实施例中,读请求的地址与之前写请求的地址可以相同,也可以不同。读请求对应的地址与之前写请求对应的地址不同包括第二从设备与第一从设备不相同,以及第二从设备与第一从设备相同,但读取数据所在的寄存器地址与写入数据的寄存器地址不同。例如,写请求对应的第一从设备为定时器,而读请求对应的第二从设备为异步收发传输器。或者,写请求对应的第一从设备和读请求对应的第二从设备均为SPI接口,但读请求对应的寄存器的地址与写请求对应的寄存器的地址不同。读请求的地址与之前写请求的地址相同是指读请求的地址为之前写请求的地址,读请求的访问是将写请求的访问写入的数据读出来。
在一可实施方式中,读请求的地址与写请求的地址相同,通过读取写入数据以对写请求的数据传输结果进行检验。本公开实施例中,读请求的地址与写请求的地址相同,可以将写读请求写入的数据读取出来,从而可以对写请求的数据传输结果进行检验。通过对写请求的数据传输结果进行检验,可以提高安全性和可靠性。本公开实施例中,APB总线桥可以将读取的数据与写入的数据进行比对,以对写请求的数据传输结果进行检验。如果读取的数据与写入的数据相同,则表示写入成功,如果读取的数据与写入的数据不同,则表示写入失败。在读取的数据与写入的数据不同的情况下,可以返回表示写入错误的信息。本公开实施例的APB总线中,每一写请求的操作伴随一读请求的操作,通过连续的写读请求,对写请求的数据传输结果进行检验,提高安全性及可靠性。
在一可实施方式中,第二从设备获取读请求对应的地址,在读请求对应的地址落在有效地址范围之外的情况下,第二从设备反馈错误标识。根据读请求对应的地址,第二从设备能够确定与读取请求对应的地址是否落在有效地址范围内,若落在有效地址范围外,会读取错误的地址,导致读出的数据不是预期的地址的内容,若进行后续分析,会造成错判断。例如,寄存器的高位预留有空地址位时,这些预留的空地址位为无效地址位,其他地址位为有效地址位,写读请求中写入的数据为1001,读取请求的数据传输错误地访问高位预留的空地址位时,可能并不知道当前访问的是空白区域,导致读出的数据为0000,不是预期的地址的内容,检验写请求的数据传输结果时,会造成错判断,认为写请求的数据传输失败。本公开实施例中,在读请求对应的地址落在有效地址范围之外的情况下,第二从设备反馈错误标识,APB总线桥根据该错误标识,可以确定读请求访问了错误的地址。错误标识可以是预先设定,错误标识可以存储在APB总线桥,APB总线桥根据其存储的错误标识,可以确定读请求访问了错误的地址。
在一可实施方式中,第一从设备包括置1寄存器、清零寄存器和取反寄存器中的至少一种,第一从设备根据写请求确定对应的寄存器地址,对寄存器地址进行相应的置1、清零或取反。本公开实施例中的从设备的寄存器包括置1寄存器、清零寄存器和取反寄存器中的至少一种,在进行写请求的数据传输时,在确定对应的寄存器地址的情况下,第一从设备对相应的寄存器进行相应的置1、清零或取反,由于采用组合逻辑的原子访问,加快访问速度。
参见图4,以PIO接口的GPIO寄存器为例,GPIO寄存器包括置1寄存器(如GPIO_oen_set_i)、清零寄存器(如GPIO_oen_clr_i)和取反寄存器(如GPIO_oen_tog_i),写请求的数据传输过程,将GPIO_oen_i中的特定的字段置1时,确定要访问的GPIO_oen_set_i地址,并通过在对应位置写入1,实现对应寄存器的置1。同样,对GPIO_oen_i中特定的字段进行清零,访问GPIO_oen_clr_i,并写入1即可实现该字段的清零操作,或者对GPIO_oen_i中特定的字段进行取反,访问GPIO_oen_tog_i,并写入1即可实现该字段的取反操作。i=0、1、……、n。
参见图5,本公开实施例中的从设备包括数据选择器和与数据选择器的输出端连接的寄存器,数据选择器的数据输入端分别连接与门、或门和异或门,数据选择器的选择输入端用于接收地址信息,数据选择器根据接收的地址信息,将对应的与门、或门或者与或门输入的数据输出至对应字段的寄存器。
参见图6,本公开实施例提供了一种片上系统,该片上系统包括本公开实施例的APB总线结构。
本公开实施例的片上系统还可以包括AHB总线结构或ASB总线结构,APB总线结构通过APB总线桥与AHB总线结构或ASB总线结构连接。APB总线桥可以接收来自AHB总线结构或ASB总线结构的访问请求。
本公开实施例的片上系统中,APB总线桥接收的访问请求包括写读请求的情况下,在写读请求中写请求的数据传输完成,将使能信号由第一状态调整为第二状态的同一周期,使第二从设备的片选信号有效,以进行写读请求中读请求的数据传输,写读请求为在写请求之后连接有读请求。本公开实施例中,在写请求的数据传输完成,结束写请求的操作的同一周期使第二设备的片选信号有效,直接进行读请求的数据传输,读请求的数据传输的使能信号的状态与写请求的数据传输的使能信号的状态不同,从而减少了写请求的ACCESS状态之后的读请求的SETUP状态,直接进入读请求的ACCESS状态,提高了APB总线的访问效率。
本公开实施例的APB总线结构的写请求的具体过程可以包括:APB总线桥根据写请求生成第一从设备的片选信号,第一从设备为与写请求对应的从设备。写请求包含待写入数据的从设备的信息,从而可以生成第一从设备的片选信号,在写请求的数据传输过程中保持第一从设备的片选信号有效。上述状态可保持一个周期,下一周期,APB总线桥将使能信号调整为第一状态,以进行写请求的数据传输。使能信号为第一状态代表写请求的数据传输阶段,或称为访问阶段。本公开实施例中,将使能信号为第二状态代表读请求的数据传输阶段,从而能够在将使能信号由第一状态调整为第二状态,结束写请求的同一周期,进行读请求的数据传输阶段,提高片上系统的访问效率及性能。
在一可实施方式中,读请求的地址与写请求的地址相同,通过读取写入数据以对写请求的数据传输结果进行检验。通过将写读请求写入的数据读取出来,对写请求的数据传输结果进行检验,可以提片上系统的高安全性和可靠性。本公开实施例中,APB总线桥可以将读取的数据与写入的数据进行比对,以对写请求的数据传输结果进行检验。如果读取的数据与写入的数据相同,则表示写入成功,如果读取的数据与写入的数据不同,则表示写入失败。在读取的数据与写入的数据不同的情况下,可以返回表示写入错误的信息。每一写请求的操作伴随一读请求的操作,通过连续的写读请求,对写请求的数据传输结果进行检验,提高安全性及可靠性。
在一可实施方式中,第二从设备获取读请求对应的地址,在读请求对应的地址落在有效地址范围之外的情况下,第二从设备反馈错误标识。根据读请求对应的地址,第二从设备能够确定与读取请求对应的地址是否落在有效地址范围内,若落在有效地址范围外,会读取错误的地址,导致读出的数据不是预期的地址的内容,若进行后续分析,会造成错判断。
在一可实施方式中,第一从设备包括置1寄存器、清零寄存器和取反寄存器中的至少一种,第一从设备根据写请求确定对应的寄存器地址,对寄存器地址进行相应的置1、清零或取反。本公开实施例中的从设备的寄存器包括置1寄存器、清零寄存器和取反寄存器中的至少一种,在进行写请求的数据传输时,在确定对应的寄存器地址的情况下,第一从设备对相应的寄存器进行相应的置1、清零或取反,由于采用组合逻辑的原子访问,加快片上系统的访问速度。
本公开实施例中的APB总线结构的从设备包括数据选择器和与数据选择器的输出端连接的寄存器,数据选择器的数据输入端分别连接与门、或门和异或门,数据选择器的选择输入端用于接收地址信息,数据选择器根据接收的地址信息,将对应的与门、或门或者与或门输入的数据输出至对应字段的寄存器。
本公开实施例提供了一种车辆,该车辆包括本公开实施例的APB总线结构。
具体的,车辆的车载总线系统的片上系统包括本公开实施例的APB总线结构。
本公开实施例的车辆包括上述实施例的APB总线结构,针对车辆实施例的描述与前述APB总线结构实施例的描述是类似的,具有同前述APB总线结构实施例相似的有益效果,因此不做赘述。对于本公开车辆实施例的描述尚未披露的技术细节,请参照本公开前述APB总线结构实施例的描述而理解,为节约篇幅,因此不再赘述。
参见图7,本公开实施例提供了一种APB总线访问方法,APB总线包括APB总线桥和从设备,该方法包括:APB总线桥接收访问请求,访问请求包括写读请求,写读请求为在写请求之后连接有读请求;APB总线桥生成第一从设备的片选信号,第一从设备为与写请求对应的从设备;将使能信号调整为第一状态,以进行写请求的数据传输;写请求的数据传输完成的情况下,将使能信号调整为第二状态,在同一个时钟周期使第二从设备的片选信号有效,以进行读请求的数据传输,第二从设备为与读请求对应的从设备。
本公开实施例的方法中,APB总线桥接收的访问请求包括写读请求的情况下,在写读请求中写请求的数据传输完成,将使能信号由第一状态调整为第二状态的同一周期,使第二从设备的片选信号有效,以进行写读请求中读请求的数据传输,写读请求为在写请求之后连接有读请求。本公开实施例中,在写请求的数据传输完成,结束写请求的操作的同一周期使第二设备的片选信号有效,直接进行读请求的数据传输,读请求的数据传输的使能信号的状态与写请求的数据传输的使能信号的状态不同,从而减少了写请求的ACCESS状态之后的读请求的SETUP状态,直接进入读请求的ACCESS状态,提高了APB总线的访问效率。
本公开实施例中,写请求的具体过程可以包括:APB总线桥根据写请求生成第一从设备的片选信号,第一从设备为与写请求对应的从设备。写请求包含待写入数据的从设备的信息,从而可以生成第一从设备的片选信号,在写请求的数据传输过程中保持第一从设备的片选信号有效。上述状态可保持一个周期,下一周期,APB总线桥将使能信号调整为第一状态,以进行写请求的数据传输。使能信号为第一状态代表写请求的数据传输阶段,或称为访问阶段。本公开实施例中,将使能信号为第二状态代表读请求的数据传输阶段,从而能够在将使能信号由第一状态调整为第二状态,结束写请求的同一周期,进行读请求的数据传输阶段,提高片上系统的访问效率及性能。
在一可实施方式中,读请求的地址与写请求的地址相同,通过读取写入数据以对写请求的数据传输结果进行检验。
在一可实施方式中,第二从设备获取读请求对应的地址,在读请求对应的地址落在有效地址范围之外的情况下,第二从设备反馈错误标识。
在一可实施方式中,第一从设备包括置1寄存器、清零寄存器和取反寄存器中的至少一种,第一从设备根据写请求确定对应的寄存器地址,对寄存器地址进行相应的置1、清零或取反。
本公开实施例的访问方法能够通过上述实施例的APB总线结构实现,以上针对访问方法实施例的描述与前述APB总线结构实施例的描述是类似的,具有同前述APB总线结构实施例相似的有益效果,因此不做赘述。对于本公开访问方法实施例的描述尚未披露的技术细节,请参照本公开前述APB总线结构实施例的描述而理解,为节约篇幅,因此不再赘述。
根据本公开的实施例,本公开还提供了一种电子设备和一种可读存储介质。
图8示出了可以用来实施本公开的实施例的示例电子设备800的示意性框图。电子设备旨在表示各种形式的数字计算机,诸如,膝上型计算机、台式计算机、工作台、个人数字助理、服务器、刀片式服务器、大型计算机、和其它适合的计算机。电子设备还可以表示各种形式的移动装置,诸如,个人数字处理、蜂窝电话、智能电话、可穿戴设备和其它类似的计算装置。本文所示的部件、它们的连接和关系、以及它们的功能仅仅作为示例,并且不意在限制本文中描述的和/或者要求的本公开的实现。
如图8所示,设备800包括计算单元801,其可以根据存储在只读存储器(ROM)802中的计算机程序或者从存储单元808加载到随机访问存储器(RAM)803中的计算机程序,来执行各种适当的动作和处理。在RAM 803中,还可存储设备800操作所需的各种程序和数据。计算单元801、ROM 802以及RAM 803通过总线804彼此相连。输入/输出(I/O)接口805也连接至总线804。
设备800中的多个部件连接至I/O接口805,包括:输入单元806,例如键盘、鼠标等;输出单元807,例如各种类型的显示器、扬声器等;存储单元808,例如磁盘、光盘等;以及通信单元809,例如网卡、调制解调器、无线通信收发机等。通信单元809允许设备800通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。
计算单元801可以是各种具有处理和计算能力的通用和/或专用处理组件。计算单元801的一些示例包括但不限于中央处理单元(CPU)、图形处理单元(GPU)、各种专用的人工智能(AI)计算芯片、各种运行机器学习模型算法的计算单元、数字信号处理器(DSP)、以及任何适当的处理器、控制器、微控制器等。计算单元801执行上文所描述的各个方法和处理,例如APB总线访问方法。例如,在一些实施例中,APB总线访问方法可被实现为计算机软件程序,其被有形地包含于机器可读介质,例如存储单元808。在一些实施例中,计算机程序的部分或者全部可以经由ROM 802和/或通信单元809而被载入和/或安装到设备800上。当计算机程序加载到RAM 803并由计算单元801执行时,可以执行上文描述的APB总线访问方法的一个或多个步骤。备选地,在其他实施例中,计算单元801可以通过其他任何适当的方式(例如,借助于固件)而被配置为执行APB总线访问方法。
本文中以上描述的系统和技术的各种实施方式可以在数字电子电路系统、集成电路系统、场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、片上系统(SOC)、复杂可编程逻辑设备(CPLD)、计算机硬件、固件、软件、和/或它们的组合中实现。这些各种实施方式可以包括:实施在一个或者多个计算机程序中,该一个或者多个计算机程序可在包括至少一个可编程处理器的可编程系统上执行和/或解释,该可编程处理器可以是专用或者通用可编程处理器,可以从存储系统、至少一个输入装置、和至少一个输出装置接收数据和指令,并且将数据和指令传输至该存储系统、该至少一个输入装置、和该至少一个输出装置。
用于实施本公开的方法的程序代码可以采用一个或多个编程语言的任何组合来编写。这些程序代码可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器或控制器,使得程序代码当由处理器或控制器执行时使流程图和/或框图中所规定的功能/操作被实施。程序代码可以完全在机器上执行、部分地在机器上执行,作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。
在本公开的上下文中,机器可读介质可以是有形的介质,其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的程序。机器可读介质可以是机器可读信号介质或机器可读储存介质。机器可读介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备,或者上述内容的任何合适组合。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或快闪存储器)、光纤、便捷式紧凑盘只读存储器(CD-ROM)、光学储存设备、磁储存设备、或上述内容的任何合适组合。
为了提供与用户的交互,可以在计算机上实施此处描述的系统和技术,该计算机具有:用于向用户显示信息的显示装置(例如,CRT(阴极射线管)或者LCD(液晶显示器)监视器);以及键盘和指向装置(例如,鼠标或者轨迹球),用户可以通过该键盘和该指向装置来将输入提供给计算机。其它种类的装置还可以用于提供与用户的交互;例如,提供给用户的反馈可以是任何形式的传感反馈(例如,视觉反馈、听觉反馈、或者触觉反馈);并且可以用任何形式(包括声输入、语音输入或者、触觉输入)来接收来自用户的输入。
可以将此处描述的系统和技术实施在包括后台部件的计算系统(例如,作为数据服务器)、或者包括中间件部件的计算系统(例如,应用服务器)、或者包括前端部件的计算系统(例如,具有图形用户界面或者网络浏览器的用户计算机,用户可以通过该图形用户界面或者该网络浏览器来与此处描述的系统和技术的实施方式交互)、或者包括这种后台部件、中间件部件、或者前端部件的任何组合的计算系统中。可以通过任何形式或者介质的数字数据通信(例如,通信网络)来将系统的部件相互连接。通信网络的示例包括:局域网(LAN)、广域网(WAN)和互联网。
计算机系统可以包括客户端和服务器。客户端和服务器一般远离彼此并且通常通过通信网络进行交互。通过在相应的计算机上运行并且彼此具有客户端-服务器关系的计算机程序来产生客户端和服务器的关系。服务器可以是云服务器,也可以为分布式系统的服务器,或者是结合了区块链的服务器。
应该理解,可以使用上面所示的各种形式的流程,重新排序、增加或删除步骤。例如,本发公开中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行,只要能够实现本公开公开的技术方案所期望的结果,本文在此不进行限制。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或隐含地包括至少一个该特征。在本公开的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
以上所述,仅为本公开的具体实施方式,但本公开的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本公开揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本公开的保护范围之内。因此,本公开的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种APB总线结构,包括APB总线桥和从设备,其特征在于,
所述APB总线桥接收访问请求,所述访问请求包括写读请求,所述写读请求为在写请求之后连接有读请求;所述APB总线桥生成第一从设备的片选信号,所述第一从设备为与所述写请求对应的所述从设备;将使能信号调整为第一状态,以进行所述写请求的数据传输;所述写请求的数据传输完成的情况下,将所述使能信号调整为第二状态,在同一个时钟周期使第二从设备的片选信号有效,以进行所述读请求的数据传输,所述第二从设备为与所述读请求对应的所述从设备,所述第二从设备与所述第一从设备相同或不相同。
2.根据权利要求1所述的APB总线结构,其特征在于,所述读请求的地址与所述写请求的地址相同,通过读取写入数据以对所述写请求的数据传输结果进行检验。
3.根据权利要求1所述的APB总线结构,其特征在于,所述第二从设备获取所述读请求对应的地址,在所述读请求对应的地址落在有效地址范围之外的情况下,所述第二从设备反馈错误标识。
4.根据权利要求1所述的APB总线结构,其特征在于,
所述第一从设备包括置1寄存器、清零寄存器和取反寄存器中的至少一种,所述第一从设备根据所述写请求确定对应的寄存器地址,对所述寄存器地址进行相应的置1、清零或取反。
5.一种片上系统,其特征在于,包括权利要求1-4任一项所述的APB总线结构。
6.一种车辆,其特征在于,包括权利要求1-4任一项所述的APB总线结构。
7.一种APB总线访问方法,所述APB总线包括APB总线桥和从设备,其特征在于,所述方法包括:
所述APB总线桥接收访问请求,所述访问请求包括写读请求,所述写读请求为在写请求之后连接有读请求;
所述APB总线桥生成第一从设备的片选信号,所述第一从设备为与所述写请求对应的所述从设备;
将使能信号调整为第一状态,以进行所述写请求的数据传输;
所述写请求的数据传输完成的情况下,将所述使能信号调整为第二状态,在同一个时钟周期使第二从设备的片选信号有效,以进行所述读请求的数据传输,所述第二从设备为与所述读请求对应的所述从设备,所述第二从设备与所述第一从设备相同或不相同。
8.根据权利要求7所述的方法,其特征在于,所述读请求的地址与所述写请求的地址相同,通过读取写入数据以对所述写请求的数据传输结果进行检验。
9.根据权利要求7所述的方法,其特征在于,所述第二从设备获取所述读请求对应的地址,在所述读请求对应的地址落在有效地址范围之外的情况下,所述第二从设备反馈错误标识。
10.根据权利要求7所述的方法,其特征在于,
所述第一从设备包括置1寄存器、清零寄存器和取反寄存器中的至少一种,所述第一从设备根据所述写请求确定对应的寄存器地址,对所述寄存器地址进行相应的置1、清零或取反。
CN202211417317.6A 2022-11-14 2022-11-14 Apb总线结构、片上系统、车辆及访问方法 Active CN115617732B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211417317.6A CN115617732B (zh) 2022-11-14 2022-11-14 Apb总线结构、片上系统、车辆及访问方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211417317.6A CN115617732B (zh) 2022-11-14 2022-11-14 Apb总线结构、片上系统、车辆及访问方法

Publications (2)

Publication Number Publication Date
CN115617732A CN115617732A (zh) 2023-01-17
CN115617732B true CN115617732B (zh) 2023-03-31

Family

ID=84878069

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211417317.6A Active CN115617732B (zh) 2022-11-14 2022-11-14 Apb总线结构、片上系统、车辆及访问方法

Country Status (1)

Country Link
CN (1) CN115617732B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104765701A (zh) * 2015-03-24 2015-07-08 华为技术有限公司 数据访问方法及设备

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6807613B1 (en) * 2000-08-21 2004-10-19 Mircon Technology, Inc. Synchronized write data on a high speed memory bus
CN102404183B (zh) * 2010-09-07 2015-04-01 中兴通讯股份有限公司 仲裁方法和仲裁器
CN108763112A (zh) * 2018-06-05 2018-11-06 成都爱斯顿科技有限公司 基于fpga的lpc-lbc总线桥ip核及lpc总线转lbc总线的方法
CN115114188B (zh) * 2022-06-23 2023-04-07 云南大学 一种嵌入式处理器高速缓存器结构及控制方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104765701A (zh) * 2015-03-24 2015-07-08 华为技术有限公司 数据访问方法及设备

Also Published As

Publication number Publication date
CN115617732A (zh) 2023-01-17

Similar Documents

Publication Publication Date Title
JP3509027B2 (ja) 数式プロセッサ、および該数式プロセッサを用いて複数の数式を構成する方法
CN113010325B (zh) 一种读写锁的实现方法、装置及电子设备
WO2021259041A1 (zh) Ai计算图的排序方法、装置、设备及存储介质
US7895376B2 (en) Hardware configuration information system, method, and computer program product
CN110825436B (zh) 应用于人工智能芯片的计算方法和人工智能芯片
CN115481058A (zh) 内存原子操作指令的执行方法、装置、访问模块及系统
CN110825435B (zh) 用于处理数据的方法和装置
CN111865831A (zh) 数据处理的方法、网络设备、计算节点和系统
CN109325744B (zh) 支付处理方法、装置、介质及电子设备
CN118426840A (zh) 指令集处理系统、方法及电子设备
CN114297119B (zh) 智能合约执行方法、装置、设备以及存储介质
CN115617732B (zh) Apb总线结构、片上系统、车辆及访问方法
US20230185326A1 (en) Clock control method, apparatus, and device, and storage medium
CN116594922B (zh) 一种数据访问电路、方法及系统级芯片
CN116306410B (zh) 基于紧耦合内存的信息打印方法及装置、硬件验证方法
CN116306408B (zh) 片上系统soc的验证环境确定方法、装置、设备和存储介质
US20110200059A1 (en) BIT Inversion For Communication Interface
CN116243983A (zh) 处理器、集成电路芯片、指令处理方法、电子设备和介质
CN115297169B (zh) 数据处理方法、装置、电子设备及介质
CN115114612A (zh) 访问处理方法、装置、电子设备以及存储介质
CN116431561B (zh) 基于异构众核加速卡的数据同步方法、装置、设备及介质
CN115858432B (zh) 一种访问方法、装置、电子设备及可读存储介质
CN116756063B (zh) 数据传输电路、方法及系统级芯片
US12111779B2 (en) Node identification allocation in a multi-tile system with multiple derivatives
CN108984450B (zh) 数据传输方法、装置和设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant