CN115529015B - 一种射频收发机、其自动阻抗匹配增益调节电路及方法 - Google Patents

Abstract

本发明涉及射频收发机领域，尤其涉及一种射频收发机、其自动阻抗匹配增益调节电路及方法，包括设于输入电压及输出电压之间的主衰减电路，所述主衰减电路由串联衰减电路及并联衰减电路组成，还包括与主衰减电路并联的电压控制电路，所述电压控制电路包括主衰减电路的复制电路，所述复制电路包括串联衰减复制电路及并联衰减复制电路，复制电路通过负反馈电路将控制电压通过复制电路反馈给主衰减电路。本发明提出的增益调节电路根据比例复制关系，可以实现并联衰减电路与串联衰减电路组成集合的整体阻抗呈现特定电阻值，实现与射频收发机前后级的阻抗匹配，保证了射频收发机的最大功率传输。

Description

一种射频收发机、其自动阻抗匹配增益调节电路及方法

技术领域

本发明涉及射频收发机领域，尤其涉及一种射频收发机、其自动阻抗匹配增益调节电路及方法。

背景技术

射频收发机是通信系统的前端部分,负责信号的接收和发射,是无线通信系统中不可缺少的一部分,它决定了通信距离，影响着通信质量。射频收发机主要由天线、射频开关、收发放大器、增益调节电路、信号调制解调电路组成，如图1所示。通信中由于收发机接收到的信号强度不断变化，所需要发射的信号强度也有不同要求，所以收发通道增益调节电路不可或缺。

在射频收发机中，阻抗匹配是指负载阻抗与激励源内部阻抗互相适配，得到最大功率输出的一种工作状态。阻抗匹配天线、射频开关、收发放大器、增益调节电路、信号调制解调电路各模块的阻抗相同。而传统的增益调节电路在增益变化时，通过调节控制电压及调节通道阻抗，这种方法使得通道阻抗会产生较大的波动，影响射频收发的匹配性，导致射频信号反射，造成能量损耗。

发明内容

本发明旨在至少解决相关技术中存在的技术问题之一。为此，本发明提供一种提高各模块之间的匹配效率防止射频信号反射及能量损耗的，具有自动阻抗匹配的增益调节电路，实现最大功率传输。

本发明提供一种自动阻抗匹配增益调节电路，包括设于输入电压及输出电压之间的主衰减电路，所述主衰减电路由串联衰减电路及并联衰减电路组成，还包括与主衰减电路并联的电压控制电路，所述电压控制电路包括主衰减电路的复制电路，所述复制电路包括串联衰减复制电路及并联衰减复制电路，复制电路通过负反馈电路将控制电压通过复制电路反馈给主衰减电路。

根据本发明提供的通过所述自动阻抗匹配增益调节电路根据输入的控制电压的变化进行衰减量控制。

根据本发明提供的所述串联衰减电路与并联衰减电路及串联衰减复制电路与并联衰减复制电路均由N个晶体管器件堆叠而成的衰减电路组成，N个晶体管器件的源极与漏极串联，N个晶体管器件串联的衰减电路两端分别为电压输入端Vin及电压输出端Vout，N个晶体管器件的栅极并联连接控制电压VC。

根据本发明提供的所述控制电压VC，包括从电压控制端并联输入至串联衰减电路及串联衰减复制电路栅极的串联控制电压VCs，及通过负反馈电路连接并联衰减电路及并联衰减复制电路栅极的并联控制电压VCp。

根据本发明提供的所述串联衰减电路及复制串联衰减电路的收发机射频信号从电压输入端Vin输入，从电压输出端Vout输出。

根据本发明提供的所述并联衰减电路及复制并联衰减电路的收发机射频信号从电压输入端Vin并联经过，电压输出端Vout接地。

根据本发明提供的所述晶体管器件为NMOS晶体管。

根据本发明提供的通过使主衰减电路与复制电路的NMOS晶体管宽度、长度及NMOS晶体管串联数量成比例，使得主衰减电路的阻抗与复制电路的阻抗成比例。

本发明还提供一种射频收发机，应用上述的自动阻抗匹配增益调节电路。

本发明还提供一种自动阻抗匹配增益调节的方法，包括如下步骤：

S1.建立主衰减电路的复制电路；

S2.将步骤S1所建复制电路连入由控制电压驱动的负反馈电路，并将控制电压同时连入主衰减电路；

S3.通过调整NMOS晶体管宽度、长度及 NMOS晶体管串联数量使复制电路的阻抗与主衰减电路成比例；

S4.通过控制电压的变化进行衰减量控制，实现射频通道增益值的调节。

本发明实施例中的上述一个或多个技术方案，至少具有如下技术效果之一：

本发明实施例提出的增益调节电路根据比例复制关系，可以实现并联衰减电路与串联衰减电路组成集合的整体阻抗呈现特定电阻值，实现与射频收发机前后级的阻抗匹配，保证了射频收发机的最大功率传输。

本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。

附图说明

为了更清楚地说明本发明或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是现有射频收发机示意图；

图2是本发明实施例提供的增益调节电路；

图3是本发明实施例提供的并联衰减电路或串联衰减电路；

图4是本发明实施例提供的电压控制电路。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。以下实施例用于说明本发明，但不能用来限制本发明的范围。

在本发明实施例的描述中，需要说明的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明实施例和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明实施例的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

在本发明实施例的描述中，需要说明的是，除非另有明确的规定和限定，术语“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明实施例中的具体含义。

在本发明实施例中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明实施例的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

下面结合图2-图4描述本发明实施例提出的增益调节电路包含串联衰减电路、并联衰减电路和电压控制电路。

本发明实施例提出的增益调节电路如图2所示，包含串联衰减电路、并联衰减电路和电压控制电路，通过外部输入的电压调节射频通道增益。

本发明实施例提出的串联衰减电路及并联衰减电路均由N个晶体管器件堆叠而成的衰减电路组成，通过VC电压变化实现衰减量变化，如图3所示，通过多个器件堆叠可以实现更高的线性度及功率承受能力。当衰减电路作为串联衰减电路时，收发机射频信号从Vin输入，从Vout输出；当衰减电路作为并联衰减电路时，收发机射频信号从Vin并联经过，Vout接地。

本发明实施例提出的衰减电路的压控值为VC，晶体管的阈值电压为Vth，NMOS晶体管宽度为W，长度为L，器件迁移系数为k，NMOS晶体管串联数量为N，则图3所示的衰减电路电阻值Rcc（图4所示的Rs或Rp）为：

（1）

图2所示串联衰减电路电阻值Rs及并联衰减电路电阻值Rp变化时，则增益调节电路可以实现不同的衰减量。

衰减器从输入端口向右看进去阻抗Rall为：

式中：

其中，VCs为串联衰减器的控制电压，Ws为串联衰减器的NMOS晶体管宽度，Ls为串联衰减器的NMOS晶体管长度，Ns为串联衰减器的NMOS晶体管串联数量；VCp为并联衰减器的控制电压，Wp为并联衰减器的NMOS晶体管宽度，Lp为并联衰减器的NMOS晶体管长度，Np为并联衰减器的NMOS晶体管串联数量。

为了保证收发机在不同增益调节量下，均能实现Rt阻抗值阻抗匹配，那么：

（2）

由此可以推导出增益调节电路的衰减量IL为：

（3）

本发明实施例提出的自动阻抗匹配电路可以实现串联衰减电路电阻Rs及并联衰减电路电阻Rp需要始终满足公式（2），结构如图4所示。

本发明实施例提出的阻抗调节电路中运算放大器通过建立负反馈使输入电压相等，式中Rattc为并联衰减复制电路与串联衰减复制电路组成集合的整体阻抗：

（4）

设定R1、R2、R3的电阻值，可以实现Rattc+R4等于特定输入阻抗。

本发明实施例提出的并联衰减复制电路、串联衰减复制电路与并联衰减电路、串联衰减电路结构完全相同，均为图3所示。

本发明实施例提出的并联衰减复制电路、串联衰减复制电路与并联衰减电路、串联衰减电路晶体管尺寸不一定相同，成比例关系。

参照公式（1），并联衰减复制电路、串联衰减复制电路与并联衰减电路、串联衰减电路的VC和Vth相同，W、L、N不同，可以实现特定比值 M倍的阻抗变化，使Rall=M×(Rattc+R4)=Rt，实现阻抗匹配。

M满足如下公式：

式中：

Nm为Ratt网络中晶体管N值与Rattc网络中晶体管N值的比值；

Lm为Ratt网络中晶体管L值与Rattc网络中晶体管L值的比值；

Wm为Ratt网络中晶体管W值与Rattc网络中晶体管W值的比值。

本发明实施例提出的增益调节电路根据以上复制关系，可以实现并联衰减电路与串联衰减电路组成集合的整体阻抗Ratt呈现特定电阻值，实现与射频收发机前后级的阻抗匹配，保证了射频收发机的最大功率传输。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种自动阻抗匹配增益调节电路，包括设于输入电压及输出电压之间的主衰减电路，所述主衰减电路由串联衰减电路及并联衰减电路组成，其特征在于，还包括与主衰减电路并联的电压控制电路，所述电压控制电路包括主衰减电路的复制电路，所述复制电路包括串联衰减复制电路及并联衰减复制电路，复制电路通过负反馈电路将控制电压通过复制电路反馈给主衰减电路。

2.根据权利要求1所述的自动阻抗匹配增益调节电路，其特征在于，通过所述自动阻抗匹配增益调节电路根据输入的控制电压的变化进行衰减量控制。

3.根据权利要求1或2所述的自动阻抗匹配增益调节电路，其特征在于，所述串联衰减电路与并联衰减电路及串联衰减复制电路与并联衰减复制电路均由N个晶体管器件堆叠而成的衰减电路组成，N个晶体管器件的源极与漏极串联，N个晶体管器件串联的衰减电路两端分别为电压输入端Vin及电压输出端Vout，N个晶体管器件的栅极并联连接控制电压VC。

4.根据权利要求3所述的自动阻抗匹配增益调节电路，其特征在于，所述控制电压VC，包括从电压控制端并联输入至串联衰减电路栅极及串联衰减复制电路栅极的串联控制电压VCs，及通过负反馈电路连接并联衰减电路栅极及并联衰减复制电路栅极的并联控制电压VCp。

5.根据权利要求4所述的自动阻抗匹配增益调节电路，其特征在于，所述串联衰减电路及串联衰减复制电路的收发机射频信号从电压输入端Vin输入，从电压输出端Vout输出。

6.根据权利要求4所述的自动阻抗匹配增益调节电路，其特征在于，所述并联衰减电路及并联衰减复制电路的收发机射频信号从电压输入端Vin并联经过，电压输出端Vout接地。

7.根据权利要求4至6任意一项所述的自动阻抗匹配增益调节电路，其特征在于，所述晶体管器件为NMOS晶体管。

8.根据权利要求7所述的自动阻抗匹配增益调节电路，其特征在于，通过使主衰减电路与复制电路的NMOS晶体管宽度，长度及 NMOS晶体管串联数量成比例，使得主衰减电路的阻抗与复制电路的阻抗成比例。

9.一种射频收发机，应用权利要求1-8任意一项所述的自动阻抗匹配增益调节电路。

10.一种自动阻抗匹配增益调节的方法，其特征在于，包括如下步骤：

S1.建立主衰减电路的复制电路；

S2.将步骤S1所建复制电路连入由控制电压驱动的负反馈电路，并将控制电压同时连入主衰减电路；

S3.通过调整NMOS晶体管宽度，长度及 NMOS晶体管串联数量使复制电路的阻抗与主衰减电路成比例；

S4.通过控制电压的变化进行衰减量控制，实现射频通道增益值的调节。

Images