CN115497872A - 阵列基板及其制备方法、显示面板 - Google Patents

Abstract

本申请涉及一种阵列基板及其制备方法、显示面板。该制备方法包括：在衬底基板上依次形成第一金属层、栅绝缘层、半导体层及第二金属层；在第二金属层上涂布光阻层，采用半色调掩膜板对光阻层曝光显影，形成光阻图案；以光阻图案为遮挡对第二金属层进行第一次湿法刻蚀，以形成数据线和与数据线连接的源漏极；通过灰化工艺去除第一部分曝光区域和第二部分曝光区域的光阻，以减薄光阻图案，使剩余的未曝光区域的边缘与第二金属层的边缘对齐；对半导体层进行干法刻蚀，使得数据线在衬底基板上的正投影与对应的半导体层在衬底基板上的正投影基本重合。本申请可以减小数据线对应的半导体层的宽度余量，进而减小其与像素电极或者栅极之间的寄生电容。

Description

阵列基板及其制备方法、显示面板

技术领域

本申请涉及显示技术领域，特别是涉及一种阵列基板及其制备方法、显示面板。

背景技术

为了减少光罩制程，阵列基板大多采用4道光罩工艺制备，即将半导体层与源漏极及数据线所在的金属层同时制作，以降低成本、缩短工艺时间、增加产能。

但是，数据线对应的半导体层的宽度越大，其与像素电极或者栅极越近，导致寄生电容越强，在点灯时易出现串扰和亮暗线等诸多品味性不良。如果不改变数据线对应的半导体层的宽度，将数据线远离像素电极或者栅极设计，将会影响开口率。

发明内容

本申请旨在提供一种阵列基板及其制备方法、显示面板，其可以减小数据线对应的半导体层的宽度余量，进而在不影响开口率的前提下减小其与像素电极或者栅极之间的寄生电容。

第一方面，本申请实施例提出了一种阵列基板的制备方法，包括在衬底基板上依次形成第一金属层、栅绝缘层、半导体层及第二金属层；还包括：在第二金属层上涂布光阻层，采用半色调掩膜板对光阻层曝光显影，形成光阻图案，光阻图案包括在待形成的源极、漏极和数据线位置分别形成的未曝光区域、在沟道位置形成的第一部分曝光区域、在数据线的宽度方向两侧形成第二部分曝光区域以及在其余位置形成完全曝光区域；以光阻图案为遮挡对第二金属层进行第一次湿法刻蚀，以形成数据线和与数据线连接的金属电极；通过灰化工艺去除第一部分曝光区域和第二部分曝光区域的光阻，以减薄光阻图案，使剩余的未曝光区域的边缘与第一次湿法刻蚀后的第二金属层的边缘对齐；对半导体层进行干法刻蚀，使得数据线和金属电极在衬底基板上的正投影与各自对应的半导体层在衬底基板上的正投影基本重合；以减薄的光阻图案为遮挡，对金属电极进行第二次湿法刻蚀，形成源极、漏极；以减薄的光阻图案为遮挡，对半导体层进行干法刻蚀，以暴露出沟道区；剥离掉减薄的光阻图案。

在一种可能的实施方式中，第二部分曝光区域的光阻宽度与数据线的宽度的比值为1：10。

在一种可能的实施方式中，第二部分曝光区域的光阻的厚度沿远离数据线对应的未曝光区域的方向逐渐减薄。

在一种可能的实施方式中，第一部分曝光区域的光阻厚度与第二部分曝光区域的平均光阻厚度相等。

在一种可能的实施方式中，半导体层包括有源层和沉积于有源层上的欧姆接触层，剥离掉减薄的光阻图案之前，制备方法还包括：以减薄的光阻图案为遮挡，对欧姆接触层进行干法刻蚀，以暴露出沟道区。

在一种可能的实施方式中，阵列基板的制备方法还包括：采用第一次湿法刻蚀工艺对完全曝光区域进行刻蚀，将完全曝光区域的金属层刻蚀掉；对完全曝光区域的欧姆接触层采用干法刻蚀工艺进行刻蚀，以形成数据线、源电极及漏电极。

在一种可能的实施方式中，阵列基板的制备方法还包括：在完全曝光区域内沉积一层钝化层，通过干法刻蚀在钝化层上制作出过孔；在钝化层上沉积一层导电薄膜，通过干法刻蚀使导电薄膜形成像素电极，像素电极通过过孔与漏极电性连接；剥离剩余的光阻。

在一种可能的实施方式中，干法刻蚀采用氧气、氯气和氟化气中的任一者进行刻蚀。

第二方面，本申请实施例还提出了一种阵列基板，包括：在衬底基板上依次形成第一金属层、栅绝缘层、半导体层及第二金属层，第二金属层包括数据线、源极和漏极，其中，数据线在衬底基板上的正投影与半导体层在衬底基板上的正投影基本重合。

第三方面，本申请实施例还提出了一种显示面板，包括：阵列基板，采用如前所述的阵列基板的制备方法制备而成；彩膜基板，与阵列基板相对设置；以及液晶层，设置于阵列基板与彩膜基板之间。

根据本申请实施例提供的阵列基板及其制备方法、显示面板，通过半色调掩膜工艺在数据线的宽度方向两侧设置半透明膜，并通过灰化工艺减薄数据线对应的光阻的厚度，从而可以减小数据线对应的半导体层的宽度余量，进而在不影响开口率的前提下减小其与像素电极或者栅极之间的寄生电容，有利于提高产品的品味。另外，与相关技术中未在数据线的宽度方向两侧设置半透明膜的技术方案相比，可以节省灰化去除相同线宽的光阻所用的时间及干法刻蚀半导体层的时间，降低对数据线及沟道内金属的过蚀刻，提高产品良率，有利于提高工厂产能。

附图说明

下面将参考附图来描述本申请示例性实施例的特征、优点和技术效果。在附图中，相同的部件使用相同的附图标记。附图并未按照实际的比例绘制，仅用于示意相对位置关系，某些部位的层厚采用了夸大的绘图方式以便于理解，附图中的层厚并不代表实际层厚的比例关系。

图1示出本申请实施例提供的阵列基板的制备方法的流程框图；

图2示出本申请实施例提供的阵列基板通过一次构图工艺形成的光阻图案的结构示意图；

图3示出图2所示的光阻图案沿M-M方向的剖面图；

图4(a)～(e)示出图3中形成数据线的过程示意图；

图5示出相关技术中数据线上方的光阻图案的结构示意图；

图6示出图2所示的光阻图案沿N-N方向的剖面图；

图7(a)～(e)示出图6形成沟道区的过程示意图；

图8示出本申请实施例提供的显示面板的结构示意图。

附图标记说明：

10、衬底基板；11、第一金属层；12、栅绝缘层；13、半导体层；131、有源层；132、欧姆接触层；14、第二金属层；PR、光阻层；S、源极；D、漏极；Data、数据线；15、钝化层；16、像素电极；

A、未曝光区域；B1、第一部分曝光区域；B2、第二部分曝光区域；F、沟道区；

100、阵列基板；200、彩膜基板；201、彩膜衬底；202、公共电极；300、液晶层。

具体实施方式

下面将详细描述本申请的各个方面的特征和示例性实施例。在下面的详细描述中，提出了许多具体细节，以便提供对本申请的全面理解。但是，对于本领域技术人员来说很明显的是，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请的更好的理解。在附图和下面的描述中，至少部分的公知结构和技术没有被示出，以便避免对本申请造成不必要的模糊；并且，为了清晰，可能夸大了区域结构的尺寸。此外，下文中所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。

如图1和图3所示，本申请实施例提供一种阵列基板的制备方法，包括在衬底基板10上依次形成第一金属层11、栅绝缘层12、半导体层13及第二金属层14，

第一金属层11可为Cu、Mo、Ti、Al、Cr、Ag、Au等金属材料，或氧化铟锡(ITO)、氧化铟锌(IZO)、铝掺杂的氧化锌(AZO)、铟镓锌氧化物(IGZO)、氧化锌锡(ZTO)等多元金属氧化物导电材料中的一种或多种多元金属氧化物导电材料的叠层结构。第一金属层11可以通过物理气相沉积(Physical Vapor Deposition，PVD)方法成膜于衬底基板10上，并且可通过湿法刻蚀工艺进行刻蚀成型以形成栅极G和扫描线(图中未示出)。在一个示例中，第一金属层11材料为Cu，厚度为300nm，由磁控溅射方法成膜，通过湿法刻蚀(铜酸)方式实现图案化。

栅极绝缘层12可为SiOx、SiNx、HfO2、Al2O3等绝缘介电材料中的一种或多种绝缘介电材料的叠层结构，栅极绝缘层12可通过化学气相沉积(Chemical Vapor Deposition，CVD)方法成膜。在一个示例中，栅极绝缘层12为SiNx与SiOx的叠层结构，SiNx的厚度为100nm，SiOx的厚度为300nm，并且通过由等离子体增强化学的气相沉积法(PlasmaEnhanced Chemical Vapor Deposition，PECVD)方法成膜。

半导体层13的材料可以为有机半导材料、氧化物半导体材料，还可以为a si(非晶硅)等。在形成沟道区时，可根据半导体层的材料不同，选择是否对相应的半导体层13进行刻蚀，例如，当半导体层13包括A Si层和N⁺A Si层时，则需要对N⁺A Si层进行刻蚀。

第二金属层14可为Cu、Mo、Ti、Al、Cr、Ag、Au等金属材料，或氧化铟锡(ITO)、氧化铟锌(IZO)、铝掺杂的氧化锌(AZO)、铟镓锌氧化物(IGZO)、氧化锌锡(ZTO)等多元金属氧化物导电材料中的一种或多种多元金属氧化物导电材料的叠层结构。在一个示例中，第二金属层14的材料为Cu，厚度为300nm，由磁控溅射方法成膜，通过湿法工艺(铜酸)刻蚀。

另外，本申请实施例提供的阵列基板的制备方法还包括如下步骤S1～S6。下面详细说明每个步骤的具体制备过程。

步骤S1：在第二金属层14上涂布光阻层PR，采用半色调掩膜板对光阻层PR曝光显影，形成光阻图案；光阻图案包括在待形成的源极S、漏极D和数据线Data位置分别形成的未曝光区域A、在沟道位置形成的第一部分曝光区域B1、在数据线Data的宽度方向两侧形成第二部分曝光区域B2以及在其余位置形成完全曝光区域。

可选地，光阻层PR即为层状的光刻胶(PhotoResin)。光刻胶是一种有机化合物，根据光刻胶内交联反应与紫外线的关系，分为正性光刻胶和负性光刻胶。对于正性光刻胶，被紫外线照射的区域光刻胶发生交联分解反应，此部分可以溶解到显影液中；对于负性光刻胶，被紫外线照射的区域光刻胶发生交联分解反应，此部分难于溶解到显影液中。本实施例中，光阻层PR为正性光刻胶。

另外，半色调掩膜板是指在透明衬底上在某些区域形成不透光的遮光金属层，在另外一些区域形成半透光的遮光金属层，其他区域不形成任何遮光金属层，从而使得半色调掩膜板包括完全不透明部分、完全透明部分和半透明部分；其中，半透明部分的遮光金属层的厚度小于完全不透明部分的遮光金属层的厚度。

基于上述描述，本实施例中的半色调掩膜板的工作原理说明如下：通过控制半色调掩膜板上不同区域处遮光金属层的厚度，使曝光在不同区域的透过光的强度有所不同，从而使光阻层PR进行有选择性的曝光、显影后，形成与半色调掩膜板的完全不透明部分对应的未曝光区域、与半透明部分对应的部分曝光区域以及与完全透明部分对应的完全曝光区域组成的光阻图案。

如图2所示，本申请实施例中的阵列基板通过一次构图工艺形成的光阻图案包括在待形成的源极S、漏极D和数据线Data位置分别形成的未曝光区域A、在沟道位置形成的第一部分曝光区域B1、在数据线Data的宽度方向两侧形成第二部分曝光区域B2以及在其余位置形成完全曝光区域，即半色调掩膜板包括对应于待形成的源极S、漏极D和数据线Data的完全不透明部分、对应于沟道位置的第一半透明部分、对应于数据线Data的宽度方向两侧的第二半透明部分，以及对应于其余待刻蚀位置的完全透明部分。

如图3所示，经过一次黄光制程构图工艺后，半色调掩膜板的完全不透明部分和第二半透明部分对应的数据线Data上方的光阻图案的形状为：中间对应于数据线Data的光阻为正常厚度，例如6.4μm，而两侧对应于数据线Data的宽度方向两侧的光阻较薄，便于后续进行灰化工艺处理。

如图6所示，经过一次黄光制程构图工艺后，半色调掩膜板的完全不透明部分和第一半透明部分对应的源极S与漏极D上方的光阻图案的形状为，对应于源极S与漏极D的光阻厚度为正常厚度，而源极S与漏极D之间的沟道F的光阻厚度较薄，便于后续进行灰化工艺处理。

步骤S2：以光阻图案为遮挡对第二金属层14进行第一次湿法刻蚀，以形成数据线Data和与数据线Data连接的金属电极。

如图7(a)所示，对第二金属层14进行第一次湿法刻蚀后，在待形成的源漏极处形成于与数据线Data连接的金属电极。

如图4(a)所示，当第二金属层14采用Cu(铜)材料时，对第二金属层14进行第一次湿法刻蚀后，相对显影后剩余的光阻层PR的边缘，数据线Data的边缘会向内缩进1μm～1.5μm，即，刻蚀偏差(Etch Bias)为1μm～1.5μm。对于数据线Data上方的光阻层PR来说，虽然其两侧边缘位置的光阻较薄，但依然可以对下方的第二金属层14进行保护。

步骤S3：通过灰化工艺去除第一部分曝光区域B1和第二部分曝光区域B2的光阻，以减薄光阻图案，使剩余的未曝光区域A的边缘与第一次湿法刻蚀后的第二金属层14的边缘对齐。

如图7(a)、(b)所示，由于第一部分曝光区域B1的光阻较薄，故可以快速通过低秒数将光阻灰化，以暴露出光阻下方的第二金属层14。由于灰化处理时间较短，对沟道内的金属不会造成过多腐蚀，提高产品良率。

如图4(a)、(b)所示，由于第二部分曝光区域B2的光阻较薄，故可以快速通过低秒数将光阻灰化至与下层的数据线Data宽度对齐。与相关技术中未在数据线Data的宽度方向两侧设置半透明膜的技术方案相比，灰化去除相同线宽的光阻所用的时间可以节省3/4，降低对数据线Data的过蚀刻，提高产品良率。

步骤S4：对半导体层13进行干法刻蚀，使得数据线Data和金属电极在衬底基板10上的正投影与各自对应的半导体层13在衬底基板10上的正投影基本重合。本申请实施例中，“基本重合”指的是，数据线Data和金属电极的单侧线宽与各自对应的半导体层13的单侧线宽之差在允许的误差范围内，该允许的误差范围例如可以为±0.5μm，即数据线Data和金属电极的单侧线宽可以比各自对应的半导体层13的单侧线宽大于0～0.5μm，或者，数据线Data和金属电极的单侧线宽可以比各自对应的半导体层13的单侧线宽小于0～0.5μm。当然，该允许的误差范围还可以其他的数值范围，根据实际产品的具体需求而定，此处不再赘述。

如图7(c)所示，对半导体层13进行干法刻蚀后，与待形成的源漏极对应的金属电极在衬底基板10上的正投影与对应的半导体层13在衬底基板10上的正投影基本重合。例如，金属电极的单侧线宽可以比对应的半导体层13的单侧线宽大于0～0.5μm，或者，金属电极的单侧线宽可以比对应的半导体层13的单侧线宽小于0～0.5μm。

如图4(c)所示，对半导体层13进行干法刻蚀后，数据线Data在衬底基板10上的正投影与对应的半导体层13在衬底基板10上的正投影基本重合，即数据线Data与对应的半导体层13基本为相同的线宽。例如，数据线Data的单侧线宽可以比对应的半导体层13的单侧线宽大于0～0.5μm，或者，数据线Data的单侧线宽可以比对应的半导体层13的单侧线宽小于0～0.5μm。

如图5所示，相关技术中对半导体层13进行常规的干法刻蚀后通过常规工艺后，半导体层13的边缘一般会超出位于其上方数据线Data的边缘，例如2μm～5μm，也就是说，数据线Data在衬底基板10上的正投影被半导体层13完全覆盖，而半导体层13在衬底基板10上的正投影面积会大于数据线Data在衬底基板10上的正投影面积，这样将使得半导体层13与像素电极16或者栅极G较近，导致寄生电容较强，在点灯时易出现串扰和亮暗线等诸多品味性不良，且干法刻蚀半导体层13的时间也较长。如果不改变数据线Data对应的半导体层13的宽度，将数据线Data远离像素电极16或者栅极G设计，将会影响开口率。

而本申请实施例中，通过半色调掩膜板在数据线Data的宽度方向两侧设置半透明膜以形成第二部分曝光区域B2的光阻图案，在灰化工艺处理后，可以减薄光阻图案，使剩余的未曝光区域A的边缘与第一次湿法刻蚀后的第二金属层14的边缘对齐，从而后续在对半导体层13进行干法刻蚀时可以确保数据线Data在衬底基板10上的正投影与对应的半导体层13在衬底基板10上的正投影基本重合，这样可以减小数据线Data对应的半导体层13的宽度余量，进而在不影响开口率的前提下减小其与像素电极16或者栅极G之间的寄生电容，提高产品的品味。另外，与相关技术中未在数据线Data的宽度方向两侧设置半透明膜的技术方案相比，干法刻蚀半导体层13的时间可以减少例如20s-50s的节拍时间，有利于提高工厂产能。

步骤S5：以减薄的光阻图案为遮挡，对金属电极进行第二次湿法刻蚀，形成源极S、漏极D；

如图7(c)所示，对金属电极进行第二次湿法刻蚀，可以将沟道F内的金属去除。

步骤S6：剥离掉减薄的光阻图案。利用带膜剥离工艺去除减薄的光阻图案。

根据本申请实施例提供的阵列基板的制备方法，通过半色调掩膜工艺在数据线Data的宽度方向两侧设置半透明膜，并通过灰化工艺减薄数据线Data对应的光阻的厚度，从而可以减小数据线Data对应的半导体层的宽度余量，进而在不影响开口率的前提下减小其与像素电极或者栅极之间的寄生电容，有利于提高产品的品味。另外，与相关技术中未在数据线Data的宽度方向两侧设置半透明膜的技术方案相比，可以节省灰化去除相同线宽的光阻所用的时间及干法刻蚀半导体层13的时间，降低对数据线Data及沟道F内金属的过蚀刻，提高产品良率，有利于提高工厂产能。

在一些实施例中，第二部分曝光区域B2的光阻宽度与数据线Data的宽度的比值为1:10。在制备半色调掩膜板时，与数据线Data对应的完全不透光区域的宽度例如可以线宽为8μm，与数据线Data的宽度方向两侧对应的第二部分曝光区域B2的宽度可以为0.8μm，如此设置，既可以节省灰化去除相同线宽的光阻所用的时间及干法刻蚀半导体层13的时间，也能够对光阻层PR下方的第二金属层14进行保护，防止对第二金属层14的侧部刻蚀过度。

在一些实施例中，第二部分曝光区域B2的光阻的厚度沿远离数据线Data对应的未曝光区域A的方向逐渐减薄。

如图3所示，第二部分曝光区域B2的光阻的厚度沿远离数据线Data对应的未曝光区域A的方向逐渐减薄，且第二部分曝光区域B2的光阻呈弧形面结构设置，其厚度变化更加平缓，其边缘的光阻膜厚可以更低，进一步节省灰化处理边缘光阻及干法刻蚀半导体层13的时间。

在一些实施例中，第一部分曝光区域B1的光阻厚度与第二部分曝光区域B2的平均光阻厚度相等。由于第二部分曝光区域B2的光阻厚度非等厚设计，取其厚度平均值与第一部分曝光区域B1的光阻厚度相等，如此设置，可以使数据线Data及沟道F尽可能同时完成曝光及显影，节省整体的黄光制程时间。同时，也可以使第一部分曝光区域B1与第二部分曝光区域B2的光阻同时完成灰化处理工艺，避免因数据线Data上光阻烧退量不够依旧需要持续烧退、致使沟道F内的金属腐蚀严重造成的良率异常。

在一些实施例中，半导体层13包括有源层131和沉积于有源层131上的欧姆接触层132，在步骤S6之前，即剥离掉减薄的光阻图案之前，制备方法还包括：

步骤S60：以减薄的光阻图案为遮挡，对欧姆接触层132进行干法刻蚀，以暴露出沟道区F。

如图7(a)～(e)所示，半导体层13包括有源层131和沉积于有源层131上的欧姆接触层132，有源层131可以为氧化物半导体，例如铟镓锌氧化物(IGZO)、铝掺杂的氧化锌(AZO)、氧化铟锌(IZO)、铟镓锌氧化物(IGTO)、氧化锌锡(ZTO)等透明氧化物半导体材料，由磁控溅射方法成膜，并通过湿法工艺刻蚀。有源层131还可以为非晶硅层A-Si，欧姆接触层132可以为N⁺型掺杂非晶硅层N⁺A-Si。

在一些实施例中，制备方法还包括：

步骤S21：采用第一次湿法刻蚀工艺对完全曝光区域进行刻蚀，将完全曝光区域的金属层刻蚀掉；

步骤S22：对完全曝光区域的欧姆接触层132采用干法刻蚀工艺进行刻蚀，以形成数据线Data、源电极及漏电极。

在一些实施例中，制备方法还包括：

步骤S7：在完全曝光区域内沉积一层钝化层15，通过干法刻蚀在钝化层15上制作出过孔(图中未示出)。

如图4(d)和图7(d)所示，在完全曝光区域内的第二金属层14上，可以采用等离子体增强化学气相沉积法沉积一层钝化层15，钝化层15采用氮化硅材料制备，这样，通过采用氮化硅材料制备钝化层，从而可起到防止水汽、钠离子和氧气杂质侵入到器件中。当然，在本实施例中，上述钝化层15也可通过其他有机绝缘材料制备，此处不作限定。

步骤S8：在钝化层15上沉积一层导电薄膜，通过干法刻蚀使导电薄膜形成像素电极16，像素电极16通过过孔与漏极D电性连接。

如图4(e)和图7(e)所示，在钝化层15上采用磁控溅射或热蒸发的方法沉积一层导电薄膜，该导电薄膜可采用氧化铟锡或氧化铟锌，这样，通过进行干蚀刻形成像素电极，且该像素电极16可通过钝化层15的过孔与漏极D电性相连。

步骤S9：剥离剩余的光阻。利用带膜剥离工艺去除剩余的光阻和覆盖在剩余光阻上的导电薄膜，从而使得沉积在钝化层15过孔中的导电薄膜保留下来。

在一些实施例中，干法刻蚀采用氧气、氯气和氟化气中的任一者进行刻蚀。如此设置，可以实现在较短的时间内对半导体层13进行较好的蚀刻，提高了刻蚀的生产效率，降低了生产成本。

需要说明的是，本申请中所述的构图工艺可以包括光刻工艺，或者包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；其中，光刻工艺是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等工艺，可以根据本申请中所形成的结构选择相应的构图工艺。

另外，本申请实施例还提供一种阵列基板，包括：在衬底基板10上依次形成第一金属层11、栅绝缘层12、半导体层13及第二金属层14，第二金属层14包括数据线Data、源极S和漏极D，其中，数据线Data在衬底基板10上的正投影与半导体层13在衬底基板10上的正投影基本重合。本申请实施例中，“基本重合”指的是，数据线Data和金属电极的单侧线宽与各自对应的半导体层13的单侧线宽之差在允许的误差范围内，该允许的误差范围例如可以为±0.5μm，即数据线Data和金属电极的单侧线宽可以比各自对应的半导体层13的单侧线宽大于0～0.5μm，或者，数据线Data和金属电极的单侧线宽可以比各自对应的半导体层13的单侧线宽小于0～0.5μm。当然，该允许的误差范围还可以其他的数值范围，根据实际产品的具体需求而定，此处不再赘述。

如图4(e)和图7(e)所示，由于阵列基板在制备过程中，通过半色调掩膜工艺在数据线Data的宽度方向两侧设置半透明膜，并通过灰化工艺减薄数据线Data对应的光阻的厚度，从而可以减小数据线Data对应的半导体层的宽度余量，进而在不影响开口率的前提下减小其与像素电极或者栅极之间的寄生电容，有利于提高产品的品味。另外，与图5所示的相关技术中未在数据线Data的宽度方向两侧设置半透明膜的技术方案相比，可以节省灰化去除相同线宽的光阻所用的时间及干法刻蚀半导体层13的时间，降低对数据线Data及沟道F内金属的过蚀刻，提高产品良率，有利于提高工厂产能。

另外，如图8所示，本申请实施例还提供一种显示面板，包括阵列基板100、与阵列基板100相对设置的彩膜基板200，以及设置于阵列基板100与彩膜基板200之间的液晶层300，其中，阵列基板100采用如前所述的阵列基板的制备方法制备而成。

液晶层3包括多个液晶分子，液晶分子通常为棒状，既可以像液体一样流动，又具有某些晶体特征。当液晶分子处于电场中时，其排列方向会根据电场的变化而改变。

阵列基板100的衬底基板10上设置有透明的像素电极16，彩膜基板200包括彩膜衬底201、设置于彩膜衬底201上的公共电极202，当阵列基板100的薄膜晶体管通过施加于栅极G的信号而导通时，施加于数据线Data的信号被施加于像素电极16。由此，在像素电极16与公共电极202之间生成预定强度的电场，施加不同的电压可以改变液晶分子的取向，从而调节光的透射率并显示图像。

可以理解的是，本申请各实施例提供的阵列基板的技术方案可以广泛用于各种液晶显示面板的背光模组，如TN(Twisted Nematic，扭曲向列型)显示面板、IPS(In-PlaneSwitching，平面转换型)显示面板、VA(VerticalAlignment，垂直配向型)显示面板、MVA(Multi-Domain Vertical Alignment，多象限垂直配向型)显示面板。

应当容易地理解，应当按照最宽的方式解释本申请中的“在……上”、“在……以上”和“在……之上”，以使得“在……上”不仅意味着“直接处于某物上”，还包括“在某物上”且其间具有中间特征或层的含义，并且“在……以上”或者“在……之上”不仅包括“在某物以上”或“之上”的含义，还可以包括“在某物以上”或“之上”且其间没有中间特征或层(即，直接处于某物上)的含义。

文中使用的术语“层”可以指包括具有一定厚度的区域的材料部分。层可以在整个的下层结构或上覆结构之上延伸，或者可以具有比下层或上覆结构的范围小的范围。此外，层可以是匀质或者非匀质的连续结构的一个区域，其厚度小于该连续结构的厚度。例如，层可以位于所述连续结构的顶表面和底表面之间或者所述顶表面和底表面处的任何成对的横向平面之间。层可以横向延伸、垂直延伸和/或沿锥形表面延伸。衬底基板可以是层，可以在其中包括一个或多个层，和/或可以具有位于其上、其以上和/或其以下的一个或多个层。层可以包括多个层。例如，互连层可以包括一个或多个导体和接触层(在其内形成触点、互连线和/或过孔)以及一个或多个电介质层。

最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (10)

1.一种阵列基板的制备方法，包括在衬底基板上依次形成第一金属层、栅绝缘层、半导体层及第二金属层，其特征在于，所述制备方法还包括：

在所述第二金属层上涂布光阻层，采用半色调掩膜板对所述光阻层曝光显影，形成光阻图案，所述光阻图案包括在待形成的源极、漏极和数据线位置分别形成的未曝光区域、在沟道位置形成的第一部分曝光区域、在数据线的宽度方向两侧形成第二部分曝光区域以及在其余位置形成完全曝光区域；

以所述光阻图案为遮挡对所述第二金属层进行第一次湿法刻蚀，以形成数据线和与所述数据线连接的金属电极；

通过灰化工艺去除所述第一部分曝光区域和所述第二部分曝光区域的光阻，以减薄所述光阻图案，使剩余的所述未曝光区域的边缘与第一次湿法刻蚀后的所述第二金属层的边缘对齐；

对所述半导体层进行干法刻蚀，使得所述数据线和所述金属电极在衬底基板上的正投影与各自对应的所述半导体层在衬底基板上的正投影基本重合；

以减薄的所述光阻图案为遮挡，对所述金属电极进行第二次湿法刻蚀，以分别形成源极和漏极；

剥离掉所述减薄的光阻图案。

2.根据权利要求1所述的制备方法，其特征在于，所述第二部分曝光区域的光阻宽度与所述数据线的宽度的比值为1：10。

3.根据权利要求2所述的制备方法，其特征在于，所述第二部分曝光区域的光阻的厚度沿远离所述数据线对应的所述未曝光区域的方向逐渐减薄。

4.根据权利要求1所述的制备方法，其特征在于，所述第一部分曝光区域的光阻厚度与所述第二部分曝光区域的平均光阻厚度相等。

5.根据权利要求1所述的制备方法，其特征在于，所述半导体层包括有源层和沉积于所述有源层上的欧姆接触层，所述剥离掉所述减薄的光阻图案之前，还包括：

以所述减薄的光阻图案为遮挡，对所述欧姆接触层进行干法刻蚀，以暴露出沟道区。

6.根据权利要求5所述的制备方法，其特征在于，还包括：

采用第一次湿法刻蚀工艺对所述完全曝光区域进行刻蚀，将所述完全曝光区域的金属层刻蚀掉；

对所述完全曝光区域的欧姆接触层采用干法刻蚀工艺进行刻蚀，以形成数据线、源电极及漏电极。

7.根据权利要求6所述的制备方法，其特征在于，还包括：

在所述完全曝光区域内沉积一层钝化层，通过干法刻蚀在所述钝化层上制作出过孔；

在所述钝化层上沉积一层导电薄膜，通过干法刻蚀使所述导电薄膜形成像素电极，所述像素电极通过所述过孔与所述漏极电性连接；

剥离剩余的光阻。

8.根据权利要求1所述的制备方法，其特征在于，所述干法刻蚀采用氧气、氯气和氟化气中的任一者进行刻蚀。

9.一种阵列基板，包括：在衬底基板上依次形成第一金属层、栅绝缘层、半导体层及第二金属层，所述第二金属层包括数据线、源极和漏极，其特征在于，所述数据线在所述衬底基板上的正投影与所述半导体层在所述衬底基板上的正投影基本重合。

10.一种显示面板，其特征在于，包括：

阵列基板，采用如权利要求1至8任一项所述的阵列基板的制备方法制备而成；

彩膜基板，与所述阵列基板相对设置；以及

液晶层，设置于所述阵列基板与所述彩膜基板之间。

Images