[go: up one dir, main page]

CN115458390B - 三维集成结构及其制作方法 - Google Patents

三维集成结构及其制作方法 Download PDF

Info

Publication number
CN115458390B
CN115458390B CN202210893231.4A CN202210893231A CN115458390B CN 115458390 B CN115458390 B CN 115458390B CN 202210893231 A CN202210893231 A CN 202210893231A CN 115458390 B CN115458390 B CN 115458390B
Authority
CN
China
Prior art keywords
chamfer
stacked
effective device
area
photoresist layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210893231.4A
Other languages
English (en)
Other versions
CN115458390A (zh
Inventor
章安娜
周玉
胡胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Integrated Circuit Co ltd
Original Assignee
Wuhan Xinxin Integrated Circuit Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Integrated Circuit Co ltd filed Critical Wuhan Xinxin Integrated Circuit Co ltd
Priority to CN202411750324.7A priority Critical patent/CN119650514A/zh
Priority to CN202210893231.4A priority patent/CN115458390B/zh
Priority to US18/076,909 priority patent/US20240194531A1/en
Publication of CN115458390A publication Critical patent/CN115458390A/zh
Application granted granted Critical
Publication of CN115458390B publication Critical patent/CN115458390B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00—Three-dimensional [3D] integrated devices
    • H10D88/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/40—Details of apparatuses used for either manufacturing connectors or connecting the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Wire Bonding (AREA)

Abstract

本发明涉及一种三维集成结构及其制作方法。所述制作方法中，对应于堆叠晶圆的外围区进行第一切边工艺，形成邻接且包围有效器件区的斜切面，其中，从所述有效器件区的边缘向外，所述堆叠晶圆的厚度经所述斜切面逐渐降低，使得后续在涂敷光阻层时，所述有效器件区和斜切面的连接区域容易被所述光阻层覆盖，避免形成无光阻区而影响后续工艺，所述制作方法还对应于所述外围区的外边缘进行第二切边工艺，以形成邻接且包围所述斜切面的夹持面，不需要将夹具夹在堆叠晶圆的顶表面，可以避免夹具对堆叠晶圆顶表面造成损伤而对有效器件区内的结构和有效器件区的面积造成不良影响，有利于满足工艺要求。所述三维集成结构可采用上述制作方法。

Description

三维集成结构及其制作方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种三维集成结构及其制作方法。
背景技术
三维集成技术可以实现高性能集成互连电路，是获得高性能芯片的一种新技术。在三维集成工艺中，将多个晶圆堆叠连接，并在堆叠晶圆的一侧表面制作焊料块，以与外部连接。在制作焊料块之前，通常通过切边工艺(trimming)将堆叠晶圆一定深度(即切边深度)和一定宽度(即切边宽度)的边缘部分切除，利用切边工艺，可以去除堆叠晶圆边缘贴合较差的部分，并且有助于确保堆叠晶圆边缘完整光滑，还可以消除堆叠晶圆边缘的应力。
在切边工艺之后进行的制作焊料块的工艺中，需要在晶圆表面涂敷光阻，并在无光阻区域形成焊料块；但是，如图1所示，一种现有工艺中，经过切边之后，在堆叠晶圆10的边缘形成陡直且高度较大的台阶，这导致光阻PR难以堆高覆盖在台阶边缘的拐角处(如图1中虚线圈出位置)，在无光阻区域形成焊料块11时，在该拐角处容易形成多余的焊料块，影响后续工艺。图1中12表示夹具。
为了避免在堆叠晶圆10的边缘处形成多余的焊料块11，如图2所示，另一种现有工艺中，在无光阻区域形成焊料块11时，将夹具12夹在堆叠晶圆10的顶表面。但是，随着工艺的发展，堆叠晶圆10所包含的晶圆数量增多，工艺所要求的切边宽度与切边深度增大，图2所示的方式容易对堆叠晶圆10顶表面造成损伤，影响有效器件区内的结构和有效器件区面积，难以满足工艺要求。
发明内容
为了避免在堆叠晶圆的边缘处形成多余的结构(如焊料块)，并且不影响有效器件区内的结构和有效器件区的面积，本发明提供一种三维集成结构，还提供一种三维集成结构的制作方法。
一方面，本发明提供一种三维集成结构的制作方法，包括：
获得一堆叠晶圆，所述堆叠晶圆的表面包括有效器件区和位于所述有效器件区外围的外围区；
对应于所述外围区进行第一切边工艺，形成邻接且包围所述有效器件区的斜切面；以及
对应于所述外围区的外边缘进行第二切边工艺，形成邻接且包围所述斜切面的夹持面，其中，从所述有效器件区的边缘向外，所述堆叠晶圆的厚度经所述斜切面逐渐降低，并在所述夹持面进一步降低。
可选的，所述斜切面包括斜面和弧面中的至少一种。
可选的，在形成所述夹持面后，所述制作方法还包括：
在所述堆叠晶圆的表面涂敷光阻层，所述光阻层连续覆盖所述有效器件区和所述斜切面；
对所述光阻层进行曝光和显影，在所述有效器件区形成贯穿所述光阻层的开口；以及
在所述开口中形成焊料块。
可选的，采用电镀工艺在所述开口中形成焊料块，并且，在所述电镀工艺中，利用夹具在所述夹持面夹持所述堆叠晶圆。
可选的，所述斜切面的外边界与所述夹持面之间的高度落差小于所述光阻层的厚度。可选的，所述高度落差大于0且小于或等于60μm。
一方面，本发明提供一种三维集成结构，所述三维集成结构包括堆叠晶圆，所述堆叠晶圆的表面包括有效器件区和位于所述有效器件区外围的外围区，所述外围区具有邻接且包围所述有效器件区的斜切面以及邻接且包围所述斜切面的夹持面，其中，从所述有效器件区的边缘向外，所述堆叠晶圆的厚度经所述斜切面逐渐降低，并在所述夹持面进一步降低。
可选的，所述堆叠晶圆包括在所述有效器件区设置的至少一个焊料块。
可选的，所述堆叠晶圆包括在厚度方向堆叠的至少三片晶圆。
可选的，所述夹持面的宽度为3mm～5mm。
本发明提供的三维集成结构的制作方法中，对应于所述外围区进行第一切边工艺，形成邻接且包围所述有效器件区的斜切面，其中，从所述有效器件区的边缘向外，所述堆叠晶圆的厚度经所述斜切面逐渐降低，使得后续在涂敷光阻层时，所述有效器件区和斜切面的连接区域容易被所述光阻层覆盖，避免形成无光阻区而影响后续工艺；并且，为了便于后续工艺及运输中稳定夹持堆叠晶圆，所述制作方法还对应于所述外围区的外边缘进行第二切边工艺，以形成邻接且包围所述斜切面的夹持面，不需要将夹具夹在堆叠晶圆的顶表面，可以避免夹具对堆叠晶圆顶表面造成损伤而对有效器件区内的结构和有效器件区的面积造成不良影响，有利于满足工艺要求。
本发明提供的三维集成结构中，所述外围区具有邻接且包围所述有效器件区的斜切面和邻接且包围所述斜切面的夹持面，在形成焊料块或其它需要将有效器件区外侧区域覆盖的工艺中，所述有效器件区和所述斜切面的连接区域容易被覆盖，避免形成无光阻区而在有效器件区的外侧区域形成不需要的结构(如焊料块)，并且，在利用所述夹持面确保所述堆叠晶圆能够稳定夹持的同时，可以避免夹具对堆叠晶圆顶表面造成损伤而对有效器件区内的结构和有效器件区的面积造成不良影响，有利于提升三维集成结构的质量。
附图说明
图1是一种现有工艺在切边后的堆叠晶圆上先形成光阻层继而在光阻层的开口中形成焊料块的剖面结构示意图。
图2是另一种现有工艺在切边后的堆叠晶圆上先形成光阻层继而在光阻层的开口中形成焊料块的剖面结构示意图。
图3是本发明一实施例的三维集成结构的制作方法的流程示意图。
图4A至图4E是本发明一实施例的三维集成结构的制作方法的多个步骤形成的剖面结构示意图。
附图标记说明：
10、20-堆叠晶圆；11、22-焊料块；12、30-夹具；211-有效器件区；212-外围区；212a-斜切面；212b-夹持面；21-光阻层；21a-开口；22-焊料块。
具体实施方式
以下结合附图和具体实施例对本发明的三维集成结构及其制作方法作进一步详细说明。根据下面的说明，本发明的优点和特征将更清楚。应当理解，说明书的附图均采用了非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
需要说明的是，下文中的术语“第一”、“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换，例如可使得本文所述的本发明实施例能够不同于本文所述的或所示的其它顺序来操作。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是执行这些步骤的唯一顺序，一些所述的步骤可被省略和/或一些本文未描述的其它步骤可被添加到该方法。
参见图3，本发明实施例包括一种三维集成结构的制作方法，所述制作方法包括：
S1：获得一堆叠晶圆，所述堆叠晶圆的表面包括有效器件区和位于所述有效器件区外围的外围区；
S2：对应于所述外围区进行第一切边工艺，形成邻接且包围所述有效器件区的斜切面；
S3：对应于所述外围区的外边缘进行第二切边工艺，形成邻接且包围所述斜切面的夹持面，其中，从所述有效器件区的边缘向外，所述堆叠晶圆的厚度经所述斜切面逐渐降低，并在所述夹持面进一步降低；
S4：在所述堆叠晶圆的表面涂敷光阻层，所述光阻层连续覆盖所述有效器件区和所述斜切面；
S5：对所述光阻层进行曝光和显影，在所述有效器件区形成贯穿所述光阻层的开口；
S6：在所述开口中形成焊料块。
以下参照图4A至图4E对图3所示的制作方法作进一步说明。
图4A是本发明一实施例中在进行第一切边工艺之前的堆叠晶圆的剖面示意图。参照图4A，步骤S1中的堆叠晶圆20包括至少两片堆叠在一起的晶圆(wafer)，这些晶圆例如均为硅晶圆。所述堆叠晶圆20可包括在厚度方向堆叠的至少三片晶圆，例如包括五片或六片晶圆。一实施例中，堆叠晶圆20中的晶圆数量可达十片以上。所述堆叠晶圆20可以采用已知工艺获得。示例的，可以先对第一片晶圆W1进行半导体工艺，以根据设计要求在上面形成器件和/或电路，然后将经过半导体工艺处理的第二片晶圆W2与第一片晶圆W1键合并电连接，之后，再选择性地在第一片晶圆W1远离第二片晶圆W2的一侧或者第二片晶圆W2远离第一片晶圆W1的一侧键合经过半导体工艺处理的第三片晶圆W3，利用类似的方法，之后可选择性地堆叠第四片晶圆W4、第五片晶圆W5以及第六片晶圆W6等，其中各片晶圆的电路相互连接，最后得到堆叠晶圆20。在堆叠晶圆20的形成过程中，根据需要，至少部分晶圆的边缘可以经过切边处理。
如图4A所示，本实施例中，堆叠晶圆20例如包括六片堆叠并电连接在一起的晶圆。所述堆叠晶圆20的上表面形成有电路输入/输出端点(或焊盘，未示出)，后续在该表面可以形成用于与外部电路连接的焊料块，此处进行切边的表面例如为形成有电路输入/输出端点的一侧表面。
具体的，堆叠晶圆的表面包括有效器件区211和位于所述有效器件区211外围的外围区212(图4A至图4E仅示出部分有效器件区211以及位于其一侧的部分外围区212)。有效器件区211内用于设置对于三维堆叠芯片有用的器件和/或电路。为了避免有效器件区211范围内的器件和/或电路受到切边工艺的影响，所述有效器件区211的范围不进行切边。所述外围区212可以进行切边，所述外围区212包围有效器件区211，外围区212的宽度例如为6mm～10mm。应当理解，图4A所示的是有效器件区211和外围区212大概的范围和边界，它们不是按比例绘制。
图4B是本发明一实施例中在堆叠晶圆边缘形成斜切面后的剖面示意图。参照图4B，在步骤S2中，对应于外围区212进行第一切边工艺，形成邻接且包围有效器件区211的斜切面212a。
可通过调整切边设备的设置，使之斜着研磨并修剪堆叠晶圆20的边缘，从而得到所述斜切面212a。所述斜切面212a使得所述堆叠晶圆20的厚度从有效器件区211边缘向外逐渐降低，从而后续在涂敷光阻层时，所述有效器件区211和斜切面212a的连接区域容易被所述光阻层覆盖，从而有助于避免在有效器件区211的外侧区域形成不需要的结构(如焊料块)而影响后续工艺。所述斜切面212a可包括斜面和弧面中的至少一种，本实施例中，所述斜切面212a例如为弧面。从如图4B所示的纵剖面看，所述弧面可以包括一个或者两个以上的圆弧。
图4C是本发明一实施例中在堆叠晶圆边缘形成夹持面后的剖面示意图。参照图4C，在步骤S3中，对应于外围区212的外边缘进行第二切边工艺，形成邻接且包围所述斜切面212a的夹持面212b，其中，沿远离所述有效器件区211的方向，所述堆叠晶圆20的厚度从所述有效器件区211经所述斜切面212a逐渐降低，并在夹持面212b进一步降低。所述夹持面212b可用于夹持堆叠晶圆20。夹持面212b的宽度例如为3mm～5mm。
本实施例中，第二切边工艺与第一切边工艺的研磨角度不同，采用第二切边工艺对外围区212的外边缘进行切边时，例如沿着堆叠晶圆20的厚度方向整体去除堆叠晶圆20的边缘部分，从而所述夹持面212b相对于斜切面212a为较平坦的表面，便于夹具夹持。在进行第二切边工艺时，位于外围区212外边缘的部分斜切面212a可被研磨而转换为夹持面212b。经过第二切边工艺后，在斜切面212a的外边界与夹持面212b之间形成高度落差D。
图4D是本发明一实施例中在堆叠晶圆的表面形成图形化的光阻层后的剖面示意图。参照图4D，在形成上述斜切面212a和夹持面212b后，本实施例还可利用步骤S4在堆叠晶圆20的表面形成光阻层21，所述光阻层21连续覆盖上述有效器件区211和所述斜切面212a，并且，光阻层21还可以在所述夹持面212b上形成，之后，可利用步骤S5对光阻层21进行曝光和显影，对应于所述有效器件区211形成贯穿所述光阻层21的开口21a。
具体而言，在对光阻层21进行曝光和显影后，所述开口21a可对应于堆叠晶圆20表面上的各输入/输出端点的位置形成。为了避免在涂敷光阻层21时在斜切面212a和夹持面212b相接的拐角处形成无光阻区而导致形成多余的焊料块，所述斜切面212a的外边界与夹持面212b之间的高度落差D优选小于光阻层21的厚度，例如，所述高度落差D大于0且小于或等于60μm，进一步的，所述高度落差D可小于30μm。
图4E是本发明一实施例中在堆叠晶圆的表面形成焊料块后的剖面示意图。参照图4E，利用步骤S6在所述光阻层21的开口21a中形成焊料块22。在所述开口21a中形成焊料块22可以采用电镀工艺，作为示例，可以先在光阻层21的开口21a中形成种子层(如Ti/Cu层)，然后采用夹具30夹持堆叠晶圆20，将堆叠晶圆20置入电镀液槽中进行电镀，所述夹具30夹持在所述夹持面212b上(在夹持之前，可将夹持面212b上的至少部分光阻去除)。所述焊料块22可包括锡、铅锡合金、锡银合金以及锡银铜合金中的至少一种。在形成所述焊料块22后，后续可以去除所述光阻层21，并进行热回焊(thermal reflow)工艺，使各焊料块22进一步形成焊球(bump)。
本实施例介绍的三维集成结构的制作方法中，在对应于外围区212进行第一切边工艺后，形成邻接且包围所述有效器件区211的斜切面212a，其中从所述有效器件区211的边缘向外，所述堆叠晶圆20的厚度经所述斜切面212a逐渐降低，使得后续在涂敷光阻层21时，所述有效器件区211和斜切面212a的连接区域容易被所述光阻层21覆盖，避免形成无光阻区，从而避免在有效器件区211的外侧区域形成不需要的结构(如焊料块)而影响后续工艺。另外，为了便于后续工艺及运输中稳定夹持堆叠晶圆20，还对应于所述外围区212的外边缘进行第二切边工艺，以形成邻接且包围所述斜切面212a的夹持面212b，所述夹持面212b便于夹具夹持堆叠晶圆20，而且不需要将夹具夹在堆叠晶圆20的顶表面，可以避免夹具对堆叠晶圆20顶表面造成损伤进而对有效器件区211内的结构和有效器件区211的面积造成不良影响，有利于满足工艺要求。
本发明实施例还涉及一种三维集成结构，所述三维集成结构可采用上述实施例描述的制作方法形成。所述三维集成结构包括堆叠晶圆20，所述堆叠晶圆20可包括在厚度方向堆叠的至少三片晶圆，例如包括五片或六片晶圆。一实施例中，堆叠晶圆20中的晶圆数量可达十片以上。
参照图4E，所述堆叠晶圆20的表面包括有效器件区211和位于所述有效器件区211外围的外围区212，所述外围区212具有邻接且包围所述有效器件区211的斜切面212a，其中，从所述有效器件区211的边缘向外，所述堆叠晶圆20的厚度经所述斜切面212a逐渐降低。
所述外围区212还具有邻接且包围所述斜切面212a的夹持面212b，其中，从所述有效器件区211的边缘向外，所述堆叠晶圆20的厚度经所述斜切面212a逐渐降低，并在所述夹持面212b进一步降低。所述夹持面的宽度例如为3mm～5mm。所述夹持面212b与斜切面212a边缘的高度落差D例如大于0且小于60μm，进一步的可以小于30μm。此外，堆叠晶圆20可包括在所述有效器件区211设置的至少一个焊料块22。
利用本发明提供的三维集成结构，在形成焊料块或其它需要将有效器件区211外侧区域覆盖的工艺中，所述有效器件区211和所述斜切面212a的连接区域容易被覆盖，避免在有效器件区211的外侧区域形成不需要的结构(如焊料块22)，并且，在利用所述夹持面确保所述堆叠晶圆能够稳定夹持的同时，可以避免夹具对堆叠晶圆顶表面造成损伤而对有效器件区内的结构和有效器件区的面积造成不良影响，有利于提升三维集成结构的质量。
需要说明的是，本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同和相似的部分互相参见即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明权利范围的任何限定，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (10)

1.一种三维集成结构的制作方法，其特征在于，包括：
获得一堆叠晶圆，所述堆叠晶圆的表面包括有效器件区和位于所述有效器件区外围的外围区；
对应于所述外围区进行第一切边工艺，形成邻接且包围所述有效器件区的斜切面；以及
对应于所述外围区的外边缘进行第二切边工艺，形成邻接且包围所述斜切面的夹持面，其中，从所述有效器件区的边缘向外，所述堆叠晶圆的厚度经所述斜切面逐渐降低，并在所述夹持面进一步降低。
2.如权利要求1所述的制作方法，其特征在于，所述斜切面包括斜面和弧面中的至少一种。
3.如权利要求1所述的制作方法，其特征在于，在形成所述夹持面后，还包括：
在所述堆叠晶圆的表面涂敷光阻层，所述光阻层连续覆盖所述有效器件区和所述斜切面；
对所述光阻层进行曝光和显影，在所述有效器件区形成贯穿所述光阻层的开口；以及
在所述开口中形成焊料块。
4.如权利要求3所述的制作方法，其特征在于，采用电镀工艺在所述开口中形成焊料块，并且，在所述电镀工艺中，利用夹具在所述夹持面夹持所述堆叠晶圆。
5.如权利要求3所述的制作方法，其特征在于，所述斜切面的外边界与所述夹持面之间的高度落差小于所述光阻层的厚度。
6.如权利要求5所述的制作方法，其特征在于，所述高度落差大于0且小于或等于60μm。
7.一种三维集成结构，其特征在于，包括堆叠晶圆，所述堆叠晶圆的表面包括有效器件区和位于所述有效器件区外围的外围区，所述外围区具有邻接且包围所述有效器件区的斜切面以及邻接且包围所述斜切面的夹持面，所述夹持面的倾斜度较所述斜切面的倾斜度小，其中，从所述有效器件区的边缘向外，所述堆叠晶圆的厚度经所述斜切面逐渐降低，并在所述夹持面进一步降低。
8.如权利要求7所述的三维集成结构，其特征在于，所述堆叠晶圆包括在所述有效器件区设置的至少一个焊料块。
9.如权利要求7所述的三维集成结构，其特征在于，所述堆叠晶圆包括在厚度方向堆叠的至少三片晶圆。
10.如权利要求7所述的三维集成结构，其特征在于，所述夹持面的宽度为3mm~5mm。
CN202210893231.4A 2022-07-27 2022-07-27 三维集成结构及其制作方法 Active CN115458390B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202411750324.7A CN119650514A (zh) 2022-07-27 2022-07-27 三维集成结构及其制作方法
CN202210893231.4A CN115458390B (zh) 2022-07-27 2022-07-27 三维集成结构及其制作方法
US18/076,909 US20240194531A1 (en) 2022-07-27 2022-12-07 Three-dimensionally integrated structure and method for fabricating same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210893231.4A CN115458390B (zh) 2022-07-27 2022-07-27 三维集成结构及其制作方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202411750324.7A Division CN119650514A (zh) 2022-07-27 2022-07-27 三维集成结构及其制作方法

Publications (2)

Publication Number Publication Date
CN115458390A CN115458390A (zh) 2022-12-09
CN115458390B true CN115458390B (zh) 2024-11-12

Family

ID=84296048

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210893231.4A Active CN115458390B (zh) 2022-07-27 2022-07-27 三维集成结构及其制作方法
CN202411750324.7A Pending CN119650514A (zh) 2022-07-27 2022-07-27 三维集成结构及其制作方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202411750324.7A Pending CN119650514A (zh) 2022-07-27 2022-07-27 三维集成结构及其制作方法

Country Status (2)

Country Link
US (1) US20240194531A1 (zh)
CN (2) CN115458390B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022040052A1 (en) * 2020-08-18 2022-02-24 Lam Research Corporation Wafer edge deposition for wafer level packaging

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1507292B1 (en) * 2002-05-20 2012-05-02 Sumco Corporation Method of manufacturing the substrate, and wafer outer periphery pressing jigs used for the method
WO2006067836A1 (ja) * 2004-12-21 2006-06-29 Ulvac Singapore Pte Ltd. 成膜用マスク及びマスク組立治具
US7771896B2 (en) * 2006-12-22 2010-08-10 Asml Netherlands B.V. Patterning device, method of providing a patterning device, photolithographic apparatus and device manufacturing method
CN105990117A (zh) * 2015-02-04 2016-10-05 中芯国际集成电路制造(上海)有限公司 一种降低栅电阻的方法
KR102524962B1 (ko) * 2016-11-14 2023-04-21 삼성전자주식회사 기판 구조체 제조 방법 및 이를 이용하여 제조된 기판 구조체
CN108231646A (zh) * 2016-12-13 2018-06-29 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN111968985B (zh) * 2020-08-26 2023-08-15 长江存储科技有限责任公司 三维存储器的制造方法
CN114496727A (zh) * 2021-12-28 2022-05-13 长江存储科技有限责任公司 集成电路组件及其制作方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022040052A1 (en) * 2020-08-18 2022-02-24 Lam Research Corporation Wafer edge deposition for wafer level packaging

Also Published As

Publication number Publication date
CN119650514A (zh) 2025-03-18
CN115458390A (zh) 2022-12-09
US20240194531A1 (en) 2024-06-13

Similar Documents

Publication Publication Date Title
US20220359448A1 (en) Chip package structure
US20060019467A1 (en) Methods of fabricating integrated circuit chips for multi-chip packaging and wafers and chips formed thereby
US9786514B2 (en) Semiconductor package with sidewall-protected RDL interposer
US7811858B2 (en) Package and the method for making the same, and a stacked package
US9048234B2 (en) Off-chip vias in stacked chips
KR101389257B1 (ko) 칩-온-웨이퍼 구조 및 이를 제조하는 방법
TWI548007B (zh) 半導體元件之封裝方法、封裝半導體元件及其設計方法
KR100306842B1 (ko) 범프 패드에 오목 패턴이 형성된 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법
TWI618209B (zh) 封裝體
CN108735616B (zh) 半导体装置结构的形成方法
EP1085570A2 (en) Chip scale surface mount package for semiconductor device and process of fabricating the same
TWI625783B (zh) 封裝半導體裝置之方法及封裝的半導體裝置
US9721919B2 (en) Solder bumps formed on wafers using preformed solder balls with different compositions and sizes
US10832999B2 (en) Packaging methods for semiconductor devices comprising forming trenches in separation regions between adjacent packaging substrates
US8294266B2 (en) Conductor bump method and apparatus
US6596611B2 (en) Method for forming wafer level package having serpentine-shaped electrode along scribe line and package formed
CN115458390B (zh) 三维集成结构及其制作方法
US8742575B2 (en) Semiconductor device and fabrication method thereof
US11264264B2 (en) Solder bump formation using wafer with ring
US11894331B2 (en) Chip package structure, chip structure and method for forming chip structure
US11152321B2 (en) Semiconductor device having a copper pillar interconnect structure
TWI692064B (zh) 具等高凸塊的半導體晶片及其製法
US8785248B2 (en) Wafer level packaging using a lead-frame
KR20240120292A (ko) 반도체 소자의 패키징 방법
CN120413442A (zh) 晶圆堆叠方法及堆叠结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Country or region after: China

Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province

Applicant after: Wuhan Xinxin Integrated Circuit Co.,Ltd.

Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province

Applicant before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd.

Country or region before: China

GR01 Patent grant
GR01 Patent grant