CN115453605A - 一种辐射探测电路和辐射探测方法 - Google Patents

Abstract

本申请公开了一种辐射探测电路和方法，该辐射探测电路包括：依次连接的探测器、电荷灵敏放大器和低通滤波器；所述探测器，用于基于探测到的射线生成电荷；所述电荷灵敏放大器，用于对所述电荷进行特定倍数的放大，得到第一电压信号；所述低通滤波器，用于对所述第一电压信号进行放大和滤波处理，得到目标电压信号；能够减小电路结构的复杂程度、降低设计难度和成本。

Description

一种辐射探测电路和辐射探测方法

技术领域

本申请属于集成电路技术领域，具体涉及一种辐射探测电路和辐射探测方法。

背景技术

相关技术中，辐射探测模拟通道包括依次顺序连接的辐射源、探测器、电荷灵敏放大器(Charger Sensitive Amplifier，CSA)、极零相消电路和一阶半高斯成形器；通过辐射源发射射线到达探测器，探测器探测到射线以后生成电荷，之后采用极零相消电路和CSA得到放大后的电压信号，最后通过一阶半高斯成形器得到探测信号。

该辐射探测模拟通道的电路结构复杂、设计难度较高，成本也相对较高。

发明内容

本申请实施例的目的是提供一种辐射探测电路和方法，能够减小电路结构的复杂程度、降低设计难度和成本。

第一方面，本申请实施例提供了一种辐射探测电路，包括：依次连接的探测器、电荷灵敏放大器和低通滤波器；

所述探测器，用于基于探测到的射线生成电荷；

所述电荷灵敏放大器，用于对所述电荷进行特定倍数的放大，得到第一电压信号；

所述低通滤波器，用于对所述第一电压信号进行放大和滤波处理，得到目标电压信号。

在一些实施方式中，所述辐射探测电路还包括：耦合电路；所述探测器的输出端连接所述耦合电路的输入端；所述耦合电路的输出端连接所述电荷灵敏放大器的第一输入端；所述电荷灵敏放大器的第二输入端连接第一参考电压；所述电荷灵敏放大器的输出端连接所述低通滤波器的输入端；

所述耦合电路，用于将所述电荷耦合进入所述电荷灵敏放大器的第一输入端；

所述电荷灵敏放大器，用于基于所述第一参考电压和耦合进入的所述电荷，对所述电荷进行所述特定倍数的放大，得到所述第一电压信号。

在一些实施方式中，所述耦合电路包括第一电阻和第一电容；所述第一电阻的一端连接第一电源；所述第一电阻的另一端连接所述探测器的输出端；所述探测器的接地端接地；所述探测器的输出端连接所述第一电容的一端；所述第一电容的另一端连接所述电荷灵敏放大器的第一输入端；

所述第一电阻，用于向所述探测器的输出端提供第一直流通路，以泄放所述探测器泄露的直流电流；

所述第一电容，用于将所述电荷耦合进入所述电荷灵敏放大器的第一输入端。

在一些实施方式中，所述电荷灵敏放大器包括第一运算放大器和反馈电路；所述耦合电路的输出端连接所述第一运算放大器的第一输入端；所述第一运算放大器的第二输入端连接所述第一参考电压；所述第一运算放大器的输出端连接所述低通滤波器的输入端；所述反馈电路跨接在所述第一运算放大器的第一输入端与输出端之间；

所述第一运算放大器，用于基于所述第一参考电压和耦合进入的所述电荷，对所述电荷进行放大，输出所述第一电压信号；

所述反馈电路，用于控制所述电荷的放大倍数为所述特定放大倍数。

在一些实施方式中，所述反馈电路包括第二电阻和第二电容；所述第二电阻和所述第二电容并联形成第一并联支路；所述第一并联支路跨接在所述第一运算放大器的第一输入端与输出端之间；所述第一并联支路，用于基于所述第二电阻的阻抗值和所述第二电容的容抗值控制所述电荷的放大倍数为所述特定放大倍数。

在一些实施方式中，所述第一运算放大器包括第一至第十晶体管和控制电路；

第一晶体管的漏极、栅极和源极分别对应连接第二电源、所述控制电路的第一输出端和第一公共连接点；所述第一公共连接点通过第二晶体管漏极和第三晶体管的漏极连接形成；所述第二晶体管的栅极连接第八晶体管的栅极形成第一公共节点；所述第二晶体管的源极连接第四晶体管的漏极；所述第四晶体管的源极连接第六晶体管的漏极；所述第六晶体管源极连接所述第八晶体管的漏极；所述第八晶体管的源极连接第九晶体管的源极；所述第三晶体管的栅极连接所述第九晶体管的栅极形成第二公共节点；所述第三晶体管的源极连接第五晶体管的漏极；所述第五晶体管的源极连接第七晶体管的漏极形成第三公共节点；所述第七晶体管的源极连接第九晶体管的漏极；第十晶体管的栅极连接所述第四晶体管与所述第六晶体管的公共连接点；所述第十晶体管的漏极连接所述第八晶体管和所述第九晶体管的公共连接点；所述第十晶体管的源极接地；所述第四晶体管的栅极和所述第五晶体管的栅极均连接所述控制电路的第二输出端；所述第六晶体管的栅极和所述第七晶体管的栅极均所述控制电路的第三输出端；

所述第一公共节点连接所述耦合电路的输出端；所述第二公共节点连接所述第一参考电压；所述第三公共节点连接所述低通滤波器的输入端。

在一些实施方式中，第一至第五晶体管均为P型金属氧化物半导体场效应晶体管；第六至第十晶体管均为N型金属氧化物半导体场效应晶体管。

在一些实施方式中，所述低通滤波器包括第三电阻、第四电阻、第三电容和第二运算放大器；所述第三电阻的一端连接所述电荷灵敏放大器的输出端；所述第三电阻的第二端连接所述第二运算放大器的第一输入端；所述第二运算放大器的第二输入端连接第二参考电压；所述第四电阻和所述第三电容并联形成的第二并联支路跨接在所述第二运算放大器的第一输入端与输出端之间。

在一些实施方式中，所述第四电阻和所述第三电容的乘积等于所述第二电阻和所述第二电容的乘积。

第二方面，本申请实施例提供了一种辐射探测方法，所述方法包括：

探测器基于探测到的射线生成电荷；

电荷灵敏放大器对所述电荷进行特定倍数的放大，得到第一电压信号；

低通滤波器对所述第一电压信号进行放大和滤波处理，得到目标电压信号。

在本申请实施例中，通过辐射探测电路中的探测器基于探测到的射线生成电荷，然后，通过辐射探测电路中的CSA对所述电荷进行特定倍数的放大，得到第一电压信号；最后，通过辐射探测电路的低通滤波器对所述第一电压信号进行放大和滤波处理，得到目标电压信号。由于CSA和低通滤波器中均包括运放和跨接在运放输入端和输出端之间的反馈电路，反馈电路包括电容和电阻，通过选取合适的电阻阻抗值和电容容抗值，可以使得辐射探测电路的传递函数中仅存在一个极点，从而可以提高辐射探测电路的计数率。即，仅仅通过辐射探测电路中的探测器、CSA和低通滤波器就能满足辐射探测的高计数率要求，不需要极零相消电路，且与一阶半高斯成形器相比低通滤波器的电路简单很多，因此，本申请辐射探测电路在保证高计数率要求的前提下，减小了电路结构的复杂程度、降低设计难度和成本。

附图说明

图1为一些实施例中辐射探测通道组成架构示意图；

图2为一些实施例中一阶半高斯成形器的组成电路示意图；

图3为本申请实施例提供的一种辐射探测电路的组成结构示意图；

图4为本申请实施例提供的另一种辐射探测电路的组成结构示意图；

图5为本申请实施例提供的又一种辐射探测电路的组成结构示意图；

图6为本申请实施例提供的还一种辐射探测电路的组成结构示意图；

图7为本申请实施例提供的再一种辐射探测电路的组成结构示意图；

图8为本申请实施例提供的一种第一运算放大器的组成结构示意图；

图9为本申请实施例提供的一种低通滤波器的组成结构示意图；

图10为本申请实施例提供的一种CSA结构的具体组成电路图；

图11为本申请实施例提供的一种辐射探测通道整体架构的组成结构示意图；

图12为本申请实施例提供的一种辐射探测方法的实现流程示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员获得的所有其他实施例，都属于本申请保护的范围。

本申请的说明书和权利要求书中的术语“第一”、“第二”等是用于区别类似的对象，而不用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施，且“第一”、“第二”等所区分的对象通常为一类，并不限定对象的个数，例如第一对象可以是一个，也可以是至少两个。此外，说明书以及权利要求中“和/或”表示所连接对象的至少其中之一，字符“/”，一般表示前后关联对象是一种“或”的关系。

下面结合附图，通过具体地实施例及其应用场景对本申请实施例提供的图像处理方法进行详细地说明。

传统辐射探测模拟通道都是辐射源发射射线，到达探测器，探测器探测到射线以后提供电荷，之后采用CSA串接一阶半高斯成形器，同时使用极零相消电路，作为辐射探测的主通道，而CSA的运放为传统的密勒运放。

这样的好处是能够使得电路的过冲消除，同时能够提高计数率。

图1为一些实施例中辐射探测通道组成架构示意图，如图1所示，该辐射探测通道10包括辐射源101、探测器102、CSA 103、极零相消电路104和一阶半高斯成形器105；

其中，辐射源101发射射线到达探测器102，探测器102基于探测到的射线生成电荷，该电荷依次通过采用极零相消电路104和CSA 103得到放大后的电压信号，最后，该电压信号通过一阶半高斯成形器105进行滤波，得到探测信号。

图2为一些实施例中一阶半高斯成形器的组成电路示意图，如图2所示，一阶半高斯成形器包括电阻Rpz、2个电阻Rsh’、Rsh”、3个电容Csh’、Csh”、Cdif、电阻Rsh1、2个运算放大器OA1和OA2；其中，OA1和OA2的放大倍数均为-A；Rsh1的阻抗值为Rsh与A的商；Rpz为极零相消电阻，用来消除过冲；Cdif为耦合电容，将CSA的输出(Vcsa)耦合到一阶半高斯成形器。可以理解的是，Vcsa为一阶半高斯成形器的输入(CSA的输出)；Vshaper为一阶半高斯成形器的输出。

这里，Rpz与Cdif并联形成的第一RC并联支路连接在Vcsa与OA1的输入端；Rsh’和Csh’并联形成的第二RC并联支路跨接在OA1的输入端与输出端之间；Rsh1连接在OA1的输出端与OA2的输入端之间；Rsh”和Csh”并联形成的第三RC并联支路跨接在OA2的输入端与输出端之间；OA2的输出端输出Vshaper。

本实施例中，一阶半高斯成形器的传递函数可以参见公式(1)；

可以看出，一阶半高斯成形器的传递函数较为复杂。结合图1，为了提高包括一阶半高斯成形器的辐射探测通道的技术率，在使用一阶半高斯成形器的基础上需要配合使用极零相消电路。如此，辐射探测通道的电路结构复杂、设计难度较高，成本也相对较高。

基于上述技术问题，本申请实施例提供了一种辐射探测电路，如图3所示，该辐射探测电路30包括：依次连接的探测器301、CSA 302和低通滤波器303；

所述探测器301，用于基于探测到的射线生成电荷；

所述CSA 302，用于对所述电荷进行特定倍数的放大，得到第一电压信号；

所述低通滤波器303，用于对所述第一电压信号进行放大和滤波处理，得到目标电压信号。

这里，不对特定倍数进行具体的限定，特定倍数可以是一千倍，也可以是一万倍。

在本申请实施例中，通过辐射探测电路中的探测器基于探测到的射线生成电荷，然后，通过辐射探测电路中的CSA对所述电荷进行特定倍数的放大，得到第一电压信号；最后，通过辐射探测电路的低通滤波器对所述第一电压信号进行放大和滤波处理，得到目标电压信号。由于CSA和低通滤波器中均包括运放和跨接在运放输入端和输出端之间的反馈电路，反馈电路包括电容和电阻，通过选取合适的电阻阻抗值和电容容抗值，可以使得辐射探测电路的传递函数中仅存在一个极点，从而可以提高辐射探测电路的计数率。即，仅仅通过辐射探测电路中的探测器、CSA和低通滤波器就能满足辐射探测的高计数率要求，不需要极零相消电路，且与一阶半高斯成形器相比低通滤波器的电路简单很多，因此，本申请辐射探测电路在保证计数率要求的条件下，减小了电路结构的复杂程度、降低设计难度和成本。

图4为本申请实施例的另一种辐射探测电路的组成结构示意图，如图4所示，该辐射探测电路40包括：依次连接的探测器401、耦合电路402、CSA 403和低通滤波器404；所述探测器401的输出端连接所述耦合电路402的输入端；所述耦合电路402的输出端连接所述CSA 403的第一输入端；所述CSA 403的第二输入端连接第一参考电压Vref1；所述CSA 403的输出端连接所述低通滤波器404的输入端；

所述探测器401，用于基于探测到的射线生成电荷；

所述耦合电路402，用于将所述电荷耦合进入所述CSA的第一输入端；

所述CSA 403，用于基于所述第一参考电压Vref1和耦合进入的所述电荷，对所述电荷进行所述特定倍数的放大，得到所述第一电压信号；

所述低通滤波器404，用于对所述第一电压信号进行放大和滤波处理，得到所述目标电压信号。

这里，Vref1可以是0.9V(伏)。

在本申请实施例中，通过耦合电路将电荷耦合进入CSA的第一输入端，运放电路基于第一参考电压和耦合进入的所述电荷，对所述电荷进行所述特定倍数的放大，输出所述第一电压信号，以便于对第一电压信号放大和滤波处理后得到目标电压信号。

图5为本申请实施例提供的又一种辐射探测电路的组成结构示意图，如图5所示，该辐射探测电路50包括：探测器501、第一电阻502、第一电容503、CSA 504和低通滤波器505；所述探测器501的输出端和第一电容503的一端均连接第一电阻502的一端；第一电阻502的另一端连接第一电源VDD1；探测器501的接地端接地GND；第一电容503的另一端连接CSA 504的第一输入端；CSA 504的第二输入端连接第一参考电压Vref1；所述CSA 504的输出端连接所述低通滤波器505的输入端；

所述探测器501，用于基于探测到的射线生成电荷；

所述第一电阻502，用于向所述探测器501的输出端提供第一直流通路，以泄放所述探测器501泄露的直流电流；

所述第一电容503，用于将所述电荷耦合进入所述CSA 504的第一输入端；

所述CSA 504，用于基于所述第一参考电压Vref和耦合进入的所述电荷，对所述电荷进行所述特定倍数的放大，输出所述第一电压信号；

所述低通滤波器505，用于对所述第一电压信号进行放大和滤波处理，得到目标电压信号。

可以理解的是，第一电源VDD1的电压可以是1.8V；电荷耦合的方式是交流耦合。

本申请实施例中，通过第一电阻向所述探测器的输出端提供第一直流通路，可以在探测器泄露的直流电流的情况下，对泄露的直流电流进行泄放；通过第一电容可以将所述电荷交流耦合进入电荷灵敏放大器的第一输入端，以便于运放电路对电荷进行放大。

图6为本申请实施例提供的还一种辐射探测电路的组成结构示意图，如图6所示，该辐射探测电路60包括：依次连接的探测器601、耦合电路602、CSA 603和低通滤波器604；所述CSA 603包括第一运算放大器6031和反馈电路6032；所述探测器601的输出端连接所述耦合电路602的输入端；所述耦合电路602的输出端连接所述第一运算放大器6031的第一输入端；所述第一运算放大器6031的第二输入端连接所述第一参考电压Vref1；所述第一运算放大器6031的输出端连接所述低通滤波器604的输入端；所述反馈电路6032跨接在所述第一运算放大器6031的第一输入端与输出端之间；

所述探测器601，用于基于探测到的射线生成电荷；

所述耦合电路602，用于将所述电荷耦合进入所述电荷灵敏放大器的第一输入端；

第一运算放大器6031，用于基于所述第一参考电压和耦合进入的所述电荷，对所述电荷进行放大，输出所述第一电压信号；

所述反馈电路6032，用于控制所述电荷的放大倍数为所述特定放大倍数；

所述低通滤波器604，用于对所述第一电压信号进行放大和滤波处理，得到目标电压信号。

可以理解的是，反馈电路6032不仅用于控制所述电荷的放大倍数为所述特定放大倍数，还同时影响CSA 603的时间常数。

这里，第一运算放大器6031可以是共源共栅结构的放大结构。

本申请实施例中，通过反馈电路控制电荷的放大倍数为特定放大倍数，通过第一运算放大器基于所述第一参考电压和耦合进入的所述电荷，对所述电荷进行放大，如此，可以得到第一电压信号。

图7为本申请实施例提供的再一种辐射探测电路的组成结构示意图，如图7所示，该辐射探测电路70包括：依次连接的探测器701、耦合电路702、CSA 703和低通滤波器704；所述CSA 703包括第一运算放大器7031和第一并联支路7032；所述探测器701的输出端连接所述耦合电路702的输入端；所述耦合电路702的输出端连接所述第一运算放大器7031的第一输入端；所述第一运算放大器7031的第二输入端连接所述第一参考电压Vref1；所述第一运算放大器7031的输出端连接所述低通滤波器704的输入端；所述并联支路7032跨接在所述第一运算放大器7031的第一输入端与输出端之间；所述第一并联支路7032由第二电阻和所述第二电容并联形成；

所述探测器701，用于基于探测到的射线生成电荷；

所述耦合电路702，用于将所述电荷耦合进入所述电荷灵敏放大器的第一输入端；

第一运算放大器7031，用于基于所述第一参考电压和耦合进入的所述电荷，对所述电荷进行放大，输出所述第一电压信号；

所述第一并联支路7032，用于基于所述第二电阻的阻抗值和所述第二电容的容抗值控制所述电荷的放大倍数为所述特定放大倍数；

所述低通滤波器704，用于对所述第一电压信号进行放大和滤波处理，得到目标电压信号。

这里，第二电阻可以是金氧半场效晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)MOS管；通过调节MOS管的时间常数可以调整MOS管的等效电阻的大小。

可以理解的是，通过第二电阻可以形成电流通路，用于泄放交流漏电流；通过第二电容可以对输入的电荷进行累积。

本申请实施例中，通过第一并联支路基于第二电阻的阻抗值和所述第二电容的容抗值控制所述电荷的放大倍数为所述特定放大倍数，同时，基于第二电阻的阻抗值和所述第二电容的容抗值可以调整第一运算放大器的时间常数。

图8为本申请实施例提供的一种第一运算放大器的组成结构示意图，如图8所示，所述第一运算放大器包括第一晶体管T1至第十晶体管T10；

第一晶体管T1的漏极、栅极和源极分别对应连接第二电源VDD2、控制电路的第一输出端和第一公共连接点；所述第一公共连接点通过第二晶体管T2的漏极和第三晶体管T3的漏极连接形成；所述第二晶体管T2的栅极连接第八晶体管T8的栅极形成第一公共节点；所述第二晶体管T2的源极连接第四晶体管T4的漏极；所述第四晶体管T4的源极连接第六晶体管T6的漏极；所述第六晶体管T6源极连接第八晶体管T8的漏极；所述第八晶体管T8的源极连接第九晶体管T9的源极；所述第三晶体管T3的栅极连接所述第九晶体管T9的栅极形成第二公共节点；所述第三晶体管T3的源极连接第五晶体管T5的漏极；所述第五晶体管T5的源极连接第七晶体管T7的漏极形成第三公共节点；所述第七晶体管T7的源极连接第九晶体管T9的漏极；第十晶体管T10的栅极连接所述第四晶体管T4与所述第六晶体管T6的公共连接点；所述第十晶体管T10的漏极连接所述第八晶体管T8和所述第九晶体管T9的公共连接点；所述第十晶体管T10的源极接地；所述第四晶体管T4的栅极和所述第五晶体管T5的栅极均连接所述控制电路的第二输出端；所述第六晶体管T6的栅极和所述第七晶体管T7的栅极均所述控制电路的第三输出端；

这里，第二电源VDD2的电压值可以和第一电源VDD1的电压值相等。例如，VDD2也可以是1.8V。所述第一公共节点连接图7所示的耦合电路702的输出端；所述第二公共节点连接所述第一参考电压Vref1；所述第三公共节点连接图7所示的低通滤波器704的输入端。

同时，第二晶体管T2的栅极和第八晶体管T8的栅极的连接点Vin为第一运算放大器的第一输入端；Vip为第一运算放大器的第二输入端；Vcsa’为第一运算放大器的输出端。

本申请实施例中，控制电路可以生成第一至第三偏置电压信号；通过第一偏置电压控制第一晶体管T1的栅极电压；通过第二偏置电压控制第四晶体管T4和所述第五晶体管T5的栅极电压；通过第三偏置电压控制第六晶体管T6和所述第七晶体管T7的栅极电压。

可以理解的是，由于控制电路处于辐射探测电路之外，因此，不在本图8中对控制电路进行展示。

本申请实施例中，T1至T10均工作在饱和区，即，工作在放大状态，其中，T1和T10为向CSA提供电流的晶体管；通过T1将VDD2输出的电流引出给T2和T3；通过T10将电流引回接地端。

本申请实施例中，T1至T5为P型金属氧化物半导体场效应晶体管(Positivechannel Metal Oxide Semiconductor，PMOS)管；T6至T10为N型金属氧化物半导体场效应晶体管(Negative channel Metal Oxide Semiconductor，NMOS)NMOS管。

可以理解的是，本申请实施例中的第一运算放大器对应图6中的第一运算放大器。

图9为本申请实施例提供的一种低通滤波器的组成结构示意图，如图9所示，该低通滤波器包括：第三电阻R3、第四电阻R4、第三电容C3和第二运算放大器OA3；所述第三电阻R3的一端连接所述CSA的输出端；所述第三电阻R3的第二端连接所述第二运算放大器OA3的第一输入端；所述第二运算放大器OA3的第二输入端连接第二参考电压Vref2；所述第四电阻R4和所述第三电容C3并联形成的第二并联支路跨接在所述第二运算放大器OA3的第一输入端与输出端之间。

这里，低通滤波器可以对应图3中的低通滤波器303、图4中的低通滤波器404、图5中的低通滤波器506、图6中的低通滤波器604或图7中的低通滤波器704。

CSA输出端输出的Vcsa1为低通滤波器的输入；低通滤波器的输出为Vshaper1；OA3的放大倍数为-A。

可以理解的是，跨接在第二运算放大器的第一输入端与输出端之间的第二并联支路中R4的阻抗值和C3的容抗值会影响低通滤波器的带宽。

该低通滤波器的传递函数参见公式(2)；

通过比较公式(2)和公式(1)可以看出，本申请提出的低通滤波器具有更加简单的传递函数。

同时，比较图9和图2可以看出，本申请实施例提供的低通滤波器相对于传统滤波器，至少减少了一个如图9所示的电路结构，大大地减小了电路复杂度，同时还能保证辐射探测电路的计数率；而不是简单地通过选择合适的元器件的参数或是调整电路的结构来提高计数率。

图10为本申请实施例提供的一种CSA结构的具体组成电路图，如图10所示，该CSA结构包括：第一电阻R1、第一电容C1、第一运算放大器OA4、第二电阻R2、第二电容C2、第一电源VDD1、第一参考电压Vref1和接地端GND；其中，探测器D1的输出端连接R1的一端；R1的另一端连接VDD1；D1的接地端连接GND；D1的输出端连接C1的一端；C1的另一端连接OA4的第一输入端；R2和C2并联形成的R2C2并联支路跨接在OA4的第一输入端与输出端之间；OA4的第二输入端连接Vref1。

这里，CSA结构对应图3中的CSA 302；CSA结构的输入Vin’为探测器的输出；CSA结构的输出为Vcsa1；且并不对OA4的放大倍数进行限定。

该CSA结构的传递函数参见公式(3)：

其中，Vin为图10中输入Vin’的电压(探测器的输出)。

本申请实施例中，由于辐射探测通道中除探测器之外主要包括CSA结构和低通滤波器中CSA结构，且CSA结构的后面连接低通滤波器，如此根据公式(2)和公式(3)，可以得到整个辐射探测通道的传递函数参加公式(4)：

可以看出，在进行电路设计时，另R4C3＝R2C2；如此公式(4)变换为公式(5)；

可以看出，公式(5)只存在一个极点；由于整个辐射探测通道的传递函数仅存在一个极点，因此，可以避免过冲现象。

为了理解过冲现象，现举例说明如下：规定过来一个电压脉冲以后，在某一个时间(预设)之内电压需要回到0.9V；在存在过冲现象的情况下，电压会回到比0.9V低的电压，然后再回到0.9V。

如此，本申请实施例中，通过取辐射探测通道中不同的元器件参数(R4的阻抗值、C3的容抗值或R2的阻抗值、C2的容抗值)，可以将2个极点转化为一个极点，从而避免过冲现象。

可以理解的是，本申请实施例中提出的辐射探测通道整体结构更加简单，但是同样能够达到提高计数率的效果，且CSA中的反馈电阻是由MOS管实现；CSA中的运算放大器采用的是有源负载共源共栅运放；滤波器采用的是低通滤波器，而非一阶半高斯成形器。该结构相比传统结构来说，新颖之处是具有更低的功耗，更小的噪声，更小的版图面积，有更简单的结构以及传输函数。

在一些实施方式中，辐射探测通道整体架构中还包括数字处理器；如图11所示，辐射探测电路110包括探测器1101、CSA 1102、滤波器1103和数字处理器1104；其中，探测器1101生成的电荷输入给CSA 1102；CSA 1102对输入的电荷进行放大后得到电压信号Vcsa2；滤波器1103对电压信号Vcsa2进行放大和滤波处理，得到放大和滤波处理后的电压信号Vshaper2；数字处理器1104对Vshaper2进行模数转换得到数字信号Dout。

综述，本申请实施例中的辐射探测通道整体架构具有更简单的结构，以及更简单的传递函数，比起传统的方案设计难度更低；具有更小的芯片面积，节约了设计成本；具有更低的功耗，节约了电量成本；降低了整体电路的噪声，提高了CSA的精度。

基于上述实施例，本申请实施例提供了一种辐射探测方法，如图12，所述方法包括：

步骤S1201：探测器基于探测到的射线生成电荷；

步骤S1202：CSA对所述电荷进行特定倍数的放大，得到第一电压信号；

步骤S1203：低通滤波器对所述第一电压信号进行放大和滤波处理，得到目标电压信号。

本申请实施例提供了另一种辐射探测方法，该方法包括以下步骤：

步骤1301：探测器基于探测到的射线生成电荷；

步骤1302：耦合电路将所述电荷耦合进入所述CSA的第一输入端；

步骤1303：CSA基于所述第一参考电压和耦合进入的所述电荷，对所述电荷进行所述特定倍数的放大，输出所述第一电压信号；

步骤1304：低通滤波器对所述第一电压信号进行放大和滤波处理，得到目标电压信号。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括电路或方法不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种电路或者方法所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的电路或者方法中还存在另外的相同要素。

此外，需要指出的是，本申请实施方式中的电路和方法的范围不限按示出或讨论的顺序来执行功能，还可包括根据所涉及的功能按基本同时的方式或按相反的顺序来执行功能，例如，可以按不同于所描述的次序来执行所描述的方法，并且还可以添加、省去、或组合各种步骤。另外，参照某些示例所描述的特征可在其他示例中被组合。

上面结合附图对本申请的实施例进行了描述，但是本申请并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本申请的启示下，在不脱离本申请宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本申请的保护之内。

Claims (10)

1.一种辐射探测电路，其特征在于，包括：依次连接的探测器、电荷灵敏放大器和低通滤波器；

所述探测器，用于基于探测到的射线生成电荷；

所述电荷灵敏放大器，用于对所述电荷进行特定倍数的放大，得到第一电压信号；

所述低通滤波器，用于对所述第一电压信号进行放大和滤波处理，得到目标电压信号。

2.根据权利要求1所述的电路，其特征在于，还包括：耦合电路；所述探测器的输出端连接所述耦合电路的输入端；所述耦合电路的输出端连接所述电荷灵敏放大器的第一输入端；所述电荷灵敏放大器的第二输入端连接第一参考电压；所述电荷灵敏放大器的输出端连接所述低通滤波器的输入端；

所述耦合电路，用于将所述电荷耦合进入所述电荷灵敏放大器的第一输入端；

所述电荷灵敏放大器，用于基于所述第一参考电压和耦合进入的所述电荷，对所述电荷进行所述特定倍数的放大，得到所述第一电压信号。

3.根据权利要求2所述的电路，其特征在于，所述耦合电路包括第一电阻和第一电容；所述第一电阻的一端连接第一电源；所述第一电阻的另一端连接所述探测器的输出端；所述探测器的接地端接地；所述探测器的输出端连接所述第一电容的一端；所述第一电容的另一端连接所述电荷灵敏放大器的第一输入端；

所述第一电阻，用于向所述探测器的输出端提供第一直流通路，以泄放所述探测器泄露的直流电流；

所述第一电容，用于将所述电荷耦合进入所述电荷灵敏放大器的第一输入端。

4.根据权利要求2所述的电路，其特征在于，所述电荷灵敏放大器包括第一运算放大器和反馈电路；所述耦合电路的输出端连接所述第一运算放大器的第一输入端；所述第一运算放大器的第二输入端连接所述第一参考电压；所述第一运算放大器的输出端连接所述低通滤波器的输入端；所述反馈电路跨接在所述第一运算放大器的第一输入端与输出端之间；

所述第一运算放大器，用于基于所述第一参考电压和耦合进入的所述电荷，对所述电荷进行放大，输出所述第一电压信号；

所述反馈电路，用于控制所述电荷的放大倍数为所述特定放大倍数。

5.根据权利要求4所述的电路，其特征在于，所述反馈电路包括第二电阻和第二电容；所述第二电阻和所述第二电容并联形成第一并联支路；所述第一并联支路跨接在所述第一运算放大器的第一输入端与输出端之间；

所述第一并联支路，用于基于所述第二电阻的阻抗值和所述第二电容的容抗值控制所述电荷的放大倍数为所述特定放大倍数。

6.根据权利要求4所述的电路，其特征在于，所述第一运算放大器包括第一至第十晶体管和控制电路；

第一晶体管的漏极、栅极和源极分别对应连接第二电源、所述控制电路的第一输出端和第一公共连接点；所述第一公共连接点通过第二晶体管的漏极和第三晶体管的漏极连接形成；所述第二晶体管的栅极连接第八晶体管的栅极形成第一公共节点；所述第二晶体管的源极连接第四晶体管的漏极；所述第四晶体管的源极连接第六晶体管的漏极；所述第六晶体管的源极连接所述第八晶体管的漏极；所述第八晶体管的源极连接第九晶体管的源极；所述第三晶体管的栅极连接所述第九晶体管的栅极形成第二公共节点；所述第三晶体管的源极连接第五晶体管的漏极；所述第五晶体管的源极连接第七晶体管的漏极形成第三公共节点；所述第七晶体管的源极连接所述第九晶体管的漏极；第十晶体管的栅极连接所述第四晶体管与所述第六晶体管的公共连接点；所述第十晶体管的漏极连接所述第八晶体管和所述第九晶体管的公共连接点；所述第十晶体管的源极接地；所述第四晶体管的栅极和所述第五晶体管的栅极均连接所述控制电路的第二输出端；所述第六晶体管的栅极和所述第七晶体管的栅极均所述控制电路的第三输出端；

所述第一公共节点连接所述耦合电路的输出端；所述第二公共节点连接所述第一参考电压；所述第三公共节点连接所述低通滤波器的输入端。

7.根据权利要求6所述的电路，其特征在于，第一至第五晶体管均为P型金属氧化物半导体场效应晶体管；第六至第十晶体管均为N型金属氧化物半导体场效应晶体管。

8.根据权利要求5所述的电路，其特征在于，所述低通滤波器包括第三电阻、第四电阻、第三电容和第二运算放大器；所述第三电阻的一端连接所述电荷灵敏放大器的输出端；所述第三电阻的第二端连接所述第二运算放大器的第一输入端；所述第二运算放大器的第二输入端连接第二参考电压；所述第四电阻和所述第三电容并联形成的第二并联支路跨接在所述第二运算放大器的第一输入端与输出端之间。

9.根据权利要求8所述的电路，其特征在于，所述第四电阻和所述第三电容的乘积等于所述第二电阻和所述第二电容的乘积。

10.一种辐射探测方法，其特征在于，所述方法包括：

探测器基于探测到的射线生成电荷；

电荷灵敏放大器对所述电荷进行特定倍数的放大，得到第一电压信号；

低通滤波器对所述第一电压信号进行放大和滤波处理，得到目标电压信号。

Images