CN115425969B - 锁相环路的补偿滤波器设计方法、装置及计算机设备 - Google Patents
锁相环路的补偿滤波器设计方法、装置及计算机设备 Download PDFInfo
- Publication number
- CN115425969B CN115425969B CN202211116032.9A CN202211116032A CN115425969B CN 115425969 B CN115425969 B CN 115425969B CN 202211116032 A CN202211116032 A CN 202211116032A CN 115425969 B CN115425969 B CN 115425969B
- Authority
- CN
- China
- Prior art keywords
- phase
- supplemented
- locked loop
- transfer function
- compensation filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
- Y02E40/40—Arrangements for reducing harmonics
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本申请涉及一种锁相环路的补偿滤波器设计方法、装置、计算机设备、计算机可读存储介质及计算机程序产品。该锁相环路的补偿滤波器设计方法包括：确定锁相环路的传递函数；对传递函数进行转换和阶次补充，形成补偿滤波器的目标函数；目标函数用于确定补偿滤波器，对锁相环路进行补偿滤波。采用本方法获得的补偿滤波器是基于锁相环路设计生成的，能够充分补偿锁相环路滤波过程中的不足，将该补偿滤波器与锁相环路级联后的整体滤波效果显著提高，充分满足应用需求。
Description
技术领域
本申请涉及电子信息技术与无线通讯技术领域，特别是涉及一种锁相环路的补偿滤波器设计方法、装置、计算机设备、计算机可读存储介质及计算机程序产品。
背景技术
PLL(Phase Locked Loop，锁相环)电路能够利用外部输入的参考信号控制环路内部振荡信号的频率和相位，从而实现输出信号频率对输入信号频率的自动跟踪，多应用于频率产生器、无线收发器等通讯装置中。
在PLL环路应用中，PLL环路自身的滤波效果较差，难以满足应用需求。因此，亟需研发一种能够对PLL环路的滤波效果进行补偿的补偿滤波器，使PLL环路能够满足应用需求。
发明内容
基于此，有必要针对上述技术问题，提供一种锁相环路的补偿滤波器设计方法、装置、计算机设备、计算机可读存储介质及计算机程序产品，以获得能够满足PLL环路应用需求的补偿滤波器。
第一方面，本申请提供了一种锁相环路的补偿滤波器设计方法。所述设计方法包括：
确定所述锁相环路的传递函数；
对所述传递函数进行转换和阶次补充，形成补偿滤波器的目标函数；所述目标函数用于确定补偿滤波器，对所述锁相环路进行补偿滤波。
在其中一个实施例中，所述对所述传递函数进行转换和阶次补充，形成补偿滤波器的目标函数，包括：
对所述传递函数进行转换，形成补偿滤波器的初始表达式；
在所述初始表达式中补充极点表达式，得到补偿滤波器的目标函数。
在其中一个实施例中，所述对所述传递函数进行转换，形成补偿滤波器的初始表达式，包括：对所述传递函数的分子项和分母项进行颠倒处理，形成补偿滤波器的初始表达式。
在其中一个实施例中，所述在所述初始表达式中补充极点表达式，包括：
确定所述初始表达式的分母项需要补充的极点的待补充数目；
根据所述初始表达式确定所述待补充数目极点对应的矢量模值，得到各所述待补充极点；
确定各所述待补充极点分别对应的极点表达式；
将各所述极点表达式补充至所述初始表达式的分母项。
在其中一个实施例中，所述确定所述初始表达式的分母项需要补充的极点的待补充数目，包括：
获取所述锁相环路的传递函数的零点数目和极点数目；
根据所述锁相环路的传递函数的零点数目和极点数目之间的差值，确定所述初始表达式的分母项需要补充的极点的待补充数目。
在其中一个实施例中，所述根据所述初始表达式确定所述待补充数目极点对应的矢量模值，包括：
获取所述初始表达式的各零点的模值；
基于所述初始表达式的各零点的模值，分别得到所述待补充数目极点对应的矢量模值。
第二方面，本申请还提供了一种锁相环路的补偿滤波器设计装置。所述装置包括：
传递函数获取模块，用于确定锁相环路的传递函数；
目标函数生成模块，用于对所述传递函数进行转换和阶次补充，形成补偿滤波器的目标函数；所述目标函数用于所述补偿滤波器对所述锁相环路进行补偿滤波。
第三方面，本申请还提供了一种计算机设备。所述计算机设备包括存储器和处理器，所述存储器存储有计算机程序，所述处理器执行所述计算机程序时实现以下步骤：
确定所述锁相环路的传递函数；
对所述传递函数进行转换和阶次补充，形成补偿滤波器的目标函数；所述目标函数用于所述补偿滤波器对所述锁相环路进行补偿滤波。
第四方面，本申请还提供了一种计算机可读存储介质。所述计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现以下步骤：
确定所述锁相环路的传递函数；
对所述传递函数进行转换和阶次补充，形成补偿滤波器的目标函数；所述目标函数用于所述补偿滤波器对所述锁相环路进行补偿滤波。
第五方面，本申请还提供了一种计算机程序产品。所述计算机程序产品，包括计算机程序，该计算机程序被处理器执行时实现以下步骤：
确定所述锁相环路的传递函数；
对所述传递函数进行转换和阶次补充，形成补偿滤波器的目标函数；所述目标函数用于所述补偿滤波器对所述锁相环路进行补偿滤波。
上述锁相环路的补偿滤波器设计方法、装置、计算机设备、存储介质和计算机程序产品，通过确定锁相环路的传递函数；对传递函数进行转换和阶次补充，形成补偿滤波器的目标函数；目标函数用于确定补偿滤波器，对锁相环路进行补偿滤波。由于该补偿滤波器是基于锁相环路设计生成的，能够充分补偿锁相环路滤波过程中的不足，将该补偿滤波器与锁相环路级联后的整体滤波效果显著提升，充分满足应用需求。
附图说明
图1为一个实施例中锁相环路的补偿滤波器设计方法的应用环境图；
图2为一个实施例中锁相环路的补偿滤波器设计方法的流程示意图；
图3为锁相环路的典型结构示意图；
图4为图3中锁相环路中的低通滤波器的结构示意图；
图5为一个实施例中补偿滤波器设计方法的部分流程示意图；
图6为一实施例中补偿滤波器与锁相环路级联示意图；
图7为另一个实施例中补偿滤波器设计方法的部分流程示意图；
图8为图3中锁相环路的滤波DSM-VCO频响曲线示意图；
图9为一个实施例中锁相环路的补偿滤波器频响曲线示意图；
图10为一个实施例中补偿滤波器与锁相环路级联的总体频响曲线示意图；
图11为一个实施例中锁相环路的补偿滤波器设计装置的结构框图；
图12为一个实施例中计算机设备的内部结构图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
本申请实施例提供的补偿滤波器设计方法，可以应用于如图1所示的应用环境中。其中，终端102通过网络与服务器104进行通信。数据存储系统可以存储服务器104需要处理的数据。数据存储系统可以集成在服务器104上，也可以放在云上或其他网络服务器上。服务器104确定锁相环路的传递函数；对传递函数进行转换和阶次补充，形成补偿滤波器的目标函数；目标函数用于确定补偿滤波器，对锁相环路进行补偿滤波。其中，终端102可以但不限于是各种个人计算机、笔记本电脑、智能手机、平板电脑、物联网设备等。服务器104可以用个人计算机终端中的集成服务程序、独立的服务器或者是多个服务器组成的服务器集群来实现。
在一个实施例中，如图2所示，提供了一种补偿滤波器设计方法，以该方法应用于图1中的服务器104为例进行说明，包括以下步骤：
步骤100，确定锁相环路的传递函数。
在实际应用中，一旦确定了锁相环路，根据锁相环路的结构即可得到其传递函数。其中，可以是通过终端获取锁相环路的结构参数上传至服务器，通过服务器根据锁相环路的结构参数分析确定锁相环路的传递函数。具体的，确定锁相环路的传递函数的步骤可以包括：基于锁相环路的结构参数，确定其输入到输出的传递函数表达式及低通滤波器传递函数；将低通滤波器传递函数代入输入到输出的传递函数，确定锁相环路的传递函数。
当锁相环路确定时，其输入到输出的传递函数可以表示出来，并且其内部的低通滤波器也是确定的；进而求出低通滤波器的传递函数，并代入至包含有低通滤波器的传递函数的锁相环输入到输出的传递函数的表达式中，进行相应的通分展开等运算，得到锁相环路的传递函数。
可以理解，在其他实施例中，也可以是通过终端根据操作人员输入的锁相环路的结构参数直接确定锁相环路的传递函数后，将锁相环路的传递函数上传给服务器进行后续的补偿滤波器设计。或者，也可以是通过终端根据操作人员输入的锁相环路的传递函数，然后将锁相环路的传递函数上传给服务器进行后续的补偿滤波器设计。
下面以图3所示锁相环路的结构模型为例进行说明，该锁相环路主要包括低通滤波器LPF、鉴相鉴频器PFD、电荷泵CP、压控振荡器VCO、分频器MMD和转换器DSM。转换器DSM用于将待调制的输入信号转换为分频调整信号；分频器MMD将压控振荡器VCO产生的目标频率的时钟分频到参考时钟频率；Fref为锁相环路工作的参考时钟，低通滤波器LPF为由电阻、电容组成的RC低通滤波器，其传递函数为H(s)。
该锁相环路的传递函数则为DSM输入到VCO输出的传递函数表达式Hdsm-vco为：
其中，Hdsm-vco表示锁相环路的传递函数，H(s)表示低通滤波器LPF的传递函数，ICP表示电荷泵CP电流，KVCO表示压控振荡器VCO的增益，Fref表示锁相环路工作的参考时钟，N表示分频比，s表示拉普拉斯算子。
该锁相环路中，低通滤波器LPF为RC滤波器，其具体结构如图4所示，根据其结构可以确定该3阶低通滤波器传递函数H(s)的表达式：
其中，a1＝R2C2；b3＝C1C2C3R2R3；b2＝C1C2R2+C1C3R3+C2C3R2+C2C3R3；b1＝C1+C2+C3，s表示拉普拉斯算子，R2表示电阻R2的阻值，R3表示电阻R3的阻值，C1表示电容C1的容量值，C2表示电容C2的容量值，C3表示电容C3的容量值。
当锁相环路确定时，各电阻、电容的参数也为确定值，从而可以得出低通滤波器传递函数H(s)，进而将H(s)代入可以得到锁相环路的传递函数Hdsm-vco。从而通过锁相环路获得锁相环路的s域传递函数，为面向锁相环路的补偿滤波器设计提供依据。
步骤200，对传递函数进行转换和阶次补充，形成补偿滤波器的目标函数。
其中，目标函数用于确定补偿滤波器，以对锁相环路进行补偿滤波。对锁相环路的传递函数进行转换可以包括分子项和分母项颠倒、系数调整等。由于锁相环路的传递函数的分子项和分母项中的阶次不同，阶数补充具体可以为将低次项式子的次数补充至大于或等于高次项式子的次数。仍以图3所示环路滤波的传递函数Hdsm-vco为例，其分子与分母项颠倒后的表达式包含单极点p1和4个零点z1～z4，即分母项次数为1次，分子项为4次，则需要将1次项的式子的次数补充至不低于4次。
具体的，在对传递函数进行转换和阶次补充时，可以采用各种可能的方式获得，以下结合其中两种方式进行说明。
在一个实施例中，如图5所示，步骤200包括步骤210和步骤220。
步骤210，对传递函数进行转换，形成补偿滤波器的初始表达式。
其中，步骤210可包括：对传递函数的分子项和分母项进行颠倒处理，形成补偿滤波器的初始表达式。具体地，对分子项和分母项进行颠倒后，即传递函数的分子和分母分别作为补偿滤波器的初始表达式的分母和分子，步骤210中还可以包括对分子项或分母项进行系数调整等处理过程。
步骤220，在初始表达式中补充极点表达式，得到补偿滤波器的目标函数。
由于将锁相环路的传递函数分子分母颠倒后得到的表达式的极点数目和零点数目，与锁相环路的传递函数的极点数目和零点数目是相反的，颠倒分子分母得到的补偿滤波器初始表达式的零点数目多于极点数目，会过分放大高频输入产生噪声，需要对极点数目进行补充，该极点表达式中则包含有需要补充的极点，极点表达式的具体形式可以根据实际情况设计。
再次以图3所示环路滤波的传递函数Hdsm-vco为例，将其分子项和分母项颠倒后得到的补偿滤波器的初始表达式则为单极点p1、4个零点z1～z4；其分母项需要补充的极点的待补充数目不小于3，具体数目可以结合实际进行设计，例如补充的极点数量为3个，分别为P-add1、P-add2、P-add3，极点表达式可以为(s-P-add1)、(s-P-add2)、(s-P-add3)。可以理解，此处极点表达式仅为一种示例，实际设计时还可以根据需要设计不同的系数等。
在另一个实施例中，步骤200，包括：在传递函数中补充零点表达式，形成补偿滤波器的初始表达式；对初始表达式进行转换，得到补偿滤波器的目标函数。
本实施例中，先在传递函数中补充零点表达式，得到补充滤波器的初始表达式；再对初始表达式进行转换，形成补偿滤波器的目标函数。通过对锁相环路的传递函数中的零点进行补充，使其分子项的次数与分母项相同，补偿滤波器的初始表达式中零点的数目不少于原点的数目，再将其分子项和分母项进行颠倒处理后，得到的补偿滤波器的目标函数的极点数目不少于原点数目。具体补充方式可以参照上例，此处不再赘述。
从而得到补偿滤波器的目标函数，确定了补偿滤波器后，可以将该补偿滤波器与锁相环路级联，参照图6，级联方式具体可以为将补偿滤波器插入到转换器DSM的输入信号与DSM之间，补偿滤波器将前端待调制模块输入的低采样率信号补偿滤波后输入至DSM，DSM将其转换为高采样率的分频调整信号。从而实现补偿滤波器与锁相环路滤波级联。
上述锁相环路的补偿滤波器设计方法，通过确定锁相环路的传递函数；对传递函数进行转换和阶次补充，形成补偿滤波器的目标函数；目标函数用于补偿滤波器对锁相环路进行补偿滤波。由于该补偿滤波器是基于锁相环路设计生成的，能够充分补偿锁相环路滤波过程中的不足，将该补偿滤波器与锁相环路级联后的整体滤波效果显著提高，充分满足应用需求，提高信息传输的准确性。
在一个实施例中，如图7所示，步骤220中在初始表达式中补充极点表达式，包括：
步骤221，确定初始表达式的分母项需要补充的极点的待补充数目。
可以理解的，将锁相环路的传递函数的分子项与分母项颠倒后形成的补偿滤波器初始表达式中，分子项和分母项的次数可知，由于分母项次数对应极点数目，分子项次数对应零点数目，因此初始表达式的极点和零点数目对应可知；从而本实施例中，可以在确定极点数目不少于零点数目时，分母项需要补充的极点的待补充数目。
在另一实施例中，步骤221可以包括：获取锁相环路的传递函数的零点数目和极点数目；根据锁相环路的传递函数的零点数目和极点数目之间的差值，确定初始表达式的分母项需要补充的极点的待补充数目。在这种方式中，根据传递函数的零点数目和极点数目之间的差值，来确定待补充极点的数目，具体的，待补充极点的数目大于或等于零点数目和极点数目之间的差值。
步骤222，根据初始表达式确定待补充数目极点对应的矢量模值，得到各待补充极点。
当待补充的极点的数目确定后，需要确定每个待补充极点的取值。为了提高系统的稳定性，待补充极点的位置均位于s平面左半平面，且待补充极点矢量模为初始补偿滤波器零点矢量模值的若干倍。具体的，确定待补充数目个待补充极点的矢量模的细化步骤包括：获取初始表达式的各零点的模值；基于初始表达式的各零点的模值，分别得到待补充数目极点对应的矢量模值。从而在s平面左半平面得到各个待补充极点。
具体的，根据锁相环路的传递函数的极点可以确定初始表达式的各零点，从而可以求得各个零点的模值。待补充极点矢量模与初始表达式的中的零点矢量模值之间可以存在一定的倍数对应关系，例如第一个待补充的极点对应第一倍数预设值，第二个待补充的极点对应第二倍数预设值，第三个待补充的极点对应第三倍数预设值，以此类推。第一倍数预设值、第二倍数预设值、第三倍数预设值等可以相等也可以不相等，需结合实际情况进行设置。具体计算时，第一个待补充的极点(补充后应为第二极点)的模值为初始表达式的第二个零点的模值与第一倍数预设值的乘积；第二个待补充的极点(补充后应为第三极点)的模值为初始表达式的第三个零点的模值与第二倍数预设值的乘积；第三个待补充的极点(补充后应为第四极点)的模值为初始表达式的第四个零点的模值与第三倍数预设值的乘积；依次类推。
仍以图3实施例中的传递函数Hdsm-vco为例，Hdsm-vco为单零点p1，4个极点z1～z4，则初始表达式为单极点p1、4个零点z1～z4；假设对其补充三个极点，第一倍数预设值的取值可以为-192～-64，第二倍数预设值的取值可以为-32～-16，第三倍数预设值的取值可以为-4。第一个待补充的极点模值可以为-96*abs(z2)，第二个待补充的极点模值可以为-16*abs(z3)，第三个待补充的极点模值可以为-4*abs(z4)。其中，z2、z3、z4为初始表达式的第二、三、四零点，abs()函数表示计算绝对值或矢量模值。
步骤223，确定各待补充极点分别对应的极点表达式。在确定出极点后，极点表达式可以根据需要进行相应的设计。
步骤224，将各极点表达式补充至初始表达式的分母项。补充方式可以是直接将各极点表达式与原分母项相乘，也可以是乘以预设的倍数后再与原分母项相乘，从而确定补偿滤波器的目标函数式，完成对补偿滤波器的设计。
还需要说明的是，图3所示环路滤波的传递函数Hdsm-vco为单零点p1,4个极点z1～z4，4个极点z1～z4对应于低频到高频分布在s平面。参照图8，Hdsm-vco环路滤波的幅频响应的通过信号带宽(平坦段)偏小，相频响应的相位延迟大。
本申请的补偿滤波器设计可达到两个目的：1)高频提升，使得补偿滤波器与锁相环路级联滤波幅频特性平坦段延伸到高频；2)相位补偿，使得补偿滤波器与锁相环路级联滤波效果的相位延迟最小化(小于Tsymbol/50)且接近线性化。
本申请设计的补偿滤波器的频响曲线如图9所示，补偿滤波器与锁相环路滤波级联后的总体滤波频响曲线如图10所示，可以确定，补偿滤波器与锁相环路级联后的整体滤波效果达到幅频响应平坦化、相位响应准线性化和延迟最小化。该补偿滤波器能够达到高频提升和相位补偿两种效果，与锁相环路级联后滤波幅频特性平坦段延伸到高频、总体滤波相位延迟显著降低，且低频到高频通带段的相频曲线接近线性相位，足够满足应用需求。
还需要说明的是，本申请实施例提供的补偿滤波器设计方法得到补偿滤波器的目标函数后，既可以用模拟电路实现补偿滤波器设计，也可通过双线性变换转换为z域用数字电路实现补偿滤波器设计。
为了更好的理解上述实施例，以下结合一个具体的实施例进行详细的解释说明。本实施例仍参照图3所示的锁相环路结构，以该补偿滤波器设计方法所设计的补偿滤波器面向如图3所示的锁相还路为例进行说明，该补偿滤波器设计方法包括以下步骤：
(1)确定锁相环路的传递函数Hdsm-vco；
(2)将Hdsm-vco传递函数分子分母颠倒，得到单极点p1、4零点z1～z4组成的补偿滤波器的初始表达式；
(3)补充3个极点使得极点数目等于零点数目；
(4)确定补充的极点取值，补充极点均位于s平面左半平面，且补充极点矢量模为初始补偿滤波器零点矢量模值的若干倍。如取p_add1＝-96*abs(z2)，p_add2＝-16*abs(z3)，p_add3＝-4*abs(z4)；
(5)确定包括各极点的极点表达式，并补充至初始表达式的分母项，得到补充滤波器的目标函数。
上述设计的补偿滤波器，用于插入到锁相环路中DSM的输入信号与DSM之间，与锁相环路路滤波级联，级联后总体滤波相位延迟将显著降低，且低频到高频通带段的相频曲线接近线性相位。参照图8～10，补偿后的总体幅频响应平坦部分扩展到1MHz，总体相位响应调整为：0～10khz时0degree，1Mhz时6degree，20k～1Mhz相频响应接近线性相位，补偿后级联滤波整体延迟不超Tsymbol/60(6degree/360degree对应Tsymbol/60)，即整体滤波效果达到了高频提升扩展低通滤波带宽、相位响应线性化和延迟最小多个目标。可满足GSM-EDGE(Global System for Mobile Communications-Enhanced Data Rate for GSMEvolution，全球移动通信系统-增强型数据速率GSM演进技术)、广域物联网、扩频通信等宽带通信中采用极坐标发射方式时对调制输入信号幅度与相位时域同步要求。
应该理解的是，虽然如上所述的各实施例所涉及的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，如上所述的各实施例所涉及的流程图中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
基于同样的发明构思，本申请实施例还提供了一种用于实现上述所涉及的补偿滤波器设计方法的补偿滤波器设计装置。该装置所提供的解决问题的实现方案与上述方法中所记载的实现方案相似，故下面所提供的一个或多个补偿滤波器设计装置实施例中的具体限定可以参见上文中对于补偿滤波器设计方法的限定，在此不再赘述。
在一个实施例中，提供了一种锁相环路的补偿滤波器设计装置，如图11所示，该补偿滤波器设计装置包括：传递函数获取模块10和目标函数生成模块20，其中：传递函数获取模块10用于确定锁相环路的传递函数；目标函数生成模块20用于对传递函数进行转换和阶次补充，形成补偿滤波器的目标函数。
上述锁相环路的补偿滤波器设计装置获得的补偿滤波器能够达到高频提升和相位补偿两种效果，与锁相环路级联后滤波幅频特性平坦段延伸到高频、总体滤波相位延迟显著降低且低频到高频通带段的相频曲线接近线性相位，整体滤波效果显著提升，足够满足应用需求。
在一个实施例中，目标函数生成模块包括转换单元和阶次补充单元；转换单元用于对所述传递函数进行转换，形成补偿滤波器的初始表达式；阶次补充单元用于在所述初始表达式中补充极点表达式，得到补偿滤波器的目标函数。
上述补偿滤波器设计装置中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以以硬件形式内嵌于或独立于计算机设备中的处理器中，也可以以软件形式存储于计算机设备中的存储器中，以便于处理器调用执行以上各个模块对应的操作。
在一个实施例中，提供了一种计算机设备，该计算机设备可以是服务器，其内部结构图可以如图12所示。该计算机设备包括通过系统总线连接的处理器、存储器和网络接口。其中，该计算机设备的处理器用于提供计算和控制能力。该计算机设备的存储器包括非易失性存储介质和内存储器。该非易失性存储介质存储有操作系统、计算机程序和数据库。该内存储器为非易失性存储介质中的操作系统和计算机程序的运行提供环境。该计算机设备的数据库用于存储锁相环路的补偿滤波器设计相关数据。该计算机设备的网络接口用于与外部的终端通过网络连接通信。该计算机程序被处理器执行时以实现一种锁相环路的补偿滤波器设计方法。
本领域技术人员可以理解，图12中示出的结构，仅仅是与本申请方案相关的部分结构的框图，并不构成对本申请方案所应用于其上的计算机设备的限定，具体的计算机设备可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。
在一个实施例中，提供了一种计算机设备，包括存储器和处理器，存储器中存储有计算机程序，该处理器执行计算机程序时实现以下步骤：确定锁相环路的传递函数；对传递函数进行转换和阶次补充，形成补偿滤波器的目标函数；目标函数用于确定补偿滤波器，对锁相环路进行补偿滤波。
在一个实施例中，处理器执行计算机程序时还实现以下步骤：对传递函数进行转换，形成补偿滤波器的初始表达式；在初始表达式中补充极点表达式，得到补偿滤波器的目标函数。
在一个实施例中，处理器执行计算机程序时还实现以下步骤：对传递函数的分子项和分母项进行颠倒处理，形成补偿滤波器的初始表达式。
在一个实施例中，处理器执行计算机程序时还实现以下步骤：确定初始表达式的分母项需要补充的极点的待补充数目；根据初始表达式确定待补充数目极点对应的矢量模值，得到各待补充极点；确定各待补充极点分别对应的极点表达式；将各极点表达式补充至初始表达式的分母项。
在一个实施例中，处理器执行计算机程序时还实现以下步骤：获取锁相环路的传递函数的零点数目和极点数目；根据锁相环路的传递函数的零点数目和极点数目之间的差值，确定初始表达式的分母项需要补充的极点的待补充数目。
在一个实施例中，处理器执行计算机程序时还实现以下步骤：获取初始表达式的各零点的模值；基于初始表达式的各零点的模值，分别得到待补充数目极点对应的矢量模值。
在一个实施例中，提供了一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现以下步骤：确定锁相环路的传递函数；对传递函数进行转换和阶次补充，形成补偿滤波器的目标函数；目标函数用于确定补偿滤波器，对锁相环路进行补偿滤波。
在一个实施例中，计算机程序被处理器执行时还实现以下步骤：对传递函数进行转换，形成补偿滤波器的初始表达式；在初始表达式中补充极点表达式，得到补偿滤波器的目标函数。
在一个实施例中，计算机程序被处理器执行时还实现以下步骤：对传递函数的分子项和分母项进行颠倒处理，形成补偿滤波器的初始表达式。
在一个实施例中，计算机程序被处理器执行时还实现以下步骤：确定初始表达式的分母项需要补充的极点的待补充数目；根据初始表达式确定待补充数目极点对应的矢量模值，得到各待补充极点；确定各待补充极点分别对应的极点表达式；将各极点表达式补充至初始表达式的分母项。
在一个实施例中，计算机程序被处理器执行时还实现以下步骤：
获取锁相环路的传递函数的零点数目和极点数目；根据锁相环路的传递函数的零点数目和极点数目之间的差值，确定初始表达式的分母项需要补充的极点的待补充数目。
在一个实施例中，计算机程序被处理器执行时还实现以下步骤：获取初始表达式的各零点的模值；基于初始表达式的各零点的模值，分别得到待补充数目极点对应的矢量模值。
在一个实施例中，提供了一种计算机程序产品，包括计算机程序，该计算机程序被处理器执行时实现以下步骤：确定锁相环路的传递函数；对传递函数进行转换和阶次补充，形成补偿滤波器的目标函数；目标函数用于确定补偿滤波器，对锁相环路进行补偿滤波。
在一个实施例中，计算机程序被处理器执行时还实现以下步骤：对传递函数进行转换，形成补偿滤波器的初始表达式；在初始表达式中补充极点表达式，得到补偿滤波器的目标函数。
在一个实施例中，计算机程序被处理器执行时还实现以下步骤：对传递函数的分子项和分母项进行颠倒处理，形成补偿滤波器的初始表达式。
在一个实施例中，计算机程序被处理器执行时还实现以下步骤：确定初始表达式的分母项需要补充的极点的待补充数目；根据初始表达式确定待补充数目极点对应的矢量模值，得到各待补充极点；确定各待补充极点分别对应的极点表达式；将各极点表达式补充至初始表达式的分母项。
在一个实施例中，计算机程序被处理器执行时还实现以下步骤：获取锁相环路的传递函数的零点数目和极点数目；根据锁相环路的传递函数的零点数目和极点数目之间的差值，确定初始表达式的分母项需要补充的极点的待补充数目。
在一个实施例中，计算机程序被处理器执行时还实现以下步骤：获取初始表达式的各零点的模值；基于初始表达式的各零点的模值，分别得到待补充数目极点对应的矢量模值。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、数据库或其它介质的任何引用，均可包括非易失性和易失性存储器中的至少一种。非易失性存储器可包括只读存储器(Read-OnlyMemory，ROM)、磁带、软盘、闪存、光存储器、高密度嵌入式非易失性存储器、阻变存储器(ReRAM)、磁变存储器(Magnetoresistive Random Access Memory，MRAM)、铁电存储器(Ferroelectric Random Access Memory，FRAM)、相变存储器(Phase Change Memory，PCM)、石墨烯存储器等。易失性存储器可包括随机存取存储器(Random Access Memory，RAM)或外部高速缓冲存储器等。作为说明而非局限，RAM可以是多种形式，比如静态随机存取存储器(Static Random Access Memory，SRAM)或动态随机存取存储器(Dynamic RandomAccess Memory，DRAM)等。本申请所提供的各实施例中所涉及的数据库可包括关系型数据库和非关系型数据库中至少一种。非关系型数据库可包括基于区块链的分布式数据库等，不限于此。本申请所提供的各实施例中所涉及的处理器可为通用处理器、中央处理器、图形处理器、数字信号处理器、可编程逻辑器、基于量子计算的数据处理逻辑器等，不限于此。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请的保护范围应以所附权利要求为准。
Claims (6)
1.一种锁相环路的补偿滤波器设计方法，其特征在于，所述设计方法包括以下步骤：
确定所述锁相环路的传递函数；
对所述传递函数进行转换和阶次补充，形成补偿滤波器的目标函数；所述目标函数用于确定补偿滤波器，对所述锁相环路进行补偿滤波；
所述对所述传递函数进行转换和阶次补充，形成补偿滤波器的目标函数，包括：
对所述传递函数进行转换，形成补偿滤波器的初始表达式；
在所述初始表达式中补充极点表达式，得到补偿滤波器的目标函数；
所述对所述传递函数进行转换，形成补偿滤波器的初始表达式，包括：对所述传递函数的分子项和分母项进行颠倒处理，形成补偿滤波器的初始表达式；
所述在所述初始表达式中补充极点表达式，包括：
确定所述初始表达式的分母项需要补充的极点的待补充数目；使补充极点后形成的补偿滤波器的表达式的极点数目不小于零点数目；
根据所述初始表达式确定所述待补充数目极点对应的极点取值，得到各待补充极点；
确定各所述待补充极点分别对应的极点表达式；
将各所述极点表达式补充至所述初始表达式的分母项；
所述根据所述初始表达式确定所述待补充数目极点对应的极点取值，包括：
获取所述初始表达式的各零点的模值；
基于所述初始表达式的各零点的模值，分别得到所述待补充数目极点对应的极点取值；其中，所述待补充极点的极点取值位于拉普拉斯变换s平面横轴负值区间，所述待补充极点的模值为对应的所述初始表达式中零点的模值的4倍、16至32倍、或64至192倍。
2.根据权利要求1所述的锁相环路的补偿滤波器设计方法，其特征在于，所述确定所述初始表达式的分母项需要补充的极点的待补充数目，包括：
获取所述锁相环路的传递函数的零点数目和极点数目；
根据所述锁相环路的传递函数的零点数目和极点数目之间的差值，确定所述初始表达式的分母项需要补充的极点的待补充数目。
3.根据权利要求1所述的锁相环路的补偿滤波器设计方法，其特征在于，所述确定所述锁相环路的传递函数，包括：
基于锁相环路的结构参数，确定其输入到输出的传递函数表达式及低通滤波器传递函数；
将低通滤波器传递函数代入输入到输出的传递函数，确定锁相环路的传递函数。
4.一种锁相环路的补偿滤波器设计装置，其特征在于，所述装置包括：
传递函数获取模块，用于确定锁相环路的传递函数；
目标函数生成模块，用于对所述传递函数进行转换和阶次补充，形成补偿滤波器的目标函数；所述目标函数用于所述补偿滤波器对所述锁相环路进行补偿滤波；
所述目标函数生成模块包括转换单元和阶次补充单元；所述转换单元用于对所述传递函数进行转换，形成补偿滤波器的初始表达式；所述阶次补充单元用于在所述初始表达式中补充极点表达式，得到补偿滤波器的目标函数；
所述对所述传递函数进行转换，形成补偿滤波器的初始表达式，包括：对所述传递函数的分子项和分母项进行颠倒处理，形成补偿滤波器的初始表达式；
所述在所述初始表达式中补充极点表达式，包括：
确定所述初始表达式的分母项需要补充的极点的待补充数目；使补充极点后形成的补偿滤波器的表达式的极点数目不小于零点数目；
根据所述初始表达式确定所述待补充数目极点对应的极点取值，得到各待补充极点；
确定各所述待补充极点分别对应的极点表达式；
将各所述极点表达式补充至所述初始表达式的分母项；
所述根据所述初始表达式确定所述待补充数目极点对应的极点取值，包括：
获取所述初始表达式的各零点的模值；
基于所述初始表达式的各零点的模值，分别得到所述待补充数目极点对应的极点取值；其中，所述待补充极点的极点取值位于拉普拉斯变换s平面横轴负值区间，所述待补充极点的模值为对应的所述初始表达式中零点的模值的4倍、16至32倍、或64至192倍。
5.一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，其特征在于，所述处理器执行所述计算机程序时实现权利要求1至3中任一项所述的方法的步骤。
6.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1至3中任一项所述的方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211116032.9A CN115425969B (zh) | 2022-09-14 | 2022-09-14 | 锁相环路的补偿滤波器设计方法、装置及计算机设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211116032.9A CN115425969B (zh) | 2022-09-14 | 2022-09-14 | 锁相环路的补偿滤波器设计方法、装置及计算机设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115425969A CN115425969A (zh) | 2022-12-02 |
| CN115425969B true CN115425969B (zh) | 2023-09-08 |
Family
ID=84202438
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211116032.9A Active CN115425969B (zh) | 2022-09-14 | 2022-09-14 | 锁相环路的补偿滤波器设计方法、装置及计算机设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115425969B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6008703A (en) * | 1997-01-31 | 1999-12-28 | Massachusetts Institute Of Technology | Digital compensation for wideband modulation of a phase locked loop frequency synthesizer |
| CN1711736A (zh) * | 2002-10-08 | 2005-12-21 | M/A-Com公司 | 用于调制信号的预加重滤波的装置、方法和产品 |
| CN1761249A (zh) * | 2004-10-15 | 2006-04-19 | 因芬尼昂技术股份公司 | 具有可控传输带宽的调制器和控制传输带宽的相应方法 |
| CN1937411A (zh) * | 2005-08-17 | 2007-03-28 | M/A-Com公司 | 用于锁相环系统中的信号滤波的系统和方法 |
| JP2016039492A (ja) * | 2014-08-07 | 2016-03-22 | 日本放送協会 | 伝達関数近似装置、そのプログラム及びその方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2809890B1 (fr) * | 2000-05-31 | 2002-08-16 | Matra Nortel Communications | Synthetiseur a modulation numerique |
| US7502422B2 (en) * | 2003-06-04 | 2009-03-10 | M/A—COM, Inc. | Electromagnetic wave transmitter systems, methods and articles of manufacture |
| US7522658B2 (en) * | 2003-09-30 | 2009-04-21 | Broadcom Corporation | Design method and implementation of optimal linear IIR equalizers for RF transceivers |
| US7912145B2 (en) * | 2003-12-15 | 2011-03-22 | Marvell World Trade Ltd. | Filter for a modulator and methods thereof |
-
2022
- 2022-09-14 CN CN202211116032.9A patent/CN115425969B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6008703A (en) * | 1997-01-31 | 1999-12-28 | Massachusetts Institute Of Technology | Digital compensation for wideband modulation of a phase locked loop frequency synthesizer |
| CN1711736A (zh) * | 2002-10-08 | 2005-12-21 | M/A-Com公司 | 用于调制信号的预加重滤波的装置、方法和产品 |
| CN1761249A (zh) * | 2004-10-15 | 2006-04-19 | 因芬尼昂技术股份公司 | 具有可控传输带宽的调制器和控制传输带宽的相应方法 |
| CN1937411A (zh) * | 2005-08-17 | 2007-03-28 | M/A-Com公司 | 用于锁相环系统中的信号滤波的系统和方法 |
| JP2016039492A (ja) * | 2014-08-07 | 2016-03-22 | 日本放送協会 | 伝達関数近似装置、そのプログラム及びその方法 |
Non-Patent Citations (1)
| Title |
|---|
| 全子一等编著.数字信号处理.人民邮电出版社,1988,第-卷(第-版),全文. * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115425969A (zh) | 2022-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8669796B2 (en) | Clock generator, semiconductor device, and clock generating method | |
| US10523218B2 (en) | Track-and-hold charge pump and PLL | |
| US8593228B2 (en) | Spread spectrum clock generators and electronic devices including the same | |
| US9705515B1 (en) | Digital phase locked loop and method of driving the same | |
| TWI519078B (zh) | 用於數位鎖相迴路之自動迴路頻寬校準 | |
| WO2015113308A1 (en) | Charge pump calibration for dual-path phase-locked loop | |
| US8547148B2 (en) | Semiconductor device with dynamically calibrated oscillator | |
| EP1897221A2 (en) | Phase-locked loop systems using adaptive low-pass filters in switched bandwidth feedback loops | |
| US11424748B1 (en) | Modified PID loop filter to suppress high frequency noise in digital phase locked loop | |
| US9041474B2 (en) | Phase locked loop with bandwidth control | |
| CN115425969B (zh) | 锁相环路的补偿滤波器设计方法、装置及计算机设备 | |
| US20080180142A1 (en) | Phase locked loop with phase rotation for spreading spectrum | |
| CN113225074B (zh) | 一种通用频率调制器和频率调制方法、装置 | |
| CN112242841B (zh) | 一种具有高电源噪声抑制比的锁相环电路 | |
| EP3407496A1 (en) | Phase compensated pll | |
| US9225347B2 (en) | Oscillator | |
| CN111030683A (zh) | 低通滤波器、锁相环以及雷达系统 | |
| TWI814098B (zh) | 片上系統裝置、擴頻時脈生成器及其離散時間迴路濾波方法 | |
| US11075784B1 (en) | Wideband multiphase transmitter with two-point modulation | |
| CN110380725B (zh) | 一种鉴频鉴相模块的增益控制系统及方法 | |
| JP3345265B2 (ja) | Ｐｌｌ回路 | |
| US9571111B1 (en) | System and method to speed up PLL lock time on subsequent calibrations via stored band values | |
| CN111983307A (zh) | 一种基于sogi的快速精确的频率检测方法 | |
| Feng et al. | A novel fractional-order charge-pump PLL with the fractional-order loop filter | |
| CN111566938B (zh) | 单相自适应锁相装置和方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |