CN115410617A - 字线驱动器以及存储装置 - Google Patents

Abstract

本公开实施例提供一种字线驱动器以及存储装置，字线驱动器包括：第一保持晶体管和第二保持晶体管；有源区，有源区包括：沿第一方向延伸的主体部以及与部分主体部相邻接且位于主体部一侧的凸出部，凸出部具有第一源区和第二源区；栅极，栅极至少位于主体部中与凸出部正对的部分区域上方；第一漏区以及第二漏区，分别位于栅极沿第一方向相对两侧的主体部；其中，第一漏区、栅极以及第一源区用于构成所述第一保持晶体管，第二漏区、栅极以及第二源区用于构成所述第二保持晶体管。本公开实施例有利于在不增加版图面积的前提下，降低第一保持晶体管和第二保持晶体管的关断电流。

Description

字线驱动器以及存储装置

技术领域

本公开实施例涉及半导体技术领域，特别涉及一种字线驱动器以及存储装置。

背景技术

存储器是一种常见的半导体结构，随着半导体结构尺寸的连续缩小，使得芯片上可以并入更多数量的存储器，从而有助于产品容量的增加。在动态随机存取存储器(dynamic random access memory，DRAM)中，需要通过使用字线和位线向/从存储器单元中写入/读取数据，并基于施加到字线的电压来操作。

随着DRAM容量的增大，连接到一个字线的存储器单元的数量增加，并且字线之间的距离缩小，可能发生速度延迟问题。为了改善字线电压的延迟，可以将一个字线划分成多个子字线并通过使用子字线驱动器(sub word-line driver，SWD)驱动每个子字线，其中，子字线驱动器可以设置在字线驱动电路中。

发明内容

本公开实施例提供一种字线驱动器以及存储装置，至少有利于在不增加版图面积的前提下降低保持晶体管的关断电流。

根据本公开一些实施例，本公开实施例一方面提供一种字线驱动器，包括：第一子字线驱动器，包括第一保持晶体管，所述第一保持晶体管被配置为，响应于驱动信号向第一字线提供第一预设电压；第二子字线驱动器，包括第二保持晶体管，所述第二保持晶体管被配置为，响应于所述驱动信号向第二字线提供所述第一预设电压；其中，所述第一保持晶体管以及所述第二保持晶体管包括：有源区，所述有源区包括：沿第一方向延伸的主体部以及与部分所述主体部相邻接且位于所述主体部一侧的凸出部，所述凸出部具有第一源区和第二源区；栅极，所述栅极至少位于所述主体部中与所述凸出部正对的部分区域上方；第一漏区以及第二漏区，分别位于所述栅极沿所述第一方向相对两侧的所述主体部；其中，所述第一漏区、所述栅极以及所述第一源区用于构成所述第一保持晶体管，所述第二漏区、所述栅极以及所述第二源区用于构成所述第二保持晶体管。

在一些实施例中，所述第一源区和所述第二源区为同一源区。

在一些实施例中，所述有源区还包括：第一凹陷部，所述第一凹陷部位于所述主体部内，且自所述主体部远离所述凸出部的侧壁向靠近所述凸出部的方向凹陷；所述栅极还位于所述第一凹陷部正上方。

在一些实施例中，所述第一凹陷部朝向所述凸出部的底面位于所述栅极正下方。

在一些实施例中，所述栅极覆盖整个所述第一凹陷部，且还覆盖在沿所述第一方向上与所述第一凹陷部邻近的所述主体部的部分区域。

在一些实施例中，所述第一凹陷部具有沿所述第一方向相对的两个端面；在沿所述第一方向上，邻近一所述端面的所述主体部被所述栅极覆盖的长度为第一长度，邻近另一所述端面的所述主体部被所述栅极覆盖的长度为第二长度，所述第一长度与所述第二长度相等。

在一些实施例中，所述栅极包括构成T型的第一部和第二部，所述第一部相对于所述第二部靠近所述凸出部，所述第一部作为T型的横边；所述第一凹陷部位于所述第二部在所述有源区的正投影内。

在一些实施例中，所述栅极在所述有源区上的正投影的形状包括矩形或者H形。

在一些实施例中，所述有源区还包括：第二凹陷部，所述第二凹陷部位于所述主体部内，自所述主体部朝向所述凸出部的侧壁向远离所述凸出部的方向凹陷，所述第二凹陷部位于所述第一源区与所述第一漏区之间，且所述第二凹陷部与所述凸出部在沿所述第一方向上相错开；所述栅极还位于部分所述第二凹陷部正上方；第三凹陷部，所述第三凹陷部位于所述主体部内，自所述主体部朝向所述凸出部的侧壁向远离所述凸出部的方向凹陷，所述第三凹陷部位于所述第二源区与所述第二漏区之间，且所述第三凹陷部与所述凸出部在沿所述第一方向相错开；所述栅极还位于部分所述第三凹陷部正上方。

在一些实施例中，所述凸出部包括：分别位于所述主体部相对两侧的第一凸出部和第二凸出部，其中，所述第一凸出部具有所述第一源区，所述第二凸出部具有所述第二源区。

在一些实施例中，所述第一保持晶体管以及所述第二保持晶体管构成保持晶体管单元；所述字线驱动器包括多个所述保持晶体管单元；其中，两个所述保持晶体管单元在第二方向上镜像对称，所述第二方向与所述第一方向相垂直，在所述第二方向上正对的两个所述保持晶体管单元对应的所述有源区共用同一所述凸出部，且共用所述源区。

在一些实施例中，所述第一子字线驱动器还包括：第一上拉晶体管，被配置为，响应于第一主字线提供的第一使能信号，将所述第一字线上拉至第二预设电压，所述第二预设电压大于所述第一预设电压；第一下拉晶体管，被配置为，响应于所述第一主字线提供的所述第一使能信号，将所述第一字线下拉至所述第一预设电压；其中，所述第一下拉晶体管设置在所述第一保持晶体管远离所述第二保持晶体管的一侧，且所述第一下拉晶体管与所述第一保持晶体管邻近设置；所述第二子字线驱动器还包括：第二上拉晶体管，被配置为，响应于第二主字线提供的第二使能信号，将所述第二字线上拉至第二预设电压，所述第二预设电压大于所述第一预设电压；第二下拉晶体管，被配置为，响应于所述第二主字线提供的所述第二使能信号，将所述第二字线下拉至所述第一预设电压；其中，所述第二下拉晶体管设置在所述第二保持晶体管远离所述第一保持晶体管的一侧，且所述第二下拉晶体管与所述第二保持晶体管邻近设置。

在一些实施例中，所述第一下拉晶体管与所述第一保持晶体管共用所述第一漏区；所述第二下拉晶体管与所述第二保持晶体管共用所述第二漏区。

在一些实施例中，所述第一保持晶体管以及所述第二保持晶体管均为NMOS晶体管。

根据本公开一些实施例，本公开实施例另一方面提供一种存储装置，包括：包括多个存储单元的存储单元阵列，多条字线以及多条位线，且所述存储单元连接相应的所述字线以及相应的所述位线；上述任一实施例提供的字线驱动器。

本公开实施例提供的技术方案至少具有以下优点：

本公开实施例提供的字线驱动器包括具有第一保持晶体管的第一子字线驱动器和具有第二保持晶体管的第二子字线驱动器，其中，第一保持晶体管的第一源区与第一漏区之间的沟道区的长度方向相对于有源区的延伸方向倾斜，在不增加版图面积的前提下即可增加第一保持晶体管的沟道区的长度，从而有利于降低第一保持晶体管的关断电流，进而保证第一字线可以被完全关断，换句话说，利用第一保持晶体管可以第一字线彻底下拉至第一预设电压。同理，第二保持晶体管的第二源区与第二漏区之间的沟道区的长度方向相对于有源区的延伸方向倾斜，在不增加版图面积的前提下即可增加第二保持晶体管的沟道区的长度，从而有利于降低第二保持晶体管的关断电流，进而保证第二字线可以被完全关断，换句话说，利用第二保持晶体管可以将第二字线彻底下拉至第一预设电压。

附图说明

一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制；为了更清楚地说明本公开实施例或传统技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为一种字线驱动器的版图结构示意图；

图2为本公开实施例提供的字线驱动器的一种电路结构示意图；

图3至图8为本公开实施例提供的字线驱动器的多种不同的版图结构示意图；

图9为本公开实施例提供的字线驱动器的另一种电路结构示意图；

图10为图9对应的字线驱动器的一种版图结构示意图。

具体实施方式

字线驱动器包括多个子字线驱动器，每一子字线驱动器包括一下拉晶体管以及一保持晶体管。图1为一种字线驱动器的版图结构示意图，参考图1，字线驱动器包括：多个相互分立的有源区10，每一有源区10用于定义多个下拉晶体管以及多个保持晶体管，其中，多个下拉晶体管分别由N12、N13、N16和N17标示，多个保持晶体管分别由N23、N22、N26和N27标示，N13和N23用于构成一子字线驱动器，N17和N27用于构成一子字线驱动器，N12和N22用于构成一子字线驱动器，N16和N26用于构成一子字线驱动器。N12和N13共用第一栅极11且分属于不同有源区10，N23和N27属于同一有源区10且共用第二栅极12，N22和N26属于同一有源区10且共用第三栅极13，N16和N17分属于不同于有源区10且共用第四栅极14；多个导电插塞15，每一导电插塞15分别用于电连接下拉晶体管的源极或者漏极，电连接保持晶体管的源极或者漏极。

保持晶体管的沟道长度由对应的栅极在沿有源区的延伸方向的长度决定，为了减小保持晶体管的关断电流，可以将该沟道长度做大，且增加对应的栅极在沿有源区10的延伸方向的长度。然而，栅极占据版图的面积也会相应增加，这将导致版图中可设计导电插塞15的区域变小，对形成导电插塞15的光刻工艺的要求也更高，尤其栅极12围成的区域变小，相应会增加第二栅极12围成的区域内的导电插塞15的形成工艺难度，且这种方式还会受到工艺极限的限制。

下面将结合附图对本公开的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本公开各实施例中，为了使读者更好地理解本公开而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本公开所要求保护的技术方案。

图2为本公开实施例提供的字线驱动器的一种电路结构示意图，图3至图8为本公开实施例提供的字线驱动器的多种不同的版图结构示意图。

结合参考图2至图8，本公开实施例提供的字线驱动器包括：第一子字线驱动器SWD1，包括第一保持晶体管N23，第一保持晶体管N23被配置为，响应于驱动信号向第一字线WL3提供第一预设电压VL；第二子字线驱动器SWD1，包括第二保持晶体管N27，第二保持晶体管被配置为，响应于驱动信号PXID向第二字线WL7提供第一预设电压VL；其中，第一保持晶体管N23以及第二保持晶体管N27包括：有源区101，有源区101包括：沿第一方向X延伸的主体部111以及与部分主体部111相邻接且位于主体部111一侧的凸出部121，凸出部121具有第一源区S1和第二源区S2；栅极102，栅极102至少位于主体部111中与凸出部121正对的部分区域上方；第一漏区D1以及第二漏区D2，分别位于栅极102沿第一方向相对两侧的主体部111；其中，第一漏区D1、栅极102以第一源区S1D用于构成第一保持晶体管N23，第二漏区D2、栅极102以及第二源区S2用于构成第二保持晶体管N27。

上述实施例中，由于第一保持晶体管N23的第一源区S1位于凸出部121，且凸出部121位于主体部111沿第一方向X延伸的外侧，即第一漏区D1和第一源区S1并非沿第一方向X排布，使得相较于第一漏区和第一源区位于栅极沿第一方向相对两侧的方案而言，上述实施例中第一源区S11至第一漏区D1的方向相对于第一方向X倾斜，使得第一保持晶体管N23具有更大的沟道长度，从而有利于降低第一保持晶体管N23的关断电流，使得第一字线能够被彻底关断。同理，上述实施例中第二源区S2至第二漏区D2的方向也相对于第一方向X倾斜，也使得第二保持晶体管N27具有更大的沟道长度，从而有利于降低第二保持晶体管N27的关断电流。

以下将结合附图对本公开实施例提供的字线驱动器进行更为详细的说明。

有源区101即为AA区，通常称为Active Area。第一源区S1和第一漏区D1分别用于定义第一保持晶体管N23的源极(source)和漏极(draini)；第二源区S2和第二漏区D2分别用于定义第二保持晶体管N27的源极和漏极。

第一保持晶体管N23的作用包括，在第一字线WL3由选中状态(即激活状态)变为未选中状态(即关闭状态)后，第一保持晶体管N23可以保证第一字线WL3的电压下拉至第一预设电压VL，避免由于噪声等干扰导致的第一字线WL3无法完全关闭的问题。第二保持晶体管N27的作用包括，在第二字线WL7由选中状态变为未选中状态后，第二保持晶体管N27可以保证第二字线WL7的电压下拉至第一预设电压VL，避免由于噪声等干扰导致的第二字线WL7无法完全关闭的问题。

第一源区S1和第二源区S2均用于连接预设电源，该预设电源的电平为第一预设电压，或者，该预设电源的电平与第一预设电压VL相当，可以理解的是，即“相当”指的是，预设电源的电平与第一预设电压VL的差值在允许范围内，在这一允许范围内可认为二者的电平相同。换句话说，在字线驱动器对应的电路中，第一源区S1和第二源区S2可认为具有相同电位的节点，即第一源区S1和第二源区S2电连接。

在一些实施例中，参考图3，第一源区S1和第二源区S2可以同一源区，即，第一源区S1和第二源区S2位于同一凸出部121且为同一源区，图3中以S1/S2标示该源区。如此，一方面可以节约版图(layout)面积，减小字线驱动器的面积；另一方面，利用源区即可实现第一源区S1和第二源区S2的电连接，无需形成为实现电连接所需的接触结构和金属层，有利于降低字线驱动器的制造难度，节约制造成本。图3中以带箭头的实线指示出了第一保持晶体管的沟道长度方向以及第二保持晶体管的沟道长度方向。相应的，在该同一源区可以设置接触结构(LiCon，local interconnect contact)，以作为源极引出端。

在另一些实施例中，参考图4，第一源区S1和第二源区S2可以处于同一凸出部121，且第一源区S1和第二源区S2可以相互分立。这样设置的好处包括：第一源区S1和第二源区S2相互分立，第一源区S1和第二源区S2各自的掺杂浓度可以不同，以满足第一保持晶体管N23和第二保持晶体管N27各自的电性需求，掺杂浓度指的是N型离子或者P型离子的掺杂浓度；另外，第一保持晶体管N23具有第一沟道，第二保持晶体管N27具有第二沟道，由于第一源区S1和第二源区S2相互独立，相应的，第一沟道与第二沟道可以相互独立，有利于增加第一沟道的尺寸以及第二沟道的尺寸，且减小第一漏区D1的载流子拥挤效应，减小第二漏区D2的载流子拥挤效应。在一个具体例子中，第一保持晶体管N23和第二保持晶体管N27可以均为NMOS管，则上述掺杂浓度指的是N型离子的掺杂浓度。可以理解的是，可以通过在第一源区S1和第二源区S2上方分别设置接触结构以及与这两个接触结构电连接的金属层的方式，实现第一源区S1和第二源区S2的电连接。图4中以带箭头的实线指示出了第一保持晶体管的沟道长度方向以及第二保持晶体管的沟道长度方向。

图5为字线驱动器的一种版图以及有源区的结构示意图，其中，图5中左侧图为字线驱动器的一种版图结构示意图，右侧图为左侧图中的有源区的结构示意图。参考图5，在一些实施例中，有源区101还可以包括：第一凹陷部131，第一凹陷部131位于主体部111内，且自主体部111远离凸出部121的侧壁向靠近凸出部121的方向凹陷。设置第一凹陷部131，使得第一漏区D1与第二漏区D2之间的导通面积变小，从而有利于抑制第一漏区D1与第二漏区D2之间的漏电。另外，第一漏区D1可以与第一字线WL3电连接，第二漏区D2可以与第二字线WL7电连接，设置第一凹陷部131可以减小第一字线WL3到第二字线WL7之间的漏电。可以理解的是，字线驱动器还可以包括：隔离结构，且隔离结构填充于第一凹陷部131内。

此外，在一些实施例中，栅极102还可以位于第一凹陷部131正上方，有利于增加栅极102的体积，减小栅极102电阻。

第一凹陷部131可以为方形凹陷或者弧形凹陷。在一些实施例中，在垂直于第一方向X1的方向上，定义第一凹陷部131的最大凹陷深度为第一宽度W1，定义主体部111的最大宽度为第二宽度W2，为保证第一凹陷部131具有足够的抑制第一漏区D1与第二漏区D2之间的漏电问题，第一保持晶体管N23和第二保持晶体管N27具有相对较大的饱和电流Idast，且第一保持晶体管N23和第二保持晶体管N27具有相对较小的关断电流Ioff，第一宽度W1与第二宽度W2的比值在0.3-0.7范围内。在一个具体例子中，第一宽度W1与第二宽度W2的比值在0.4-0.6范围内，例如可以为0.45、0.5、0.55，如此，有利于进一步在保证具有相对较大饱和电流的前提下保证相对较小的关断电流Ioff。

在一些实施例中，栅极102可以覆盖整个第一凹陷部131，且还覆盖在沿第一方向X上与第一凹陷部131邻近的主体部101的部分区域。换句话说，第一凹陷部131完全落入栅极102所覆盖的区域内。一方面，栅极102覆盖的区域相对较大，使得栅极102具有相对较大的体积，有利于减小栅极102的电阻。另一方面，栅极102覆盖整个第一凹陷部131，在满足此位置关系的前提下，栅极102还会覆盖邻近第一凹陷部131的部分主体部111，可以使得第一保持晶体管N23和第二保持晶体管N27均具有相对较大的尺寸，即第一保持晶体管和第二保持晶体管占据的有源区的面积相对较大，有利于提高饱和电流。此外，栅极102覆盖整个第一凹陷部131，使得形成栅极102的工艺具有相对较大的工艺窗口，有利于降低栅极102的形成工艺难度。

在一些实施例中，第一凹陷部131内可以填充满隔离结构。在另一些实施例中，栅极102可以覆盖第一凹陷部131的底面和侧面，这样，被栅极102覆盖的第一凹陷部131的底面和侧壁也将作为沟道的一部分，不仅可以增加受到栅极102控制的沟道的面积，从而提高栅极102控制沟道导通的能力，而且由于栅极102中的栅导电层还相应的位于第一凹陷部131内，如此可以增加栅极102的体积，进一步降低栅极120的电阻。可以理解的是，沟道包括与第一保持晶体管N23对应的第一沟道以及与第二保持晶体管N27对应的第二沟道；栅极102包括栅介质层以及位于栅介质层表面的栅电极层，栅极102覆盖第一凹陷部131的底面和侧壁，指的是栅介质层位于第一凹陷部131的底面和侧壁，且栅导电层还位于第一凹陷部131内。

在一个具体例子中，栅极102可以覆盖部分底面和部分侧面，相应的，第一凹陷部131内的栅极102下方可以填充有隔离结构；在另一个具体例子中，栅极102可以覆盖全部底面和全部顶面。

在另一些实施例中，栅极102也可以仅覆盖第一凹陷部131的部分区域，例如，第一凹陷部131朝向凸出部121的部分区域被栅极102覆盖，而第一凹陷部131远离凸出部121的其余部分区域未被栅极102覆盖。或者，栅极102与第一凹陷部131也可以完全错开。

在一些实施例中，第一凹陷部131朝向凸出部121的底面可以位于栅极102正下方。在另一些实施例中，第一凹陷部131朝向凸出部121的底面也可以与栅极102远离凸出部121的侧面齐平。

另外，第一凹陷部131可以具有沿第一方向X相对的两个端面；在沿第一方向X上，邻近一端面的主体部111被栅极102覆盖的长度为第一长度L1，邻近另一端面的主体部111被栅极102覆盖的长度为第二长度L2，第一长度L1可以与所述第二长度L2相等。也就是说，在沿第一方向X上，第一凹陷部131位于栅极102的正中间位置，这样，有利于提高第一保持晶体管N23和第二保持晶体管N27的对称性，减小不同晶体管的失配。

可以理解的是，在其他实施例中，第一长度L1也可以与第二长度L2不同，例如第一长度L1可以小于或大于第二长度L1。

在一些实施例中，参考图4，栅极102可以包括构成T型的第一部112和第二部122，第一部112相对于第二部122靠近凸出部121，第一部112作为T型的横边。即，第一部112作为T型的“一”部，第二部122作为T型的“丨”部，T型的栅极102，在增加栅极102体积以减小栅极102的电阻的同时，“丨”部在沿第一方向X相对两侧可以为形成接触结构预留空间位置，一接触结构用于与第一漏区D1电连接，另一接触结构用于与第二漏区D2电连接。

第一凹陷部131可以位于第二部122在有源区101的正投影内。另外，第一凹陷部131可以具有沿第一方向相对的两个端面；在沿第一方向X上，邻近一端面的主体部111被第二部122覆盖的长度为第一长度L1，邻近另一端面的主体部111被第二部122覆盖的长度为第二长度L2，第一长度L1可以与所述第二长度L2相等。

在另一些实施例中，栅极102在有源区101上的正投影的形状也可以为矩形或者H形。在一个具体例子中，H形的栅极102包括两个相对的横梁以及位于横梁之间的连接部，其中，两个横梁沿第一方向X排布，且第一凹陷部131还可以位于连接部的正下方。

图6为字线驱动器的另一种版图结构示意图，参考图6，有源区101还可以包括：第二凹陷部141，第二凹陷部141位于主体部111内，自主体部111朝向凸出部121的侧壁向远离凸出部121的方向凹陷，位于第一漏区D1与凸出部121之间，且第二凹陷部141与凸出部121在沿第一方向上X相错开。其中，第二凹陷部141可以位于第一源区S1与第一漏区D1之间。

第二凹陷部141的设置，有利于进一步增加第一保持晶体管N23中沟道区的长度，进一步降低第一保持晶体管N23的关断电流。

继续参考图6，有源区101还可以包括：第三凹陷部151，第三凹陷部151位于主体部111内，自主体部111朝向凸出部121的侧壁向远离凸出部111的方向凹陷，位于第二漏区D2与凸出部121之间，且第三凹陷部151与凸出部121在沿第一方向X相错开。其中，第三凹陷部151还可以位于第二源区S2与第二漏区D2之间。

第三凹陷部151的设置，有利于进一步增加第二保持晶体管N27中沟道区的长度，进一步降低第二保持晶体管N27的关断电流。

继续参考图6，栅极102还可以位于部分第二凹陷部141正上方，且栅极102还可以位于部分第三凹陷部151正上方。如此，有利于进一步增加栅极102的体积，减小栅极102的电阻。

可以理解的是，在一个具体例子中，有源区101可以包括第一凹陷部131、第二凹陷部141或者第三凹陷部151中的任一个或者多个的组合。

图7为包括第一凹陷部131、第二凹陷部141以及第三凹陷部151的有源区101的一种结构示意图，参考图7，在一些实施例中，第一凹陷部131、第二凹陷部141和第三凹陷部151中的至少一者可以为弧形凹陷，这样，可以实现拐角圆润化(corner rouding)，以避免拐角尖端放电等问题。

图8为字线驱动器的另一种版图结构示意图，参考图8，在一些实施例中，凸出部121还可以包括：分别位于主体部111相对两侧的第一凸出部1和第二凸出部2，其中，第一凸出部1具有第一源区S1，第二凸出部2具有第二源区S2。也就是说，第一源区S1和第二源区S2分别位于不同的凸出部121内，可以为形成第一源区S1和第二源区S2提供较大的工艺窗口，且有利于增加第一源区S1和第二源区S2的面积，从而减小第一源区S1和第二源区S2的接触电阻。

相应的，参考图8，有源区101可以包括两个第二凹陷部141和两个第三凹陷部151，一第一凹陷部141位于第一漏区D1与第一凸出部1之间，另一第一凹陷部141位于第一漏区D1与第二凸出部2之间，一第二凹陷部151位于第二漏区D1与第一凸出部1之间，另一第二凹陷部151位于第二漏区D2与第二凸出部2之间。

参考图2至图7，第一子字线驱动器SWD1还可以包括：第一上拉晶体管P13，被配置为，响应于第一主字线MWLa提供的第一使能信号，将第一字线WL3上拉至第二预设电压PXID，第二预设电压PXID大于第一预设电压VL；第一下拉晶体管N13，被配置为，响应于第一主字线MWLa提供的第一使能信号，将第一字线WL3下拉至第一预设电压VL。第二子字线驱动器SWD2还包括：第二上拉晶体管P17，被配置为，响应于第二主字线MWLb提供的第二使能信号，将第二字线WL7上拉至第二预设电压PXID，第二预设电压PXID大于第一预设电压VL；第二下拉晶体管N17，被配置为，响应于第二主字线MWLb提供的第二使能信号，将第二字线WL7下拉至第一预设电压VL。相应的，字线驱动器还包括：第一下拉栅极201，用于作为第一下拉晶体管N13的栅极；第二下拉栅极202，用于作为第二下拉晶体管N17的栅极。其中，第一下拉栅极201以及第二下拉栅极202的延伸方向均与第一方向X垂直。

以下将以第一子字线驱动器SWD1为例对第一子字线驱动器SWD1的工作原理进行说明：

第一使能信号包括第一状态和第二状态，第一状态的电平与第二状态的电平不同；在第一使能信号处于第一状态期间，第一子字线驱动器SWD11接收到有效的驱动信号，第一上拉晶体管P13导通，则第一字线WL3被上拉至第二预设电压PXID，第二预设电压PXID的电压与驱动信号的电压相同或者相当；接着，在第一使能信号处于第二状态期间，第一下拉晶体管N13导通，第一字线WL3被下拉至第一预设电压VL，且第一保持晶体管N23导通，有利于进一步保证第一字线WL3被下拉至第一预设电压VL，避免信号噪声对第一字线WL3造成干扰。

有关第二子字线驱动器的工作原理可参考第一子字线驱动器的工作原理，在此不再赘述。在一个具体例子中，第一上拉晶体管P13和第二上拉晶体管P17可以均为PMOS管，第一下拉晶体管N13和第二下拉晶体管N17可以均为NMOS管。第一保持晶体管N23和第二保持晶体管N27可以均为NMOS管。

参考图3，在一些实施例中，第一下拉晶体管N13可以设置在第一保持晶体管N23远离第二保持晶体管N27的一侧，且第一下拉晶体管N13可以与第一保持晶体管N23邻近设置。其中，第二下拉晶体管N17可以设置在第二保持晶体管N27远离第一保持晶体管N23的一侧，且第二下拉晶体管N17可以与第二保持晶体管N27邻近设置。

需要说明的是，为了便于图示和说明，图3中用以N13、N23、P13、N17、N27、P17标示出了各晶体管的沟道区对应在有源区所在的区域。

第一下拉晶体管N13与第一保持晶体管N23可以共用第一漏区D1，通过共用第一漏区D1的方式，实现第一下拉晶体管的漏极与第一保持晶体管的漏极的电连接，无需额外形成接触结构以及金属层，有利于降低版图结构复杂度。第二下拉晶体管N17与第二保持晶体管N27可以共用第二漏区D2，通过共用第二漏区D2的方式，实现第二下拉晶体管的漏极与第二保持晶体管的漏极的电连接，无需额外形成接触结构以及金属层，有利于降低版图结构复杂度。

图9为本公开实施例提供的字线驱动器的另一种电路结构示意图，图10为图9对应的字线驱动器的一种版图结构示意图。参考图9及图10，在一些实施例中，第一保持晶体管N23以及第二保持晶体管N27构成保持晶体管单元10；字线驱动器包括多个保持晶体管单元10；其中，两个保持晶体管单元10在第二方向Y上镜像正对，第二方向Y与第一方向X相垂直。

需要说明的是，为了便于图示和说明，图9及图10中，不同保持晶体管单元10中的第一保持晶体管采用不同附图标记进行标示，包括N20、N21、N22、N23，与不同第一保持晶体管连接的第一字线分别用WL0、WL1、WL2、WL3进行标示；不同保持晶体管单元10中的第二保持晶体管采用不同附图标记进行标示，包括N24、N25、N26、N27，与不同第二保持晶体管连接的第二字线分别用WL4、WL5、WL6、WL7进行标示；不同第一下拉晶体管分别用N10、N11、N12、N13进行标示；不同第二下拉晶体管分别用N14、N15、N16、N17进行标示；不同第一上拉晶体管分别用P10、P11、P12、P13进行标示；不同第二上拉晶体管分别用P14、P15、P16、P17进行标示。

在一些实施例中，参考图10，在第二方向Y上正对的两个保持晶体管单元10对应的有源区101共用同一凸出部121，在第二方向Y上正对的两个保持晶体管单元10也可以共用源区。例如，两个保持晶体管单元10中的第一保持晶体管N23/N22以及第二保持晶体管N27/N26可以共用同一有源区，即4个保持晶体管共用同一有源区，且该有源区位于同一凸出部121。如此，有利于进一步节约版图面积，降低版图结构复杂度。

在另一些实施例中，两个保持晶体管单元10中两个第一保持晶体管可以共用位于同一凸出部121的同一源区，两个第二保持晶体管与第一保持晶体管不共用源区。或者，两个保持晶体管单元10的两个第二保持晶体管可以共用位于同一凸出部121的同一源区，两个第一保持晶体管与第二保持晶体管不共用源区。

字线驱动器还可以包括：多个接触结构105，每一接触结构105用于与对应的第一源区S1、第二源区S2、第一漏区D1或者第二漏区D2电连接，还用于与第一下拉晶体管、第二下拉晶体管、第一上拉晶体管以及第二上拉晶体管的源区或者漏区电连接。

上述实施例提供的字线驱动器，将两个保持晶体管的沟道长度方向设计为相对于有源区101延伸方向倾斜，在不增加版图面积的情况下，可以增加保持晶体管的沟道区长度，从而降低保持晶体管的关断电流，提高保持晶体管关断与该保持晶体管连接的字线的能力。此外，沟道长度方向相对于有源区101延伸方向倾斜，还可以为布局接触结构105预留更多的空间位置，提高版图的空间利用率。

相应地，本公开实施例还提供一种存储装置，包括上述实施例提供的字线驱动器，以下将对本公开实施例提供的存储装置进行详细说明，与前述实施例相同或者相应的部分，可参考前述实施例的详细说明，以下将不做赘述。

本公开实施例提供的存储装置包括：包括多个存储单元的存储单元阵列，多条字线以及多条位线，存储单元连接相应的字线以及相应的位线；上述实施例提供的字线驱动器。

字线驱动器中的每一子字线驱动器与相应的字线电连接，用于选中/激活相应的字线或者关闭相应的字线。

该存储装置可以为DRAM存储系统，例如为DDR5 DRAM存储系统或者DDR4 DRAM存储系统。在其他实施例中，存储装置还可以为SRAM存储系统、SDRAM存储系统、ROM存储系统或者闪存存储系统。

本领域的普通技术人员可以理解，上述各实施方式是实现本公开的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本公开实施例的精神和范围。任何本领域技术人员，在不脱离本公开实施例的精神和范围内，均可作各自更动与修改，因此本公开实施例的保护范围应当以权利要求限定的范围为准。

Claims (15)

1.一种字线驱动器，其特征在于，包括：

第一子字线驱动器，包括第一保持晶体管，所述第一保持晶体管被配置为，响应于驱动信号向第一字线提供第一预设电压；

第二子字线驱动器，包括第二保持晶体管，所述第二保持晶体管被配置为，响应于所述驱动信号向第二字线提供所述第一预设电压；

其中，所述第一保持晶体管以及所述第二保持晶体管包括：

有源区，所述有源区包括：沿第一方向延伸的主体部以及与部分所述主体部相邻接且位于所述主体部一侧的凸出部，所述凸出部具有第一源区和第二源区；

栅极，所述栅极至少位于所述主体部中与所述凸出部正对的部分区域上方；

第一漏区以及第二漏区，分别位于所述栅极沿所述第一方向相对两侧的所述主体部；

其中，所述第一漏区、所述栅极以及所述第一源区用于构成所述第一保持晶体管，所述第二漏区、所述栅极以及所述第二源区用于构成所述第二保持晶体管。

2.如权利要求1所述的字线驱动器，其特征在于，所述第一源区和所述第二源区为同一源区。

3.如权利要求2所述的字线驱动器，其特征在于，所述有源区还包括：第一凹陷部，所述第一凹陷部位于所述主体部内，且自所述主体部远离所述凸出部的侧壁向靠近所述凸出部的方向凹陷；所述栅极还位于所述第一凹陷部正上方。

4.如权利要求3所述的字线驱动器，其特征在于，所述第一凹陷部朝向所述凸出部的底面位于所述栅极正下方。

5.如权利要求3所述的字线驱动器，其特征在于，所述栅极覆盖整个所述第一凹陷部，且还覆盖在沿所述第一方向上与所述第一凹陷部邻近的所述主体部的部分区域。

6.如权利要求5所述的字线驱动器，其特征在于，所述第一凹陷部具有沿所述第一方向相对的两个端面；在沿所述第一方向上，邻近一所述端面的所述主体部被所述栅极覆盖的长度为第一长度，邻近另一所述端面的所述主体部被所述栅极覆盖的长度为第二长度，所述第一长度与所述第二长度相等。

7.如权利要求3所述的字线驱动器，其特征在于，所述栅极包括构成T型的第一部和第二部，所述第一部相对于所述第二部靠近所述凸出部；所述第一凹陷部位于所述第二部在所述有源区的正投影内。

8.如权利要求1-7任一项所述的字线驱动器，其特征在于，所述栅极在所述有源区上的正投影的形状包括矩形或者H形。

9.如权利要求1所述的字线驱动器，其特征在于，所述有源区还包括：

第二凹陷部，所述第二凹陷部位于所述主体部内，自所述主体部朝向所述凸出部的侧壁向远离所述凸出部的方向凹陷，所述第二凹陷部位于所述第一源区与所述第一漏区之间，且所述第二凹陷部与所述凸出部在沿所述第一方向上相错开；所述栅极还位于部分所述第二凹陷部正上方；

第三凹陷部，所述第三凹陷部位于所述主体部内，自所述主体部朝向所述凸出部的侧壁向远离所述凸出部的方向凹陷，所述第三凹陷部位于所述第二源区与所述第二漏区之间，且所述第三凹陷部与所述凸出部在沿所述第一方向相错开；所述栅极还位于部分所述第三凹陷部正上方。

10.如权利要求1所述的字线驱动器，其特征在于，所述凸出部包括：分别位于所述主体部相对两侧的第一凸出部和第二凸出部，其中，所述第一凸出部具有所述第一源区，所述第二凸出部具有所述第二源区。

11.如权利要求2所述的字线驱动器，其特征在于，所述第一保持晶体管以及所述第二保持晶体管构成保持晶体管单元；所述字线驱动器包括多个所述保持晶体管单元；

其中，两个所述保持晶体管单元在第二方向上镜像对称，所述第二方向与所述第一方向相垂直，在所述第二方向上正对的两个所述保持晶体管单元对应的所述有源区共用同一所述凸出部，且共用所述源区。

12.如权利要求1所述的字线驱动器，其特征在于，所述第一子字线驱动器还包括：

第一上拉晶体管，被配置为，响应于第一主字线提供的第一使能信号，将所述第一字线上拉至第二预设电压，所述第二预设电压大于所述第一预设电压；

第一下拉晶体管，被配置为，响应于所述第一主字线提供的所述第一使能信号，将所述第一字线下拉至所述第一预设电压；

其中，所述第一下拉晶体管设置在所述第一保持晶体管远离所述第二保持晶体管的一侧，且所述第一下拉晶体管与所述第一保持晶体管邻近设置；

所述第二子字线驱动器还包括：

第二上拉晶体管，被配置为，响应于第二主字线提供的第二使能信号，将所述第二字线上拉至第二预设电压，所述第二预设电压大于所述第一预设电压；

第二下拉晶体管，被配置为，响应于所述第二主字线提供的所述第二使能信号，将所述第二字线下拉至所述第一预设电压；其中，所述第二下拉晶体管设置在所述第二保持晶体管远离所述第一保持晶体管的一侧，且所述第二下拉晶体管与所述第二保持晶体管邻近设置。

13.如权利要求12所述的字线驱动器，其特征在于，所述第一下拉晶体管与所述第一保持晶体管共用所述第一漏区；所述第二下拉晶体管与所述第二保持晶体管共用所述第二漏区。

14.如权利要求1所述的字线驱动器，其特征在于，所述第一保持晶体管以及所述第二保持晶体管均为NMOS晶体管。

15.一种存储装置，其特征在于，包括：

包括多个存储单元的存储单元阵列，多条字线以及多条位线，且所述存储单元连接相应的所述字线以及相应的所述位线；

如权利要求1-14任一项所述的字线驱动器。

Images