CN115407568A - 阵列基板及显示面板 - Google Patents

Abstract

本申请涉及一种阵列基板及显示面板，阵列基板包括在衬底基板上阵列排布的多个子像素，每个子像素包括沿列方向依次设置的像素区和器件区，像素区包括像素电极，其中，器件区包括一个薄膜晶体管，薄膜晶体管的源极通过过孔与像素电极电连接；像素区包括沿列方向连续分布的多个区域，各区域对应的像素电极与衬底基板之间的距离不相等。该阵列基板可以在改善色偏、提升大视角范围的同时，增大有效透光区域的面积，提高像素开口率。

Description

阵列基板及显示面板

技术领域

本申请涉及显示技术领域，特别是涉及一种阵列基板及显示面板。

背景技术

随着主动式薄膜晶体管液晶显示器(Thin Film Transistor-LCD，简称TFT-LCD)技术的发展，显示屏幕的尺寸越来越大，人们对于显示屏的品质需求也不断提升，其中对于大视角范围的需求尤为明显。由于垂直配向(Vertical Alignment，简称VA)型液晶显示面板采用垂直转动的液晶，液晶分子双折射率的差异比较大，导致大视角下的色偏(colorshift)问题比较严重。

为了提升面板视角表现、改善色偏问题，通常会采取多畴垂直配向技术(Multi-domain VA，简称MVA)，即将一个子像素划分成多个畴区，并使每个畴区中的液晶在施加电压后倒伏向不同的方向，从而使各个方向看到的效果趋于平均一致。随着技术的发展，出现了一种不需要使用配向层的MVA型液晶显示面板，称为聚合物稳定垂直配向(Polymer-Stabilized Vertical Alignment，简称PSVA)型液晶显示面板，其采用3T-8畴像素结构，即每个子像素通过3个薄膜晶体管TFT控制8个畴区，但由于3T-8畴液晶显示面板本身需要八个方向的像素电极排布，与4个畴区的像素结构相比，在改善视角的同时也会大幅降低面板穿透率，这大幅度降低了像素开口率，使得产品亮度偏低或者背光功耗增加，影响产品竞争力。

发明内容

本申请旨在提供一种阵列基板及显示面板，其可以在改善色偏、提升大视角范围的同时，增大有效透光区域的面积，提高像素开口率。

第一方面，本申请实施例提出了一种阵列基板，包括在衬底基板上阵列排布的多个子像素，每个子像素包括沿列方向依次设置的像素区和器件区，像素区包括像素电极，其中，器件区包括一个薄膜晶体管，薄膜晶体管的源极通过过孔与像素电极电连接；像素区包括沿列方向连续分布的多个区域，各区域对应的像素电极与衬底基板之间的距离不相等。

在一种可能的实施方式中，像素区包括沿列方向分布的两个主像素区和一个次像素区，且次像素区位于两个主像素区之间，主像素区包括主像素电极，次像素区包括次像素电极，主像素电极与衬底基板之间的距离为第一距离，次像素电极与衬底基板之间的距离为第二距离，第一距离与第二距离不相等。

在一种可能的实施方式中，像素电极包括相互连接的主干电极和分支电极，主干电极将像素区分为四个畴区，每一畴区内的分支电极平行且间隔，并与主干电极之间呈预定夹角设置，不同畴区内的分支电极的朝向相异；次像素区位于像素区的中间区域，两个主像素区位于次像素区沿列方向的两侧。

在一种可能的实施方式中，子像素包括依次形成于衬底基板上的平坦化层及透明导电层；主像素电极和次像素电极均位于透明导电层；平坦化层包括对应于主像素区的第一平坦化单元以及对应于次像素区的第二平坦化单元；第一平坦化单元的厚度与第二平坦化单元的厚度不相等。

在一种可能的实施方式中，还包括扫描线和数据线，扫描线位于器件区且对应每一行子像素设置，数据线对应每一列子像素设置；薄膜晶体管的漏极呈U型，并与邻近的数据线电连接；薄膜晶体管的栅极连接至扫描线。

在一种可能的实施方式中，器件区还包括存储电极，所述存储电极的一端与所述薄膜晶体管的源极电连接，另一端通过所述过孔与所述像素电极电连接，所述存储电极与相对的第一公共电极之间形成存储电容。

在一种可能的实施方式中，每个主像素区在衬底基板上的正投影面积小于或者等于次像素区在衬底基板上的正投影面积。

第二方面，本申请实施例还提供了阵列基板的制备方法，阵列基板包括在衬底基板上阵列排布的多个子像素，每个子像素包括沿列方向依次设置的像素区和器件区，像素区包括像素电极，制备方法包括：在衬底基板上形成器件区，器件区包括一个薄膜晶体管；在器件区上形成平坦化层，平坦化层包括连续分布的多个平坦化单元，其中，各平坦化单元的厚度不同；在平坦化层背离衬底基板的一侧形成透明导电层，透明导电层包括与各平坦化单元分别对应的像素电极，以使像素区沿列方向连续分布的多个区域对应的像素电极与衬底基板之间的距离不相等，且薄膜晶体管的源极通过过孔与像素电极电连接。

在一种可能的实施方式中，像素区包括沿列方向分布的两个主像素区和一个次像素区，且次像素区位于两个主像素区之间，平坦化层包括对应于主像素区的第一平坦化单元以及对应于次像素区的第二平坦化单元；在器件区上形成平坦化层包括：在衬底基板上形成厚度一致的平坦化层；在平坦化层上涂布光阻层，采用半色调掩膜板对光阻层曝光显影，形成光阻图案，光阻图案包括在待形成的第一平坦化单元位置形成的未曝光区域、在待形成的第二平坦化单元形成的部分曝光区域以及在其余位置形成完全曝光区域；通过灰化工艺去除部分曝光区域的光阻，以减薄光阻图案；以减薄的光阻图案为掩膜板，采用干法刻蚀形成厚度不一致的平坦化层；剥离掉剩余的光阻图案。

第三方面，本申请实施例还提供了一种显示面板，包括如前所述的阵列基板；彩膜基板，与阵列基板相对设置；液晶层，设置于阵列基板与彩膜基板之间。

根据本申请实施例提供的阵列基板及显示面板，包括在衬底基板上阵列排布的多个子像素，每个子像素包括沿列方向依次设置的像素区和器件区，像素区包括像素电极，器件区包括一个薄膜晶体管，薄膜晶体管的源极通过过孔与像素电极电连接；像素区包括沿列方向连续分布的多个区域，各区域对应的像素电极与衬底基板之间的距离不相等，即将像素电极形成在不同高度的膜层上，通过薄膜晶体管施加同一电压时，不同高度区域的像素电极与彩膜基板的公共电极之间的距离不同，从而形成不同强度的电场，控制不同区域的液晶偏转差异来控制不同区域显示不同的亮度，从而在改善色偏、提升大视角范围的同时，增大有效透光区域的面积，提高像素开口率。

附图说明

下面将参考附图来描述本申请示例性实施例的特征、优点和技术效果。在附图中，相同的部件使用相同的附图标记。附图并未按照实际的比例绘制，仅用于示意相对位置关系，某些部位的层厚采用了夸大的绘图方式以便于理解，附图中的层厚并不代表实际层厚的比例关系。

图1示出本申请实施例提供的显示面板的剖面示意图；

图2示出本申请实施例提供的阵列基板的子像素的俯视图；

图3示出图2沿B-B方向的剖面图；

图4示出本申请实施例提供的阵列基板的制备方法的流程框图。

附图标记说明：

1、阵列基板；AA1、主像素区；AA2、次像素区；AA3、器件区；101、像素电极；

10、衬底基板；T、薄膜晶体管；C、存储电极；P1、像素区；P2、器件区；P11、主像素区；P12、次像素区；CC、第一公共电极；

11、第一金属层；12、栅极绝缘层；13、半导体层；14、第二金属层；S、源极；Dr、漏极；G、栅极；Data、数据线；Gate、扫描线；

15、平坦化层；151、第一平坦化单元；152、第二平坦化单元；

16、像素电极；161、主干电极；162、分支电极；

2、彩膜基板；21、对置基板；22、第二公共电极；3、液晶层。

具体实施方式

下面将详细描述本申请的各个方面的特征和示例性实施例。在下面的详细描述中，提出了许多具体细节，以便提供对本申请的全面理解。但是，对于本领域技术人员来说很明显的是，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请的更好的理解。在附图和下面的描述中，至少部分的公知结构和技术没有被示出，以便避免对本申请造成不必要的模糊；并且，为了清晰，可能夸大了区域结构的尺寸。此外，下文中所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。

图1示出本申请实施例提供的显示面板的剖面示意图。

如图1所示，本申请实施例提供了一种显示面板，包括：阵列基板1、与阵列基板1相对设置的彩膜基板2和设置于阵列基板1与彩膜基板2之间的液晶层3。液晶层3包括多个液晶分子，液晶分子通常为棒状，既可以像液体一样流动，又具有某些晶体特征。当液晶分子处于电场中时，其排列方向会根据电场的变化而改变。显示面板可以应用于计算机、智能电话、手机、汽车导航装置、电子书等显示终端。

由于液晶显示面板为非发射型光接收元件，需要通过设置于其背光面一侧的背光模组提供光源。彩膜基板2包括对置基板21和形成于对置基板21上的第二公共电极22，阵列基板1包括衬底基板10和形成于衬底基板10上的像素电极16，液晶显示面板通过在像素电极16和第二公共电极22上施加驱动电压来控制液晶层3的液晶分子的旋转，以将背光模组提供的光线折射出来产生画面。为了显示彩色画面，通常在阵列基板1上制备出薄膜晶体管阵列，用于驱动液晶分子的旋转，控制每个子像素的显示。

为了提升面板视角表现、改善色偏问题，相关技术中液晶显示面板的阵列基板采用3T-8畴像素结构，即每个子像素通过3个薄膜晶体管TFT控制8个畴区。其中，4畴的形成方式通常为在像素电极16上形成狭缝、在彩膜基板2上形成凸起，液晶分子在未施加电压时具有朝不同方向的预倾角，施加电压后，液晶层3即可分割为分别具有不同倾斜方向的四个液晶微域，如此实现大视角范围的显示特性。8畴的形成方式通常为在上述4畴的基础上，将一个子像素划分为一个主子像素和一个次子像素，主子像素和次子像素各自拥有4个液晶微域，同时主子像素和次子像素的驱动电压不同，能够进一步改善色偏、获得大视角范围。

由于3个TFT中两个TFT分别控制主子像素和次子像素，第三个TFT用于在次子像素的电压保持期间对次子像素进行分压放电。相关技术中通常需要在阵列基板上额外设置三个过孔，以将第三个TFT与第二公共电极22和像素电极16导通形成闭合回路。另外两个TFT也分别需要通过过孔与像素电极导通，从而每个子像素需要设计5个过孔，与4畴像素结构相比，有效透光区域面积减小，降低了像素开口率。

为此，本申请实施例提供了一种阵列基板，其在改善色偏、提升大视角范围的同时，可以增大有效透光区域的面积，提高像素开口率。下面结合附图详细描述本申请实施例提供的阵列基板的具体结构。

图2示出本申请实施例提供的阵列基板的子像素的俯视图。

如图2和图3所示，本申请实施例提供了一种阵列基板，包括在衬底基板10上阵列排布的多个子像素Px，每个子像素Px包括沿列方向X依次设置的像素区P1和器件区P2，像素区P1包括像素电极16，其中，器件区P2包括一个薄膜晶体管T，薄膜晶体管T的源极通过过孔H与像素电极16电连接；像素区P1包括沿列方向X连续分布的多个区域，各区域对应的像素电极16与衬底基板10之间的距离不相等。

本申请中，像素电极16的材料为透明的氧化铟锡(Indium Tin Oxide，简称ITO)，以提高阵列基板的透光率。由于器件区P2内仅设置一个薄膜晶体管T，并通过一个过孔H与像素电极16电连接，与相关技术中多个TFT实现多畴像素显示的技术方案相比，减小了器件区P2的占用面积，相对增大了有效透光区域的面积，有利于提高像素开口率。

另外，一个薄膜晶体管T的源极通过过孔H与像素电极16电连接，从而为像素电极施加同一电压。当薄膜晶体管T打开时，可以将电压施加至像素区P1的像素电极16，像素区P1包括沿列方向X连续分布的多个区域，各区域对应的像素电极16与衬底基板10之间的距离不相等。如图1所示，同一电压下各区域对应的像素电极16具有不同的高度，不同高度区域的像素电极16与彩膜基板2的第二公共电极22之间的距离不同，从而可以形成不同强度的电场，控制各区域的液晶偏转角度差异，可以实现各区域亮度差异的显示效果，提高产品的可视角表现。

根据本申请实施例提供的阵列基板及显示面板，包括在衬底基板10上阵列排布的多个子像素Px，每个子像素Px包括沿列方向X依次设置的像素区P1和器件区P2，像素区P1包括像素电极16，器件区P2包括一个薄膜晶体管T，薄膜晶体管T的源极通过过孔H与像素电极16电连接；像素区P1包括沿列方向X连续分布的多个区域，各区域对应的像素电极16与衬底基板10之间的距离不相等，即将像素电极16形成在不同高度的膜层上，通过薄膜晶体管T施加同一电压时，不同高度区域的像素电极16与彩膜基板2的第二公共电极22之间的距离不同，从而形成不同强度的电场，控制不同区域的液晶偏转差异来控制不同区域显示不同的亮度，从而在改善色偏、提升大视角范围的同时，增大有效透光区域的面积，提高像素开口率。

图3示出图2沿B-B方向的剖面图。

在一些实施例中，如图2和图3所示，像素区P1包括沿列方向X分布的两个主像素区P11和一个次像素区P12，且次像素区P12位于两个主像素区P11之间，主像素区P11包括主像素电极，次像素区P12包括次像素电极，主像素电极与衬底基板10之间的距离为第一距离d1，次像素电极与衬底基板10之间的距离为第二距离d2，第一距离d1与第二距离d2不相等。

如图3所示，主像素电极与衬底基板10之间的第一距离d1大于次像素电极与衬底基板10之间的第二距离d2，即两个主像素电极的高度大于次像素电极的高度。由于主像素电极、次像素电极与衬底基板10之间的高度不同，对应于彩膜基板2的第二公共电极22之间的距离不同，对像素电极16施加相同电压时，二者之间的电场强度不同，从而可以控制液晶偏转角度的差异，实现发光亮度不同。

可以理解的是，主像素电极与衬底基板10之间的第一距离d1也可以小于次像素电极与衬底基板10之间的第二距离d2，对应于彩膜基板2的第二公共电极22之间的距离不同，对像素电极16施加相同电压时，二者之间的电场强度也可以不同，从而可以控制液晶偏转角度的差异，实现发光亮度不同。

在一些实施例中，像素电极16包括相互连接的主干电极161和分支电极162，主干电极161将像素区P1分为四个畴区，每一畴区内的分支电极162平行且间隔，并与主干电极161之间呈预定夹角设置，不同畴区内的分支电极162的朝向相异；次像素区P12位于像素区P1的中间区域，两个主像素区P11位于次像素区P12沿列方向X的两侧。

如图2所示，每个子像素Px中，主干电极161将像素区P1分为四个畴区，每一畴区内的分支电极162平行且间隔，并与主干电极161之间呈预定夹角设置，不同畴区内的分支电极162的朝向呈“米”字型分布。其中，次像素区P12位于像素区P1的中间区域，即次像素区P12呈“米”字型分布，其包括呈十字型分布的主干电极161和位于四个畴区内具有不同朝向的多个分支电极162。

进一步地，两个主像素区P11位于次像素区P12沿列方向X的两侧，每个主像素区P11为两个畴区，对应畴区内的分支电极162与邻近次像素区P12的两个畴区内的分支电极162的朝向一致，且两个主像素区P11内的分支电极162的朝向相反。

由此，本实施例中的像素电极16通过主干电极161分为4个畴区，可以保持普通4畴像素结构具有高穿透率的同时，还通过将像素电极16形成在不同高度的膜层上，施加同一电压时，不同高度区域的像素电极16与彩膜基板2一侧的第二公共电极22之间的距离不同，从而形成不同强度的电场，控制不同区域的液晶偏转角度的差异，从而可以控制的不同区域显示不同的亮度，从而改善产品视角。

在一些实施例中，子像素Px包括依次形成于衬底基板10上的平坦化层15及透明导电层，主像素电极和次像素电极均位于透明导电层。平坦化层15包括对应于主像素区P11的第一平坦化单元151以及对应于次像素区P12的第二平坦化单元152，第一平坦化单元151的厚度与第二平坦化单元152的厚度不相等。

如图3所示，平坦化层15包括对应于两个主像素区P11的两个第一平坦化单元151以及对应于次像素区P12的第二平坦化单元152，且第二平坦化单元152位于两个第一平坦化单元151之间，第一平坦化单元151的厚度与第二平坦化单元152的厚度不同，使得位于平坦化层15上的透明导电层中与第一平坦化单元151对应的主像素电极及与第二平坦化单元152对应的次像素电极的高度不同。例如，第一平坦化单元151的厚度可以大于第二平坦化单元152的厚度，使得主像素电极的高度大于次像素电极的高度。当然，第一平坦化单元151的厚度也可以小于第二平坦化单元152的厚度，使得主像素电极的高度小于次像素电极的高度。

在一些实施例中，阵列基板还包括扫描线Gate和数据线Data，扫描线Gate位于器件区P2且对应每一行子像素Px设置，数据线Data对应每一列子像素Px设置；薄膜晶体管T的漏极Dr呈U型，并与邻近的数据线Data电连接，薄膜晶体管T的栅极连接至扫描线Gate。

漏极Dr呈U型，且开口方向朝向像素电极16，漏极Dr与邻近的一条数据线Data电连接，如此设置，可以减小器件区P2的占用面积，提高像素区P1的有效透光区域面积，进一步提高了像素开口率。

在一些实施例中，器件区P2还包括存储电极C，存储电极C的一端与薄膜晶体管T的源极S电连接，另一端通过过孔H与像素电极16电连接，存储电极C与相对的第一公共电极CC之间形成存储电容。

如图3所示，子像素Px包括依次形成于衬底基板10上的第一金属层11、栅绝缘层12、半导体层13、第二金属层14、平坦化层15及透明导电层16。存储电极C可以布置于第一金属层11或者第二金属层14。当存储电极C布置于第一金属层11时，其通过另一个过孔与薄膜晶体管T的源极S电连接。在一些示例中，该另一个过孔可以与前述过孔H为同轴设置的同一过孔，且过孔H贯穿栅绝缘层12、半导体层13、第二金属层14、平坦化层15等膜层。当存储电极C布置于第二金属层11时，其与薄膜晶体管T的源极S同层布置且电连接。第一公共电极线CC、扫描线Gate及栅极G同层布置于第一金属层11，数据线Data、源极S及漏极Dr同层布置于第二金属层14。

扫描线Gate沿行方向Y延伸，数据线Data沿列方向X延伸，第一公共电极CC用于提供低电压(VCOM)。存储电容用于在一行扫描线Gate关闭的期间分别对主像素电极和次像素电极进行充电以保持主像素电极和次像素电极上的电压。

结合图1至图3所示，主像素区P11内的主像素电极与彩膜基板2一侧的第二公共电极22之间耦合形成主区液晶电容，以维持每一个主像素电极上的驱动信号稳定；次像素区P12内的次像素电极与彩膜基板2一侧的第二公共电极22之间耦合形成次区液晶电容，以维持每一个次像素电极上的驱动信号稳定。薄膜晶体管T的栅极G接收来自扫描线Gate上的扫描电压，并根据扫描线Gate的扫描电压打开和关闭。当薄膜晶体管T打开时，来自数据线Data的数据电压能够分别施加至像素电极16的主像素电极和次像素电极，主像素电极和次像素电极与彩膜基板2一侧的第二公共电极22之间的电压施加在其二者之间的液晶层3中，以形成主区液晶电容和从区液晶电容，从而能够驱动像素区P1内对应的液晶分子转动。

由于主动矩阵式TFT-LCD利用TFT的栅极电压可以控制源极S与漏极Dr之间的电流而将TFT打开与关闭，从而在适当的时机与驱动信号的来源连接或断绝，使得每一个显示子像素Px可以独立地运作，且较不易受其他显示子像素Px的影响。另外，由于数据线Data上的数据电压根据像素区P1显示画面的不同是不断变化的，通过设置平坦化层15对应的主像素电极及次像素电极的厚度不同，能够使得主像素电极和次像素电极的电压不同，即同一个子像素Px内两个主像素区P11的2个畴区分别与次像素区P12的4个畴区之间产生压差，对应的液晶分子的转动角度不一样，进而改善色偏问题。

在一些实施例中，每个主像素区P11在衬底基板10上的正投影面积小于或者等于次像素区P12在衬底基板10上的正投影面积。

由于主像素区P11的面积与主区液晶电容的大小成正比，次像素区P12的面积与次区液晶电容的大小成正比。如此设置，可以使主区液晶电容小于次区液晶电容，可以达到控制主像素区P11与次像素区P12的压差比的目的。另外，由于像素结构的电路没有像相关技术中形成与公共电极走线L直接放电的通路，可以避免主像素区P11及次像素区P12的最佳公共电压差异太大的问题。

图4示出本申请实施例提供的阵列基板的制备方法的流程框图。

如图4所示，本申请实施例还提供一种阵列基板的制备方法，阵列基板包括在衬底基板10上阵列排布的多个子像素Px，每个子像素Px包括沿列方向X依次设置的像素区P1和器件区P2，像素区P1包括像素电极。制备方法包括如下步骤S1～S3。

步骤S1：在衬底基板10上形成器件区P2，器件区P2包括一个薄膜晶体管T。

如图1至图3所示，子像素Px包括依次形成于衬底基板10上的第一金属层11、栅绝缘层12、半导体层13及第二金属层14。器件区P2包括一个薄膜晶体管T，在衬底基板10上通过物理气相沉积等的方式形成第一金属层11，第一金属层11的材料可以是铝、钼等。然后，通过一道光罩制程形成位于器件区P2。通过化学气相沉积等方式形成一层绝缘材料层，然后通过一道光罩制程形成栅极绝缘层12，栅极绝缘层12的材料可以为氮化硅、氧化硅等。然后通过一道光罩制程形成半导体层13和第二金属层14，半导体层13通过化学气相沉积的方式形成，第二金属层14通过物理气相沉积等的方式形成，第二金属层14的材料可以是铝、钼等。

可选地，第一公共电极线CC、扫描线Gate及薄膜晶体管T的栅极G同层布置于第一金属层11，数据线Data、薄膜晶体管T的源极S及漏极Dr同层布置于第二金属层14。存储电极C可以布置于第一金属层11或者第二金属层14。

步骤S2：在器件区P2上形成平坦化层15，平坦化层15包括多个平坦化单元，其中，各平坦化单元的厚度不同。通过化学气相沉积等方式形成一层绝缘材料层，然后通过一道光罩制程形成平坦化层15，以及分别对应存储电极C的过孔H。平坦化层15的材料可以是氮化硅、氧化硅等。

步骤S3：在平坦化层15背离衬底基板10的一侧形成透明导电层，透明导电层包括与各平坦化单元分别对应的像素电极16，以使像素区P1沿列方向X连续分布的多个区域对应的像素电极16与衬底基板10之间的距离不相等，且薄膜晶体管T的源极S通过过孔H与像素电极16电连接。通过物理气相沉积等的方式，在平坦化层15上形成一层透明导电层，透明导电层的材料可以是氧化铟锡、氧化铟锌、氧化铝锌等。然后，通过一道光罩制程形成主像素电极和次像素电极。

根据本申请实施例提供的阵列基板的制备方法，将像素电极16形成在不同高度的平坦化层上，通过薄膜晶体管T施加同一电压时，不同高度区域的像素电极16与彩膜基板2的第二公共电极22之间的距离不同，从而形成不同强度的电场，控制不同区域的液晶偏转差异来控制不同区域显示不同的亮度，从而在改善色偏、提升大视角范围的同时，增大有效透光区域的面积，提高像素开口率。

在一些实施例中，像素区P1包括沿列方向X分布的两个主像素区P11和一个次像素区P12，且次像素区P12位于两个主像素区P11之间，平坦化层15包括对应于主像素区P11的第一平坦化单元151以及对应于次像素区P12的第二平坦化单元152。

进一步地，步骤S2中，在器件区P2上形成平坦化层15包括：

步骤S21：在器件区P2上形成厚度一致的平坦化层15；此时，平坦化层15的厚度为第一平坦化单元151或者第二平坦化单元152中的最大厚度。

步骤S22：在平坦化层15上涂布光阻层，采用半色调掩膜板对光阻层曝光、显影，形成光阻图案，光阻图案包括在待形成的第一平坦化单元151位置形成的未曝光区域、在待形成的第二平坦化单元152形成的部分曝光区域以及在其余位置形成完全曝光区域；

步骤S23：通过灰化工艺去除部分曝光区域的光阻，以减薄光阻图案，

步骤S24：以减薄的光阻图案为掩膜板，通过干法刻蚀形成厚度不一致的平坦化层15；第一平坦化单元151的厚度大于第二平坦化单元152的厚度，或者第一平坦化单元151的厚度小于第二平坦化单元152的厚度。

步骤S25：剥离掉剩余的光阻图案。

应当容易地理解，应当按照最宽的方式解释本申请中的“在……上”、“在……以上”和“在……之上”，以使得“在……上”不仅意味着“直接处于某物上”，还包括“在某物上”且其间具有中间特征或层的含义，并且“在……以上”或者“在……之上”不仅包括“在某物以上”或“之上”的含义，还可以包括“在某物以上”或“之上”且其间没有中间特征或层(即，直接处于某物上)的含义。

文中使用的术语“衬底基板”是指在其上添加后续材料层的材料。衬底基板本身可以被图案化。添加到衬底基板顶上的材料可以被图案化，或者可以保持不被图案化。此外，衬底基板可以包括宽范围内的一系列材料，例如，硅、锗、砷化镓、磷化铟等。替代地，衬底基板可以由非导电材料(例如，玻璃、塑料或者蓝宝石晶圆等)制成。

文中使用的术语“层”可以指包括具有一定厚度的区域的材料部分。层可以在整个的下层结构或上覆结构之上延伸，或者可以具有比下层或上覆结构的范围小的范围。此外，层可以是匀质或者非匀质的连续结构的一个区域，其厚度小于该连续结构的厚度。例如，层可以位于所述连续结构的顶表面和底表面之间或者所述顶表面和底表面处的任何成对的横向平面之间。层可以横向延伸、垂直延伸和/或沿锥形表面延伸。衬底基板可以是层，可以在其中包括一个或多个层，和/或可以具有位于其上、其以上和/或其以下的一个或多个层。层可以包括多个层。例如，互连层可以包括一个或多个导体和接触层(在其内形成触点、互连线和/或过孔)以及一个或多个电介质层。

最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (10)

1.一种阵列基板，包括在衬底基板上阵列排布的多个子像素，每个所述子像素包括沿列方向依次设置的像素区和器件区，所述像素区包括像素电极，其特征在于，

所述器件区包括一个薄膜晶体管，所述薄膜晶体管的源极通过过孔与所述像素电极电连接；所述像素区包括沿列方向连续分布的多个区域，各所述区域对应的所述像素电极与所述衬底基板之间的距离不相等。

2.根据权利要求1所述的阵列基板，其特征在于，所述像素区包括沿列方向分布的两个主像素区和一个次像素区，且所述次像素区位于两个所述主像素区之间，所述主像素区包括主像素电极，所述次像素区包括次像素电极，所述主像素电极与所述衬底基板之间的距离为第一距离，所述次像素电极与所述衬底基板之间的距离为第二距离，所述第一距离与所述第二距离不相等。

3.根据权利要求2所述的阵列基板，其特征在于，所述像素电极包括相互连接的主干电极和分支电极，所述主干电极将所述像素区分为四个畴区，每一所述畴区内的所述分支电极平行且间隔，并与所述主干电极之间呈预定夹角设置，不同所述畴区内的所述分支电极的朝向相异；

所述次像素区位于所述像素区的中间区域，两个所述主像素区位于所述次像素区沿列方向的两侧。

4.根据权利要求2或3所述的阵列基板，其特征在于，所述子像素包括依次形成于所述衬底基板上的平坦化层及透明导电层；

所述主像素电极和所述次像素电极均位于所述透明导电层；

所述平坦化层包括对应于所述主像素区的第一平坦化单元以及对应于所述次像素区的第二平坦化单元；所述第一平坦化单元的厚度与所述第二平坦化单元的厚度不相等。

5.根据权利要求1所述的阵列基板，其特征在于，还包括扫描线和数据线，所述扫描线位于所述器件区且对应每一行所述子像素设置，所述数据线对应每一列所述子像素设置；

所述薄膜晶体管的漏极呈U型，并与邻近的所述数据线电连接，所述薄膜晶体管的栅极连接至所述扫描线。

6.根据权利要求1所述的阵列基板，其特征在于，所述器件区还包括存储电极，所述存储电极的一端与所述薄膜晶体管的源极电连接，另一端通过所述过孔与所述像素电极电连接，所述存储电极与相对的第一公共电极之间形成存储电容。

7.根据权利要求2所述的阵列基板，其特征在于，每个所述主像素区在所述衬底基板上的正投影面积小于或者等于所述次像素区在所述衬底基板上的正投影面积。

8.一种阵列基板的制备方法，所述阵列基板包括在衬底基板上阵列排布的多个子像素，每个所述子像素包括沿列方向依次设置的像素区和器件区，所述像素区包括像素电极，其特征在于，所述制备方法包括：

在衬底基板上形成所述器件区，所述器件区包括一个薄膜晶体管；

在所述器件区上形成平坦化层，所述平坦化层包括连续分布的多个平坦化单元，其中，各所述平坦化单元的厚度不同；

在所述平坦化层背离所述衬底基板的一侧形成透明导电层，所述透明导电层包括与各所述平坦化单元分别对应的像素电极，以使所述像素区沿列方向连续分布的多个区域对应的所述像素电极与所述衬底基板之间的距离不相等，且所述薄膜晶体管的源极通过过孔与所述像素电极电连接。

9.根据权利要求8所述的阵列基板，其特征在于，所述像素区包括沿列方向分布的两个主像素区和一个次像素区，且所述次像素区位于两个所述主像素区之间，所述平坦化层包括对应于主像素区的第一平坦化单元以及对应于次像素区的第二平坦化单元；所述在所述器件区上形成平坦化层包括：

在所述器件区上形成厚度一致的平坦化层；

在所述平坦化层上涂布光阻层，采用半色调掩膜板对所述光阻层曝光、显影，形成光阻图案，所述光阻图案包括在待形成的第一平坦化单元位置形成的未曝光区域、在待形成的第二平坦化单元形成的部分曝光区域以及在其余位置形成完全曝光区域；

通过灰化工艺去除所述部分曝光区域的光阻，以减薄所述光阻图案，

以减薄的所述光阻图案为掩膜板，通过干法刻蚀形成厚度不一致的平坦化层；

剥离掉剩余的所述光阻图案。

10.一种显示面板，包括：

如权利要求1至9任一项所述的阵列基板；

彩膜基板，与所述阵列基板相对设置；以及

液晶层，设置于所述阵列基板与所述彩膜基板之间。

Images