[go: up one dir, main page]

CN115377060A - 一种降低堆叠式传感器噪声的电源结构单元及电源阵列 - Google Patents

一种降低堆叠式传感器噪声的电源结构单元及电源阵列 Download PDF

Info

Publication number
CN115377060A
CN115377060A CN202210949325.9A CN202210949325A CN115377060A CN 115377060 A CN115377060 A CN 115377060A CN 202210949325 A CN202210949325 A CN 202210949325A CN 115377060 A CN115377060 A CN 115377060A
Authority
CN
China
Prior art keywords
metal
multiplexing unit
line
power
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210949325.9A
Other languages
English (en)
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sichuan Chuang'an Microelectronics Co ltd
Original Assignee
Sichuan Chuang'an Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sichuan Chuang'an Microelectronics Co ltd filed Critical Sichuan Chuang'an Microelectronics Co ltd
Priority to CN202210949325.9A priority Critical patent/CN115377060A/zh
Publication of CN115377060A publication Critical patent/CN115377060A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明公开了一种降低堆叠式传感器噪声的电源结构单元和电源阵列，包括：顶层金属和次顶层金属；顶层金属位于次顶层金属的上方；顶层金属包括：电源线和地线，电源线与地线的电流方向相反；次顶层金属包括：第一复用单元和第二复用单元；第一复用单元与第二复用单元的电流方向相反；地线与所述第一复用单元对应且电流方向相反，电源线与第二复用单元对应且电流方向相反；地线与第二复用单元通过同相重叠区的金属通孔互联。本发明运用磁通对消原理，通过计算，精准布置电源线和地线所使用到的顶层金属和次顶层金属，确保通过电源线和地线的电流大小相同方向相反，由此产生的磁通量相同而方向相反，从而磁通量得以抵消，从根源上抑制EMI噪声的产生。

Description

一种降低堆叠式传感器噪声的电源结构单元及电源阵列
技术领域
本发明涉及，具体而言，涉及一种降低堆叠式传感器噪声的电源结构单元及电源阵列。
背景技术
EMI即电磁干扰(Electromagnetic Interference)的英文简称，是指电磁波与电子元件作用后而产生的干扰现象，有传导干扰和辐射干扰两种。简单来说EMI噪声就是磁场和电场的组合，藉由辐射或者传导的方式影响周围器件。
堆叠式图像传感器主要由上晶圆像素和下晶圆数字/模拟电路两层垂直互联而成。传统布局上数量庞大且密集的用于数字电路的低压系VDD电源线和VSS地线所产生的EMI噪声会带来以下两点危害：
第一，EMI噪声会通过上晶圆像素区域和下晶圆电路区域间耦合，从而影响堆叠式图像传感器的成像质量；并且随着像素数的不断升级，下晶圆数字电路区域的逻辑门规模和电力的增加会放大EMI噪声，从而严重影响成像质量。
第二，图像传感器中，模拟电路对于精度由严格的要求，但是数字电路区域的电源线和地线产生的EMI噪声会影响附近的模拟电路，从而影响模拟信号的输入输出精度，增大模拟电路误操作发生的机率，影响芯片功能的正常化。
有鉴于此，特提出本申请。
发明内容
本发明所要解决的技术问题是：如何抑制堆叠式传感器的EMI噪声。目的在于提供一种一种降低堆叠式传感器噪声的电源结构单元及电源阵列，运用磁通对消原理，通过计算，精准布置电源线和地线所使用到的顶层金属和次顶层金属，并使电源线和地线的整体配线电阻均等，确保通过电源线和地线的电流大小相同方向相反，由此产生的磁通量相同而方向相反，从而磁通量得以抵消，削弱磁场强度，从根源上抑制EMI噪声的产生。
本发明通过下述技术方案实现：
一方面，
本发明提供一种降低堆叠式传感器噪声的电源结构单元，包括：
顶层金属和次顶层金属；所述顶层金属位于所述次顶层金属的上方；
所述顶层金属包括：电源线和地线，所述电源线与所述地线的电流方向相反；
所述次顶层金属包括：第一复用单元和第二复用单元；所述第一复用单元与所述第二复用单元的电流方向相反；
所述地线与所述第一复用单元对应且电流方向相反，所述电源线与所述第二复用单元对应且电流方向相反；
所述地线与所述第二复用单元通过同相重叠区的金属通孔互联。
进一步的，
所述第一复用单元包括：电源线和多条金属线；所述第一复用单元的电源线与多条金属线的电流方向相同；所述第一复用单元的多条金属线位于对应的地线的正下方；
所述第二复用单元包括：地线和多条金属线；所述第二复用单元的地线与多条金属线的电流方向相同；所述第二复用单元的多条金属线位于对应的电源线的正下方；
所述顶层金属的电源线和地线，所述第一复用单元的电源线，以及所述第二复用单元的地线均包括同相重叠区和逆相重叠区；
所述顶层金属的地线与所述第二复用单元的地线通过同相重叠区的金属通孔互联，所述顶层金属的电源线与相邻降低堆叠式传感器噪声的电源结构单元中第一复用单元的电源线通过同相重叠区的金属通孔互联。
进一步的，
所述顶层金属与所述次顶层金属的尺寸关系为：
Figure BDA0003787085960000021
其中，
W1表示所述第一复用单元的电源线和所述第二复用单元的地线的宽度，
W2表示所述顶层金属的电源线和地线的宽度，
Wt1表示所述第一复用单元和所述第二复用单元的金属线的宽度，
ρ1表示所述次顶层金属的电阻率，
ρ2表示所述顶层金属的电阻率，
T1表示所述次顶层金属的厚度，
T2表示所述顶层金属的厚度，
L1表示所述第一复用单元的电源线、所述第二复用单元的地线，以及所述第一复用单元和所述第二复用单元的金属线的长度，
L2表示所述顶层金属的电源线和地线的长度，
n表示所述第一复用单元和所述第二复用单元中金属线的条数。
进一步的，
所述顶层金属的电源线和地线，所述第一复用单元的电源线、所述第二复用单元的地线，以及所述第一复用单元和所述第二复用单元的金属线的长度相同；
所述顶层金属与所述次顶层金属的尺寸关系为：
Figure BDA0003787085960000031
进一步的，
所述顶层金属的电源线与地线间隔排列；所述第一复用单元的电源线和多条金属线间隔排列；所述第二复用单元的地线和多条金属线间隔排列；
逆相重叠区的宽度计算模型如下关系：
Figure BDA0003787085960000032
其中，
OW1表示同相重叠区的宽度，
OW2表示逆相重叠区的宽度，
S2表示所述顶层金属的电源线与地线之间的间隔，
St1表示所述次顶层金属的多条金属线之间的间隔，
S1表示所述第一复用单元的电源线与金属线之间的间隔，以及所述第二复用单元的地线与金属线之间的间隔；
所述第一复用单元的电源线与金属线之间的间隔，以及所述第二复用单元的地线与金属线之间的间隔满足如下关系：
S1≥S1min，其中，
S1min表示所述第一复用单元的电源线与金属线之间的最小间隔，以及所述第二复用单元的地线与金属线之间的最小间隔；
所述顶层金属的电源线与地线之间的间隔满足如下关系：
S2≥S2min，其中，
S2表示所述顶层金属的电源线与地线之间的间隔，
S2min表示所述顶层金属的电源线与地线之间的最小间隔；
所述第二复用单元的多条金属线之间的间隔满足如下关系：
St1≥St1min，其中，
St1表示所述第二复用单元的多条金属线之间的间隔，
St1min表示复用单元的金属线之间的最小间隔。
另一方面，
本发明提供一种降低堆叠式传感器噪声的电源阵列，包括：
多个横向排列的电路周期，每一个电路周期包括多个纵向排列的上述电路结构单元；
相邻电路周期之间的连接方式包括：顶层金属的电源线对应连接，顶层金属的地线(12)对应连接，第一复用单元的电源线对应连接，第一复用单元的多条金属线对应连接，第二复用单元的地线对应连接，以及第二复用单元的多条金属线对应连接；
上一电路周期的顶层金属的电源线与下一电路周期的顶层金属的地线位于同一行，上一电路周期的第一复用单元与下一电路周期的第二复用单元位于同一行。
进一步的。
所述降低堆叠式传感器噪声的电源阵列的左边缘和右边缘各包括半个所述电路周期。
进一步的，
所述第一复用单元还包括：次顶层金属线，所述第一复用单元的次顶层金属线用于连接所述第一复用单元的电源线和多条金属线；
所述第二复用单元还包括：次顶层金属线，所述第二复用单元的次顶层金属线用于连接所述第二复用单元的地线和多条金属线。
进一步的，
相邻两个电路周期的次顶层金属线之间的间距为一个电路周期的宽度。
进一步的，
所述顶层金属的金属覆盖率和所述次顶层金属的金属覆盖率满足如下关系：
Figure BDA0003787085960000041
其中，
MC1min表示次顶层金属的最小金属覆盖率，
MC1max表示次顶层金属的最大金属覆盖率，
MC2min表示顶层金属的最小金属覆盖率，
MC2max表示顶层金属的最大金属覆盖率。
本发明与现有技术相比，具有如下的优点和有益效果：
1、本发明实施例提供的一种一种降低堆叠式传感器噪声的电源结构单元及电源阵列，运用磁通对消原理，精准布置电源线和地线所使用到的顶层金属和次顶层金属，保证通过顶层金属的电源线与地线的电流方向相反，能够有效消除顶层金属所在平面内的EMI噪声；保证通过次顶层金属的第一复用单元与第二复用单元的电流方向相反，能够有效消除次顶层金属所在平面内的EMI噪声；保证地线与第一复用单元对应并且二者电流方向相反，保证电源线与第二复用单元对应并且电流方向相反，能够有效消除顶层金属与次顶层金属间的EMI噪声，从而实现电源线和地线整体结构的EMI噪声能够被有效消除，确保堆叠式图像传感器成像质量，并减少模拟电路受EMI噪声影响误动作发生几率从而确保芯片功能正常化。
2、本发明实施例提供的一种一种降低堆叠式传感器噪声的电源结构单元及电源阵列，保持地线与第二复用单元通过同相重叠区的金属通孔互联，同时保持电源线与所述第一复用单元通过同相重叠区的金属通孔互联，确保了固有网状电源强度；
3、本发明实施例提供的一种一种降低堆叠式传感器噪声的电源结构单元及电源阵列，通过构建顶层金属和次顶层金属的尺寸关系模型，可精确计算顶层金属和次顶层金属的电阻，使顶层金属与次顶层金属的电阻一致，实现获得最大的磁通对消效果；
4、本发明实施例提供的一种一种降低堆叠式传感器噪声的电源结构单元及电源阵列，通过建立同相重叠区的宽度与逆相重叠区的宽度的关系模型，通过计算逆相重叠区宽度，可实现顶层金属与次顶层金属的磁通对消效果最大化；
5、本发明实施例提供的一种一种降低堆叠式传感器噪声的电源结构单元及电源阵列，在第一复用单元和第二复用单元中各添加一条次顶层金属线，分别连接第一复用单元的电源线和多条金属线，以及第二复用单元的地线和多条金属线，可有效改进IR降压，强化电源。
附图说明
为了更清楚地说明本发明示例性实施方式的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明实施例1提供的电流方向不同的平行走线的磁场线分布示意图；
图2为本发明实施例1提供的下晶圆数字电路的电源平面图；
图3为本发明实施例1提供的电源线_地线立体示意图；
图4为本发明实施例1提供的电源线_地线平面示意图；
图5为本发明实施例2提供的顶层金属与次顶层金属的重合状态下的示意图；
图6为本发明实施例2提供的包含有次顶层金属线的电源线_地线平面示意图。
附图中标记及对应的零部件名称：
1-顶层金属，2-次顶层金属，11-顶层金属的电源线，12-顶层金属的地线，21-第一复用单元，22-第二复用单元，211-第一复用单元的电源线，212-金属线，213-次顶层金属线，221-第二复用单元的地线。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本发明作进一步的详细说明，本发明的示意性实施方式及其说明仅用于解释本发明，并不作为对本发明的限定。
实施例1
为解决堆叠式图像传感器中EMI噪声影响成像质量的问题和模拟电路受EMI噪声影响而误动作的问题，本实施例提供了一种降低堆叠式传感器噪声的电源结构单元，目的在于实现在不减弱固有网状电源强度的前提下，有效消除电源线和地线所带来的EMI噪声，从而确保成像质量并减少模拟电路受EMI噪声影响而发送误动作的几率，确保芯片功能正常化。
本实施例提供的降低堆叠式传感器噪声的电源结构单元基于以下磁通对消原理：
如图1所示，根据麦克斯韦方程式，移动走线中的电荷可以产生一个电流，宏观角度上看，即对导体通电，该电流会产生一个磁场，这种由移动电荷产生的磁场又称作磁通线，在芯片中，磁通线总是在传输线中传播。首先需要明确的是磁通量的概念，磁通量是指在磁感应强度为B的磁场中，磁场线穿过某一面积为S的参考平面，则磁感应强度B与面积S的乘积叫做穿过这一平面的磁通量，简称磁通。磁通为一个标量且有正有负，其正负仅代表穿过平面的方向。过一个平面若有方向相反的两个磁通量，这时的合磁通为相反方向磁通量的代数和。那么，在地线平面平行于电源线平面的情况下，理论上如果它们的电流大小相同、方向相反，则地线平面的磁通量与电源线平面的磁通量相同、方向相反，且只要地线平面与电源线平面靠得足够近，则地线平面的磁通量与电源线平面的磁通量将相互叠加，最终达到磁通对消的效果。
基于上述磁通对消原理，为有效消除堆叠式图像传感器中的EMI噪声，就须从消除磁通量着手，并且下晶圆数字电路的电源线和地线的整体配线电阻值均等。
如图2所示，在下晶圆内，除模拟电路的小部分区域外，数字电路区域占据了较大面积，像素区域则重叠于整个下晶圆之上。从图2中可以看出，像素的单行结构平行于数字电路的电源线和地线，如果在此单行像素下布置的是条一直贯通的电源线或者地线，则此单行像素会一直受电源线或者地线单方面的影响，环境的不平衡最终会导致成像质量的问题。
对此，本实施例提供的一种降低堆叠式传感器噪声的电源结构单元，运用磁通对消原理，精准布置电源线和地线所使用到的顶层金属和次顶层金属，保证通过顶层金属的电源线与地线的电流方向相反，能够有效消除顶层金属所在平面内的EMI噪声；保证通过次顶层金属的第一复用单元与第二复用单元的电流方向相反，能够有效消除次顶层金属所在平面内的EMI噪声；保证地线与第一复用单元对应并且二者电流方向相反，保证电源线与第二复用单元对应并且电流方向相反，能够有效消除顶层金属与次顶层金属间的EMI噪声，从而实现电源线和地线整体结构的EMI噪声能够被有效消除。该降低堆叠式传感器噪声的电源结构单元的结构如图3所示，包括：
顶层金属1和次顶层金属2；所述顶层金属1位于所述次顶层金属2的上方；所述顶层金属1包括：电源线11和地线12，所述电源线11与所述地线12的电流方向相反；所述次顶层金属2包括：第一复用单元21和第二复用单元22；所述第一复用单元21与所述第二复用单元22的电流方向相反；所述地线12与所述第一复用单元21对应且电流方向相反，所述电源线11与所述第二复用单元22对应且电流方向相反；所述地线12与所述第二复用单元22通过同相重叠区的金属通孔互联，所述顶层金属1的电源线11与相邻降低堆叠式传感器噪声的电源结构单元中第一复用单元21的电源线211通过同相重叠区的金属通孔互联。
进一步地，参考该降低堆叠式传感器噪声的电源结构单元对应的如图4所示的平面图。该降低堆叠式传感器噪声的电源结构单元的第一复用单元21包括：电源线211和多条金属线212；所述第一复用单元的电源线211与多条金属线212的电流方向相同；所述第一复用单元的多条金属线212位于对应的地线的正下方。第二复用单元22包括：地线221和多条金属线212；所述第二复用单元的地线221与多条金属线212的电流方向相同；所述二复用单元的多条金属线212位于对应的电源线11的正下方；所述顶层金属的电源线11和地线12；所述第一复用单元的电源线211，以及所述第二复用单元的地线221均包括同相重叠区和逆相重叠区；所述顶层金属的地线12与所述第二复用单元的地线221通过同相重叠区的金属通孔互联。
具体的，图4中，顶层金属的电源线11与顶层金属的地线12上的电流方向相反，互为逆相VDD/VSS交错排布，则它们之间的磁通相反，符合磁通对消原理，能够有效消除顶层金属1所在平面内的EMI噪声。另外，基于设计规则，金属线宽的尺寸是有上限的，所以次顶层金属2使用两种不同规格金属排布。其中，次顶层金属的电源线11和次顶层金属的地线12均使用较宽的金属线212宽和线间距，次顶层金属的金属线212使用较窄的金属线212宽和线间距，但次顶层金属的电源线11、次顶层金属的地线12和多条次顶层金属的金属线212的线长一致。同时次顶层金属的电源线11与多条次顶层金属的金属线212共同组成第一复用单元21，在第一复用单元21内，不论次顶层金属的金属线212的条数是多少，均应位于与之电流方向相反的顶层金属的地线12的正下方。第二复用单元22中次顶层金属的地线12、次顶层金属的金属线212与顶层金属的电源线11之间的位置关系可结合图3和图4得知，此处不再赘述。此外，顶层金属的电源线11、顶层金属的地线12、第一复用单元的地线和第一复用单元的电源线211在确保满足于与顶层金属1的同相通孔所需要的重叠区面积外，还应尽可能地提升与顶层金属1的逆相重叠区面积。
从上述降低堆叠式传感器噪声的电源结构单元的结构可知，第一复用单元和第二复用单元内，第一复用单元的地线与第一复用单元的金属线212的电流方向相同，第一复用单元与第二复用单元之间的电流方向相反，互为逆相VDD/VSS交错排布，因此则它们之间磁通相反，符合磁通对消原理能够有效消除次顶层金属所在平面内的EMI噪声；顶层金属的地线12与第一复用单元、顶层金属的电源线11与第二复用单元，它们之间的电流方向相反，互为逆相VDD/VSS交错排布，则它们之间磁通相反，符合磁通对消原理，能够有效消除上下层间的EMI噪声。如此，则电源线和地线整体结构的EMI噪声能够被有效消除。顶层金属和次顶层金属可通过同相重叠区用金属通孔互联，确保了固有网状电源强度。
为最大化磁通对消效果，本实施例对上述降低堆叠式传感器噪声的电源结构单元的结果做了如下几个方面的改进：
1.进一步限定了顶层金属与次顶层金属的尺寸关系。具体的：
建立了顶层金属与次顶层金属的尺寸关系模型：
Figure BDA0003787085960000081
其中，W1表示所述第一复用单元的电源线211和所述第二复用单元的地线221的宽度，W2表示所述顶层金属的电源线11和地线的宽度，Wt1表示所述第一复用单元和所述第二复用单元的金属线212的宽度，ρ1表示所述次顶层金属的电阻率，ρ2表示所述顶层金属的电阻率，T1表示所述次顶层金属的厚度，T2表示所述顶层金属的厚度，L1表示所述第一复用单元的电源线211、所述第二复用单元的地线221，以及所述第一复用单元和所述第二复用单元的金属线212的长度，L2表示所述顶层金属的电源线11和地线的长度，n表示所述第一复用单元和所述第二复用单元中金属线212的条数。
通常电源线和地线的金属线212长度应一致，因此，在顶层金属的电源线11和地线，第一复用单元的电源线211、第二复用单元的地线221，以及第一复用单元和所述第二复用单元的金属线212的长度相同的情况下，由式(1)可进一步得到顶层金属与次顶层金属的尺寸关系为：
Figure BDA0003787085960000082
由式(2)可知，已知顶层金属或者次顶层金属的线长度和线宽度的情况下，可求得电阻值R相同情况下另一金属线212的线长度和线宽度。
2.进一步限定了顶层金属的电源线11与顶层金属的地线12间隔排列，第一复用单元的电源线211和多条第一复用单元的金属线212间隔排列；第二复用单元的地线221和第二复用单元的金属线212间隔排列。
在此前提下，为了不减弱固有网状电源的强度，上下金属层通孔所需要的上下金属层同相重叠区宽度OW1的预留是必要的，由工艺制程的设计规则所制定的顶层金属的最小间隔S2min和次顶层两种规格金属的最小间隔S1min，次顶层规格二金属的最小间隔St1min以及上下金属层通孔所需要的上下金属层同相重叠区最小宽度OW1可求得逆相重叠区最小宽度OW2。
(2.1)建立了逆相重叠区的宽度计算模型如下：
Figure BDA0003787085960000091
其中，OW1表示同相重叠区的宽度，OW2表示逆相重叠区的宽度，S2表示所述顶层金属的电源线11与地线之间的间隔，St1表示所述次顶层金属的多条金属线212之间的间隔，S1表示******。
(2.2)建立了第一复用单元的电源线211与第一复用单元的金属线212之间的间隔，以及所述第二复用单元的地线221与第二复用单元的金属线212之间的间隔应满足的关系模型：
S1≥S1min(4)，其中，S1表示所述第一复用单元的电源线211与金属线212之间的间隔，以及所述第二复用单元的地线221与金属线212之间的间隔，S1min表示所述第一复用单元的电源线211与金属线212之间的最小间隔，以及所述第二复用单元的地线221与金属线212之间的最小间隔。
(2.3)建立了顶层金属的电源线11与顶层金属的地线12之间的间隔应满足的关系模型：
S2≥S2min(5)，其中，S2表示所述顶层金属的电源线11与地线之间的间隔，S2min表示所述顶层金属的电源线11与地线之间的最小间隔。
(2.4)建立了第二复用单元的多条金属线212之间的间隔应满足的关系模型：
St1≥St1min(6)，其中，St1表示所述第二复用单元的多条金属线212之间的间隔，St1min表示复用单元的金属线之间的最小间隔。
通过上述改进得到本实施例的降低堆叠式传感器噪声的电源结构单元，实现在不减弱固有网状电源强度的前提下，运用磁通对消原理，规定各电源线和地线所使用到的金属上流过的电流方向，并对其金属线212的宽度、金属线212的间隔以及上下金属层逆相重叠区的宽度做出精确计算，有效地消除由于堆叠式图像传感器结构中下晶圆数字电路层的电源线和地线所带来的EMI噪声。
实施例2
针对单行像素受贯通布置的电源线或者地线单方面的影响的问题，本实施例在实施例1提供的降低堆叠式传感器噪声的电源结构单元的基础上，对其进行排列，规定一定线长的电源线和地线的上下排布为一个周期，周期之间呈阶梯式排布，如此任意单行像素受电源线和地线的影响是平衡的得到一种新的降低堆叠式传感器噪声的电源阵列，结构描述如下：
包括多个横向排列的电路周期，每一个电路周期包括多个纵向排列的上述电路结构单元；相邻电路周期之间的连接方式包括：顶层金属的电源线11对应连接，顶层金属的地线12对应连接，第一复用单元的电源线211对应连接，第一复用单元的多条金属线212对应连接，第二复用单元的地线221对应连接，以及第二复用单元的多条金属线212对应连接；上一电路周期的顶层金属的电源线11与下一电路周期的顶层金属的地线12位于同一行，上一电路周期的第一复用单元与下一电路周期的第二复用单元位于同一行。
如图5所示，在顶层金属1与次顶层金属2的重合图中，顶层金属1和次顶层金属2均匀地按照周期进行排布，最左和最右则各为半周期排布，且两者之和也为一周期。
另外，考虑到IR降压，应对第一复用单元的金属线212和第二复用单元的金属线212进行电源强化，需使用竖向的次顶层金属将两种规格的金属线212连接起来。因此，本实施例中，第一复用单元21还包括：次顶层金属线213，所述第一复用单元的次顶层金属线213用于连接所述第一复用单元的电源线211和多条金属线212；第二复用单元22还包括：次顶层金属线213，所述第二复用单元22的次顶层金属线213用于连接所述第二复用单元的地线221和多条金属线212，如图6所示。优先地，同一周期内相邻竖向的次顶层金属线213的间距为80-200微米。
此外，为了满足工艺制程的设计规则所制定的金属覆盖率(Metal Coverage,相关计算式以MC表达)要求，即某层金属在一平面内的覆盖率应在最小金属覆盖率MCmin与最大金属覆盖率MCmax之间。本实施例还建立了顶层金属的金属覆盖率和次顶层金属的金属覆盖率之间的关系模型：
Figure BDA0003787085960000101
其中，MC1min表示次顶层金属的最小金属覆盖率，MC1max表示次顶层金属的最大金属覆盖率，MC2min表示顶层金属的最小金属覆盖率，MC2max表示顶层金属的最大金属覆盖率。
为了稳固网状电源强度且满足设计规则，推荐金属线212的宽度在最大覆盖率MCmax基础上减5％～10％进行排布。
具有上述排布结构的可有效消除EMI噪声，提高堆叠式图像传感器的成像质量并减少模拟电路误动作发生几率。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种降低堆叠式传感器噪声的电源结构单元，其特征在于，包括：
顶层金属(1)和次顶层金属(2)；所述顶层金属(1)位于所述次顶层金属(2)的上方；
所述顶层金属(1)包括：电源线(11)和地线(12)，所述电源线(11)与所述地线(12)的电流方向相反；
所述次顶层金属(2)包括：第一复用单元(21)和第二复用单元(22)；所述第一复用单元(21)与所述第二复用单元(22)的电流方向相反；
所述地线(12)与所述第一复用单元(21)对应且电流方向相反，所述电源线(11)与所述第二复用单元(22)对应且电流方向相反；
所述地线(12)与所述第二复用单元(22)通过同相重叠区的金属通孔互联。
2.根据权利要求1所述的一种降低堆叠式传感器噪声的电源结构单元，其特征在于，
所述第一复用单元(21)包括：电源线(211)和多条金属线(212)；所述第一复用单元(21)的电源线(211)与多条金属线(212)的电流方向相同；所述第一复用单元(21)的多条金属线(212)位于对应的地线(12)的正下方；
所述第二复用单元(22)包括：地线(221)和多条金属线(212)；所述第二复用单元(22)的地线(22)与多条金属线(212)的电流方向相同；所述二复用单元(22)的多条金属线(212)位于对应的电源线(11)的正下方；
所述顶层金属(1)的电源线(11)和地线(12)，所述第一复用单元(21)的电源线(211)，以及所述第二复用单元(22)的地线均包括同相重叠区和逆相重叠区；
所述顶层金属(1)的地线(12)与所述第二复用单元(22)的地线(221)通过同相重叠区的金属通孔互联，所述顶层金属(1)的电源线(11)与相邻降低堆叠式传感器噪声的电源结构单元中第一复用单元(21)的电源线(211)通过同相重叠区的金属通孔互联。
3.根据权利要求2所述的一种降低堆叠式传感器噪声的电源结构单元，其特征在于，所述顶层金属(1)与所述次顶层金属(2)的尺寸关系为：
Figure FDA0003787085950000011
其中，
W1表示所述第一复用单元(21)的电源线(211)和所述第二复用单元(22)的地线(221)的宽度，
W2表示所述顶层金属(1)的电源线(11)和地线(12)的宽度，
Wt1表示所述第一复用单元(21)和所述第二复用单元(22)的金属线(212)的宽度，
ρ1表示所述次顶层金属(2)的电阻率，
ρ2表示所述顶层金属(1)的电阻率，
T1表示所述次顶层金属(2)的厚度，
T2表示所述顶层金属(1)的厚度，
L1表示所述第一复用单元(21)的电源线(211)、所述第二复用单元(22)的地线(221)，以及所述第一复用单元(21)和所述第二复用单元(22)的金属线(212)的长度，
L2表示所述顶层金属(1)的电源线(11)和地线(12)的长度，
n表示所述第一复用单元(21)和所述第二复用单元(22)中金属线(212)的条数。
4.根据权利要求3所述的一种降低堆叠式传感器噪声的电源结构单元，其特征在于，所述顶层金属(1)的电源线(11)和地线(12)，所述第一复用单元(21)的电源线(211)、所述第二复用单元(22)的地线(221)，以及所述第一复用单元(21)和所述第二复用单元(22)的金属线(212)的长度相同；
所述顶层金属(1)与所述次顶层金属(2)的尺寸关系为：
Figure FDA0003787085950000021
5.根据权利要求2所述的一种降低堆叠式传感器噪声的电源结构单元，其特征在于，所述顶层金属(1)的电源线(11)与地线(12)间隔排列；所述第一复用单元(21)的电源线(211)和多条金属线(212)间隔排列；所述第二复用单元(22)的地线(221)和多条金属线(212)间隔排列；
逆相重叠区的宽度计算模型如下关系：
Figure FDA0003787085950000022
其中，
OW1表示同相重叠区的宽度，
OW2表示逆相重叠区的宽度，
S2表示所述顶层金属(1)的电源线(11)与地线(12)之间的间隔，
St1表示所述次顶层金属(2)的多条金属线(212)之间的间隔，
S1表示所述第一复用单元(21)的电源线(211)与金属线(212)之间的间隔，以及所述第二复用单元(22)的地线(221)与金属线(212)之间的间隔；
所述第一复用单元(21)的电源线(211)与金属线(212)之间的间隔，以及所述第二复用单元(22)的地线(221)与金属线(212)之间的间隔满足如下关系：
S1≥S1min，其中，
S1min表示所述第一复用单元(21)的电源线(211)与金属线(212)之间的最小间隔，以及所述第二复用单元(22)的地线(221)与金属线(212)之间的最小间隔；
所述顶层金属(1)的电源线(11)与地线(12)之间的间隔满足如下关系：
S2≥S2min，其中，
S2表示所述顶层金属(1)的电源线(11)与地线(12)之间的间隔，
S2min表示所述顶层金属(1)的电源线(11)与地线(12)之间的最小间隔；
所述第二复用单元(22)的多条金属线(212)之间的间隔满足如下关系：
St1≥St1min，其中，
St1表示所述第二复用单元(22)的多条金属线(212)之间的间隔，
St1min表示复用单元的金属线之间的最小间隔。
6.一种降低堆叠式传感器噪声的电源阵列，其特征在于，包括：
多个横向排列的电路周期，每一个电路周期包括多个纵向排列的如权利要求2-5中任一所述的电路结构单元；
相邻电路周期之间的连接方式包括：顶层金属(1)的电源线(11)对应连接，顶层金属(1)的地线(12)对应连接，第一复用单元(21)的电源线(211)对应连接，第一复用单元(21)的多条金属线(212)对应连接，第二复用单元(22)的地线(221)对应连接，以及第二复用单元(22)的多条金属线(212)对应连接；
上一电路周期的顶层金属(1)的电源线(11)与下一电路周期的顶层金属(1)的地线(12)位于同一行，上一电路周期的第一复用单元(21)与下一电路周期的第二复用单元(22)位于同一行。
7.根据权利要求6所述的一种降低堆叠式传感器噪声的电源阵列，其特征在于，所述降低堆叠式传感器噪声的电源阵列的左边缘和右边缘各包括半个所述电路周期。
8.根据权利要求6所述的一种降低堆叠式传感器噪声的电源阵列，其特征在于，
所述第一复用单元(21)还包括：次顶层金属线(213)，所述第一复用单元(21)的次顶层金属线(213)用于连接所述第一复用单元(21)的电源线(211)和多条金属线(212)；
所述第二复用单元(22)还包括：次顶层金属线(213)，所述第二复用单元(22)的次顶层金属线(213)用于连接所述第二复用单元(22)的地线(221)和多条金属线(212)。
9.根据权利要求8所述的一种降低堆叠式传感器噪声的电源阵列，其特征在于，相邻两个电路周期的次顶层金属线(213)之间的间距为一个电路周期的宽度。
10.根据权利要求6所述的一种降低堆叠式传感器噪声的电源阵列，其特征在于，所述顶层金属(1)的金属覆盖率和所述次顶层金属(2)的金属覆盖率满足如下关系：
Figure FDA0003787085950000041
其中，
MC1min表示次顶层金属(2)的最小金属覆盖率，
MC1max表示次顶层金属(2)的最大金属覆盖率，
MC2min表示顶层金属(1)的最小金属覆盖率，
MC2max表示顶层金属(1)的最大金属覆盖率。
CN202210949325.9A 2022-08-08 2022-08-08 一种降低堆叠式传感器噪声的电源结构单元及电源阵列 Pending CN115377060A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210949325.9A CN115377060A (zh) 2022-08-08 2022-08-08 一种降低堆叠式传感器噪声的电源结构单元及电源阵列

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210949325.9A CN115377060A (zh) 2022-08-08 2022-08-08 一种降低堆叠式传感器噪声的电源结构单元及电源阵列

Publications (1)

Publication Number Publication Date
CN115377060A true CN115377060A (zh) 2022-11-22

Family

ID=84063819

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210949325.9A Pending CN115377060A (zh) 2022-08-08 2022-08-08 一种降低堆叠式传感器噪声的电源结构单元及电源阵列

Country Status (1)

Country Link
CN (1) CN115377060A (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04233107A (ja) * 1990-12-28 1992-08-21 Matsushita Electric Ind Co Ltd 誘導ノイズ低減装置
JPH08148876A (ja) * 1994-09-19 1996-06-07 Hitachi Ltd 誘導相殺コンデンサ搭載装置
WO1997004243A1 (en) * 1995-07-14 1997-02-06 The Glacier Metal Company Limited Electromagnetic bearing
JP2003133425A (ja) * 2001-10-30 2003-05-09 Matsushita Electric Ind Co Ltd 半導体集積回路
US7991044B1 (en) * 2000-11-22 2011-08-02 Sunrise Telecom Incorporated System and method for automatic diagnosis of impairments in a digital quadrature amplitude modulated signal
CN104681235A (zh) * 2013-11-28 2015-06-03 三星电机株式会社 线圈部件及其制造方法
CN113906568A (zh) * 2020-05-07 2022-01-07 京东方科技集团股份有限公司 阵列基板和显示装置
CN114598828A (zh) * 2020-12-07 2022-06-07 爱思开海力士有限公司 图像感测装置
US20230370167A1 (en) * 2020-09-18 2023-11-16 Nippon Telegraph And Telephone Corporation Signal converting apparatus and signal converting method
CN221201165U (zh) * 2023-11-16 2024-06-21 声龙(新加坡)私人有限公司 三维集成电路结构

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04233107A (ja) * 1990-12-28 1992-08-21 Matsushita Electric Ind Co Ltd 誘導ノイズ低減装置
JPH08148876A (ja) * 1994-09-19 1996-06-07 Hitachi Ltd 誘導相殺コンデンサ搭載装置
WO1997004243A1 (en) * 1995-07-14 1997-02-06 The Glacier Metal Company Limited Electromagnetic bearing
US7991044B1 (en) * 2000-11-22 2011-08-02 Sunrise Telecom Incorporated System and method for automatic diagnosis of impairments in a digital quadrature amplitude modulated signal
JP2003133425A (ja) * 2001-10-30 2003-05-09 Matsushita Electric Ind Co Ltd 半導体集積回路
CN104681235A (zh) * 2013-11-28 2015-06-03 三星电机株式会社 线圈部件及其制造方法
CN113906568A (zh) * 2020-05-07 2022-01-07 京东方科技集团股份有限公司 阵列基板和显示装置
US20230370167A1 (en) * 2020-09-18 2023-11-16 Nippon Telegraph And Telephone Corporation Signal converting apparatus and signal converting method
CN114598828A (zh) * 2020-12-07 2022-06-07 爱思开海力士有限公司 图像感测装置
CN221201165U (zh) * 2023-11-16 2024-06-21 声龙(新加坡)私人有限公司 三维集成电路结构

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
涂开辉;王鑫楠;黄志洪;杨海钢;: "面向eFPGA的拼接式布线资源建模方法", 太赫兹科学与电子信息学报, no. 03, 25 June 2020 (2020-06-25) *
金艳梅;: "数字电路噪声分析及其抑制方法的研究", 信息与电脑(理论版), no. 03, 15 March 2013 (2013-03-15) *

Similar Documents

Publication Publication Date Title
US6172881B1 (en) Method of interconnecting frame grounds in housing, and electronic equipment with structure interconnected by the method
US9433081B1 (en) Differential signal crosstalk minimization for dual stripline
US5414393A (en) Telecommunication connector with feedback
US8609996B2 (en) Printed circuit board and layout method thereof
US8476533B2 (en) Printed circuit board
US20110011637A1 (en) Multilayer printed circuit board
US5835979A (en) Wiring pattern preventing EMI radiation
CN113412685B (zh) 用于减少差模到共模转换的非对称双弯曲偏斜补偿
CN102293068A (zh) 多层印刷电路板
CN101681698A (zh) 具有串音缓解材料的通信通道
JP6611555B2 (ja) プリント回路板及び電子機器
CN115377060A (zh) 一种降低堆叠式传感器噪声的电源结构单元及电源阵列
CN101472388B (zh) 线路板的布局结构
CN113133186A (zh) 一种基于PCIe 5.0协议的高密连接器PCB结构
JPH11177247A (ja) 配線基板
CN100441067C (zh) 一种抑制电磁干扰的地线布图方法
US20050216876A1 (en) Method and apparatus for routing differential signals across a semiconductor chip
CN111988909A (zh) 印刷电路板及其布局方法和电子设备
JP2005123520A (ja) プリント配線板
CN209343306U (zh) 触摸屏控制板及触控显示装置
JP4125077B2 (ja) ノイズフィルタ
US20070073946A1 (en) Communication bus and electric panel comprising said bus
CN209402828U (zh) 印刷线路板、印刷线路板组件及显示面板
US10115676B2 (en) Integrated circuit and method of making an integrated circuit
US20150130553A1 (en) Crosstalk reduction in signal lines by crosstalk introduction

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination