CN115376461A - 像素驱动电路及其驱动方法、显示面板 - Google Patents

Abstract

本公开的实施例提供了一种像素驱动电路及其驱动方法、显示面板，涉及显示技术领域，用于防止显示面板切频闪烁的问题。该像素驱动电路包括驱动子电路、写入子电路、补偿子电路、发光控制子电路及第一复位子电路。驱动子电路与第一节点、第二节点及第三节点耦接。写入子电路与第二节点、第一扫描信号端及数据信号端耦接。补偿子电路与第一节点、第三节点及第二扫描信号端耦接。发光控制子电路与第一电压端、使能信号端、第二节点、第三节点以及发光器件耦接。第一复位子电路，与第三节点、第三扫描信号端及第一参考电压信号端耦接，在第三扫描信号的控制下，将第一参考电压信号端接收的第一参考电压传输至第三节点，对第三节点刷新。

Description

像素驱动电路及其驱动方法、显示面板

技术领域

本公开涉及显示技术领域，尤其涉及一种像素驱动电路及其驱动方法、显示面板。

背景技术

有机发光二极管(Organic Light-Emitting Device，简称OLED)显示器，是一种与传统的液晶显示(Liquid Crystal Display，简称LCD)不同的显示器具备主动发光、温度特性好、功耗小、响应快、可弯曲、超轻薄和成本低等优点，已在显示领域得到广泛应用。

发明内容

本公开的实施例的目的在于提供一种像素驱动电路及其驱动方法、显示面板，用于防止显示面板切频闪烁的问题。

为达到上述目的，本公开的实施例提供了如下技术方案：

一方面，提供一种像素驱动电路。该像素驱动电路包括：驱动子电路、写入子电路、补偿子电路、发光控制子电路及第一复位子电路。所述驱动子电路与第一节点、第二节点及第三节点耦接。所述驱动子电路被配置为，在所述第一节点的电压的控制下，将来自所述第二节点的电压传输至所述第三节点。所述写入子电路与所述第二节点、第一扫描信号端及数据信号端耦接。所述写入子电路被配置为，在写入阶段，在来自所述第一扫描信号端接收的第一扫描信号的控制下，将在所述数据信号端处接收的数据信号传输至所述第二节点。所述补偿子电路与所述第一节点、第三节点及第二扫描信号端耦接。所述补偿子电路被配置为，在写入阶段，在来自所述第二扫描信号端接收的第二扫描信号的控制下，将所述第三节点的电压传输至所述第一节点。所述发光控制子电路与第一电压端、使能信号端、所述第二节点、所述第三节点以及发光器件耦接。所述发光控制子电路被配置为，在来自所述使能信号端的使能信号的控制下，与所述驱动子电路配合，向所述发光器件传输驱动信号。第一复位子电路与所述第三节点、第三扫描信号端及第一参考电压信号端耦接。所述第一复位子电路被配置为，在来自所述第三扫描信号端接收的第三扫描信号的控制下，将所述第一参考电压信号端接收的第一参考电压传输至所述第三节点，对所述第三节点刷新。

上述像素驱动电路中，增设第一复位子电路，所述第一复位子电路被配置为，在来自所述第三扫描信号端接收的第三扫描信号的控制下，将所述第一参考电压信号端接收的第一参考电压传输至所述第三节点，对所述第三节点刷新。从而可以在刷新帧和保持帧中发光阶段之前，利用第一复位子电路对第三节点的电位进行刷新，使得在刷新帧和保持帧中发光阶段时，第三节点位置处的电位相同。防止在刷新帧和保持帧转换的切频过程中，由于第三节点位置处的电位不同导致亮度差异比较大的问题，有利于改善屏幕切屏过程中出现的闪烁问题。

在一些实施例中，所述第一复位子电路包括第一晶体管。所述第一晶体管的栅极与所述第三扫描信号端耦接，所述第一晶体管的第一极与所述第三节点耦接，所述第一晶体管的第二极与所述第一参考电压信号端耦接。

在一些实施例中，所述驱动子电路包括驱动晶体管。所述驱动晶体管的栅极与所述第一节点耦接，所述驱动晶体管的第一极与所述第二节点耦接，所述驱动晶体管的第二极与所述第三节点耦接。

在一些实施例中，所述写入子电路包括第二晶体管。所述第二晶体管的栅极与所述第一扫描信号端耦接，所述第二晶体管的第一极与所述数据信号端耦接，所述第二晶体管的第二极与所述第二节点耦接。

在一些实施例中，所述补偿子电路包括第三晶体管。所述第三晶体管为金属氧化物晶体管。所述第三晶体管的栅极与所述第二扫描信号端耦接，所述第三晶体管的第一极与所述第一节点耦接，所述第三晶体管的第二极与所述第三节点耦接。

在一些实施例中，所述发光控制子电路包括第四晶体管和第五晶体管。所述第四晶体管的栅极与使所述能信号端耦接，所述第四晶体管的第一极与所述第一电压信号端耦接，所述第四晶体管的第二极与所述第二节点耦接。所述第五晶体管的栅极与使所述能信号端耦接，所述第五晶体管的第一极与所述第三节点耦接，所述第五晶体管的第二极与所述发光器件耦接。

在一些实施例中，所述第一参考电压信号端处接收的第一参考电压信号的取值范围为0V～6.5V。

在一些实施例中，所述像素驱动电路还包括第二复位子电路。第二复位子电路与所述第一节点、第一复位信号端、及第一初始化信号端耦接。所述第一复位子电路被配置为，在复位阶段，在来自所述第一复位信号端接收的复位信号的控制下，将在所述第一初始化信号端接收的第一初始化信号传输至所述第一节点，对所述第一节点复位。

在一些实施例中，所述第二复位子电路包括第六晶体管。所述第六晶体管为金属氧化物晶体管。所述第六晶体管的栅极与所述第一复位信号端耦接，所述第六晶体管的第一极与所述第一节点耦接，所述第六晶体管的第二极与所述第一初始化信号端耦接。

在一些实施例中，所述像素驱动电路还包括第三复位子电路。第三复位子电路与第二复位信号端、第二初始化信号端、以及发光器件耦接。所述第二复位子电路被配置为，在来自所述第二复位信号端接收的复位信号的控制下，将在所述第二初始化信号端接收的第二初始化信号传输至所述发光器件。

在一些实施例中，所述第三复位子电路包括第七晶体管。所述第七晶体管的栅极与第二复位信号端耦接，所述第七晶体管的第一极与所述光学器件耦接，所述第七晶体管的第二极与所述第二初始化信号端耦接。

在一些实施例中，所述第二复位信号端和第一扫描信号端响应于同一个控制信号的控制。

在一些实施例中，所述像素驱动电路还包括第一存储子电路。第一存储子电路与所述第一电压端和所述第二节点耦接。所述第一存储子电路包括第一电容，所述第一电容的第一极板与所述第一电压端耦接，所述第一电容的第二极板与第一节点耦接。

另一方面，提供一种像素驱动电路的驱动方法。所述像素驱动电路包括：驱动子电路、写入子电路、补偿子电路、发光控制子电路及第一复位子电路。所述驱动子电路与第一节点、第二节点及第三节点耦接。所述写入子电路与所述第二节点、第一扫描信号端及数据信号端耦接。所述补偿子电路与所述第一节点、第三节点及第二扫描信号端耦接。所述发光控制子电路与第一电压端、使能信号端、所述第二节点、所述第三节点及发光器件耦接。所述第一复位子电路与所述第三节点、第三扫描信号端及第一参考电压信号端耦接。所述驱动方法包括：多个发光周期，一个发光周期包括一个刷新帧和多个保持帧。所述刷新帧包括初始化阶段、写入阶段、第一复位阶段、第一发光阶段。所述保持帧包括调节阶段、第二复位阶段和第二发光阶段。在所述写入阶段：所述写入子电路，在来自所述第一扫描信号端接收的第一栅扫描信号的控制下，将在所述数据信号端处接收的数据信号传输至所述第二节点。所述数据信号端处接收的数据信号为第一数据信号。所述驱动子电路将来自所述第二节点的所述第一数据信号传输至第三节点。所述补偿子电路将所述第三节点的电压传输至所述第一节点。在所述第一复位阶段：所述第一复位子电路，在来自所述第三扫描信号端接收的第三扫描信号的控制下，将在所述第一参考电压信号端处接收的第一参考电压传输至所述第三节点，将所述第三节点处接收的所述第一数据信号刷新为第一参考电压。在所述第一发光阶段：在来自所述使能信号端接收的使能信号的控制下，与所述驱动子电路配合，所述第三节点处接收的第一参考电压，以及所述第一电压端提供的第一电压信号传输至所述发光器件，以驱动所述发光器件发光。在调节阶段，在来自第一扫描信号端接收的第一扫描信号的控制下，将在所述数据信号端处接收的数据信号传输至所述第二节点。所述数据信号端处接收的数据信号为第二数据信号。所述驱动子电路将来自所述第二节点的所述第二数据信号传输至第三节点。其中，所示第二数据信号的大小和所述第一数据信号端的大小不同。在所述第二复位阶段：所述第一复位子电路，在来自所述第三扫描信号端接收的第三扫描信号的控制下，将在所述第一参考电压信号端处接收的第一参考电压传输至所述第三节点，将所述第三节点处接收的所述第二数据信号刷新为第一参考电压。在所述第二发光阶段：在来自所述使能信号端接收的使能信号的控制下，与所述驱动子电路配合，所述第三节点处接收的第一参考电压，以及所述第一电压端提供的第一电压信号传输至所述发光器件，以驱动所述发光器件发光。

又一方面，提供一种显示面板。所述显示面板包括：如上述任一实施例所述的像素驱动电路，以及与所述像素驱动电路电连接的发光器件。

上述显示面板具有与上述一些实施例中提供的像素驱动电路相同的结构和有益技术效果，在此不再赘述。

附图说明

为了更清楚地说明本公开中的技术方案，下面将对本公开一些实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例的附图，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。此外，以下描述中的附图可以视作示意图，并非对本公开实施例所涉及的产品的实际尺寸、方法的实际流程、信号的实际时序等的限制。

图1为根据一些实施例的显示装置的结构图；

图2为根据一些实施例的显示面板的结构图；

图3为根据一些实施方式的像素驱动电路的结构图；

图4为根据另一些实施例的像素驱动电路的结构图；

图5为根据又一些实施例的像素驱动电路的结构图；

图6为根据又一些实施例的像素驱动电路的结构图；

图7为根据又一些实施例的像素驱动电路的结构图；

图8为根据一些实施例的像素驱动电路的时序图；

图9为根据一些实施例的显示面板的剖面图；

图10为根据一些实施例的显示面板的制作方法的流程图；

图11为图10中一些步骤的结构图；

图12为图10中另一些步骤的结构图；

图13为图10中又一些步骤的结构图；

图14为图10中又一些步骤的结构图。

具体实施方式

下面将结合附图，对本公开一些实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开所提供的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本公开保护的范围。

除非上下文另有要求，否则，在整个说明书和权利要求书中，术语“包括”被解释为开放、包含的意思，即为“包含，但不限于”。在说明书的描述中，术语“一个实施例”、“一些实施例”、“示例性实施例”、“示例”或“一些示例”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本公开的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外，所述的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。

以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。

在在描述一些实施例时，可能使用了“耦接”和“连接”及其衍伸的表达。例如，描述一些实施例时可能使用了术语“连接”以表明两个或两个以上部件彼此间有直接物理接触或电接触。又如，描述一些实施例时可能使用了术语“耦接”以表明两个或两个以上部件有直接物理接触或电接触。然而，术语“耦接”或“通信耦合(communicatively coupled)”也可能指两个或两个以上部件彼此间并无直接接触，但仍彼此协作或相互作用。这里所公开的实施例并不必然限制于本文内容。

如本文中所使用，根据上下文，术语“如果”任选地被解释为意思是“当……时”或“在……时”或“响应于确定”或“响应于检测到”。类似地，根据上下文，短语“如果确定……”或“如果检测到[所陈述的条件或事件]”任选地被解释为是指“在确定……时”或“响应于确定……”或“在检测到[所陈述的条件或事件]时”或“响应于检测到[所陈述的条件或事件]”。

本文中“适用于”或“被配置为”的使用意味着开放和包容性的语言，其不排除适用于或被配置为执行额外任务或步骤的设备。

另外，“基于”的使用意味着开放和包容性，因为“基于”一个或多个所述条件或值的过程、步骤、计算或其他动作在实践中可以基于额外条件或超出所述的值。

应当理解的是，当层或元件被称为在另一层或基板上时，可以是该层或元件直接在另一层或基板上，或者也可以是该层或元件与另一层或基板之间存在中间层。

本文参照作为理想化示例性附图的剖视图和/或平面图描述了示例性实施方式。在附图中，为了清楚，放大了层的厚度和区域的面积。因此，可设想到由于例如制造技术和/或公差引起的相对于附图的形状的变动。因此，示例性实施方式不应解释为局限于本文示出的区域的形状，而是包括因例如制造而引起的形状偏差。例如，示为矩形的蚀刻区域通常将具有弯曲的特征。因此，附图中所示的区域本质上是示意性的，且它们的形状并非旨在示出设备的区域的实际形状，并且并非旨在限制示例性实施方式的范围。

在本公开的实施例提供的电路结构(例如像素驱动电路)中，电路结构所采用的晶体管可以为薄膜晶体管(Thin Film Transistor，简称TFT)、场效应晶体管(Metal OxideSemiconductor，简称MOS)或其他特性相同的开关器件，本公开的实施例中均以薄膜晶体管为例进行说明。

在本公开的实施例提供的电路结构中，所采用的各晶体管的第一极为源极和漏极中一者，各晶体管的第二极为源极和漏极中另一者。由于晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的，也就是说，本公开的实施例中的晶体管的第一极和第二极在结构上可以是没有区别的。示例性地，在晶体管为P型晶体管的情况下，晶体管的第一极为源极，第二极为漏极；示例性地，在晶体管为N型晶体管的情况下，晶体管的第一极为漏极，第二极为源极。

本公开的实施例提供的电路结构中，第一节点、第二节点等节点并非表示实际存在的部件，而是表示电路图中相关耦接的汇合点，也就是说，这些节点是由电路图中相关耦接的汇合点等效而成的节点。

本公开的实施例中提供的电路结构所包括的晶体管，可以均为N型晶体管，或者可以均为P型晶体管，或者一部分为N型晶体管，另一部分为P型晶体管。在本公开中，“有效电平”指的是，能够使得晶体管导通的电平。其中，P型晶体管可以在低电平信号的控制下导通，N型晶体管可以在高电平信号的控制下导通。

在本公开中，P型晶体管可以在低电平信号的控制下导通，N型晶体管可以在高电平信号的控制下导通。

图1为根据一些实施例的显示装置的结构图。如图1所示，本公开的一些实施例提供了一种显示装置300，该显示装置300包括：显示面板200。

在一些示例中，上述显示装置300例如可以是OLED(Organic Light EmittingDiode，有机发光二极管)显示装置。

示例性的，显示装置300还包括框架、显示驱动IC(Integrated Circuit，集成电路)以及其他电子配件等。

示例性的，上述显示装置300可以是显示不论运动(例如，视频)还是固定(例如，静止图像)的且不论文字还是的图像的任何显示装置中。更明确地说，预期所述实施例的显示装置可实施应用在多种电子中或与多种电子装置关联，所述多种电子装置例如(但不限于)移动电话、无线装置、个人数据助理(PDA)、手持式或便携式计算机、GPS接收器/导航器、相机、MP4视频播放器、摄像机、游戏控制台、手表、时钟、计算器、电视监视器、平板显示器、计算机监视器、汽车显示器(例如，里程表显示器等)、导航仪、座舱控制器和/或显示器、相机视图的显示器(例如，车辆中后视相机的显示器)、电子相片、电子广告牌或指示牌、投影仪、建筑结构、包装和美学结构(例如，对于一件珠宝的图像的显示器)等。

图2为根据一些实施例的显示面板的结构图。

在一些实施例中，请参阅图2所示，上述显示面板200包括衬底000、设置在衬底000一侧的多个像素驱动电路100、设置在该多个像素驱动电路100远离衬底000一侧的多个发光器件O。多个像素驱动电路100与多个发光器件O耦接。

示例性的，上述衬底000可以为柔性衬底，也可以为刚性衬底。

例如，在衬底000为柔性衬底的情况下，衬底000的材料可以为二甲基硅氧烷、PI(Polyimide，聚酰亚胺)、PET(Polyethylene Terephthalate，聚对苯二甲酸乙二醇酯)等具有高弹性的材料。

又如，在衬底000为刚性衬底的情况下，衬底000的材料可以为玻璃等。

在一些示例中，上述多个像素驱动电路100和多个发光器件O可以一一对应耦接。在另一些示例中，一个像素驱动电路100可以与多个发光器件O耦接，或者，多个像素驱动电路100可以与一个发光器件O耦接。

下面，本公开以一个像素驱动电路100与一个发光器件O耦接为例，对显示面板200的结构进行示意性说明。

示例性的，显示面板200中，像素驱动电路100可以生成驱动信号。各发光器件O可以在相应的像素驱动电路100所生成的驱动信号的驱动作用下发出光，多个发光器件O发出的光相互配合，从而使得显示面板200实现显示功能。

示例性的，上述发光器件O可以为OLED发光器件。

在一些实现方式中，显示面板200中采用LTPS(Low Temperature Poly Si，低温多晶硅)基板形成像素驱动电路100。像素驱动电路的电路结构为可以7T1C，即7个P型TFT和1个电容(Capacitance)。LTPS基板具有电子迁移率高(约100cm2/Vs)、工艺简单等优点。但是对于低频显示，因LTPS技术固有缺陷，漏电流比较大，容易导致低频显示时，屏幕闪烁比较严重，无法使用。

为实现低频显示，降低功耗，显示面板可以采用LTPO技术(Low Temperature PolySilicon And Oxide，低温多晶硅和氧化物)。是融合了LTPS(Low Temperature Poly Si，低温多晶硅)和IGZO(indium gallium zinc oxide，铟镓锌氧化物)两个方案的特点。IGZO(氧化铟镓锌)氧化物半导体，其电子迁移率较低(约10cm2/Vs)，且漏电流非常小。也即LTPO技术可以降低像素驱动电路中漏流的问题，降低屏幕闪烁的问题，实现低频显示。

下面，以本公开的实施例中提供的电路结构采用LTPO技术为例，进行示意性说明。

图3为根据一些实施例的像素驱动电路的结构图。

在一些实施例中，本公开提供了一种像素驱动电路，如图3所示，像素驱动电路100包括驱动子电路10、写入子电路20、补偿子电路30、发光控制子电路40及第一复位子电路50。

驱动子电路10与第一节点N1、第二节点N2及第三节点N3耦接。驱动子电路10被配置为，在第一节点N1的电压的控制下，将来自第二节点N2的电压传输至第三节点N3。

写入子电路20与第二节点N2、第一扫描信号端G1及数据信号端D1耦接。写入子电路20被配置为，在写入阶段，在来自第一扫描信号端G1接收的第一扫描信号的控制下，将在数据信号端D1处接收的数据信号传输至第二节点N2。

补偿子电路30与第一节点N1、第三节点N3及第二扫描信号端G2耦接。补偿子电路30被配置为，在写入阶段，在来自第二扫描信号端G2接收的第二扫描信号的控制下，将第三节点N3的电压传输至第一节点N1。

可以理解的时，采用上述设置方式，在写入阶段，第一扫描信号端G1接收的第一扫描信号的有效信号，与第二扫描信号端G2接收的第二扫描信号的有效信号至少部分同时进行。

示例性的，第一扫描信号端G1接收的第一扫描信号的有效信号，与第二扫描信号端G2接收的第二扫描信号的有效信号同步进行。

基于此，可以使得写入子电路20在第一扫描信号端G1接收的第一扫描信号的控制下导通，这样写入子电路20将在数据信号端D处接收的数据信号传输至第二节点N2，该数据信号经驱动子电路10后变为补偿信号，该补偿信号经补偿子电路30传输至第一节点N1，即补偿信号写入完成，也实现了对驱动子电路10的阈值电压Vth的补偿。

需要说明的是，显示面板200中的每个子像素由多个薄膜晶体管(TFT)驱动发光，采用TFT驱动技术可以提升显示速度、对比度和亮度、提高分辨率。但是，TFT存在磁滞效应现象，TFT的磁滞效应是在一定的偏压下，TFT电特性表现出来的一种不确定性，即流过TFT的电流不仅与当前的偏压有关，还与上一时刻TFT所处的状态。TFT的磁滞效应与TFT的栅介质、半导体材料以及两者之间的界面态陷阱有关，在发光阶段，TFT的磁滞效应会造成会引起一帧内电流下降的趋势，人眼察觉为闪烁现象从而影响显示面板200的显示品质。

发光控制子电路40与第一电压端VDD、使能信号端EM、第二节点N2、第三节点N3以及发光器件O耦接。发光控制子电路40被配置为，在来自使能信号端EM的使能信号的控制下，与驱动子电路10配合，向发光器件O传输驱动信号。

基于此，发光控制子电路40在来自使能信号端EM的使能信号的控制下，与驱动子电路10配合，将第一电压端VDD提供的第一电压传输至第二节点N2、第二节点N2将该电信号(第一电压)传输至第三节点N3，第三节点N3继续将该电信号传输至发光器件O。该电信号可以与发光器件O耦接的第二电压信号端Vss提供的第二电压相互配合，驱动发光器件O正常发光，实现显示。

一个发光周期(一帧)包括一个刷新帧和多个保持帧。例如，一个发光周期(一帧)包括1个刷新帧和11个保持帧。一个发光周期(一帧)为一个显示帧，也即一个显示画面。刷新帧包括复位阶段、写入阶段及第一发光阶段。保持帧包括调节阶段和第二发光阶段。本公开发明人经研究发现：

在刷新帧内的数据写入阶段后、第一发光阶段之前，写入子电路20将在数据信号端D处接收的数据信号传输至第三节点N3。此时，数据信号端D处接收的数据信号为第一数据信号。也即，此时第三节点N3位置处的电压为第一数据信号。而在保持帧内调节阶段后，第二发光阶段之前，写入子电路20将在数据信号端D处接收的数据信号传输至第三节点N3。此时，数据信号端D处接收的数据信号为第二数据信号。也即，此时第三节点N3位置处的电压为第二数据信号。

在第一发光阶段和第二发光阶段中：当发光子电路在使能信号端EM的使能信号的控制下导通时，第三节点N3位置处的信号会传输至发光器件O的阳极，发光器件O发光。而由于第二数据信号的大小与第一数据信号的大小不同，导致在第一发光阶段和第二发光阶段中，发光器件O接收的信号的大小不同，进而会导致发光器件O的发光亮度不同。也即，在刷新帧和保持帧转换的切频过程中，由于第三节点N3位置处的电压不同导致亮度差异比较大，容易引起屏幕切屏过程中出现的闪烁问题，降低显示面板200的显示效果。

基于此，本公开一些实施例提供的一种像素驱动电路100，还包括第一复位子电路50。第一复位子电路50与第三节点N3、第三扫描信号端G3及第一参考电压信号端V1耦接。第一复位子电路50被配置为，在来自第三扫描信号端G3接收的第三扫描信号的控制下，将第一参考电压信号端V1接收的第一参考电压传输至第三节点N3，对第三节点N3刷新。

本实施例中，像素驱动电路100增设第一复位子电路50。第一复位子电路50被配置为，在来自第三扫描信号端G3接收的第三扫描信号的控制下，将第一参考电压信号端V1接收的第一参考电压传输至第三节点N3，对第三节点刷新。具体为：

在刷新帧内的数据写入阶段后，且在第一发光阶段之前，利用第一复位子电路50对第三节点N3的电位进行刷新。此时，将第三节点N3位置处的第一数据信号刷新为第一参考电压。

以及，在保持帧内的调节阶段后，且在第二发光节点之前，利用第一复位子电路50对第三节点N3的电位进行刷新。此时，将第三节点N3位置处的第二数据信号刷新为第一参考电压。

由此，可以实现在第一发光阶段之前和第二发光阶段之前，将第三节点N3位置处的电压刷新为一致的数值。从而可以防止由于第三节点N3位置处的在不同阶段数值不同导致的亮度不同的问题。也即，防止在刷新帧和保持帧转换的切频过程中，由于第三节点位置处的电位不同导致亮度差异比较大的问题，有利于改善屏幕切屏过程中出现的闪烁问题，提高显示面板200的显示效果。

在一些实施例中，如图3所示，第一参考电压信号端V1处接收的第一参考电压信号的取值范围为0V～6.5V。

当第一参考电压信号等于或趋近于6.5V时，既可以满足发光器件O发光亮度一致的需求，又可以防止影响显示面板200内驱动芯片IC的负荷。

在一些示例中，第一参考电压信号端V1处接收的第一参考电压信号的取值范围为0V～3V。在另一些示例中，第一参考电压信号端V1处接收的第一参考电压信号的取值范围为3V～6.5V。在又一些示例中，第一参考电压信号端V1处接收的第一参考电压信号的取值范围为2V～4V。

例如，第一参考电压信号端V1处接收的第一参考电压信号的取值为1V、2V、3V、4V、5V、6V或6.5V。

以第一参考电压信号端V1处接收的第一参考电压信号为6.5V为例。

在刷新帧内的数据写入阶段后，且在第一发光阶段之前，利用第一复位子电路50对第三节点N3的电位进行刷新。此时，将第三节点N3位置处的第一数据信号刷新为第一参考电压6.5V。

以及，在保持帧内的调节阶段后，且在第二发光节点之前，利用第一复位子电路50对第三节点N3的电位进行刷新。此时，将第三节点N3位置处的第二数据信号刷新为第一参考电压6.5V。

也即，在第一发光阶段和第二发光阶段之前，第三节点N3的电压均为6.5V，可以使在第一发光阶段和第二发光阶段时，发光子电路在使能信号端EM的使能信号的控制下导通时，发光器件O发光亮度一致。从而可以实现防止在刷新帧和保持帧转换的切频过程中，由于第三节点位置处的电位不同导致亮度差异比较大的问题，有利于改善屏幕切屏过程中出现的闪烁问题，提高显示面板200的显示效果。

图4为根据另一些实施例的像素驱动电路的结构图。

在一些实施例中，如图4所示，像素驱动电路100还包括第二复位子电路60。第二复位子电路60与第一节点N1、第一复位信号端R1、及第一初始化信号端V2耦接。第一复位子电路50被配置为，在复位阶段，在来自第一复位信号端R1接收的复位信号的控制下，将在第一初始化信号端V2接收的第一初始化信号传输至第一节点N1，对第一节点N1复位。

基于此，在刷新帧内的复位阶段，第二复位子电路60在来自第一复位信号端R1接收的复位信号的控制下导通，将在第一初始化信号端V2接收的第一初始化信号传输至第一节点N1，对第一节点N1复位。使得驱动子电路10内的晶体管在写入阶段之前的初始状态固定，便于在写入阶段时使驱动子电路10内的晶体管处于稳定状态，较大程度的改善驱动子电路10内的晶体管的迟滞效应。

在一些示例中，在复位阶段，可以利用第二复位子电路60对第一节点N1进行多次复位，更有利于保证第一节点N1的电压的稳定性。

本公开对在复位阶，利用第二复位子电路60对第一节点N1复位的次数不做限定，可以为1次、2次或3次。

图5为根据又一些实施例的像素驱动电路的结构图。

在一些实施例中，如图5所示，像素驱动电路还包括第三复位子电路70。第三复位子电路70与第二复位信号端R2、第二初始化信号端V3、以及发光器件O耦接。第三复位子电路70被配置为，在来自第二复位信号端R2接收的复位信号的控制下，将在第二初始化信号端V3接收的第二初始化信号传输至发光器件O。

基于此，第三复位子电路70在来自第二复位信号端R2接收的复位信号的控制下导通，将在第二初始化信号端V3接收的第二初始化信号传输至发光器件O，对发光器件O的阳极进行复位，提高发光器件O的稳定性。

图6为根据又一些实施例的像素驱动电路的结构图。

在一些实施例中，如图6所示，像素驱动电路还包括第一存储子电路80。第一存储子电路80与第一电压端VDD和第二节点N2耦接。第一存储子电路80包括第一电容C，第一电容C的第一极板c1与第一电压端VDD耦接，第一电容C的第二极板c2与第一节点N1耦接。

基于此，写入子电路20在第一扫描信号端G1传输的第一扫描信号的控制下导通，此时数据信号端D处接收的数据信号传输至第二节点N2。同时数据信号端D处接收的数据信号也传输至第一电容C，对第一电容C进行充电。补偿子电路30在第二扫描信号端G2传输的第二扫描信号的控制下导通，此时第二节点N2处接收的数据信号传输至第一节点N1，对第一节点N1进行补偿。第一节点N1的电位逐渐上升至Vdata+Vth。其中，Vdata为数据信号端D提供的数据信号的电压值，Vth为驱动子电路10中的晶体管的阈值电压。在第一节点N1的电位为Vdata+Vth时，完成充电过程。后续，利用第一电容C放电保持驱动子电路10持续导通，确保发光器件O发光。

图7为根据又一些实施例的像素驱动电路的结构图。

在一些实施例中，如图7所示，驱动子电路10包括驱动晶体管TD。驱动晶体管TD的栅极与第一节点N1耦接，驱动晶体管TD的第一极与第二节点N2耦接，驱动晶体管TD的第二极与第三节点N3耦接。

在第一节点N1的电压为有效电平的情况下，驱动晶体管TD可以在第一节点N1的电压的控制下导通，将来自第二节点N2的电信号(例如数据信号)传输至第三节点N3。

在一些实施例中，如图7所示，第一复位子电路50包括第一晶体管T1。第一晶体管T1的栅极与第三扫描信号端G3耦接，第一晶体管T1的第一极与第三节点N3耦接，第一晶体管T1的第二极与第一参考电压信号端V1耦接。

基于此，第一晶体管T1在来自第三扫描信号端G3接收的第三扫描信号的有效信号控制下导通，将第一参考电压信号端V1接收的第一参考电压传输至第三节点N3，对第三节点N3刷新。可以实现在第一发光阶段之前和第二发光阶段之前，将第三节点N3位置处的电压刷新为一致的数值。从而可以防止由于第三节点N3位置处的在不同阶段数值不同导致的亮度不同的问题。也即，防止在刷新帧和保持帧转换的切频过程中，由于第三节点位置处的电位不同导致亮度差异比较大的问题，有利于改善屏幕切屏过程中出现的闪烁问题，提高显示面板200的显示效果。

在一些示例中，第一晶体管T1可以为N型晶体管。在另一些示例中，第一晶体管T1可以为P型晶体管。本公开对第一晶体管T1的类型不做限定，可以结合像素驱动电路100中其他晶体管的类型统一设置。例如，当驱动晶体管TD为P型晶体管时，第一晶体管T1也可以为P型晶体管。

需要说明的是，本公开中的“有效电平”指的是能够使得晶体管导通的电平。在晶体管为N型晶体管的情况下，“有效电平”则为高电平；在晶体管为P型晶体管的情况下，“有效电平”则为低电平。以下各实施例与此相同，不再赘述。

在一些实施例中，如图7所示，写入子电路20包括第二晶体管T2。第二晶体管T2的栅极与第一扫描信号端G1耦接，第二晶体管T2的第一极与数据信号端D1耦接，第二晶体管T2的第二极与第二节点N2耦接。

基于此，当第一扫描信号端G1接收的第一扫描信号为低电平信号(有效信号)时，第二晶体管T2接收该低电平信号导通。此时数据信号端D处接收的数据信号传输至第二节点N2。以及，该数据信号经驱动子电路10后变为补偿信号，该补偿信号经补偿子电路30传输至第一节点N1，即补偿信号写入完成，也实现了阈值电压Vth的补偿。提升一帧内亮度保持率，进而改善低频下显示面板200的闪屏现象。

在一些实施例中，如图7所示，补偿子电路30包括第三晶体管T3。第三晶体管T3的栅极与第二扫描信号端G2耦接，第三晶体管T3的第一极与第一节点N1耦接，第三晶体管T3的第二极与第三节点N3耦接。

基于此，当第二扫描信号端G2提供的第二扫描信号为高电平信号(有效信号)时，第三晶体管T3接收该高电平信号导通。在写入阶段时，写入子电路20在第一扫描信号端Gate1接收的栅扫描信号的控制下导通，写入子电路20将在数据信号端Data处接收的数据信号传输至第二节点N2，该数据信号经驱动子电路10后变为补偿信号，该补偿信号经补偿子电路30的第三晶体管T3传输至第一节点N1，即补偿信号写入完成，也实现了对驱动子电路10的阈值电压Vth的补偿。

在一些示例中，第三晶体管T3为氧化物晶体管。示例性的，第三晶体管T3为金属氧化物晶体管。例如，第三晶体管为N型氧化铟镓锌氧化物晶体管(Indium Gallium ZincOxide，IGZO)。可以通过利用氧化铟镓锌氧化物晶体管降低第三晶体管T3漏流的问题，保证第一节点N1节点的稳定性，降低显示面板200的闪屏现象。从而可以实现显示面板200的低频显示，有利于降低显示面板200的功耗。

在一些实施例中，如图7所示，发光控制子电路40包括第四晶体管T4和第五晶体管T5。第四晶体管T4的栅极与使能信号端EM耦接，第四晶体管T4的第一极与第一电压信号端耦接，第四晶体管T4的第二极与第二节点N2耦接。第五晶体管T5的栅极与使能信号端EM耦接，第五晶体管T5的第一极与第三节点N3耦接，第五晶体管T5的第二极与发光器件O耦接。

基于此，当使能信号端EM提供的使能信号为低电平信号(有效信号)时，第四晶体管T4和第五晶体管T5接收该低电平信号导通。与驱动子电路10配合，将第一电压端VDD提供的第一电压传输至第二节点N2、第二节点N2将该信号(第一电压)传输至第三节点N3，第三节点N3继续将该信号传输至发光器件O。该信号可以与发光器件O耦接的第二电压信号端Vss提供的第二电压相互配合，驱动发光器件O正常发光，实现显示。

在一些实施例中，如图7所示，第二复位子电路60包括第六晶体管T6。第六晶体管T6的栅极与第一复位信号端R1耦接，第六晶体管T6的第一极与第一节点N1耦接，第六晶体管T6的第二极与第一初始化信号端V2耦接。

基于此，当第一复位信号端R1提供的第一复位信号为高电平信号(有效信号)时，第六晶体管T6导通。第一初始化信号端V2提供的第一复位信号传输至第一节点N1，对第一节点N1进行复位，也即对驱动晶体管TD的栅极一端的电压进行复位。使得驱动晶体管TD在写入阶段之前的初始状态固定，便于在写入阶段时使驱动晶体管TD处于稳定状态，较大程度的改善驱动晶体管TD的迟滞效应。

在一些示例中，第六晶体管T6为氧化物晶体管。示例性的，第六晶体管T6为金属氧化物晶体管。例如，第六晶体管T6为N型氧化铟镓锌氧化物晶体管(Indium Gallium ZincOxide，IGZO)。可以通过利用氧化铟镓锌氧化物晶体管降低第六晶体管T6漏流的问题，保证第一节点N1节点的稳定性，降低显示面板200的闪屏现象。从而可以实现显示面板200的低频显示，有利于降低显示面板200的功耗。

在一些实施例中，如图7所示，第三复位子电路70包括第七晶体管T7。第七晶体管T7的栅极与第二复位信号端R2耦接，第七晶体管T7的第一极与光学器件耦接，第七晶体管T7的第二极与第二初始化信号端V3耦接。

基于此，当第二复位信号端R2提供的第二复位信号为低电平信号(有效信号)时，第七晶体管T7导通。此时，第二初始化信号端V3提供的第二初始化信号传输至发光器件O的阳极，对发光器件O的阳极进行复位，提高发光器件O的稳定性。

在一些实施例中，如图7所示，第二复位信号端R2和第一扫描信号端G1响应于同一个控制信号的控制。

示例性的，第一扫描信号端G1可以复用为第二复位信号端R2。或者，第二复位信号端R2复用为第一扫描信号端G1。本实施例，以第一扫描信号端G1复用为第二复位信号端R2为例进行示意。

如此设置，一方面第一扫描信号端G1复用为第二复位信号端R2，可以简化像素驱动电路100的结构，有利于降低显示面板200内的布局难度。另一方面。另一方面，数据写入时，利用第一扫描信号端G1提供的第一扫描信号使第三复位子电路70中第七晶体管T7导通，第二初始化信号端V3提供的第二初始化信号传输至发光器件O的阳极，对发光器件O的阳极进行复位。也即，可以在第一发光阶段之前对发光器件O的阳极进行复位，提高发光器件O的稳定性。

此外，设置第一扫描信号端G1复用为第二复位信号端R2，第一扫描信号端G1可以在一帧内对发光器件O的阳极进行多次复位，进一步提高发光器件O的稳定性。

上述图3～图7所示像素驱动电路100中，以补偿子电路30中第三晶体管T3和第二复位子电路60中第六晶体管T6可以为N型IGZO晶体管。其他子电路中的晶体管，例如，驱动子电路10中驱动晶体管TD、写入子电路20中第二晶体管T2、发光控制子电路40中第四晶体管和第五晶体管、第一复位子电路50中第一晶体管T1，以及第三复位子电路70中第七晶体管T7为P型LTPS晶体管(Low Temperature Poly Si，低温多晶硅)为例进行示意。

图8为根据一些实施例的像素驱动电路的时序图。

在一些实施例中，本公开提供了一种像素驱动电路的驱动方法，如图8所示，以及结合图3所示，像素驱动电路100包括驱动子电路10、写入子电路20、补偿子电路30、发光控制子电路40及第一复位子电路50。

驱动子电路10与第一节点N1、第二节点N2及第三节点N3耦接。写入子电路20与第二节点N2、第一扫描信号端G1及数据信号端D1耦接。补偿子电路30与第一节点N1、第三节点N3及第二扫描信号端G2耦接。发光控制子电路40与第一电压端、使能信号端EM、第二节点N2、第三节点N3及发光器件O耦接。第一复位子电路50与第三节点N3、第三扫描信号端G3及第一参考电压信号端V1耦接。

以补偿子电路30中第三晶体管T3和第二复位子电路60中第六晶体管T6可以为N型IGZO晶体管。驱动子电路10中驱动晶体管TD、写入子电路20中第二晶体管T2、发光控制子电路40中第四晶体管和第五晶体管、第一复位子电路50中第一晶体管T1，以及第三复位子电路70中第七晶体管T7为P型LTPS晶体管(Low Temperature Poly Si，低温多晶硅)为例进行示意。

驱动方法包括：多个发光周期F，一个发光周期F包括一个刷新帧F1和多个保持帧F2。示例性的，如120Hz切换到10Hz时，一个发光周期F包括1个刷新帧F1和11个保持帧F2。其中，图8中仅是示意出一个刷新帧F1和第一保持帧F2的时序。其他保持帧的时序可以结合图8中示意的保持帧F2时序所示。

刷新帧F1包括初始化阶段t11、写入阶段t12、第一复位阶段t13、第一发光阶段t14。

保持帧F2包括调节阶段t22、第二复位阶段t23和第二发光阶段t24。

在写入阶段t12：写入子电路20，在来自第一扫描信号端G1接收的第一栅扫描信号的控制下，将在数据信号端D1处接收的数据信号传输至第二节点N2。数据信号端D1处接收的数据信号为第一数据信号。驱动子电路10将来自第二节点N2的第一数据信号传输至第三节点N3。补偿子电路30将第三节点N3的电压传输至第一节点N1。

此时，第一扫描信号端G1接收的第一栅扫描信号为低电平信号，为有效信号。写入子电路20中第二晶体管T2接收该低电平信号导通。写入子电路20将在数据信号端D1处接收的第一数据信号传输至第二节点N2。与驱动子电路10配合，驱动子电路10将来自第二节点N2的第一数据信号传输至第三节点N3。并且，补偿子电路30将第三节点N3的电压传输至第一节点N1。

在第一复位阶段t13：第一复位子电路50，在来自第三扫描信号端G3接收的第三扫描信号的控制下，将在第一参考电压信号端V1处接收的第一参考电压传输至第三节点N3，将第三节点N3处接收的第一数据信号刷新为第一参考电压。

此时，第三扫描信号端G2接收的第三扫描信号为低电平信号，为有效信号。第一复位子电路50中第一晶体管T1接收该低电平信号导通。第一复位子电路50将在第一参考电压信号端V1处接收的第一参考电压传输至第三节点N3，将第三节点N3处接收的第一数据信号刷新为第一参考电压。

在一些示例中，第一参考电压信号端V1处接收的第一参考电压信号的取值范围为0V～6.5V。

当第一参考电压信号等于或趋近于6.5V时，既可以满足发光器件O发光亮度一致的需求，又可以防止影响显示面板200内驱动芯片IC的负荷。

在一些示例中，第一参考电压信号端V1处接收的第一参考电压信号的取值范围为0V～3V。在另一些示例中，第一参考电压信号端V1处接收的第一参考电压信号的取值范围为3V～6.5V。在又一些示例中，第一参考电压信号端V1处接收的第一参考电压信号的取值范围为2V～4V。

例如，第一参考电压信号端V1处接收的第一参考电压信号的取值为1V、2V、3V、4V、5V、6V或6.5V。

以第一参考电压信号端V1处接收的第一参考电压信号为6.5V为例。在在第一复位阶段t13时，第三节点N3处电压被刷新为6.5V。

在第一发光阶段t14：在来自使能信号端EM接收的使能信号的控制下，与驱动子电路10配合，第三节点N3处接收的第一参考电压，以及第一电压端提供的第一电压信号传输至发光器件O，以驱动发光器件O发光。

此时，使能信号端EM接收的使能信号为低电平信号，为有效信号。发光控制子电路40中第四晶体管T4和第五晶体管T5接收该低电平信号导通。第一电压端VDD提供的第一电压，依次通过第四晶体管T4、第二节点N2、驱动晶体管TD、第三节点N3以及第五晶体管T5直至传输至发光器件O的阳极。该电信号(第一电压)可以与发光器件O耦接的第二电压信号端Vss提供的第二电压相互配合，驱动发光器件O正常发光，实现显示。

此外，由于发光器件O通过第五晶体管T5与第三节点N3耦接，当第五晶体管T5接收使能信号导通时，第三节点N3位置处的第一参考电压会首先通过第五晶体管T5直至传输至发光器件O的阳极。之后，第一电压端VDD提供的第一电压才会通过发光控制子电路40传输至发光器件O的阳极。发光器件O发光。

在调节阶段t22，在来自第一扫描信号端G1接收的第一扫描信号的控制下，将在数据信号端D1处接收的数据信号传输至第二节点N2。数据信号端D1处接收的数据信号为第二数据信号。驱动子电路10将来自第二节点N2的第二数据信号传输至第三节点N3。其中，所示第二数据信号的大小和第一数据信号端D1的大小不同。

此时，第一扫描信号端G1接收的第一栅扫描信号为低电平信号，为有效信号。写入子电路20中第二晶体管T2接收该低电平信号导通。写入子电路20将在数据信号端D1处接收的第二数据信号传输至第二节点N2。与驱动子电路10配合，驱动子电路10将来自第二节点N2的第二数据信号传输至第三节点N3。

在第二复位阶段t23：第一复位子电路50，在来自第三扫描信号端G3接收的第三扫描信号的控制下，将在第一参考电压信号端V1处接收的第一参考电压传输至第三节点N3，将第三节点N3处接收的第二数据信号刷新为第一参考电压。

此时，第三扫描信号端G2接收的第三扫描信号为低电平信号，为有效信号。第一复位子电路50中第一晶体管T1接收该低电平信号导通。第一复位子电路50将在第一参考电压信号端V1处接收的第一参考电压传输至第三节点N3，将第三节点N3处接收的第一数据信号刷新为第一参考电压，也即此时第三节点N3位置处的电压为第一参考电压6.5V。也即，在第一复位阶段t13和第二复位阶段t23第三节点N3位置处的电压均为第一参考电压6.5V。

在第二发光阶段t24：在来自使能信号端EM接收的使能信号的控制下，与驱动子电路10配合，第三节点N3处接收的第一参考电压，以及第一电压端提供的第一电压信号传输至发光器件O，以驱动发光器件O发光。

此时，使能信号端EM接收的使能信号为低电平信号，为有效信号。发光控制子电路40中第四晶体管T4和第五晶体管T5接收该低电平信号导通。第一电压端VDD提供的第一电压，依次通过第四晶体管T4、第二节点N2、驱动晶体管TD、第三节点N3以及第五晶体管T5直至传输至发光器件O的阳极。该电信号(第一电压)可以与发光器件O耦接的第二电压信号端Vss提供的第二电压相互配合，驱动发光器件O正常发光，实现显示。

此外，由于发光器件O通过第五晶体管T5与第三节点N3耦接，当第五晶体管T5接收使能信号导通时，第三节点N3位置处的第一参考电压会首先通过第五晶体管T5直至传输至发光器件O的阳极。之后，第一电压端VDD提供的第一电压才会通过发光控制子电路40传输至发光器件O的阳极。发光器件O发光。

在数据写入阶段t12时第三节点N3的电压为第一数据信号，在调节阶段t22时第三节点N3的电压为第一数据信号。并且，第一数据信号的大小与第二数据信号的大小不同。例如，第一数据信号大于第二数据信号。或者，第一数据信号小于第二数据信号。而无论是第一数据信号和第二数据信号大小关系如何，都会导致在第一发光阶段t14和第二发光阶段t24中第五晶体管T5导通时，发光器件O瞬间接收的信号大小不同，会导致发光器件O的亮度不同。

但是，由于本公开实施例提供的驱动方法中，在数据写入阶段t12和第一发光阶段t14之间增设第一复位阶段t13。在调节阶段t22和第二发光阶段t24之间增设第二复位阶段t23。利用在第一复位阶段t13和第二复位阶段t23将第三节点N3的电压复位为第一参考电压。也即，可以使得在第一发光阶段t14和第二发光阶段t24的前一阶段时，第三节点N3的电压保持一致，可以有利于使得在第一发光阶段t14和第二发光阶段t24中第五晶体管T5导通时，发光器件O瞬间接收的信号大小一致，进而有利于使得在第一发光阶段t14和第二发光阶段中发光器件O的亮度相同。改善在刷新帧F1和保持帧F2转换的屏幕切屏过程中出现的闪烁问题，提高显示面板200的显示效果。

在一些实施例中，如图8所示，在保持帧F2内还包括保持阶段t21，该阶段像素驱动电路100中的晶体管(T1～T7)全部关闭。

在一些实施例中，如图8所示，在刷新帧F1内的初始化阶段t11中：第二复位子电路60被配置为，在来自第二复位信号端R2接收的复位信号的控制下，将在第一初始化信号端V2接收的第一初始化信号传输至发光器件O。

此时，第二复位信号端R2接收的复位信号为高电平信号，为有效信号。第二复位子电路60中第六晶体管T6接收该高电平信号导通。第二复位子电路60将在第一初始化信号端V2接收的第一初始化信号传输至第一节点N1，对第一节点N1进行复位。也即对驱动晶体管TD的栅极一端的电压进行复位。使得驱动晶体管TD在写入阶段t12之前的初始状态固定，便于在写入阶段时使驱动晶体管TD处于稳定状态，较大程度的改善驱动晶体管TD的迟滞效应。

图9为根据一些实施例的显示面板的剖面图。

在另一些实施例中，本公开提供了一种显示面板，如图9所示，显示面板200包括：衬底000、第一缓冲层201，以及位于第一缓冲层201远离衬底000一侧的驱动电路层202，驱动电路层202包括上述任意实施例所示像素驱动电路100。

驱动电路层202包括：第一有源层203、第一栅绝缘层204、第一栅金属层205、第二栅绝缘层206、第二栅金属层207、第一层间介质层208、第二缓冲层209、第二有源层210、第三栅绝缘层211、第三栅金属层212、第二层间介质层213、第一平坦化层214、源漏金属层215。

示例性的，第一有源层203为低温多晶硅(LTPS)，第二有源层210为氧化铟镓锌(IGZO)。

示例性的，第一栅绝缘层204使第一有源层203和第一栅金属层205之间绝缘。第一栅绝缘层204的材料包括氮化硅、氮氧化硅和氧化硅的无机绝缘材料中的任一种。第一栅绝缘层204的材料可以包括二氧化硅，本公开不限于此。

示例性的，第二栅绝缘层206使第一栅金属层205和第二栅金属层207之间绝缘。第二栅绝缘层206的材料包括氮化硅、氮氧化硅和氧化硅的无机绝缘材料中的任一种。第二栅绝缘层206的材料可以包括二氧化硅，本公开不限于此。

示例性的，第三栅绝缘层211使第二有源层210和第三栅金属层212之间绝缘。第三栅绝缘层211的材料包括氮化硅、氮氧化硅和氧化硅的无机绝缘材料中的任一种。第三栅绝缘层211的材料可以包括二氧化硅，本公开不限于此。

示例性的，第一层间介质层208使第二栅金属层207和第二有源层210之间绝缘。第一层间介质层208的材料可以是氧化硅(SiOx)。

示例性的，第二层间介质层213使第三栅金属层212和源漏金属层215之间绝缘。第二层间介质层213的材料可以是氧化硅(SiOx)。

当像素驱动电路100中：补偿子电路30中第三晶体管T3和第二复位子电路60中第六晶体管T6可以为N型IGZO晶体管。驱动子电路10中驱动晶体管TD、写入子电路20中第二晶体管T2、发光控制子电路40中第四晶体管T4和第五晶体管T5、第一复位子电路50中第一晶体管T1，以及第三复位子电路70中第七晶体管T7为P型LTPS晶体管(Low Temperature PolySi，低温多晶硅)时。其中，图9中以驱动晶体管TD和第三晶体管T3为例进行示意。

第三晶体管T3和第六晶体管T6，包括顶栅极011、底栅极012、源极013(第一极)、漏极014(第二极)和沟道015。底栅极012位于第二栅金属层207，顶栅极011位于第三栅金属层212。源极013和漏极014位于源漏金属层215。沟道015位于第二有源层210。源极013和漏极014通过第一连接孔K1与第二有源层210的沟道015连接。

在一些示例中，第一连接孔K1包括连通的第一孔段K11和第二孔段K12。也即，第一孔段K11和第二孔段K12连通形成第一连接孔K1。

其中，第二孔段K12贯穿第一平坦化层214暴露第二层间介质层213。第一孔段K11贯穿第三栅绝缘层211和第二层间介质层213，暴露出第二有源层210。以使源极013和漏极014可以通过第一连接孔K1与第二有源层210连接。

设置第一连接孔K1包括连通的第一孔段K11和第二孔段K12。分段打孔设计，一方面，降低过孔深度，有利于降低过孔接触不良的问题。另一方面，降低过孔深度，也可以有利于降低打孔工艺难度。

可以理解的是，在另一些实施例中，第一连接孔K1也可以通过一次打孔工艺形成。

第一晶体管T1、第二晶体管T2、驱动晶体管TD、第四晶体管、第五晶体管以及第七晶体管T7，包括栅极021、源极022(第一极)、漏极023(第二极)和沟道024。栅极021位于第一栅金属层205。源极022和漏极023位于源漏金属层215。沟道024位于第一有源层203。源极022和漏极023通过第二连接孔K2与第一有源层203的沟道024连接。

在一些示例中，第二连接孔K2包括连通的第三孔段K21和第四孔段K22。也即，第三孔段K21和第四孔段K22连通形成第二连接孔K2。

其中，第四孔段K22贯穿第一平坦化层214暴露第二层间介质层213。第三孔段K21贯穿第二层间介质层213、第三栅绝缘层211、第二缓冲层209、第一层间介质层208、第二栅绝缘层206以及第一栅绝缘层204，暴露第一有源层203。以使源极022和漏极023通过第二连接孔K2与第一有源层203的沟道024连接。

设置第二连接孔K2包括连通的第三孔段K21和第四孔段K22。分段打孔设计，一方面，降低过孔深度，有利于降低过孔接触不良的问题。另一方面，降低过孔深度，也可以有利于降低打孔工艺难度。

可以理解的是，在另一些实施例中第二连接孔K2也可以通过一次打孔工艺形成。

在一些实施例中，如图9所示，显示面板200还包括阳极层217，以及位于阳极层217和源漏金属层215之间的第二平坦化层216。以及位于阳极层217远离衬底000一侧的像素定义层218。阳极层217可以通过过孔K3与漏极023连接。

图10为根据一些实施例的显示面板的制作方法的流程图。图11为图10中一些步骤的结构图。图12为图10中另一些步骤的结构图。图13为图10中又一些步骤的结构图。图14为图10中又一些步骤的结构图。

在一些实施例中，本公开提供了一种显示面板的制作方法，如图10所示，制作方法包括：

以显示面板200中驱动晶体管TD和第三晶体管T3为例进行示意：

S1：提供衬底；在衬底的一侧形成第一缓冲层。

在S1步骤中：如图11所示，在衬底000的一侧形成第一缓冲层201。

S2：在第一缓冲层远离衬底的一侧沉积第一有源层，并刻蚀第一有源层形成驱动晶体管的沟道。

在S2步骤中，如图11所示，在第一缓冲层201远离衬底000的一侧衬底第一有源层203。示例性的，可以利用等离子体增强化学气相沉积(Plasma Enhanced Chemical VaporDeposition，PECVD)设备沉积第一有源层203。并对第一有源层203进行刻蚀形成驱动晶体管TD的沟道024。示例性的，对第一有源层203进行干刻蚀。示例性的，第一有源层203的材料为低温多晶硅(LTPS)。

S3：在第一有源层远离衬底的一侧形成第一栅绝缘层。

在S3步骤中，如图11所示，可以在第一有源层203远离衬底000的一侧形成第一栅绝缘层204。在一些示例中，可以在第一有源层203远离衬底000的一侧沉积第一栅绝缘层204。示例性的，第一栅绝缘层204的材料可以为无机层。例如，第一栅绝缘层204的材料可以为氧化硅(SiOx)。

S4：在第一栅绝缘层远离衬底的一侧形成第一栅金属层，并刻蚀第一栅金属层形成驱动晶体管的栅极。

在S4步骤中，如图11所示，在第一栅绝缘层204远离衬底000的一侧形成第一栅金属层205，刻蚀第一栅金属层205形成驱动晶体管TD的栅极021。

在一些示例中，在第一栅绝缘层204远离衬底000的一侧沉积第一栅金属层205，并对第一栅金属层205进行干刻蚀形成驱动晶体管TD的栅极021。示例性的，第一栅金属层205的材料可以为钼(Molybdenum，Mo)。

S5：在第一栅金属层远离衬底的一侧形成第二栅绝缘层。

在S5步骤中，如图11所示，在第一栅金属层205远离衬底000的一侧形成第二栅绝缘层206。在一些示例中，可以在第一栅金属层205远离衬底000的一侧沉积第二栅绝缘层206。示例性的，第二栅绝缘层206的材料可以为无机层。例如，第二栅绝缘层206的材料可以为氮化硅(SiNx)。

S6：在第二栅绝缘层远离衬底的一侧形成第二栅金属层，并刻蚀第二栅金属层形成第三晶体管的底栅极。

在S6步骤中，如图11所示，在第二栅绝缘层206远离衬底000的一侧形成第二栅金属层207，并刻蚀第二栅金属层207形成第三晶体管T3的底栅极012。

在一些示例中，在第二栅绝缘层206远离衬底000的一侧沉积第二栅金属层207，并对第二栅金属层207进行干刻蚀形成第三晶体管T3的底栅极012。示例性的，第二栅金属层207的材料可以为钼(Molybdenum，Mo)。

S7：在第二栅金属层远离衬底的一侧形成第一层间介质层。以及在第一层间介质层远离衬底的一侧形成第二缓冲层。

在S7的步骤中，如图11所示，在第二栅金属层207远离衬底000的一侧形成第一层间介质层208。以及在第一层间介质层208远离衬底000的一侧形成第二缓冲层209。

在一些示例中，可以利用等离子体增强化学气相沉积(Plasma EnhancedChemical Vapor Deposition，PECVD)设备沉积第一层间介质层208和第二缓冲层209。

示例性的，第一层间介质层208的材料可以为氧化硅(SiOx)。示例性的，第二缓冲层209的材料可以为氮化硅(SiNx)。

S8：在第二缓冲层远离衬底的一侧形成第二有源层，并刻蚀第二有源层形成第三晶体管的沟道。

在S8步骤中，如图11所示，在第二缓冲层209远离衬底000的一侧形成第二有源层210，并刻蚀第二有源层210形成第三晶体管T3的沟道015。示例性的，第二有源层210的材料可以为氧化铟镓锌(IGZO)。

在一些示例中，可以在第二缓冲层209远离衬底000的一侧沉积第二有源层210，并对第二有源层210进行干刻蚀形成第三晶体管T3的沟道015。

S9：在第二有源层远离衬底的一侧形成第三栅绝缘层。

在S9步骤中，如图12所示，在第二有源层210远离衬底000的一侧形成第三栅绝缘层211。

在一些示例中，在第二有源层210远离衬底000的一侧沉积第三栅绝缘层211。可以利用等离子体增强化学气相沉积(Plasma Enhanced Chemical Vapor Deposition，PECVD)设备沉积第三栅绝缘层211。

示例性的，第三栅绝缘层211的材料可以为无机层。例如，第三栅绝缘层211的材料可以为氧化硅(SiOx)。

S10：在第三栅绝缘层远离衬底的一侧形成第三栅金属层，并对第三栅金属层进行刻蚀形成第三晶体管的顶栅极。

在S10步骤中，如图12所示，在第三栅绝缘层211远离衬底000的一侧形成第三栅金属层212，并对第三栅金属层212进行刻蚀形成第三晶体管T3的顶栅极011。

在一些示例中，在第三栅绝缘层211远离衬底000的一侧沉积第三栅金属层212，并对第三栅金属层212进行干刻蚀形成第三晶体管T3的顶栅极011。示例性的，第三栅绝缘层211的材料可以为钼(Molybdenum，Mo)或氮化钛(TiN)。

S11：在第三栅金属层远离衬底的一侧形成第二层间介质层。

在S11步骤中，如图12所示，在第三栅金属层212远离衬底000的一侧形成第二层间介质层213。并进行CNT干刻刻蚀，形贯穿第二层间介质层213、第三栅绝缘层211、第二缓冲层209、第一层间介质层208、第二栅绝缘层206以及第一栅绝缘层204的第三孔段K21。以及形成贯穿第三栅绝缘层211和第二层间介质层213的第一孔段K11。

S12：在第二层间介质层远离衬底的一侧形成第一源漏金属层，第一源漏金属层填充第一孔段与第一有源层连接，且第一源漏金属层填充第三孔段与第二有源层连接。

在S12步骤中，如图12所示，在第二层间介质层213远离衬底000的一侧形成第一源漏金属层2151，第一源漏金属层2151填充第一孔段K11与第一有源层203连接，且第一源漏金属层2151填充第三孔段K21与第二有源层210连接。

在一些示例中，在第二层间介质层213远离衬底000的一侧沉积第一源漏金属层2151，第一源漏金属层2151填充第一孔段K11与第一有源层203连接，且第一源漏金属层2151填充第三孔段K21与第二有源层210连接。

示例性的，第一源漏金属层2151的材料可以为钛(Ti)-铝(Al)-钛(Ti)多层层状复合材料。

S13：在第一源漏金属层远离衬底的一侧形成第一平坦化层，并对第一平坦化层进行光学胶涂覆、曝光、显影及固话，形成第二孔段和第四孔段。其中，第二孔段与第一孔段连通。第四孔段与第三孔段连通。

在S13步骤中，如图13所示，在第一源漏金属层2151远离衬底000的一侧形成第一平坦化层214。并对第一平坦化层214进行光学胶涂覆、曝光、显影及固话，形成第二孔段K12和第四孔段K22。

其中，第二孔段K12贯穿第一平坦化层214，暴露第一源漏金属层2151。第二孔段K12与第一孔段K11连通，形成第一连接孔K1。

第四孔段K22贯穿第一平坦化层214，暴露第一源漏金属层2151。第四孔段K22与第三孔段K21连通，形成第二连接孔K2。

在一些示例中，第一平坦化层214的材料为有机材料。示例性的，第一平坦化层214的材料可以为聚酰亚胺(Polyimide，PI)。

S14：在第一平坦化层远离衬底的一侧形成第二源漏金属层，第二源漏金属层填充第二孔段与第一源漏金属层连接，且第二源漏金属层填充第四孔段与第一源漏金属层连接。对所述第二源漏金属层进行刻蚀形成第三晶体管的源极和漏极，以及形成驱动晶体管的源极和漏极。

在S14步骤中，如图13所示，在第一平坦化层214远离衬底的一侧形成第二源漏金属层2152，第二源漏金属2152层填充第二孔段K12与第一源漏金属层2151连接，且第二源漏金属层2152填充第四孔段K22与第一源漏金属层2151连接。对第二源漏金属层2152进行干刻蚀，形成第三晶体管T3的源极013和漏极014，形成驱动晶体管TD的源极022和漏极023。

第二孔段K12内的第二源漏金属2152与第一孔段K11内的第一源漏金属层2151形第一源漏金属层215。以使源极013和漏极014可以通过第一连接孔K1与第二有源层210连接。

以及，第四孔段K22内的第二源漏金属2152与第三孔段K21内的第一源漏金属层2151形第一源漏金属层215。以使源极022和漏极023通过第二连接孔K2与第一有源层203的沟道024连接。

S15：在第二源漏金属层远离衬底的一侧形成第二平坦化层，并对第二平坦化层进行光学胶涂覆、曝光、显影及固话，形成第三过孔。

在S15步骤中，如图14所示，在第二源漏金属层2152远离衬底000的一侧形成第二平坦化层216。也即，在源漏金属层215远离衬底000的一侧形成第二平坦化层216，并对第二平坦化层216进行光学胶涂覆、曝光、显影及固话，形成第三过孔K3。

在一些示例中，第二平坦化层216的材料为有机材料。示例性的，第二平坦化层216的材料可以为聚酰亚胺(Polyimide，PI)。

S16：在第二平坦化层远离衬底的一侧形成阳极层，阳极层填充第三过孔与源漏金属层连接。

在S16步骤中，如图14所示，在第二平坦化层216远离衬底000的一侧形成阳极层217，阳极层217填充第三过孔K3，使阳极层217与源漏金属层215连接。例如，阳极层217通过第三过孔K3与驱动晶体管TD的漏极023连接。

在一些示例中，在第二平坦化层216远离衬底000的一侧沉积阳极层217，并通过湿刻蚀阳极层217形成阳极。示例性的，阳极层217的材料可以为ITO/Ag/ITO多层层状复合材料。

S17：在阳极层远离衬底的一侧形成像素定义层，并对像素定义层进行光学胶涂覆、曝光、显影及固话，暴露出阳极层。

在S17步骤中，如图9所示，在阳极层217远离衬底的一侧形成像素定义层218，并对像素定义层218进行光学胶涂覆、曝光、显影及固话，暴露出阳极层217。

在一些示例中，第二平坦化层216的材料为有机材料。示例性的，像素定义层218的材料可以为聚酰亚胺(Polyimide，PI)。

在一些实施例中，像素定义层218远离衬底的一侧还可以形成发光器件，且发光器件位于阳极层远离衬底的一侧。

上述制作方法仅以第三晶体管T3和驱动晶体管TD为例进行示意。对于，第六晶体管T6的结构可以参考第三晶体管T3的结构所示。第一晶体管T1、第二晶体管T2、第四晶体管T4、第五晶体管T5、第七晶体管T7的结构也可以参考驱动晶体管TD的结构所示。

以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (15)

1.一种像素驱动电路，其特征在于，包括：驱动子电路、写入子电路、补偿子电路、发光控制子电路及第一复位子电路；

所述驱动子电路，与第一节点、第二节点及第三节点耦接，所述驱动子电路被配置为，在所述第一节点的电压的控制下，将来自所述第二节点的电压传输至所述第三节点；

所述写入子电路，与所述第二节点、第一扫描信号端及数据信号端耦接，所述写入子电路被配置为，在写入阶段，在来自所述第一扫描信号端接收的第一扫描信号的控制下，将在所述数据信号端处接收的数据信号传输至所述第二节点；

所述补偿子电路，与所述第一节点、第三节点及第二扫描信号端耦接，所述补偿子电路被配置为，在写入阶段，在来自所述第二扫描信号端接收的第二扫描信号的控制下，将所述第三节点的电压传输至所述第一节点；

所述发光控制子电路，与第一电压端、使能信号端、所述第二节点、所述第三节点以及发光器件耦接；所述发光控制子电路被配置为，在来自所述使能信号端的使能信号的控制下，与所述驱动子电路配合，向所述发光器件传输驱动信号；

第一复位子电路，与所述第三节点、第三扫描信号端及第一参考电压信号端耦接；所述第一复位子电路被配置为，在来自所述第三扫描信号端接收的第三扫描信号的控制下，将所述第一参考电压信号端接收的第一参考电压传输至所述第三节点，对所述第三节点刷新。

2.根据权利要求1所述的像素驱动电路，其特征在于，

所述第一复位子电路包括第一晶体管；

所述第一晶体管的栅极与所述第三扫描信号端耦接，所述第一晶体管的第一极与所述第三节点耦接，所述第一晶体管的第二极与所述第一参考电压信号端耦接。

3.根据权利要求1所述的像素驱动电路，其特征在于，

所述驱动子电路包括驱动晶体管；

所述驱动晶体管的栅极与所述第一节点耦接，所述驱动晶体管的第一极与所述第二节点耦接，所述驱动晶体管的第二极与所述第三节点耦接。

4.根据权利要求1所述的像素驱动电路，其特征在于，

所述写入子电路包括第二晶体管；

所述第二晶体管的栅极与所述第一扫描信号端耦接，所述第二晶体管的第一极与所述数据信号端耦接，所述第二晶体管的第二极与所述第二节点耦接。

5.根据权利要求1所述的像素驱动电路，其特征在于，

所述补偿子电路包括第三晶体管；所述第三晶体管为金属氧化物晶体管；

所述第三晶体管的栅极与所述第二扫描信号端耦接，所述第三晶体管的第一极与所述第一节点耦接，所述第三晶体管的第二极与所述第三节点耦接。

6.根据权利要求1所述的像素驱动电路，其特征在于，

所述发光控制子电路包括第四晶体管和第五晶体管；

所述第四晶体管的栅极与使所述能信号端耦接，所述第四晶体管的第一极与所述第一电压信号端耦接，所述第四晶体管的第二极与所述第二节点耦接；

所述第五晶体管的栅极与使所述能信号端耦接，所述第五晶体管的第一极与所述第三节点耦接，所述第五晶体管的第二极与所述发光器件耦接。

7.根据权利要求1所述的像素驱动电路，其特征在于，

所述第一参考电压信号端处接收的第一参考电压信号的取值范围为0V～6.5V。

8.根据权利要求1～7中任一项所述的像素驱动电路，其特征在于，还包括：

第二复位子电路，与所述第一节点、第一复位信号端、及第一初始化信号端耦接；所述第一复位子电路被配置为，在复位阶段，在来自所述第一复位信号端接收的复位信号的控制下，将在所述第一初始化信号端接收的第一初始化信号传输至所述第一节点，对所述第一节点复位。

9.根据权利要求8所述的像素驱动电路，其特征在于，

所述第二复位子电路包括第六晶体管；所述第六晶体管为金属氧化物晶体管；

所述第六晶体管的栅极与所述第一复位信号端耦接，所述第六晶体管的第一极与所述第一节点耦接，所述第六晶体管的第二极与所述第一初始化信号端耦接。

10.根据权利要求1～7中任一项所述的像素驱动电路，其特征在于，还包括：

第三复位子电路，与第二复位信号端、第二初始化信号端、以及发光器件耦接；所述第二复位子电路被配置为，在来自所述第二复位信号端接收的复位信号的控制下，将在所述第二初始化信号端接收的第二初始化信号传输至所述发光器件。

11.根据权利要求10所述的像素驱动电路，其特征在于，

所述第三复位子电路包括第七晶体管；

所述第七晶体管的栅极与第二复位信号端耦接，所述第七晶体管的第一极与所述光学器件耦接，所述第七晶体管的第二极与所述第二初始化信号端耦接。

12.根据权利要求10所述的像素驱动电路，其特征在于，

所述第二复位信号端和第一扫描信号端响应于同一个控制信号的控制。

13.根据权利要求1～7中任一项所述的像素驱动电路，其特征在于，还包括：

第一存储子电路，与所述第一电压端和所述第二节点耦接；

所述第一存储子电路包括第一电容，所述第一电容的第一极板与所述第一电压端耦接，所述第一电容的第二极板与第一节点耦接。

14.一种像素驱动电路的驱动方法，其特征在于，所述像素驱动电路包括：驱动子电路、写入子电路、补偿子电路、发光控制子电路及第一复位子电路；

所述驱动子电路，与第一节点、第二节点及第三节点耦接；

所述写入子电路，与所述第二节点、第一扫描信号端及数据信号端耦接；

所述补偿子电路，与所述第一节点、第三节点及第二扫描信号端耦接；

所述发光控制子电路，与第一电压端、使能信号端、所述第二节点、所述第三节点及发光器件耦接；

所述第一复位子电路，与所述第三节点、第三扫描信号端及第一参考电压信号端耦接；

所述驱动方法包括：多个发光周期，一个发光周期包括一个刷新帧和多个保持帧；

所述刷新帧包括初始化阶段、写入阶段、第一复位阶段、第一发光阶段；所述保持帧包括调节阶段、第二复位阶段和第二发光阶段；

在所述写入阶段，所述写入子电路，在来自所述第一扫描信号端接收的第一栅扫描信号的控制下，将在所述数据信号端处接收的数据信号传输至所述第二节点；所述数据信号端处接收的数据信号为第一数据信号；所述驱动子电路将来自所述第二节点的所述第一数据信号传输至第三节点；所述补偿子电路将所述第三节点的电压传输至所述第一节点；

在所述第一复位阶段，所述第一复位子电路，在来自所述第三扫描信号端接收的第三扫描信号的控制下，将在所述第一参考电压信号端处接收的第一参考电压传输至所述第三节点，将所述第三节点处接收的所述第一数据信号刷新为第一参考电压；

在所述第一发光阶段，在来自所述使能信号端接收的使能信号的控制下，与所述驱动子电路配合，所述第三节点处接收的第一参考电压，以及所述第一电压端提供的第一电压信号传输至所述发光器件，以驱动所述发光器件发光；

在调节阶段，在来自第一扫描信号端接收的第一扫描信号的控制下，将在所述数据信号端处接收的数据信号传输至所述第二节点；所述数据信号端处接收的数据信号为第二数据信号；所述驱动子电路将来自所述第二节点的所述第二数据信号传输至第三节点；其中，所示第二数据信号的大小和所述第一数据信号端的大小不同；

在所述第二复位阶段，所述第一复位子电路，在来自所述第三扫描信号端接收的第三扫描信号的控制下，将在所述第一参考电压信号端处接收的第一参考电压传输至所述第三节点，将所述第三节点处接收的所述第二数据信号刷新为第一参考电压；

在所述第二发光阶段，在来自所述使能信号端接收的使能信号的控制下，与所述驱动子电路配合，所述第三节点处接收的第一参考电压，以及所述第一电压端提供的第一电压信号传输至所述发光器件，以驱动所述发光器件发光。

15.一种显示面板，其特征在于，包括：

多个如上述权利要求1～13中任一项所述的像素驱动电路，以及，

与所述像素驱动电路电连接的发光器件。

Images