CN115274650B - 具有均匀导通路径的可控低触发电压硅控整流器结构 - Google Patents
具有均匀导通路径的可控低触发电压硅控整流器结构 Download PDFInfo
- Publication number
- CN115274650B CN115274650B CN202210669460.8A CN202210669460A CN115274650B CN 115274650 B CN115274650 B CN 115274650B CN 202210669460 A CN202210669460 A CN 202210669460A CN 115274650 B CN115274650 B CN 115274650B
- Authority
- CN
- China
- Prior art keywords
- ion implantation
- type ion
- implantation layer
- well
- shallow trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
- H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种具有均匀导通路径的可控低触发电压硅控整流器结构，包括P型衬底，P型衬底上形成有相邻的N阱和P阱；N阱上设有依次间隔分布的第、二浅沟槽隔离，第一、二浅沟槽隔离间形成有第一N型离子注入层，第二浅沟槽隔离的一侧形成有第一栅极、第一、二P型离子注入层；P阱上设有依次间隔分布的第三、四浅沟槽隔离，第三、第四浅沟槽隔离间形成有第三P型离子注入层；第二P型离子注入层和第二N型离子注入层间设有第五浅沟槽隔离，使得第二P型离子注入层和第二N型离子注入层两者相靠近的一侧分别交叉对半横跨过N阱和P阱的交界处。本发明可以降低触发电压；提高维持电压；调整触发电压。
Description
技术领域
本发明涉及半导体技术领域，特别是涉及一种具有均匀导通路径的可控低触发电压硅控整流器结构。
背景技术
随着制成工艺的不断缩小，晶体管的栅氧化层厚度也越来越薄，栅氧化击穿电压及工作电压都不断降低。此外，芯片工作电压下降的速率相比于晶体管栅氧化层击穿电压和源漏击穿电压的下降速率要低。因此，在进行ESD(低电容静电)设计时，必须考虑10％的安全余量，导致了ESD设计窗口越变越窄，可选择的ESD方案极为有限。硅控整流器(SCR)是单位面积下鲁棒性最高的ESD保护器件，可以看作为两个寄生晶体管PNP和NPN构成的正反馈环路。其IV(电流电压)特性呈现很明显的回滞特性，维持电压往往很低，极容易导致闩锁效应。
GGNMOS(接地NMOS管)利用N离子注入和P阱的结击穿电压触发，具有相对较低的触发电压，而有研究表明，将GGNMOS嵌入到SCR中可以有效地降低触发电压，并将此种新结构命名为含GGNMOS的低触发电压硅控整流器(NLVTSCR)。GGNMOS加速了SCR的触发过程，但SCR的强回滞性导致LVTSCR的维持电压依旧很低，面临着较高的闩锁风险。类似的，通过在SCR结构中嵌入GDPMOS(Gate-to-Drain PMOS，栅极到漏极PMOS)，开发出低触发电压的含PMOS的低触发电压硅控整流器(PLVTSCR)。SCR中的跨接区域提供了一个ESD分流路径，可以减少体内寄生SCR路径的ESD电流，从而提高了MLSCR(调控横向硅控整流器)的维持电压，但MLSCR的触发电压在低压工作下可能高于栅氧的击穿电压，仍不足以保护内部电路防止失效。
为解决上述问题，需要一种新型的高维持电压低触发电压的硅控整流器结构。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种具有均匀导通路径的可控低触发电压硅控整流器结构，用于解决现有技术中硅控整流器其电流电压特性呈现很明显的回滞特性，维持电压往往很低，极容易导致闩锁效应的问题。
为实现上述目的及其他相关目的，本发明提供一种具有均匀导通路径的可控低触发电压硅控整流器结构，包括：
P型衬底，所述P型衬底上形成有相邻的N阱和P阱；
所述N阱上设有依次间隔分布的第一浅沟槽隔离和第二浅沟槽隔离，所述第一浅沟槽隔离和所述第二浅沟槽隔离间形成有第一N型离子注入层，所述第二浅沟槽隔离远离所述第一N型离子注入层的一侧形成有第一栅极及分别设于所述第一栅极两侧的第一P型离子注入层和第二P型离子注入层，所述第二P型离子注入层11的一侧为不规则结构，使得所述第二P型离子注入层一部分横跨所述N阱和所述P阱的交界处，所述第二P型离子注入层另一部分位于所述N阱；
所述第一N型离子注入层、所述第一P型离子注入层和所述第一栅极上设有连接三者的第一连接结构，用于引出阳极；
所述P阱上设有依次间隔分布的第三浅沟槽隔离和第四浅沟槽隔离，所述第三浅沟槽隔离和所述第四浅沟槽隔离间形成有第三P型离子注入层，所述第三浅沟槽隔离远离所述第三P型离子注入层的一侧形成有第二栅极及分别设于所述第二栅极两侧的第二N型离子注入层和第三N型离子注入层，所述第二N型离子注入层12靠近所述第二P型离子注入层11的一侧为不规则结构，且两者靠近的两侧结构分别交叉分布，使得所述第二N型离子注入层一部分横跨所述N阱和所述P阱的交界处，所述第二N型离子注入层另一部分位于所述P阱；
所述第二P型离子注入层和所述第二N型离子注入层间设有第五浅沟槽隔离；
所述第二栅极、所述第三N型离子注入层和所述第三P型离子注入层上设有连接三者的第二连接结构，用于引出阴极。
优选地，所述P型衬底为硅衬底。
优选地，所述第二P型离子注入层11和所述第二N型离子注入层12两者相靠近的一侧分别交叉对半横跨过所述N阱02和所述P阱03的交界处。
优选地，所述第二P型离子注入层11和所述第二N型离子注入层12靠近的一侧分别为多个交叉分布的矩形结构。优选地，所述N阱中掺杂的离子为硼离子。
优选地，所述P阱中掺杂的离子为磷离子。
优选地，所述第一N型离子注入层、所述第二N型离子注入层、所述第三N型离子注入层中掺杂的离子均为砷离子。
优选地，所述第一P型离子注入层、所述第二P型离子注入层、所述第三P型离子注入层中掺杂的离子均为硼离子。
优选地，所述栅极的材料为掺杂后的多晶硅。
如上所述，本发明的具有均匀导通路径的可控低触发电压硅控整流器结构，具有以下有益效果：
本发明的可调维持电压硅控整流器结构可以通过GGNMOS或者GDPMOS两个触发点来降低触发电压；GGNMOS和GDPMOS在器件导通后可以作为电流释放通路分流ESD电流，从而降低SCR体内的ESD电流，提高维持电压；可以通过调整GGNMOS或GDPMOS的结构来调整触发电压；同时也可以分别或者同时改变GGNMOS和GDPMOS结构来设置表面分流量级，达到调控维持电压的目的。
附图说明
图1显示为本发明的硅控整流器立体结构示意图；
图2显示为本发明的硅控整流器结构A面剖视图及低电容静电电流路径示意图；
图3显示为本发明的硅控整流器结构B面剖视图及低电容静电电流路径示意图。
附图标记：
P型衬底-01
N阱-02
P阱-03
第一浅沟槽隔离-04
第二浅沟槽隔离-05
第一栅极-06
第三浅沟槽隔离-07
第四浅沟槽隔离-08
第一N型离子注入层-09
第一P型离子注入层-10
第二P型离子注入层-11
第二N型离子注入层-12
第二栅极-13
第三N型离子注入层-14
第三P型离子注入层-15
第一连接结构-16
第二连接结构-17
第五浅沟槽隔离-18
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1，本发明提供一种具有均匀导通路径的可控低触发电压硅控整流器结构，包括：
P型衬底01，P型衬底01上形成有相邻的N阱02和P阱03；
在本发明的实施例中，P型衬底01为硅衬底，可在硅衬底上首先通过离子注入形成N阱02和P阱03，之后通过光刻和刻蚀在衬底上形成用于形成浅沟槽隔离(STI)的凹槽，之后在凹槽中通过淀积绝缘材料、研磨形成浅沟槽隔离结构。
N阱02上设有依次间隔分布的第一浅沟槽隔离04和第二浅沟槽隔离05，浅沟槽隔离通常情况为绝缘材料，例如二氧化硅，第一浅沟槽隔离04和第二浅沟槽隔离05间形成有第一N型离子注入层09，第二浅沟槽隔离05远离第一N型离子注入层09的一侧形成有第一栅极06及分别设于第一栅极06两侧的第一P型离子注入层10和第二P型离子注入层11，第二P型离子注入层11的一侧为不规则结构，使得第二P型离子注入层11一部分横跨N阱02和P阱03的交界处，第二P型离子注入层11另一部分位于N阱02；
第一N型离子注入层09、第一P型离子注入层10和第一栅极06上设有连接三者的第一连接结构16，用于引出阳极；
在本发明的实施例中，前段工序完成器件制作后,通过后段工序进行器件之间的互连，用以形成第一连接结构16。具体地，可在离子注入完成后的器件上通过化学气相淀积一层层间介质层，层间介质层的材料可采用二氧化硅，之后刻蚀层间介质层形成与第一N型离子注入层09、第一P型离子注入层10和第一栅极06相通的接触孔，之后在接触孔中填充导电材料，填充材料采用钨(W),互连采用Al。
P阱03上设有依次间隔分布的第三浅沟槽隔离07和第四浅沟槽隔离08，第三浅沟槽隔离07和第四浅沟槽隔离08间形成有第三P型离子注入层15，第三浅沟槽隔离07远离第三P型离子注入层15的一侧形成有第二栅极13及分别设于第二栅极13两侧的第二N型离子注入层12和第三N型离子注入层14，第二N型离子注入层12靠近第二P型离子注入层11的一侧为不规则结构，且两者靠近的两侧结构分别交叉分布，使得第二N型离子注入层12一部分横跨N阱02和P阱03的交界处，第二N型离子注入层12另一部分位于P阱03；
第二P型离子注入层11和第二N型离子注入层12间设有第五浅沟槽隔离18；
在本发明的实施例中，第二P型离子注入层11和第二N型离子注入层12两者相靠近的一侧分别交叉对半横跨过N阱02和P阱03的交界处。
在本发明的实施例中，第二P型离子注入层11和第二N型离子注入层12靠近的一侧分别为多个交叉分布的矩形结构。
第二栅极13、第三N型离子注入层14和第三P型离子注入层15上设有连接三者的第二连接结构17，用于引出阴极，即在传统SCR结构中引入GGNMOS，设计出NLVTSCR，在传统SCR结构中引入GDPMOS，设计出PLVTSCR，将GGNMOS和GDPMOS嵌入到LVTSCR中,将GDPMOS的源极区和GGNMOS的漏极区分别对半横跨过Nwell和Pwell的交界处设计出一种LVTSCR结构。
在本发明的实施例中，前段工序完成器件制作后,通过后段工序进行器件之间的互连，用以形成第二连接结构17。具体地，可在离子注入完成后的器件上通过化学气相淀积一层层间介质层，层间介质层的材料可采用二氧化硅，之后刻蚀层间介质层形成与第二栅极13、第三N型离子注入层14和第三P型离子注入层15相通的接触孔，之后在接触孔中填充导电材料，填充材料采用钨(W),互连采用Al。
请参阅图2，在本发明的实施例中，A面处的结构形成类似于现有PLVTSCR结构及ESD电流路径。
请参阅图3，在本发明的实施例中，B面处的结构形成类似于现有NLVTSCR结构及ESD电流路径。
也就是说，在本发明的实施例中，在SCR结构中引入GGNMOS，设计出NLVTSCR；在传统SCR结构中引入GDPMOS，设计出PLVTSCR；将GGNMOS和GDPMOS嵌入到LVTSCR中,将GDPMOS的源极区和GGNMOS的漏极区分别交叉对半横跨过Nwell和Pwell的交界处设计出该LVTSCR结构。
在本发明的实施例中，N阱02中掺杂的离子为硼离子。
在本发明的实施例中，P阱03中掺杂的离子为磷离子。
在本发明的实施例中，第一N型离子注入层09、第二N型离子注入层12、第三N型离子注入层14中掺杂的离子均为砷离子。
在本发明的实施例中，第一P型离子注入层10、第二P型离子注入层11、第三P型离子注入层15中掺杂的离子均为硼离子。
在本发明的实施例中，栅极的材料为掺杂后的多晶硅。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
综上所述，本发明的可调维持电压硅控整流器结构可以通过GGNMOS或者GDPMOS两个触发点来降低触发电压；GGNMOS和GDPMOS在器件导通后可以作为电流释放通路分流ESD电流，从而降低SCR体内的ESD电流，提高维持电压；可以通过调整GGNMOS或GDPMOS的结构来调整触发电压；同时也可以分别或者同时改变GGNMOS和GDPMOS结构来设置表面分流量级，达到调控维持电压的目的。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (9)
1.一种具有均匀导通路径的可控低触发电压硅控整流器结构，其特征在于，包括：
P型衬底，所述P型衬底上形成有相邻的N阱和P阱；
所述N阱上设有依次间隔分布的第一浅沟槽隔离和第二浅沟槽隔离，所述第一浅沟槽隔离和所述第二浅沟槽隔离间形成有第一N型离子注入层，所述第二浅沟槽隔离远离所述第一N型离子注入层的一侧形成有第一栅极及分别设于所述第一栅极两侧的第一P型离子注入层和第二P型离子注入层，所述第二P型离子注入层的一侧为不规则结构，使得所述第二P型离子注入层一部分横跨所述N阱和所述P阱的交界处，所述第二P型离子注入层另一部分位于所述N阱；
所述第一N型离子注入层、所述第一P型离子注入层和所述第一栅极上设有连接三者的第一连接结构，用于引出阳极；
所述P阱上设有依次间隔分布的第三浅沟槽隔离和第四浅沟槽隔离，所述第三浅沟槽隔离和所述第四浅沟槽隔离间形成有第三P型离子注入层，所述第三浅沟槽隔离远离所述第三P型离子注入层的一侧形成有第二栅极及分别设于所述第二栅极两侧的第二N型离子注入层和第三N型离子注入层，所述第二N型离子注入层靠近所述第二P型离子注入层的一侧为不规则结构，且两者靠近的两侧结构分别交叉分布，使得所述第二N型离子注入层一部分横跨所述N阱和所述P阱的交界处，所述第二N型离子注入层另一部分位于所述P阱；
所述第二P型离子注入层和所述第二N型离子注入层间设有第五浅沟槽隔离；
所述第二栅极、所述第三N型离子注入层和所述第三P型离子注入层上设有连接三者的第二连接结构，用于引出阴极。
2.根据权利要求1所述的具有均匀导通路径的可控低触发电压硅控整流器结构，其特征在于：所述P型衬底为硅衬底。
3.根据权利要求1所述的具有均匀导通路径的可控低触发电压硅控整流器结构，其特征在于：所述第二P型离子注入层和所述第二N型离子注入层两者相靠近的一侧分别交叉对半横跨过所述N阱和所述P阱的交界处。
4.根据权利要求3所述的具有均匀导通路径的可控低触发电压硅控整流器结构，其特征在于：所述第二P型离子注入层和所述第二N型离子注入层靠近的一侧分别为多个交叉分布的矩形结构。
5.根据权利要求1所述的具有均匀导通路径的可控低触发电压硅控整流器结构，其特征在于：所述N阱中掺杂的离子为硼离子。
6.根据权利要求1所述的具有均匀导通路径的可控低触发电压硅控整流器结构，其特征在于：所述P阱中掺杂的离子为磷离子。
7.根据权利要求1所述的具有均匀导通路径的可控低触发电压硅控整流器结构，其特征在于：所述第一N型离子注入层、所述第二N型离子注入层、所述第三N型离子注入层中掺杂的离子均为砷离子。
8.根据权利要求1所述的具有均匀导通路径的可控低触发电压硅控整流器结构，其特征在于：所述第一P型离子注入层、所述第二P型离子注入层、所述第三P型离子注入层中掺杂的离子均为硼离子。
9.根据权利要求1所述的具有均匀导通路径的可控低触发电压硅控整流器结构，其特征在于：所述第一栅极和第二栅极的材料均为掺杂后的多晶硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210669460.8A CN115274650B (zh) | 2022-06-14 | 2022-06-14 | 具有均匀导通路径的可控低触发电压硅控整流器结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210669460.8A CN115274650B (zh) | 2022-06-14 | 2022-06-14 | 具有均匀导通路径的可控低触发电压硅控整流器结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115274650A CN115274650A (zh) | 2022-11-01 |
| CN115274650B true CN115274650B (zh) | 2025-01-28 |
Family
ID=83759824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210669460.8A Active CN115274650B (zh) | 2022-06-14 | 2022-06-14 | 具有均匀导通路径的可控低触发电压硅控整流器结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115274650B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101789428A (zh) * | 2010-03-10 | 2010-07-28 | 浙江大学 | 一种内嵌pmos辅助触发可控硅结构 |
| CN107302019A (zh) * | 2016-04-15 | 2017-10-27 | 意法半导体(图尔)公司 | 竖直半导体结构 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6498357B2 (en) * | 2001-02-09 | 2002-12-24 | United Microelectronics Corp. | Lateral SCR device for on-chip ESD protection in shallow-trench-isolation CMOS process |
| US6639284B1 (en) * | 2002-10-25 | 2003-10-28 | Texas Instruments Incorporated | Compensated-well electrostatic discharge protection structure |
| CN204792790U (zh) * | 2015-07-02 | 2015-11-18 | 厦门元顺微电子技术有限公司 | 一种具有低触发电压强鲁棒性的lvtscr器件 |
-
2022
- 2022-06-14 CN CN202210669460.8A patent/CN115274650B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101789428A (zh) * | 2010-03-10 | 2010-07-28 | 浙江大学 | 一种内嵌pmos辅助触发可控硅结构 |
| CN107302019A (zh) * | 2016-04-15 | 2017-10-27 | 意法半导体(图尔)公司 | 竖直半导体结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115274650A (zh) | 2022-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9875942B2 (en) | Guard rings including semiconductor fins and regrown regions | |
| KR100363554B1 (ko) | 소이형 반도체 장치 및 그 형성 방법 | |
| US6521487B1 (en) | Method for making a thyristor | |
| CN106876369A (zh) | 用于薄外延工艺静电放电保护的可控硅整流器及制备方法 | |
| TW201019422A (en) | Semiconductor device and method for manufacturing the same | |
| CN106571359B (zh) | 静电放电保护结构及其形成方法 | |
| US10784251B2 (en) | Internally stacked NPN with segmented collector | |
| CN115377093A (zh) | 半导体保护器件 | |
| WO2011137701A1 (zh) | 一种静电保护器件及其制备方法 | |
| US10541241B2 (en) | Semiconductor device having thyristor and metal-oxide semiconductor transistor | |
| CN110289257B (zh) | 一种双向增强型栅控可控硅静电保护器件及其制作方法 | |
| CN115274650B (zh) | 具有均匀导通路径的可控低触发电压硅控整流器结构 | |
| US10529706B2 (en) | Integrated transistor and protection diode and fabrication method | |
| CN115274841A (zh) | 可调高维持电压、低触发电压的硅控整流器结构 | |
| CN115632050A (zh) | Ggnmos结构及其制作方法 | |
| JP4781620B2 (ja) | 静電気放電保護素子 | |
| US11049853B2 (en) | ESD protection device with breakdown voltage stabilization | |
| CN115472604B (zh) | 具有高维持电压、低触发电压的电阻电容耦合硅控整流器结构 | |
| KR100731087B1 (ko) | 바이씨모스 소자 및 그의 제조방법 | |
| CN115084129A (zh) | 可调低触发电压、高维持电压的硅控整流器结构 | |
| CN115050828A (zh) | 高维持电压低触发电压的硅控整流器结构 | |
| CN111180421B (zh) | 用于静电防护的晶体管结构及其制造方法 | |
| CN222339884U (zh) | 集成电路装置 | |
| CN115036305A (zh) | 具有高维持电压低触发电压的rc耦合硅控整流器结构 | |
| CN112509981B (zh) | 半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |