CN115224662B - 功能电路的过温保护电路及电源芯片 - Google Patents

Abstract

本发明实施例提供了一种功能电路的过温保护电路及电源芯片，涉及电路技术领域。在本发明实施例中，当功能电路的工作温度升高至一较高温度，以及降低至一较低温度时，全差分放大器的输入对管的栅端电压则变化较大，导致所在的温度迟滞电路输出不同的高低电平，从而触发功能电路的关闭或开启，如此，实现了对功能电路的过温保护，另外，全差分放大器对输入至输入对管的三极管的发射极电压和不同的输入参考电压进行比较，通过由不同的输入参考电压所表征的温度区间实现了具有迟滞效果的过温保护，且迟滞温度区间可调。

Description

功能电路的过温保护电路及电源芯片

技术领域

本发明涉及电路技术领域，特别是涉及一种功能电路的过温保护电路以及一种电源芯片。

背景技术

电路的过温保护功能是通过对电路工作温度的检测，从而控制电路的工作状态。在电路工作的过程中，不可避免地会产生热损耗，从而使电路的温度升高，如果电路的散热效果不佳，温度会越来越高，直至将电路烧坏。过温保护功能就是在电路工作时的温度超过指定温度后，将电路关闭，从而避免温度过高而烧坏电路，等到电路散热降温后，再启动电路使其重新开始工作。

在实际应用中，过温保护功能可以通过温度敏感器件检测温度，但是，在电路制备时，需要将过温保护功能集成在电路内部，这时可选择的温度敏感器件非常少，且很多都需要特殊工艺支持，因此，可适用于普通工艺的过温保护电路较少。

目前常见的过温保护电路的温度迟滞的范围十分有限，导致过温保护电路的保护效果较差。

发明内容

鉴于上述问题，提出了本发明实施例以便提供一种克服上述问题或者至少部分地解决上述问题的一种功能电路的过温保护电路及电源芯片，以解决目前的过温保护电路的迟滞温度区间有限，导致过温保护效果较差的问题。

为了解决上述问题，本发明实施例公开了一种功能电路的过温保护电路，包括温度迟滞电路和迟滞增强电路，所述迟滞增强电路与至少一个功能电路分别连接；

所述温度迟滞电路用于对所述功能电路的温度进行检测控制，包括三极管和全差分放大器；所述三极管的发射极向所述全差分放大器输出发射极电压；所述全差分放大器基于所述发射极电压、以及外部输入的输入参考电压和输出共模参考电压，向所述迟滞增强电路输出第一信号；

所述迟滞增强电路包括施密特触发器电路，所述施密特触发器电路将所述第一信号进行增强和整形后，向所述功能电路输出第二信号；

其中，所述发射极电压与所述功能电路的工作温度呈负相关；所述第一信号对应的电压与所述发射极电压正相关；所述第二信号对应的电压与所述第一信号对应的电压呈负相关，以控制关闭或开启所述功能电路。

可选地，所述全差分放大器包括主运放电路和共模反馈放大器；

所述主运放电路包括第一PMOS晶体管、第二PMOS晶体管、第一电阻、第二电阻、第一NMOS晶体管和第二NMOS晶体管；所述第一NMOS晶体管、所述第一PMOS晶体管分别经所述第一电阻，所述第二NMOS晶体管、第二PMOS晶体管分别经所述第二电阻，各自与所述共模反馈放大器的正端连接，以向所述共模反馈放大器发送输出共模电压；

所述共模反馈放大器根据所述输出共模参考电压对所述输出共模电压进行稳压，将所得的稳定电压分别输出至所述第一NMOS晶体管和所述第二NMOS晶体管。

可选地，所述第一PMOS晶体管配置为当所述功能电路的工作温度升高至设定的迟滞温度区间的最大值时导通，当所述功能电路的工作温度降低至所述迟滞温度区间的最小值时关断；所述第二PMOS晶体管配置为与所述第一PMOS晶体管的导通关断状态相反。

可选地，所述发射极电压配置为当所述功能电路的工作温度升高时降低，且当所述功能电路的工作温度升高至设定的迟滞温度区间的最大值时，低于所述输入参考电压的特定电压值；以及配置为当所述功能电路的工作温度降低时升高，且当所述功能电路的工作温度降低至所述迟滞温度区间的最小值时，高于所述特定电压值；

所述第一PMOS晶体管具体配置为当所述发射极电压低于所述特定电压值时导通，当所述发射极电压高于所述特定电压值时关断；所述第二PMOS晶体管具体配置为当所述发射极电压低于所述特定电压值时关断，当所述发射极电压高于所述特定电压值时导通。

可选地，所述输入参考电压的电压值设定为第一电压值与第二电压值的平均值；所述第一电压值为所述第一PMOS晶体管的栅端和所述三极管的发射极的公共连接处，在所述功能电路的工作温度升高至所述迟滞温度区间的最大值时对应的电压值，所述第二电压值为所述第一PMOS晶体管的漏端、所述第一电阻的第一端和所述第一NMOS晶体管的漏端的公共连接处，在所述功能电路的工作温度降低至所述迟滞温度区间的最小值时对应的电压值。

可选地，所述输出共模参考电压的电压值设定为第三电压值和第四电压值的平均值；所述第三电压值为所述第一电阻的第一端和所述第一NMOS晶体管的漏端的公共连接处，或所述第二电阻的第二端和所述第二NMOS晶体管的漏端的公共连接处在所述功能电路的工作温度升高至所述迟滞温度区间的最大值时对应的电压值，所述第四电压值为所述第一电阻的第一端和所述第一NMOS晶体管的漏端的公共连接处，或所述第二电阻的第二端和所述第二NMOS晶体管的漏端的公共连接处在所述功能电路的工作温度降低至所述迟滞温度区间的最小值时对应的电压值。

可选地，所述第一信号包括相互反相的第一子信号和第二子信号；所述温度迟滞电路的第一输出端配置为输出所述第一子信号，所述温度迟滞电路的第二输出端配置为输出所述第二子信号；

所述施密特触发器电路包括第一施密特触发器和第二施密特触发器，所述第二信号包括相互反相的第三子信号和第四子信号；所述第一施密特触发器接收所述温度迟滞电路的第一输出端的输出，所述第一施密特触发器具体配置为基于所述第一子信号进行信号增强，输出所述第三子信号；所述第二施密特触发器接收所述温度迟滞电路的第二输出端的输出，所述第二施密特触发器具体配置为基于所述第二子信号进行信号增强，输出所述第四子信号；

其中，所述第一子信号对应的电压与所述发射极电压呈负相关，所述第三子信号对应的电压与所述第一子信号对应的电压呈负相关。

可选地，所述温度迟滞电路还包括偏置电路，用于对所述三极管和所述全差分放大器进行偏置；所述偏置电路包括第三PMOS晶体管、第四PMOS晶体管和第五PMOS晶体管；

所述第三PMOS晶体管接收外部输入的与温度成正比的偏置电流，分别输出至与所述三极管连接的所述第四PMOS晶体管，以及与所述全差分放大器连接的所述第五PMOS晶体管，以使所述三极管和所述全差分放大器稳定运行。

可选地，所述过温保护电路还包括信号整形电路，所述迟滞增强电路通过所述信号整形电路与所述功能电路连接；

所述信号整形电路配置为对所述第二信号进行整形，获得整形后的第三信号，并向所述功能电路输出所述第三信号，以使所述功能电路根据所述第三信号进行关闭或开启。

可选地，所述信号整形电路包括反相器电路和复位置位触发器；

所述反相器电路包括至少一个反相器，所述反相器电路配置为对所述第二信号进行第一次整形，获得第四信号，并向所述复位置位触发器输出所述第四信号；

所述复位置位触发器配置为对所述第四信号进行第二次整形，获得所述第三信号。

可选地，所述反相器电路包括第一反相器和第二反相器；

所述第四信号包括相互反相的第五子信号和第六子信号；所述第一反相器配置为对所述第三子信号进行第一次整形，以缩短信号上升沿时间和信号下降沿时间，以及调整信号电平的高低，获得所述第五子信号，并向所述复位置位触发器的复位输入端输出所述第五子信号；所述第二反相器配置为对所述第四子信号进行第一次整形，以缩短信号上升沿时间和信号下降沿时间，以及调整信号电平的高低，获得所述第六子信号，并向所述复位置位触发器的置位输入端输出所述第六子信号；

其中，所述第五子信号对应的电压与所述第三子信号对应的电压呈负相关。

可选地，所述第三信号包括相互反相的第七子信号和第八子信号；所述复位置位触发器配置为对所述第五子信号和所述第六子信号进行第二次整形，以缩短信号上升沿时间和信号下降沿时间，以及调整信号电平的高低，并从所述复位置位触发器的非Q端向所述功能电路输出所述第七子信号，以及从所述复位置位触发器的Q端向所述功能电路输出所述第八子信号；

其中，所述第七子信号对应的电压与所述第五子信号对应的电压呈正相关。

本发明实施例还公开了一种电源芯片，所述电源芯片包括功能电路，以及如上所述的用于对所述功能电路进行过温保护的过温保护电路。

本发明实施例包括以下优点：

在本发明实施例中，当功能电路的工作温度升高至一较高温度，以及降低至一较低温度时，全差分放大器的输入对管的栅端电压则变化较大，导致所在的温度迟滞电路输出不同的高低电平，进而使过温保护电路输出电压不同的使能信号，从而触发功能电路的关闭或开启，全差分放大器对输入至输入对管的三极管的发射极电压和不同的输入参考电压进行比较，通过由不同的输入参考电压所表征的温度区间实现了过温保护，使得功能电路的工作温度在超过温度区间中最大值时才进行过温保护，低于温度区间中最小值停止过温保护，实现了温度迟滞，本发明在全差分放大器实现温度迟滞的基础上，再进一步通过施密特触发器进行迟滞效果的增强，可以实现较大的迟滞温度区间，且迟滞温度区间可调。如此，实现了对功能电路的过温保护，且实现了过温保护的温度迟滞。

附图说明

图1是本发明的一种功能电路的过温保护电路实施例的电路图；

图2是本发明的一种温度迟滞电路的电路图；

图3是本发明的一种共模反馈放大器的电路图；

图4是本发明的另一种温度迟滞电路的电路图；

图5是本发明的另一种共模反馈放大器的电路图；

图6是本发明的一种施密特触发器的电路图；

图7是本发明的另一种功能电路的过温保护电路实施例的电路图；

图8是本发明的一种反相器的电路图；

图9是本发明的一种复位置位触发器的电路图；

图10是本发明的一种功能电路的过温保护电路的输出仿真结果；

图11是本发明的另一种功能电路的过温保护电路的输出仿真结果。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

参照图1，示出了本发明的一种功能电路的过温保护电路实施例的电路图，该过温保护电路具体可以包括温度迟滞电路10和迟滞增强电路20，迟滞增强电路20与至少一个功能电路30分别连接(图示中仅示出一个功能电路30)，过温保护电路10用于对功能电路30进行过温保护。

参照图2，示出了本发明的一种温度迟滞电路10的电路图，温度迟滞电路10用于对功能电路30的温度进行检测控制，温度迟滞电路10为比较器结构COMP_0，包括三极管11和全差分放大器12，比较器结构COMP_0为一个三输入两输出模块。三极管11的发射极e与全差分放大器12连接，三极管11配置为向全差分放大器12输出发射极电压，全差分放大器12配置为基于三极管11输出的发射极电压(＝NET_7)、以及从过温保护电路外部输入的输入参考电压(Vi_ref)和输出共模参考电压(Voc_ref)，向迟滞增强电路20输出第一信号(对应电压为NET_0/1)。其中，输出共模参考电压(Voc_ref)用于实现全差分放大器12的共模反馈。输入参考电压(Vi_ref)用于实现表征一个温度区间，迟滞增强电路20包括施密特触发器电路，施密特触发器电路包括至少一个施密特触发器(ST_0/1)，施密特触发器电路与全差分放大器12连接，施密特触发器电路将第一信号(对应电压为NET_0/1)进行增强和整形后，向功能电路30输出第二信号(对应电压为NET_2/3)。

其中，发射极电压(＝NET_7)与功能电路的工作温度呈负相关，第一信号对应的电压(NET_0/1)与发射极电压(＝NET_7)相关，第二信号对应的电压(NET_2/3)与第一信号对应的电压(NET_0/1)呈负相关，功能电路30配置为基于与工作温度相关的第二信号对应的电压(NET_2/3)进行关闭或开启。

在本发明实施例中，温度迟滞是指功能电路的工作温度升温到温度T1时，可触发过温保护机制，从而关闭功能电路，之后功能电路再由高温降低至一温度T2时，触发恢复机制，从而重启功能电路。过温保护需要迟滞功能是因为，如果没有迟滞功能，功能电路的工作温度一旦达到一个温度阈值就关闭功能电路，一旦低于该温度阈值就重启功能电路，重启后由于功耗，温度又快速上升至该温度阈值，这样会导致功能电路所属芯片的工作状态不断振荡，造成芯片无法正常工作。若比较器结构采用有源负载放大器，则正是如上所述的情况，因此，若采用有源负载放大器作为比较器，则无法具备产生迟滞功能的条件。

在本发明实施例中，全差分放大器12中包括输入对管，全差分放大器12可以通过比较输入到输入对管栅端的两个电压的大小而进行输出，其中，输入至输入对管的一个电压是三极管11的发射极电压，其与功能电路的工作温度呈负相关，输入至输入对管的另一个电压是输入参考电压(Vi_ref)，本发明可以通过两个不同的输入参考电压(Vi_ref)来表征一个温度区间。由于三极管11的发射极电压与功能电路30的工作温度呈负相关，因此，功能电路30的工作温度升高，则三极管11的发射极电压降低，当温度升高至温度T3时，三极管11的发射极电压低于输入参考电压(Vi_ref)的一个特定电压值，则输入对管中的两个晶体管会工作在一个晶体管导通，另一个晶体管关断的状态，从而过温保护电路基于此状态输出的第一信号可作为触发功能电路30关闭的使能信号；而当功能电路30关闭后，随着时间推移功能电路30的工作温度降低，则三极管11的发射极电压转而升高，当温度降低至温度T4时，三极管11的发射极电压高于输入参考电压(Vi_ref)的另一个特定电压值，则输入对管中的两个晶体管会工作在一个晶体管关断，另一个晶体管导通的状态，且与两个晶体管在上一周期的开关状态相反，则输出了不同的高低电平，从而过温保护电路基于此状态输出的第一信号可作为触发功能电路30开启的使能信号，全差分放大器通过对输入至输入对管的三极管的发射极电压和不同的输入参考电压进行比较，实现了温度迟滞，参照上述温度迟滞的原理，降低了电路所属芯片的工作状态不断振荡的几率，保证了芯片工作稳定性。

其中，该特定电压值对应了功能电路30的工作温度区间，与电路偏置条件以及所用工艺相关，因此，该特定电压值是可调的，在实际应用中，该特定电压值可根据所需的温度迟滞区间要求，通过调整电路参数进行设定。

另外，施密特触发器也具有一定的迟滞特性，因此，具有迟滞特性的第一信号输入施密特触发器后，施密特触发器可以进行迟滞效果的增强，从而将迟滞温度区间从[T4,T3]，扩展至[T2,T1]，其中，T2＜T4＜T3＜T1。

此外，施密特触发器还可以对全差分放大器12输出的第一信号进行整形。在实际应用中，全差分放大器12的输出波形的上升沿及下降沿的变化较慢，在较慢的变化过程中容易产生高低电平的误判，因此，本发明实施例还可以通过施密特触发器，将全差分放大器12的输出波形整形为上升沿时间及下降沿时间较短的波形，从而使得高低电平之间的变化接近突变，提高了过温保护电路的性能。

其中，当功能电路30的工作温度升高至所需的迟滞温度区间的最大值T1，以及降低至所需的迟滞温度区间的最小值T2时，全差分放大器12的输入对管可以工作在不同的状态，进而使过温保护电路输出电压不同的使能信号，从而触发功能电路30的关闭或开启，如此，可基于温度迟滞实现对功能电路30的过温保护。另外，通过全差分放大器12实现温度迟滞，输出第一信号，再通过施密特触发器对第一信号进行迟滞效果的增强，可以实现较大的迟滞温度区间。

在本发明实施例的主运放电路的一种实现方式中，参照图2，全差分放大器12包括主运放电路和共模反馈放大器A0。

主运放电路包括第一PMOS晶体管(positive channel Metal-Oxide-Semiconductor Field-Effect Transistor，P型沟道金属氧化物半导体场效应晶体管)(PM3)、第二PMOS晶体管(PM4)、第一电阻(R0)、第二电阻(R1)、第一NMOS晶体管(negativechannel Metal-Oxide-Semiconductor Field-Effect Transistor，N型沟道金属氧化物半导体场效应晶体管)(NM0)和第二NMOS晶体管(NM1)。第一NMOS晶体管(NM0)、第一PMOS晶体管(PM3)分别经第一电阻(R0)，第二NMOS晶体管(NM1)、第二PMOS晶体管(PM4)分别经所述第二电阻(R1)，各自与共模反馈放大器A0的正端连接，以向共模反馈放大器A0发送输出共模电压；共模反馈放大器A0根据输出共模参考电压对输出共模电压进行稳压，将所得的稳定电压分别输出至第一NMOS晶体管(NM0)和第二NMOS晶体管(NM1)。

具体的，参照图2，第一PMOS晶体管(PM3)的栅端和三极管11的发射极e均与第一节点(K1)连接，第一PMOS晶体管(PM3)的漏端、第一电阻(R0)的第一端和第一NMOS晶体管(NM0)的漏端均与第二节点(K2)连接，第一PMOS晶体管(PM3)的源端偏置，第一NMOS晶体管(NM0)的源端接地，第二节点(K2)与温度迟滞电路10的第一输出端连接。

第二PMOS晶体管(PM4)的栅端与温度迟滞电路10的第一输入端(IN_0)连接，第一输入端(IN_0)用于输入输入参考电压(Vi_ref)，第二PMOS晶体管(PM4)的漏端、第二电阻(R1)的第二端和第二NMOS晶体管(NM1)的漏端均与第三节点(K3)连接，第二PMOS晶体管(PM4)的源端偏置，第二NMOS晶体管(NM1)的源端接地，第三节点(K3)与温度迟滞电路10的第二输出端连接。

共模反馈放大器A0的正端、第一电阻(R0)的第二端和第二电阻(R1)的第一端均与第四节点(K4)连接，共模反馈放大器A0的负端与温度迟滞电路10的第二输入端(IN_1)连接，第二输入端(IN_1)用于输入输出共模参考电压(Voc_ref)，共模反馈放大器A0的输出端、第一NMOS晶体管(NM0)的栅端和第二NMOS晶体管(NM1)的栅端均与第五节点(K5)连接。

其中，第一PMOS晶体管(PM3)配置为：当功能电路30的工作温度升高至设定的迟滞温度区间的最大值T1时导通，当功能电路30的工作温度降低至迟滞温度区间的最小值T2时关断。

第二PMOS晶体管(PM4)配置为：与第一PMOS晶体管(PM3)的导通关断状态相反。

其中，PMOS晶体管PM3～PM4作为全差分放大器12的输入对管，若二者栅端电压，即NET_7电压(发射极电压)和从IN_0输入的输入参考电压(Vi_ref)之间压差的绝对值大于某一特定值时，会导致PMOS晶体管PM3～PM4中的一者关断，而另一者导通，进而使全差分放大器12输出一低电平和一高电平。具体为：当功能电路的工作温度升高至一较高温度时，三极管11的发射极电压降低，与从IN_0输入的输入参考电压(Vi_ref)之间压差的绝对值大于某一特定值，全差分放大器12的两个输出信号电平实现翻转，使得功能电路的使能信号发生变化，功能电路关闭；而当功能电路的工作温度降低至一较低温度时，三极管11的发射极电压升高，与从IN_0输入的输入参考电压(Vi_ref)之间压差的绝对值大于某一特定值，全差分放大器12的两个输出信号电平又会进行翻转，使得功能电路的使能信号发生变化，功能电路重新启动。

在本发明实施例中，全差分放大器12的输出共模电压通常是不稳定的，需要通过共模反馈结构形成环路来稳定直流工作点。图3示出了本发明的一种共模反馈放大器A0的电路图，参照图3，在本发明实施例的主运放电路的一种实现方式中，共模反馈放大器A0可以包括第十PMOS晶体管(PM9)、第十一PMOS晶体管(PM10)、第十二PMOS晶体管(PM11)、第七NMOS晶体管(NM6)和第八NMOS晶体管(NM7)。

第十PMOS晶体管(PM9)的源端与电源端(电源电压为VDD)，第十PMOS晶体管(PM9)的栅端与第六节点(K6)连接。

第十PMOS晶体管(PM9)的漏端、第十一PMOS晶体管(PM10)的源端和第十二PMOS晶体管(PM11)的源端均与第十四节点(K14)连接。

第十一PMOS晶体管(PM10)的漏端、第七NMOS晶体管(NM6)的栅端和第七NMOS晶体管(NM6)的漏端均与第十五节点(K15)连接。

第十二PMOS晶体管(PM11)的漏端、第八NMOS晶体管(NM7)的栅端和第八NMOS晶体管(NM7)的漏端均与第十六节点(K16)连接。

第七NMOS晶体管(NM6)的源端和第八NMOS晶体管(NM7)的源端均接地。

在本发明实施例的主运放电路的另一种实现方式中，参照图4，全差分放大器12包括主运放电路和共模反馈放大器A0。

主运放电路包括第一PMOS晶体管(PM3)、第二PMOS晶体管(PM4)、第一电阻(R0)、第二电阻(R1)、第一NMOS晶体管(NM0)和第二NMOS晶体管(NM1)。第一NMOS晶体管(NM0)、第一PMOS晶体管(PM3)分别经第一电阻(R0)，第二NMOS晶体管(NM1)、第二PMOS晶体管(PM4)分别经所述第二电阻(R1)，各自与共模反馈放大器A0的正端连接，以向共模反馈放大器A0发送输出共模电压；共模反馈放大器A0根据输出共模参考电压对输出共模电压进行稳压，将所得的稳定电压分别输出至第一NMOS晶体管(NM0)和第二NMOS晶体管(NM1)。

具体的，参照图4，第一NMOS晶体管(NM0)的栅端和三极管11的发射极e均与第一节点(K1)连接，第一NMOS晶体管(NM0)的漏端、第一电阻(R0)的第一端和第一PMOS晶体管(PM2)的漏端均与第二节点(K2)连接，第一NMOS晶体管(NM0)的源端偏置，第一PMOS晶体管(PM3)的源端接电源VDD，第二节点(K2)与温度迟滞电路10的第一输出端连接。

第二NMOS晶体管(NM1)的栅端与温度迟滞电路10的第一输入端(IN_0)连接，第一输入端(IN_0)用于输入输入参考电压(Vi_ref)，第二NMOS晶体管(NM1)的漏端、第二电阻(R1)的第二端和第二PMOS晶体管(PM4)的漏端均与第三节点(K3)连接，第二NMOS晶体管(NM1)的源端偏置，第二PMOS晶体管(PM4)的源端接电源VDD，第三节点(K3)与温度迟滞电路10的第二输出端连接。

共模反馈放大器A0的正端、第一电阻(R0)的第二端和第二电阻(R1)的第一端均与第四节点(K4)连接，共模反馈放大器A0的负端与温度迟滞电路10的第二输入端(IN_1)连接，第二输入端(IN_1)用于输入输出共模参考电压(Voc_ref)，共模反馈放大器A0的输出端、第一PMOS晶体管(PM3)的栅端和第二PMOS晶体管(PM4)的栅端均与第五节点(K5)连接。

其中，第一NMOS晶体管(NM0)配置为：当功能电路30的工作温度升高至设定的迟滞温度区间的最大值T1时关断，当功能电路30的工作温度降低至迟滞温度区间的最小值T2时导通。

第二NMOS晶体管(NM1)配置为：与第一NMOS晶体管(NM0)的导通关断状态相反。

其中，NMOS晶体管NM0～NM1作为全差分放大器12的输入对管，若二者栅端电压，即NET_7电压(发射极电压)和从IN_0输入的输入参考电压(Vi_ref)之间压差的绝对值大于某一特定值时，会导致NMOS晶体管NM0～NM1中的一者关断，而另一者导通，进而使全差分放大器12输出一低电平和一高电平。具体为：当功能电路的工作温度升高至一较高温度时，三极管11的发射极电压降低，与从IN_0输入的输入参考电压(Vi_ref)之间压差的绝对值大于某一特定值，全差分放大器12的两个输出信号电平实现翻转，使得功能电路的使能信号发生变化，功能电路关闭；而当功能电路的工作温度降低至一较低温度时，三极管11的发射极电压升高，与从IN_0输入的输入参考电压(Vi_ref)之间压差的绝对值大于某一特定值，全差分放大器12的两个输出信号电平又会进行翻转，使得功能电路的使能信号发生变化，功能电路重新启动。

参照图4，温度迟滞电路10还包括偏置电路13，偏置电路13用于对三极管11和全差分放大器12进行偏置；偏置电路13包括第三PMOS晶体管(PM0)、第四PMOS晶体管(PM1)、第九NMOS晶体管(NM8)、第十NMOS晶体管(NM9)和第十一NMOS晶体管(NM10)。

所述第九NMOS晶体管(NM8)接收外部输入的与温度成正比的偏置电流，经第十NMOS晶体管(NM9)和第三PMOS晶体管(PM0)镜像后分别输出至与所述三极管11连接的所述第四PMOS晶体管(PM1)，以及与所述全差分放大器12连接的所述第十一NMOS晶体管(NM10)，以使所述三极管11和所述全差分放大器12稳定运行。

具体的，第三PMOS晶体管(PM0)的源端和第四PMOS晶体管(PM1)的源端均与电源端(电源电压为VDD)连接，第九NMOS晶体管(NM8)的漏端、第十NMOS晶体管(NM9)的漏端和第十一NMOS晶体管(NM10)的源端均与地电压连接。

第三PMOS晶体管(PM0)的栅端、第三PMOS晶体管(PM0)的漏端和第四PMOS晶体管(PM1)的栅端均与第六节点(K6)连接；温度迟滞电路10的第三输入端(IN_2)、第九NMOS晶体管(NM8)的栅端、第九NMOS晶体管(NM8)的漏端、第十NMOS晶体管(NM9)的栅端和第十一NMOS晶体管(NM10)的栅端均与第十七节点(K17)连接，温度迟滞电路的第三输入端(IN_2)用于输入与温度成正比的偏置电流(Iref)；

第四PMOS晶体管(PM1)的漏端与第一节点(K1)连接，第十一NMOS晶体管(NM10)的漏端、第一NMOS晶体管(NM0)的源端和第二NMOS晶体管(NM1)的源端均与第七节点(K7)连接。

其中，第十七节点(K17)的节点电压标记为NET_12。

对于IN_2电流值的设定，也即偏置电流(Iref)的设定，其大小满足使三极管11和全差分放大器12可正常工作的偏置需求即可。

针对本发明实施例的主运放电路的另一种实现方式，全差分放大器12的输出共模电压通常是不稳定的，需要通过共模反馈结构形成环路来稳定直流工作点。参照图5，示出了本发明的一种共模反馈放大器A0的电路图，参照图5，在一种具体实施方式中，共模反馈放大器A0可以包括第十PMOS晶体管(PM9)、第十一PMOS晶体管(PM10)、第七NMOS晶体管(NM6)、第八NMOS晶体管(NM7)和第十二NMOS晶体管(NM11)。

第十二NMOS晶体管(NM11)的源端与电源端(电源电压为VDD)相连，第十二NMOS晶体管(NM11)的栅端与第十七节点(K17)连接。

第十二NMOS晶体管(NM11)的源端、第七NMOS晶体管(NM6)的源端和第八NMOS晶体管(NM7)的源端均与第十四节点(K14)连接。

第七NMOS晶体管(NM6)的漏端、第十PMOS晶体管(PM9)的栅端和第十PMOS晶体管(PM9)的漏端均与第十五节点(K15)连接。

第八NMOS晶体管(NM7)的漏端、第十一PMOS晶体管(PM10)的栅端和第十一PMOS晶体管(PM10)的漏端均与第十六节点(K16)连接。

第十PMOS晶体管(PM9)的源端和第十一PMOS晶体管(PM10)的源端均接电源VDD。

在本发明实施例中，第一电阻(R0)和第二电阻(R1)取得全差分放大器12输出的输出共模电压，即NET_8，NET_8电压值和外部接入的输出共模参考电压(Voc_ref)作为差分输入到共模反馈放大器A0的输入端，并在共模反馈放大器A0的负输出端输出NET_11电压值返回到全差分放大器12的两个负载NMOS管NM0和NM1的栅极，完成闭环反馈。

对于输出共模参考电压IN_1电压值的设定，如图1、图2所示，由于其为输出共模参考电压(Voc_ref)，经由共模反馈结构的作用，此电压决定了该全差分放大器12的输出直流工作点，为了使得该全差分放大器12的输出摆幅尽量大，需要使此输出共模电压NET_8为T2(或T1)时对应的两个输出电压NET_1和NET_0高低电平的电压均值，该值可以通过估算得到。而全差分放大器12的输出摆幅尽量大时，输出共模电压NET_8应与输出共模参考电压IN_1电压值相等，因此，可以将输出共模参考电压IN_1电压值设定为T2(或T1)时对应的两个输出电压NET_1和NET_0高低电平的电压均值。本实施例中，功能电路30的工作温度升高至T2(例如150℃)时，三极管11发射极NET_7电压值(发射极电压)会低于设定的输入参考电压IN_0电压值，且二者的差值可以使得PM3导通而PM4关断，此时，迟滞电路10输出的第一信号中NET_1为高电平而NET_0为低电平，高电平约为电源电压VDD减去两个PMOS晶体管(PM2、PM3)的源漏电压，低电平约为一个NMOS晶体管(NM1)的漏源电压，则输出共模参考电压取二者的均值即可。例如：VDD＝1.8V，在SMIC180RF工艺(属于COMS工艺的一种)条件下，高电平约为1.3V而低电平约为0.3V，故输出共模参考电压IN_1电压值的取值应为0.8V，经验证满足过温保护电路的正常工作要求。

参照图2，三极管11为PNP型三极管(也称PNP型双极性晶体管)，第一节点(K1)的电压(NET_7)(发射极电压)与三极管11的发射极电压相等，第一节点(K1)的电压(NET_7)(发射极电压)配置为：

1、当功能电路30的工作温度升高时降低，且当功能电路30的工作温度升高至设定的迟滞温度区间的最大值T1时，低于输入参考电压(Vi_ref)的特定电压值，且

2、当功能电路30的工作温度降低时升高，且当功能电路30的工作温度降低至设置的迟滞温度区间的最小值T2时，高于输入参考电压(Vi_ref)的特定电压值。

第一PMOS晶体管(PM3)具体配置为：

1、当第一节点(K1)的电压(NET_7)(发射极电压)低于输入参考电压(Vi_ref)特定电压值时导通，且

2、当第一节点(K1)的电压(NET_7)(发射极电压)高于输入参考电压(Vi_ref)特定电压值时关断；

第二PMOS晶体管(PM4)具体配置为：

1、当第一节点(K1)的电压(NET_7)(发射极电压)低于输入参考电压(Vi_ref)特定电压值时关断，且

2、当第一节点(K1)的电压(NET_7)(发射极电压)高于输入参考电压(Vi_ref)特定电压值时导通。

在本发明实施例中，输入参考电压(Vi_ref)的电压值可以设定为第一电压值(V1)与第二电压值(V2)的平均值。第一电压值(V1)为第一节点(K1)在功能电路30的工作温度升高至迟滞温度区间的最大值T1时对应的电压值，第二电压值(V2)为第一节点(K1)在功能电路30的工作温度降低至迟滞温度区间的最小值T2时对应的电压值。

在本发明实施例中，输出共模参考电压(Voc_ref)的电压值可以设定为第三电压值(V3)和第四电压值(V4)的平均值。第三电压值(V3)为第二节点(K2)或第三节点(K3)在功能电路30的工作温度升高至迟滞温度区间的最大值T1时对应的电压值，第四电压值(V4)为第二节点(K2)或第三节点(K3)在功能电路30的工作温度降低至迟滞温度区间的最小值T2时对应的电压值。

由PMOS晶体管PM0～PM2组成的电流镜将外部输入的与温度成正比的偏置电流(Iref)施加在PNP三极管11上，以及由PMOS晶体管PM3～PM4、NMOS晶体管NM0～NM1、电阻R0～R1和共模反馈放大器A0组成的全差分放大器12上，从而可以得到负温度系数的第一节点电压(NET_7)(发射极电压)，第一节点电压(NET_7)(发射极电压)会随着温度升高而变小。

在一种可选的实施方式中，第一信号(对应电压为NET_0/1)包括相互反相的第一子信号(对应电压为NET_1)和第二子信号(对应电压为NET_0)，温度迟滞电路10的第一输出端配置为输出第一子信号，温度迟滞电路10的第二输出端配置为输出第二子信号。

相应地，施密特触发器电路可以包括第一施密特触发器(ST_1)和第二施密特触发器(ST_0)，第二信号(对应电压为NET_2/3)包括相互反相的第三子信号(对应电压为NET_3)和第四子信号(对应电压为NET_2)，第一施密特触发器(ST_1)接收温度迟滞电路10的第一输出端的输出，第一施密特触发器(ST_1)具体配置为：基于第一子信号进行信号增强，输出第三子信号。

第二施密特触发器(ST_0)接收温度迟滞电路的第二输出端的输出，第二施密特触发器(ST_0)具体配置为：基于第二子信号进行信号增强，输出第四子信号。

其中，第一子信号对应的电压(NET_1)与发射极电压(NET_7)呈负相关，第三子信号对应的电压(NET_3)与第一子信号对应的电压(NET_1)呈负相关。

图6示出了本发明的一种施密特触发器的电路图，参照图6，在一种具体实施方式中，施密特触发器可以包括第六PMOS晶体管(PM5)、第七PMOS晶体管(PM6)和第八PMOS晶体管(PM7)、第三NMOS晶体管(NM2)、第四NMOS晶体管(NM3)和第五NMOS晶体管(NM4)。

施密特触发器的输入端(IN_3)、第六PMOS晶体管(PM5)的栅端、第七PMOS晶体管(PM6)的栅端、第三NMOS晶体管(NM2)的栅端和第四NMOS晶体管(NM3)的栅端均与第八节点(K8)连接。

第六PMOS晶体管(PM5)的源端与电源端(电源电压为VDD)连接，第六PMOS晶体管(PM5)的漏端、第七PMOS晶体管(PM6)的源端和第八PMOS晶体管(PM7)的源端均与第九节点(K9)连接，第八PMOS晶体管(PM7)的漏端接地。

第七PMOS晶体管(PM6)的漏端、第八PMOS晶体管(PM7)的栅端、第三NMOS晶体管(NM2)的漏端、第五NMOS晶体管(NM4)的栅端和施密特触发器的输出端(OUT_2)均与第十节点(K10)连接。

第三NMOS晶体管(NM2)的源端、第四NMOS晶体管(NM3)的漏端和第五NMOS晶体管(NM4)的源端均与第十一节点(K11)连接，第四NMOS晶体管(NM3)的源端接地，第五NMOS晶体管(NM4)的漏端与电源端(电源电压为VDD)连接。

基于上述电路介绍，在本发明实施例中，第一节点(K1)的电压(NET_7)(发射极电压)等于三极管11的发射极电压，三极管11作为温度检测的核心器件，其发射极电压具有负温度系数，即随着温度的升高而减小，故此发射极电压反映了待测电路的工作温度，并作为后级全差分放大器12的一个输入电压，发射极电压会和另一个外接的、已经设定好的输入参考电压(Vi_ref)作为全差分放大器的两个输入。

对于IN_0电压值的设定，也即输入参考电压(Vi_ref)的设定，假设该过温保护电路需要在温度高于150℃(T1)时将功能电路关闭，而在温度降低至130℃(T2)时重启功能电路，那么输入参考电压(Vi_ref)的电压值可取值为：150℃时的NET_7电压值和130℃时的NET_7电压值的平均值。这样设定的原因在于：当功能电路工作温度达到150℃时，三极管11发射极对应的NET_7电压值会低于设定的输入参考电压(Vi_ref)，且由于PMOS晶体管的导通特性，二者的差值可以使得第一PMOS晶体管PM3导通(PM3工作在线形区)而第二PMOS晶体管PM4关断(PM4工作在截止区)，此时，NET_1为高电平而NET_0为低电平，这两个输出电平作为全差分放大器12进行输出后，经由后级模块的进一步处理均可作为使能信号将功能电路关闭掉，即完成了一次过温保护；同理，当功能电路工作温度降低到130℃时，三极管11发射极对应的NET_7电压值会高于设定的输入参考电压(Vi_ref)，且由于PMOS晶体管的导通特性，二者的差值可以使得第一PMOS晶体管PM3关断(PM3工作在截止区)而第二PMOS晶体管PM4导通(PM4工作在线形区)，此时，NET_1为低电平而NET_0为高电平，这两个输出电平作为全差分放大器12进行输出后，经由后级模块的进一步处理均可作为使能信号将功能电路重新启动，即功能电路在全差分放大器的控制下完成了一次重启。

由此可以看出，该全差分放大器12可以通过输入对管的工作区间的转换实现一定的迟滞功能，换句话说，正是因为只有当代表功能电路工作温度的三极管11发射极NET_7电压值高于或低于输入参考电压(Vi_ref)一定区间时，输入对管的工作区间才会发生互换，进而导致两个输出电压NET_1和NET_0的高低电平互换。直观的说，这个电压区间反映了温度区间，而这个温度区间，就实现了迟滞功能。

在实际应用中，IN_0电压值作为全差分放大器的输入参考电压，是随着被保护电路的迟滞温度区间要求的变化而变化的，实现了可调的迟滞温度区间。

参照图2，温度迟滞电路10还包括偏置电路13，偏置电路13用于对三极管11和全差分放大器12进行偏置；偏置电路13包括第三PMOS晶体管(PM0)、第四PMOS晶体管(PM1)和第五PMOS晶体管(PM2)。

所述第三PMOS晶体管(PM0)接收外部输入的与温度成正比的偏置电流，分别输出至与所述三极管11连接的所述第四PMOS晶体管(PM1)，以及与所述全差分放大器12连接的所述第五PMOS晶体管(PM2)，以使所述三极管11和所述全差分放大器12稳定运行。

具体的，第三PMOS晶体管(PM0)的源端、第四PMOS晶体管(PM1)的源端和第五PMOS晶体管(PM2)的源端均与电源端(电源电压为VDD)连接。

温度迟滞电路10的第三输入端(IN_2)、第三PMOS晶体管(PM0)的栅端、第四PMOS晶体管(PM1)的栅端和第五PMOS晶体管(PM2)的栅端均与第六节点(K6)连接，温度迟滞电路的第三输入端(IN_2)用于输入与温度成正比的偏置电流(Iref)；

第三PMOS晶体管(PM0)的漏端与温度迟滞电路10的第三输入端(IN_2)连接，第四PMOS晶体管(PM1)的漏端与第一节点(K1)连接，第五PMOS晶体管(PM2)的漏端、第一PMOS晶体管(PM3)的源端和第二PMOS晶体管(PM4)的源端均与第七节点(K7)连接。

其中，第六节点(K6)的节点电压标记为NET_6。

对于IN_2电流值的设定，也即偏置电流(Iref)的设定，其大小满足使三极管11和全差分放大器12可正常工作的偏置需求即可。

图7示出了本发明的另一种功能电路的过温保护电路实施例的电路图，参照图7，可选地，过温保护电路还包括信号整形电路40，迟滞增强电路20可以通过信号整形电路40与功能电路30连接。

信号整形电路40配置为对第二信号(对应电压为NET_2/3)进行整形，获得整形后的第三信号(OUT_0/1端输出的信号)，并向功能电路30输出第三信号，以使功能电路30根据第三信号进行关闭或开启。

在一种可选的实施方式中，参照图7，信号整形电路40具体可以包括反相器电路和复位置位触发器。

反相器电路包括至少一个反相器(INV_0/1)，反相器电路配置为对第二信号(对应电压为NET_2/3)进行第一次整形，获得第四信号(对应电压为NET_4/5)，并向复位置位触发器输出第四信号。

复位置位触发器(SRT_0)配置为对第四信号进行第二次整形，获得第三信号(OUT_0/1端输出的信号)。

在本发明实施例中，信号整形电路40可以进一步缩短第二信号的上升沿时间和下降沿时间，从而使输入的第二信号的上升沿和下降沿变得更陡，减少高低电平的误判几率。此外，信号整形电路40还可以对第二信号进行电平移位，也即可以将第二信号的低电平调高，高电平调低，以使过温保护电路输出的使能信号适配于被保护的功能电路。

在一种可选的实施方式中，参照图7，反相器电路具体可以包括第一反相器(INV_1)和第二反相器(INV_0)，第一反相器(INV_1)的输入端与第一施密特触发器(ST_1)的输出端连接，第二反相器(INV_0)的输入端与第二施密特触发器(ST_0)的输出端连接，第一反相器(INV_1)的输出端与复位置位触发器(SRT_0)的复位输入端(R端)连接，第二反相器(INV_0)的输出端与复位置位触发器(SRT_0)的置位输入端(S端)连接。

第四信号(对应电压为NET_4/5)包括相互反相的第五子信号(对应电压为NET_5)和第六子信号(对应电压为NET_4)。相应地，第一反相器(INV_1)配置为对第三子信号(对应电压为NET_3)进行第一次整形，一定值以缩短信号上升沿时间和信号下降沿时间，以及调整信号电平的高低，获得第五子信号(对应电压为NET_5)，并向复位置位触发器(SRT_0)的复位输入端(R端)输出第五子信号。

第二反相器(INV_0)配置为对第四子信号(对应电压为NET_2)进行第一次整形，以缩短信号上升沿时间和信号下降沿时间，以及调整信号电平的高低，获得第六子信号(对应电压为NET_4)，并向复位置位触发器(SRT_0)的置位输入端(S端)输出第六子信号。

其中，第五子信号对应的电压(NET_5)与第三子信号对应的电压呈负相关(NET_3)。

图8示出了本发明的一种反相器的电路图，参照图8，在一种具体实施方式中，反相器可以包括第九PMOS晶体管(PM8)和第六NMOS晶体管(NM5)。

第九PMOS晶体管(PM8)的栅端、第六NMOS晶体管(NM5)的栅端和反相器的输入端(IN_4)均与第十二节点(K12)连接。

第九PMOS晶体管(PM8)的源端与电源端(电源电压为VDD)连接，第六NMOS晶体管(NM5)的源端接地。

第九PMOS晶体管(PM8)的漏端、第六NMOS晶体管(NM5)的漏端和反相器的输出端(OUT_3)均与第十三节点(K13)连接。

进一步地，第三信号(OUT_0/1端输出的信号)可以包括相互反相的第七子信号(OUT_1端输出的信号)和第八子信号(OUT_0端输出的信号)。相应地，复位置位触发器(SRT_0)配置为对第五子信号(对应电压为NET_5)和第六子信号(对应电压为NET_4)进行第二次整形，以缩短信号上升沿时间和信号下降沿时间，以及调整信号电平的高低，并从复位置位触发器(SRT_0)的非Q端(图示中标为QN)向功能电路30输出第七子信号(OUT_1端输出的信号)，以及从复位置位触发器的Q端(图示中标为Q)向功能电路30输出第八子信号(OUT_0端输出的信号)。

其中，第七子信号(OUT_1端输出的信号)对应的电压与第五子信号对应的电压(NET_5)呈正相关。

需要说明的是，在本发明实施例中，各PMOS晶体管的衬底均连接电源端(电源电压为VDD)，各NMOS晶体管的衬底均接地。

图9示出了本发明的一种复位置位触发器的电路图，参照图9，在一种具体实施方式中，复位置位触发器(SRT_0)包括第一与非门器件(NAND1)和第二与非门器件(NAND0)。

第一与非门器件(NAND1)的第一输入端为复位置位触发器(SRT_0)的复位输入端(R端)，第二与非门器件(NAND1)的第一输入端为复位置位触发器的置位输入端(S端)，第一与非门器件的输出端为复位置位触发器(SRT_0)的非Q端，第二与非门器件(NAND1)的输出端为复位置位触发器(SRT_0)的Q端。

第一与非门器件(NAND1)的第二输入端与第二与非门器件(NAND1)的输出端连接，第二与非门器件(NAND1)的第二输入端与第一与非门器件(NAND1)的输出端连接。

在本发明实施例中，信号整形电路中的反相器和复位置位触发器可以对第二信号进行双重整形，以及双重的电平移位，从而可使过温保护电路输出的使能信号具有分明的高低电平区分，进而使得对功能电路的控制更加精确。

如图7所示，在本发明实施例中，由温度迟滞电路10、迟滞增强电路20和信号整形电路40组成的过温保护电路可以是电源芯片所有模块中的一个小模块，此模块的作用就是根据温度的变化输出使能信号，输出的使能信号会决定电源芯片中的其他各模块(即功能电路30)是否正常工作，而第三信号(OUT_0/1端输出的信号)即作为该使能信号。

例如，在一具体实施例中，若功能电路30工作温度高于150℃，OUT_0端的输出就会从高电平变为低电平，而电源芯片中所有以OUT_0端的输出信号作为使能信号的模块就会关闭，使得电源芯片不会继续在过高的温度下继续工作；而当功能电路30工作温度由于芯片散热回落至130℃时，OUT_0端的输出就会重新变为高电平，而电源芯片中所有以OUT_0端的输出信号作为使能信号的模块就会开启，使得电源芯片重新进入正常工作状态。

过温保护电路输出端的OUT_1端的电压变化与OUT_0端的电压变化正好相反，相应地，若功能电路工作温度高于150℃，OUT_1端的输出就会从低电平变为高电平，而电源芯片中所有以OUT_1端的输出信号作为使能信号的模块就会关闭，使得电源芯片不会继续在过高的温度下继续工作；而当功能电路工作温度由于芯片散热回落至130℃时，OUT_1端的输出就会重新变为低电平，而电源芯片中所有以OUT_1端的输出信号作为使能信号的模块就会开启，使得电源芯片重新进入正常工作状态。

综上，功能电路工作温度升高，则发射极电压NET_7电压降低，温度升高至T1，使得NET_7电压低于输入参考电压(IN_0电压)特定电压值，则温度迟滞电路中全差分放大器的第一PMOS晶体管PM3导通，第二PMOS晶体管PM4关断，使温度迟滞电路输出的第一信号中NET_0为低电平，迟滞增强电路输出的第二信号中NET_2为高电平，反相器电路输出的第四信号输出的第四信号中NET_4为低电平，信号整形电路输出的第三信号中OUT_0端输出低电平，进而控制功能电路关闭。

功能电路工作温度降低，则发射极电压NET_7电压升高，温度降低至T2，使得NET_7电压高于输入参考电压(IN_0电压)特定电压值，则温度迟滞电路中全差分放大器的第一PMOS晶体管PM3关断，第二PMOS晶体管PM4导通，使温度迟滞电路输出的第一信号中NET_0为高电平，迟滞增强电路输出的第二信号中NET_2为低电平，反相器电路输出的第四信号输出的第四信号中NET_4为高电平，信号整形电路输出的第三信号中OUT_0端输出高电平，进而控制功能电路重新启动。

图10和图11示例性地示出了本发明的一种功能电路的过温保护电路的输出仿真结果，该过温保护电路可实现131℃-148.5℃的迟滞温度区间。其中，图10所示为功能电路工作温度由120℃升高至160℃的情况，实线为过温保护电路的OUT_0端输出电压，虚线为过温保护电路的OUT_1端输出电压，由图9可见，此过温保护电路在功能电路工作温度升高至大约148.5℃时，可将功能电路关闭；图11所示为功能电路工作温度由160℃降低至120℃的情况，实线为过温保护电路的OUT_0端输出电压，虚线为过温保护电路的OUT_1端输出电压，由图10可见，此过温保护电路在功能电路工作温度降低至大约131℃时，可重启功能电路使其正常工作。

在本发明实施例中，当功能电路的工作温度升高至一较高温度，以及降低至一较低温度时，全差分放大器的输入对管可以工作在不同的状态，进而使过温保护电路输出电压不同的使能信号，从而触发功能电路的关闭或开启，如此，实现了对功能电路的过温保护，且实现了过温保护的温度迟滞。另外，本发明实施例可以通过全差分放大器实现温度迟滞，再通过施密特触发器进行迟滞效果的增强，实现了较大的迟滞温度区间，且迟滞温度区间可调。

本发明实施例还一种电源芯片，该电源芯片包括功能电路，以及如上所述的用于对功能电路进行过温保护的过温保护电路。

在本发明实施例中，当功能电路的工作温度升高至一较高温度，以及降低至一较低温度时，全差分放大器的输入对管的栅端电压则变化较大，导致所在的温度迟滞电路输出不同的高低电平，进而使过温保护电路输出电压不同的使能信号，从而触发功能电路的关闭或开启，全差分放大器对输入至输入对管的三极管的发射极电压和不同的输入参考电压进行比较，通过由不同的输入参考电压所表征的温度区间实现了过温保护，使得功能电路的工作温度在超过温度区间中最大值时才进行过温保护，低于温度区间中最小值停止过温保护，实现了温度迟滞，本发明在全差分放大器实现温度迟滞的基础上，再进一步通过施密特触发器进行迟滞效果的增强，可以实现较大的迟滞温度区间，且迟滞温度区间可调。如此，实现了对功能电路的过温保护，且实现了过温保护的温度迟滞。

以上对本发明所提供的一种功能电路的过温保护电路以及一种电源芯片，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (13)

1.一种功能电路的过温保护电路，其特征在于，包括温度迟滞电路和迟滞增强电路，所述迟滞增强电路与至少一个功能电路分别连接；

所述温度迟滞电路用于对所述功能电路的温度进行检测控制，包括三极管和全差分放大器；所述三极管的发射极向所述全差分放大器输出发射极电压；所述全差分放大器基于所述发射极电压、以及外部输入的输入参考电压和输出共模参考电压，向所述迟滞增强电路输出第一信号；

所述迟滞增强电路包括施密特触发器电路，所述施密特触发器电路将所述第一信号进行增强和整形后，向所述功能电路输出第二信号；

其中，所述发射极电压与所述功能电路的工作温度呈负相关；所述第一信号对应的电压与所述发射极电压正相关；所述第二信号对应的电压与所述第一信号对应的电压呈负相关，以控制关闭或开启所述功能电路；

所述全差分放大器包括主运放电路和共模反馈放大器；所述主运放电路包括第一PMOS晶体管、第二PMOS晶体管、第一电阻、第二电阻、第一NMOS晶体管和第二NMOS晶体管；所述第一NMOS晶体管、所述第一PMOS晶体管分别经所述第一电阻，所述第二NMOS晶体管、第二PMOS晶体管分别经所述第二电阻，各自与所述共模反馈放大器的正端连接，以向所述共模反馈放大器发送输出共模电压。

2.根据权利要求1所述的功能电路的过温保护电路，其特征在于，

所述共模反馈放大器根据所述输出共模参考电压对所述输出共模电压进行稳压，将所得的稳定电压分别输出至所述第一NMOS晶体管和所述第二NMOS晶体管。

3.根据权利要求2所述的过温保护电路，其特征在于，所述第一PMOS晶体管配置为当所述功能电路的工作温度升高至设定的迟滞温度区间的最大值时导通，当所述功能电路的工作温度降低至所述迟滞温度区间的最小值时关断；所述第二PMOS晶体管配置为与所述第一PMOS晶体管的导通关断状态相反。

4.根据权利要求3所述的功能电路的过温保护电路，其特征在于，所述发射极电压配置为当所述功能电路的工作温度升高时降低，且当所述功能电路的工作温度升高至设定的迟滞温度区间的最大值时，低于所述输入参考电压的特定电压值；以及配置为当所述功能电路的工作温度降低时升高，且当所述功能电路的工作温度降低至所述迟滞温度区间的最小值时，高于所述特定电压值；

所述第一PMOS晶体管具体配置为当所述发射极电压低于所述特定电压值时导通，当所述发射极电压高于所述特定电压值时关断；所述第二PMOS晶体管具体配置为当所述发射极电压低于所述特定电压值时关断，当所述发射极电压高于所述特定电压值时导通。

5.根据权利要求4所述的功能电路的过温保护电路，其特征在于，所述输入参考电压的电压值设定为第一电压值与第二电压值的平均值；所述第一电压值为所述第一PMOS晶体管的栅端在所述功能电路的工作温度升高至所述迟滞温度区间的最大值时对应的电压值，所述第二电压值为所述第一PMOS晶体管的漏端在所述功能电路的工作温度降低至所述迟滞温度区间的最小值时对应的电压值。

6.根据权利要求4所述的功能电路的过温保护电路，其特征在于，所述输出共模参考电压的电压值设定为第三电压值和第四电压值的平均值；所述第三电压值为所述第一NMOS晶体管的漏端在所述功能电路的工作温度升高至所述迟滞温度区间的最大值时对应的电压值，所述第四电压值为所述第一NMOS晶体管的漏端在所述功能电路的工作温度降低至所述迟滞温度区间的最小值时对应的电压值。

7.根据权利要求2所述的功能电路的过温保护电路，其特征在于，所述第一信号包括相互反相的第一子信号和第二子信号；所述温度迟滞电路的第一输出端配置为输出所述第一子信号，所述温度迟滞电路的第二输出端配置为输出所述第二子信号；

所述施密特触发器电路包括第一施密特触发器和第二施密特触发器，所述第二信号包括相互反相的第三子信号和第四子信号；所述第一施密特触发器接收所述温度迟滞电路的第一输出端的输出，所述第一施密特触发器具体配置为基于所述第一子信号进行信号增强，输出所述第三子信号；所述第二施密特触发器接收所述温度迟滞电路的第二输出端的输出，所述第二施密特触发器具体配置为基于所述第二子信号进行信号增强，输出所述第四子信号；

其中，所述第一子信号对应的电压与所述发射极电压呈负相关，所述第三子信号对应的电压与所述第一子信号对应的电压呈负相关。

8.根据权利要求2所述的功能电路的过温保护电路，其特征在于，所述温度迟滞电路还包括偏置电路，用于对所述三极管和所述全差分放大器进行偏置；所述偏置电路包括第三PMOS晶体管、第四PMOS晶体管和第五PMOS晶体管；

所述第三PMOS晶体管接收外部输入的偏置电流，分别输出至与所述三极管连接的所述第四PMOS晶体管，以及与所述全差分放大器连接的所述第五PMOS晶体管，以使所述三极管和所述全差分放大器稳定运行。

9.根据权利要求1所述的功能电路的过温保护电路，其特征在于，所述过温保护电路还包括信号整形电路，所述迟滞增强电路通过所述信号整形电路与所述功能电路连接；

所述信号整形电路配置为对所述第二信号进行整形，获得整形后的第三信号，并向所述功能电路输出所述第三信号，以使所述功能电路根据所述第三信号进行关闭或开启。

10.根据权利要求9所述的功能电路的过温保护电路，其特征在于，所述信号整形电路包括反相器电路和复位置位触发器；

所述反相器电路包括至少一个反相器，所述反相器电路配置为对所述第二信号进行第一次整形，获得第四信号，并向所述复位置位触发器输出所述第四信号；

所述复位置位触发器配置为对所述第四信号进行第二次整形，获得所述第三信号。

11.根据权利要求10所述的功能电路的过温保护电路，其特征在于，所述反相器电路包括第一反相器和第二反相器；

所述第二信号包括相互反相的第三子信号和第四子信号；

所述第四信号包括相互反相的第五子信号和第六子信号；所述第一反相器配置为对所述第三子信号进行第一次整形，以缩短信号上升沿时间和信号下降沿时间，以及调整信号电平的高低，获得所述第五子信号，并向所述复位置位触发器的复位输入端输出所述第五子信号；所述第二反相器配置为对所述第四子信号进行第一次整形，以缩短信号上升沿时间和信号下降沿时间，以及调整信号电平的高低，获得所述第六子信号，并向所述复位置位触发器的置位输入端输出所述第六子信号；

其中，所述第五子信号对应的电压与所述第三子信号对应的电压呈负相关。

12.根据权利要求11所述的功能电路的过温保护电路，其特征在于，所述第三信号包括相互反相的第七子信号和第八子信号；所述复位置位触发器配置为对所述第五子信号和所述第六子信号进行第二次整形，以缩短信号上升沿时间和信号下降沿时间，以及调整信号电平的高低，并从所述复位置位触发器的非Q端向所述功能电路输出所述第七子信号，以及从所述复位置位触发器的Q端向所述功能电路输出所述第八子信号；

其中，所述第七子信号对应的电压与所述第五子信号对应的电压呈正相关。

13.一种电源芯片，其特征在于，所述电源芯片包括功能电路，以及如权利要求1-12中任一项所述的用于对所述功能电路进行过温保护的过温保护电路。