CN115223890B - 检查装置、半导体基板的检查方法、半导体基板的制造方法及半导体装置的制造方法 - Google Patents
检查装置、半导体基板的检查方法、半导体基板的制造方法及半导体装置的制造方法 Download PDFInfo
- Publication number
- CN115223890B CN115223890B CN202210389126.7A CN202210389126A CN115223890B CN 115223890 B CN115223890 B CN 115223890B CN 202210389126 A CN202210389126 A CN 202210389126A CN 115223890 B CN115223890 B CN 115223890B
- Authority
- CN
- China
- Prior art keywords
- ring
- semiconductor substrate
- workbench
- recess
- recessed portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 211
- 239000000758 substrate Substances 0.000 title claims abstract description 210
- 238000007689 inspection Methods 0.000 title claims abstract description 165
- 238000000034 method Methods 0.000 title claims abstract description 52
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 238000005259 measurement Methods 0.000 claims description 8
- 238000005452 bending Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 22
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 15
- 229910010271 silicon carbide Inorganic materials 0.000 description 15
- 230000035945 sensitivity Effects 0.000 description 8
- 230000007704 transition Effects 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 4
- 230000000149 penetrating effect Effects 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229920001971 elastomer Polymers 0.000 description 1
- 239000000806 elastomer Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
涉及检查装置、半导体基板的检查方法、半导体基板的制造方法及半导体装置的制造方法。提供适用于对半导体基板是否具有贯通孔进行检查的检查装置。检查装置对半导体基板进行检查，该检查装置具有工作台、第1环和第2环，在工作台的上表面设置有第1凹部，第1凹部在俯视观察时具有环状的形状，第1环是弹性体，第1环配置于第1凹部，第2环将第1环向环状的形状的内侧的方向按压而将第1环按压于第1凹部的侧面中的内侧的侧面，与工作台的上表面相比，第1环凸出至上侧，在工作台设置有排气孔，该排气孔在工作台的上表面中的俯视观察时被第1凹部包围的区域具有开口，通过经过排气孔的排气而对在第1环之上载置的半导体基板进行真空吸附。
Description
技术领域
本发明涉及检查装置、半导体基板的检查方法、半导体基板的制造方法及半导体装置的制造方法。
背景技术
专利文献1公开了使用了半导体基板的半导体装置的制造方法。
专利文献1：日本特开2009-206417号公报
半导体基板有时具有从该半导体基板的表面贯通至背面的孔即贯通孔。如果使用具有贯通孔的半导体基板而制造半导体装置，则在制造半导体装置的工艺中产生问题而造成生产率的下降。因此，优选对半导体基板是否具有贯通孔进行检查。但是，当前所知的装置不适于对半导体基板是否具有贯通孔进行检查。
发明内容
本发明就是为了解决这样的问题而提出的，其目的在于，提供适用于对半导体基板是否具有贯通孔进行检查的检查装置。
本发明的检查装置对半导体基板进行检查，该检查装置具有：工作台；第1环；以及第2环，在工作台的上表面设置有第1凹部，第1凹部在俯视观察时具有环状的形状，第1环是弹性体，第1环配置于第1凹部，第2环将第1环向环状的形状的内侧的方向按压，将第1环按压于第1凹部的侧面中的内侧的侧面，第1环与工作台的上表面相比凸出至上侧，在工作台设置有排气孔，该排气孔在工作台的上表面中的俯视观察时被第1凹部包围的区域具有开口，通过经过排气孔的排气而对在第1环之上载置的半导体基板进行真空吸附。
发明的效果
根据本发明，提供适用于对半导体基板是否具有贯通孔进行检查的检查装置。
附图说明
图1是表示实施方式1的检查装置的检查部的图。
图2是表示实施方式1的检查装置的检查部的图。
图3是表示实施方式1的检查装置的检查台的图。
图4是表示实施方式1的检查装置的环的图。
图5是表示实施方式1的检查装置的环的图。
图6是表示实施方式1的检查装置的检查台的图。
图7是表示使用了实施方式1的检查装置的检查中的半导体基板的高低差与外部空气的泄漏程度之间的关系的图。
图8是表示实施方式1的半导体装置的制造方法的流程图。
图9是表示实施方式1的检查方法的流程图。
图10是示意性地示出实施方式1的检查方法中的压力的推移的图。
图11是表示实施方式1的检查装置的检查部及基板引导部的图。
图12是表示实施方式1的检查装置的检查部及基板引导部的图。
图13是表示实施方式1的检查装置的检查部及基板引导部的图。
图14是表示实施方式1的检查装置的检查部及基板引导部的图。
图15是表示实施方式1的检查装置的图。
图16是表示实施方式2的检查装置的检查部的图。
图17是表示实施方式2的检查装置的检查部的图。
图18是表示实施方式3的检查装置的检查部的图。
图19是表示实施方式3的检查装置的检查部的图。
图20是表示通过实施方式1的半导体装置的制造方法制造出的半导体装置的一个例子的图。
图21是用于对实施方式1的半导体装置的制造方法进行说明的图。
图22是用于对实施方式1的半导体装置的制造方法进行说明的图。
具体实施方式
在以下的说明中，上及下是将检查装置、半导体基板或半导体装置的一个方向设为上方向、将其相反方向设为下方向而示出的，并非是限定检查装置、半导体基板或半导体装置的制造时或使用时的上下方向。
＜A.实施方式1＞
＜A-1.结构＞
图15是表示本实施方式的检查装置101的示意图。
检查装置101具有基板容器13、搬运手14、对准器15、真空泵17、基板引导部9及检查部41。
图1是检查部41的俯视图。图2是图1的A-A线处的检查部41的剖视图。在图1和图2中还示出了作为通过检查部41进行检查的对象的半导体基板6。
如图1及图2所示，检查部41具有检查台1、O型环2(第1环的一个例子)、环3(第2环的一个例子)、板片4(第1板片的一个例子)、多孔质板片5(第2板片的一个例子)、螺钉8、真空计11及阀12。
图3是图1的A-A线处的检查台1的剖视图，是将检查台1从图2提取出而示出的图。如图3所示，在检查台1的上表面设置有凹部1c(第1凹部的一个例子)。凹部1c在俯视观察时具有环状的形状。凹部1c是在检查台1的上表面与侧面之间的角部设置的凹部。
O型环2是弹性体的环。O型环2是在凹部1c以环绕凹部1c的环状的形状一周的方式而配置的。
环3通过螺钉8而安装于检查台1的侧面。在环3安装于检查台1的状态下，环3与检查台1的凹部1c的内侧的侧面1d(参照图3)之间的宽度比O型环2的线径小。内侧是俯视观察时的凹部1c的环状的形状的中心方向侧。
环3将O型环2朝向内侧按压，将O型环2按压于凹部1c的侧面中的内侧的侧面1d。即，通过凹部1c的内侧的侧面1d和环3，O型环2被从内侧和外侧的两侧按压而压缩。
与检查台1的上表面相比，在凹部1c配置的O型环2的上端凸出至上侧。在凹部1c配置的O型环2的上端至少在被环3按压于检查台1的侧面1d的状态下凸出至比检查台1的上表面更靠上侧处。在配置于凹部1c的O型环2与凹部1c的底面接触的状态下，凹部1c的深度是O型环2的上端与检查台1的上表面相比向上侧凸出这样的深度。凹部1c的深度例如比O型环2的线径小。
半导体基板6载置于在凹部1c配置的O型环2之上。
在检查台1设置有排气孔1e。排气孔1e在检查台1的上表面中的俯视观察时被凹部1c包围的区域具有开口1a。排气孔1e与配管1f连接。配管1f与真空泵17连接。
在配管1f处，在排气孔1e与真空泵17之间设置有阀12。
在配管1f处，在排气孔1e与阀12之间连接有真空计11。
在阀12处于关闭状态的情况下，由半导体基板6、O型环2、检查台1、阀12包围起来的空间Sp是气密性高的空间。真空计11是对空间Sp的真空度进行测定的压力计。
真空泵17进行动作，从而通过经过排气孔1e的排气而将空间Sp抽真空。通过将空间Sp抽真空，从而检查台1对在O型环2之上载置的半导体基板6进行真空吸附。
在半导体基板6存在贯通孔的情况下，由于经过该贯通孔的泄漏，空间Sp的真空度变差。因此，通过真空计而检测出空间Sp的真空度的变差，由此能够对半导体基板6有无贯通孔进行检查。
为了提高半导体基板6有无贯通孔的检查的灵敏度，优选空间Sp的气密性高。即，优选除了经过半导体基板6的贯通孔以外，外部空气向空间Sp的泄漏少。
如果空间Sp的体积小，则即使泄漏相同量的外部空气，真空度的变差程度也大，因此，容易检测出真空度的变差。因此，为了提高半导体基板6有无贯通孔的检查的灵敏度，优选空间Sp的体积小。
载置半导体基板6的O型环2是弹性体，由此抑制外部空气穿过半导体基板6与O型环2之间而泄漏至空间Sp，空间Sp的气密性变高。
通过环3而将O型环2按压于检查台1的凹部1c的内侧的侧面1d，由此抑制外部空气穿过O型环2与检查台1之间而泄漏至空间Sp，空间Sp的气密性变高。
通过环3而将O型环2按压于检查台1的凹部1c的内侧的侧面1d，由此抑制检查后的半导体基板6的脱离时的O型环2的鼓起。
凹部1c的内侧的侧面1d以在上侧处位于更外侧的方式倾斜。由此，抑制半导体基板6的脱离时的O型环2的鼓起。
图4是环3的侧视图。图5是环3的俯视图。在图4及图5中也一并示出螺钉8的配置。
环3的内周面3a在上端部分具有向内侧凸出的凸起3b。由此，抑制脱离时的O型环2的鼓起。
通过抑制半导体基板6的脱离时的O型环2的鼓起，从而抑制空间Sp的气密性的下降，抑制下次的检查时的检测灵敏度的下降。
如图1及图2所示，板片4配置于检查台1的上表面中的在俯视观察时被凹部1c(参照图3)包围的区域。多孔质板片5配置于板片4之上。
在检查台1的上表面中的俯视观察时被凹部1c包围的区域设置有凹部1b(第2凹部的一个例子)。板片4配置于凹部1b。
在板片4配置有从上表面贯通至下表面的孔即孔4a、孔4b、孔4c、孔4d。板片4以孔4a、孔4b、孔4c、孔4d分别至少局部地与排气孔1e的开口1a重合的方式配置于凹部1b。
板片4只要至少具有1个从上表面贯通至下表面的孔即可，只要以该至少1个孔中的至少1者与排气孔1e的开口1a重合的方式配置即可。检查台1的上表面与半导体基板6之间的气体通过多孔质板片5及板片4所具有的至少1个孔中的至少1者，然后通过排气孔1e而排气。
如果通过经过排气孔1e的排气而在O型环2之上载置的半导体基板6被真空吸附，则半导体基板6中的在俯视观察时比O型环2更靠内侧的部分被向检查台1侧拉拽，半导体基板6变形。通过板片4和多孔质板片5而对半导体基板6的中央部分进行支撑，由此抑制对空间Sp进行了抽真空时的半导体基板6的变形。例如通过对板片4和多孔质板片5的厚度进行调整，从而能够调整对空间Sp进行了抽真空时的半导体基板6的变形量。
根据对空间Sp进行了抽真空时的半导体基板6的变形量，基板与O型环2的密接性及O型环2与检查台的密接性发生变化，空间Sp的气密性发生变化。图7示出对空间Sp进行了抽真空时的半导体基板6的高低差h与空间Sp的压力差之间的关系。
高低差h表示空间Sp被抽真空后的状态下的O型环2的位置处的半导体基板6的上表面的高度比凹部1c的环状的形状的中央处的半导体基板6的上表面的高度高多少(参照图6)。在图6中，用于测量高低差h的位置分别由箭头示出。
空间Sp的压力差是在＜A-2.检查方法及制造方法＞中说明的检查方法的步骤S306中测定的空间Sp的压力与在步骤S306中测定的空间Sp的压力之差，表示在步骤S306与步骤S308之间何种程度的外部空气泄漏至空间Sp。图7所示的各结果是通过改变板片4和多孔质板片5的结构而改变高低差h所测定出的，在各测定中板片4和多孔质板片5的结构的其它条件相同。
如图7所示，在高低差h大于或等于0.1mm而小于或等于0.9mm的情况下，空间Sp的压力差变低。即，通过将高低差h设为大于或等于0.1mm而小于或等于0.9mm，从而由检查台1的结构引起的泄漏变小，对半导体基板6的贯通孔进行检测的灵敏度提高。
为了将高低差h设为大于或等于0.1mm而小于或等于0.9mm，例如在空间Sp未被抽真空的状况下，使得在凹部1c配置的O型环2的上端的高度比配置于在检查台1的上表面配置的板片4之上的多孔质板片5的上表面的凹部1c的环状形状的中央处的高度高出大于或等于0.1mm而小于或等于0.9mm。
板片4例如是弹性体。如果板片4是弹性体，则空间Sp被进行了抽真空时的半导体基板6成为连同中央附近在内的整体弯曲的状态，因此能够抑制半导体基板6的变形集中地发生在O型环2的附近。因此，O型环2的附近处的半导体基板6的变形得到缓和，抑制O型环2与半导体基板6之间的密接性的下降，抑制贯通孔的检测灵敏度的下降。
板片4可以是上表面弯曲且上表面由于该弯曲而凹陷的结构。由此，空间Sp被进行了抽真空时的半导体基板6成为连同中央附近在内的整体弯曲的状态，因此，能够抑制半导体基板6的变形集中地发生在O型环2的附近。因此，O型环2附近的半导体基板6的变形得到缓和，抑制O型环2与半导体基板6之间的密接性的下降，抑制贯通孔的检测灵敏度的下降。
图15所示的基板容器13是用于收容半导体基板6的容器。
搬运手14用于搬运半导体基板6。
基板引导部9如图11至图14所示配置于检查台1的周围。基板引导部9例如是在将半导体基板6载置于检查台1时或从检查台1取下半导体基板6时使用的。
对准器15用于在将半导体基板6设置于检查部41时对半导体基板6的朝向和位置进行调整。例如，使用搬运手14从基板容器13取下半导体基板6，将半导体基板6设置于对准器15，通过对准器15对半导体基板6的朝向和位置进行调整。然后，通过搬运手14将半导体基板6从对准器15搬运至基板引导部9。通过使载置有半导体基板6的搬运手14从基板引导部9之上穿过间隙9a而下落，从而将半导体基板6载置于基板引导部9。在基板引导部9的上表面配置有防错位销10，通过防错位销10而限制半导体基板6的位置。
如图11及图12所示，在半导体基板6被载置于基板引导部9之后，基板引导部9下降，从而如图13及图14所示，半导体基板6被载置于检查部41。在检查后，基板引导部9上升，从而成为半导体基板6载置于基板引导部9的状态。在基板引导部9载置的半导体基板6被搬运手14拾取。然后，半导体基板6例如被基板容器13回收。能够通过这样的检查装置101的结构而使在半导体基板6是否存在贯通孔的检查自动化。另外，能够抑制向半导体基板6的表面的接触地进行检查。
图20是通过本实施方式的半导体装置的制造方法制造出的半导体装置的一个例子即半导体元件200的剖视图。半导体元件200是肖特基势垒二极管。
半导体元件200在有源部91具有SiC基板71、在SiC基板71的上表面形成的SiC漂移层72、在SiC基板71的下侧形成的Ni层79、在SiC基板71与Ni层79之间的界面形成的Ni硅化物层80、在Ni层79的下表面形成的Au层83、在SiC漂移层72的上表面形成的Ti层81和在Ti层81之上形成的Al层82。
在半导体元件200中的俯视观察时位于与有源部91不同的位置处的末端部92形成有保护环78。Ti层81横跨保护环78的上表面与SiC漂移层72的上表面而形成。末端部92例如以在俯视观察时将有源部91包围的方式形成。
＜A-2.检查方法及制造方法＞
图8是表示本实施方式的半导体装置的制造方法的流程图。
首先，在步骤S1中，准备半导体基板60(参照图21)。接下来，在步骤S2中，通过外延生长而在半导体基板60形成外延层61(参照图22)。将在半导体基板60之上形成有外延层61者称为半导体基板6。
接下来，进行半导体基板6的检查(步骤S3)。步骤S3对应于本实施方式的半导体基板的检查方法。关于步骤S3，在后面详细进行说明。
当在步骤S3中判断为在半导体基板6存在贯通孔的情况下(步骤S4：Yes)，将半导体基板6从制造工序中剔除，不对半导体基板6进行后续的制造工序(步骤S5)。
当在步骤S3中判断为在半导体基板6没有贯通孔的情况下(步骤S4：No)，进行晶片工艺而在半导体基板6形成半导体元件(步骤S6)。在半导体基板6形成的半导体元件例如具有有源部和末端部，在这种情况下，在步骤S6中，在半导体基板6分别形成有源部和末端部。
然后，通过在步骤S7中进行切割，从而得到单片化后的半导体元件。
在步骤S6中在半导体基板6形成的半导体元件例如是在上面说明过的半导体元件200(参照图20)。在这种情况下，半导体元件200的SiC基板71对应于半导体基板60，半导体元件200的SiC漂移层72对应于外延层61。
在步骤S6中在半导体基板6形成的半导体元件例如也可以是MOSFET(Metal OxideSemiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)、PN二极管、IGBT(Insulated Gate Bipolar Transistor，绝缘栅型双极晶体管)或RC-IGBT(Reverse-Conducting IGBT，反向导通IGBT)。
在步骤S6中，如果对具有贯通孔的半导体基板6进行晶片工艺，则在晶片工艺中的各工艺中发生各种问题，无法进行稳定的生产。例如，可能在洗净工艺中发生干燥不良、在照相制版工艺中发生抗蚀剂或显影液的泄漏。另外，这些干燥不良及泄漏可能导致后续工序的设备的污染等。并且，可能引起由真空工艺装置中的导热用气体的泄漏造成的工艺不良。通过在晶片工艺之前进行步骤S3的检查，例如像步骤S5这样预先将具有贯通孔的半导体基板6剔除，从而能够抑制上述这样的晶片工艺中的问题的产生，提高生产率。
半导体基板6例如是碳化硅基板。作为实现高耐压、低损耗及高耐热的开关元件，正在开发使用了碳化硅基板的半导体元件。使用了碳化硅基板的半导体元件的向逆变器等功率半导体装置的应用不断拓宽。碳化硅的晶体生长技术处于开发过程中，在碳化硅基板存在大量的晶体缺陷。在碳化硅基板形成的缺陷的一种是中空构造的螺旋位错。中空构造的螺旋位错被称为微管。该中空构造根据情况而言是伴有从基板的上表面贯通至下表面的贯通孔的构造。
在上述说明中，在判断为在半导体基板6存在贯通孔的情况下，半导体基板6在步骤S5中被从制造工序中剔除，不对半导体基板6进行后续的制造工序。但是，也可以在判断为在半导体基板6存在贯通孔的情况下也进行后续的制造工序。在判断为存在贯通孔的情况下，例如，通过与判断为没有贯通孔的情况不同的方法进行后续的制造工序。
图8的流程图中的除步骤S6及步骤S7以外的部分对应于本实施方式的半导体基板的制造方法。在半导体基板的制造方法中，可以将判断为存在贯通孔的半导体基板剔除而仅将判断为没有贯通孔的半导体基板作为成品进行处理，也可以根据有无贯通孔而将各个半导体基板作为品质不同的成品进行处理。
对步骤S3的检查的方法进行说明。图9是表示步骤S3的详情的流程图。图10是示意性地示出步骤S3中的空间Sp的压力的推移的图。在图10中，有贯通孔的情况下的压力的推移由虚线示出，无贯通孔的情况下的压力的推移由实线示出。在有贯通孔的情况与无贯通孔的情况下，在时间t2之前压力的推移也是不同的，但在图10中省略了有贯通孔的情况与无贯通孔的情况下的时间t2之前的不同。
首先，在步骤S301中，将半导体基板6设置于检查台1。半导体基板6载置于在凹部1c配置的O型环2之上。O型环2被环3向内侧按压而按压于凹部1c的内侧的侧面。
在步骤S301之后，将真空泵17接通(ON)(步骤S302)。接下来，在时刻t1将阀12设为打开状态(步骤S303)。由此，通过排气孔1e而进行来自空间Sp的排气，半导体基板6被真空吸附。
接下来，在确认了空间Sp的压力下降至小于或等于设定压力之后(步骤S304)，在时间t2将阀12设为关闭状态(步骤S305)。设定压力可以小于或等于大气压，但为了提高检查的灵敏度，优选越小越好。在本实施方式中，将设定压力设为0.1Pa。
当在步骤S305中将阀12设为关闭状态之后，在经过了压力达到稳定所需的时间之后，在时间t3对压力进行测定(步骤S306)。然后，等待预先确定的时间(步骤S307)，在时间t4再次对压力进行测定(步骤S308)。
然后，基于在步骤S306和步骤S308中测定出的压力而判断有无贯通孔(步骤S309)。例如，将p1与p0之差p1-p0与预先确定的阈值pth进行比较，如果p1-p0大于pth，即p1大于p0+pth，则判断为存在贯通孔，在其它情况下判断为没有贯通孔。在图10中，作为例子，当在半导体基板6存在贯通孔的情况下，示出了在步骤S306和步骤S308中各自测定的压力p0和p1。
在步骤S309之后，在步骤S310中将空间Sp向大气开放，使半导体基板6不被检查台1真空吸附，在步骤S311中从检查部41取下半导体基板6。
经过以上的工序，检查结束。
在上述说明中，在S306和S308中，对压力进行测定，使用该2次测定中的压力之差来判断有无贯通孔，但用于判断有无贯通孔的方法不限于这样的方法，只要是能够测定出外部空气向空间Sp的泄漏的程度的方法即可。例如也可以不进行时间t3的测定而仅进行时间t4的压力的大小的测定，基于时间t4的空间Sp的压力的大小而判断有无贯通孔。另外，更通常来说，也可以基于空间Sp的压力的推移来判断有无贯通孔。
以在步骤S309中判断有无贯通孔进行了说明，但更通常来说，也可以判断半导体基板6的品质。半导体基板6的品质例如是基于贯通孔的有无、贯通孔的数量或贯通孔的大小的品质。
＜B.实施方式2＞
实施方式2的检查装置与实施方式1的检查装置101相比，不同点在于具有检查部42以取代检查部41。实施方式2的检查装置的其它方面与实施方式1的检查装置101相同。
图16是表示检查部42的俯视图。图17是图16的B-B线处的检查部42的剖视图。
检查部42与实施方式1的检查装置101的检查部41相比，不同点在于检查台1具有通气孔7。检查部42的其它方面与实施方式1的检查装置101的检查部41相同。通气孔7是将检查台1的凹部1c(参照图3)与空间Sp连接的通气孔。
通过存在通气孔7，从而由检查台1的凹部1c的侧面及底面与O型环2包围起来的区域被预先抽真空，因而，没有空气驻留，抑制检查时的真空度的变差。另外，该区域被抽真空，从而O型环2被向内侧方向吸引，因此，O型环2与检查台1的密接性提高，抑制外部空气穿过O型环2与检查台1之间而泄漏至空间Sp。在图16中示出了存在4个通气孔7的情况，但通气孔7只要大于或等于1个即可。
＜C.实施方式3＞
实施方式3的检查装置与实施方式2的检查装置相比，不同点在于具有检查部43以取代检查部42。实施方式3的检查装置的其它方面与实施方式2的检查装置相同。
图18是表示检查部43的图。图19是图18的C-C线处的检查部43的剖视图。
在检查部43处，检查台1的上表面在凹部1b与凹部1c(参照图3)之间以凹部1c侧高而凹部1b侧低的方式倾斜。检查部43的其它方面与实施方式2的检查装置的检查部42相同。
检查台1的上表面在凹部1b与凹部1c之间以凹部1c侧高而凹部1b侧低的方式倾斜，从而能够抑制由于空间Sp的抽真空而使半导体基板6变形、半导体基板6与检查台1接触这一情况。因此，能够抑制半导体基板6与O型环2之间的密接性的下降，抑制外部空气穿过半导体基板6与O型环2之间而泄漏至空间Sp这一情况。
检查台1的上表面具有沿着由于空间Sp的抽真空而变形的状态的半导体基板6的倾斜，从而能够抑制半导体基板6与检查台1的上表面之间的接触，并且，能够通过抑制空间Sp的体积而提高对贯通孔进行检测的灵敏度。
检查台1的上表面的凹部1b与凹部1c之间的倾斜也可以是阶梯状的倾斜。
此外，能够对各实施方式自由地进行组合，对各实施方式适当地进行变形、省略。
标号的说明
1检查台，1a开口，1b、1c凹部，1d侧面，1e排气孔，1f配管，2O型环，3环，3a内周面，3b凸起，4板片，4a、4b、4c、4d孔，5多孔质板片，6半导体基板，7通气孔，8螺钉，9基板引导部，9a间隙，10防错位销，11真空计，12阀，13基板容器，14搬运手，15对准器，17真空泵，41、42、43检查部，60半导体基板，61外延层，71SiC基板，72SiC漂移层，78保护环，79Ni层，80Ni硅化物层，81Ti层，82Al层，83Au层，91有源部，92末端部，101检查装置，200半导体元件，Sp空间。
Claims (21)
1.一种检查装置，其对半导体基板进行检查，
该检查装置具有：
工作台；
第1环；以及
第2环，
在所述工作台的上表面设置有第1凹部，
所述第1凹部在俯视观察时具有环状的形状，
所述第1环是弹性体，
所述第1环配置于所述第1凹部，
所述第2环将所述第1环向所述环状的形状的内侧的方向按压，将所述第1环按压于所述第1凹部的侧面中的所述内侧的侧面，
所述第1环与所述工作台的上表面相比凸出至上侧，
在所述工作台设置有排气孔，该排气孔在所述工作台的上表面中的俯视观察时被所述第1凹部包围的区域具有开口，
通过经过所述排气孔的排气而对在所述第1环之上载置的所述半导体基板进行真空吸附，
该检查装置还具有：
第1板片，其配置于所述工作台的上表面中的在俯视观察时被所述第1凹部包围的区域；以及
第2板片，其配置于所述第1板片之上，
所述第2板片是多孔质的板片，
所述第1板片是弹性体。
2.一种检查装置，其对半导体基板进行检查，
该检查装置具有：
工作台；
第1环；以及
第2环，
在所述工作台的上表面设置有第1凹部，
所述第1凹部在俯视观察时具有环状的形状，
所述第1环是弹性体，
所述第1环配置于所述第1凹部，
所述第2环将所述第1环向所述环状的形状的内侧的方向按压，将所述第1环按压于所述第1凹部的侧面中的所述内侧的侧面，
所述第1环与所述工作台的上表面相比凸出至上侧，
在所述工作台设置有排气孔，该排气孔在所述工作台的上表面中的俯视观察时被所述第1凹部包围的区域具有开口，
通过经过所述排气孔的排气而对在所述第1环之上载置的所述半导体基板进行真空吸附，
该检查装置还具有：
第1板片，其配置于所述工作台的上表面中的在俯视观察时被所述第1凹部包围的区域；以及
第2板片，其配置于所述第1板片之上，
所述第2板片是多孔质的板片，
所述第1板片的上表面弯曲，
所述第1板片的上表面通过所述弯曲而凹陷。
3.根据权利要求1或2所述的检查装置，其中，
所述第1板片具有至少1个从上表面贯通至下表面的孔，
经过所述第1板片的所述至少1个孔中的至少1者及所述第2板片而进行所述排气。
4.根据权利要求1或2所述的检查装置，其中，
在所述第1凹部配置的所述第1环的上端比在配置于所述工作台的上表面的第1板片之上配置的第2板片的上表面的所述第1凹部的所述环状的形状的中央处的高度高出大于或等于0.1mm而小于或等于0.9mm。
5.一种检查装置，其对半导体基板进行检查，
该检查装置具有：
工作台；
第1环；以及
第2环，
在所述工作台的上表面设置有第1凹部，
所述第1凹部在俯视观察时具有环状的形状，
所述第1环是弹性体，
所述第1环配置于所述第1凹部，
所述第2环将所述第1环向所述环状的形状的内侧的方向按压，将所述第1环按压于所述第1凹部的侧面中的所述内侧的侧面，
所述第1环与所述工作台的上表面相比凸出至上侧，
在所述工作台设置有排气孔，该排气孔在所述工作台的上表面中的俯视观察时被所述第1凹部包围的区域具有开口，
通过经过所述排气孔的排气而对在所述第1环之上载置的所述半导体基板进行真空吸附，
该检查装置还具有：
第1板片，其配置于所述工作台的上表面中的在俯视观察时被所述第1凹部包围的区域；以及
第2板片，其配置于所述第1板片之上，
所述第2板片是多孔质的板片，
在所述工作台的上表面设置有第2凹部，
在俯视观察时所述第2凹部被所述第1凹部包围，
所述第1板片配置于所述第2凹部。
6.根据权利要求5所述的检查装置，其中，
在所述工作台设置有将所述第1凹部与所述第2凹部连接的通气孔。
7.根据权利要求5或6所述的检查装置，其中，
所述工作台的上表面在所述第1凹部与所述第2凹部之间以所述第1凹部侧高而所述第2凹部侧低的方式倾斜。
8.根据权利要求1、2、5以及6中任一项所述的检查装置，其中，
所述第1凹部的侧面中的所述内侧的侧面以上侧比下侧更靠外侧的方式倾斜。
9.根据权利要求1、2、5以及6中任一项所述的检查装置，其中，
还具有真空泵及压力计，
通过所述真空泵而进行所述排气，
所述压力计对由所述半导体基板、所述第1环、所述工作台包围起来的区域的压力进行测定。
10.根据权利要求1、2、5以及6中任一项所述的检查装置，其中，
所述第1环是O型环。
11.一种半导体基板的检查方法，其使用了权利要求1至10中任一项所述的检查装置，
在该半导体基板的检查方法中，
在所述第1环之上载置半导体基板，
一边通过所述第2环将所述第1环向所述内侧方向按压，一边通过所述排气对在所述第1环之上载置的所述半导体基板进行真空吸附，
对由所述半导体基板、所述第1环、所述工作台包围起来的区域的压力进行测定。
12.一种半导体基板的检查方法，在该检查方法中，对半导体基板进行检查的检查装置具有：
工作台；
第1环；以及
第2环，
在所述工作台的上表面设置有第1凹部，
所述第1凹部在俯视观察时具有环状的形状，
所述第1环是弹性体，
所述第1环配置于所述第1凹部，
所述第2环将所述第1环向所述环状的形状的内侧的方向按压，将所述第1环按压于所述第1凹部的侧面中的所述内侧的侧面，
所述第1环与所述工作台的上表面相比凸出至上侧，
在所述工作台设置有排气孔，该排气孔在所述工作台的上表面中的俯视观察时被所述第1凹部包围的区域具有开口，
通过经过所述排气孔的排气而对在所述第1环之上载置的所述半导体基板进行真空吸附，
在半导体基板的检查方法中，
在所述第1环之上载置半导体基板，
一边通过所述第2环将所述第1环向所述内侧方向按压，一边通过所述排气对在所述第1环之上载置的所述半导体基板进行真空吸附，
对由所述半导体基板、所述第1环、所述工作台包围起来的区域的压力进行测定，
在所述测定时，所述第1环的位置处的所述半导体基板的上表面的高度比所述第1凹部的所述环状的形状的中央处的所述半导体基板的上表面的高度高出大于或等于0.1mm而小于或等于0.9mm。
13.根据权利要求11或12所述的半导体基板的检查方法，其中，
基于所述测定的结果而判断所述半导体基板的品质。
14.根据权利要求11或12所述的半导体基板的检查方法，其中，
基于所述测定的结果而判断在所述半导体基板是否具有贯通孔。
15.一种半导体基板的检查方法，其使用了权利要求1至10中任一项所述的检查装置，
在该半导体基板的检查方法中，
在所述第1环之上载置半导体基板，
一边通过所述第2环将所述第1环向所述内侧方向按压，一边通过所述排气而对在所述第1环之上载置的所述半导体基板进行真空吸附，
对外部空气向由所述半导体基板、所述第1环、所述工作台包围起来的区域的泄漏程度进行测定。
16.一种半导体基板的检查方法，在该检查方法中，对半导体基板进行检查的检查装置具有：
工作台；
第1环；以及
第2环，
在所述工作台的上表面设置有第1凹部，
所述第1凹部在俯视观察时具有环状的形状，
所述第1环是弹性体，
所述第1环配置于所述第1凹部，
所述第2环将所述第1环向所述环状的形状的内侧的方向按压，将所述第1环按压于所述第1凹部的侧面中的所述内侧的侧面，
所述第1环与所述工作台的上表面相比凸出至上侧，
在所述工作台设置有排气孔，该排气孔在所述工作台的上表面中的俯视观察时被所述第1凹部包围的区域具有开口，
通过经过所述排气孔的排气而对在所述第1环之上载置的所述半导体基板进行真空吸附，
在半导体基板的检查方法中，
在所述第1环之上载置半导体基板，
一边通过所述第2环将所述第1环向所述内侧方向按压，一边通过所述排气而对在所述第1环之上载置的所述半导体基板进行真空吸附，
对外部空气向由所述半导体基板、所述第1环、所述工作台包围起来的区域的泄漏程度进行测定，
在所述测定时，所述第1环的位置处的所述半导体基板的上表面的高度比所述第1凹部的所述环状的形状的中央处的所述半导体基板的上表面的高度高出大于或等于0.1mm而小于或等于0.9mm。
17.根据权利要求15或16所述的半导体基板的检查方法，其中，
基于所述测定的结果而判断所述半导体基板的品质。
18.根据权利要求15或16所述的半导体基板的检查方法，其中，
基于所述测定的结果而判断在所述半导体基板是否具有贯通孔。
19.一种半导体基板的制造方法，其中，
准备半导体基板，
通过权利要求11至18中任一项所述的半导体基板的检查方法而进行所述半导体基板的检查。
20.根据权利要求19所述的半导体基板的制造方法，其中，
通过外延生长而在所述半导体基板形成外延层，
在所述外延层的所述形成之后进行所述半导体基板的所述检查。
21.一种半导体装置的制造方法，其中，
准备通过权利要求19或20所述的半导体基板的制造方法制造出的半导体基板，
在所述半导体基板形成半导体元件。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2021070478A JP7482825B2 (ja) | 2021-04-19 | 2021-04-19 | 検査装置、半導体基板の検査方法、半導体基板の製造方法、および半導体装置の製造方法 |
| JP2021-070478 | 2021-04-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115223890A CN115223890A (zh) | 2022-10-21 |
| CN115223890B true CN115223890B (zh) | 2025-01-28 |
Family
ID=83447118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210389126.7A Active CN115223890B (zh) | 2021-04-19 | 2022-04-14 | 检查装置、半导体基板的检查方法、半导体基板的制造方法及半导体装置的制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20220336293A1 (zh) |
| JP (1) | JP7482825B2 (zh) |
| CN (1) | CN115223890B (zh) |
| DE (1) | DE102022106618A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102023114925B4 (de) | 2023-06-07 | 2024-12-24 | Dr. Ing. H.C. F. Porsche Aktiengesellschaft | Prüfvorrichtung zur Prüfung einer schmutzempfindlichen, elektrischen oder elektronischen Komponente |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101578699A (zh) * | 2007-10-24 | 2009-11-11 | 住友电气工业株式会社 | 半导体晶片和半导体晶片检查方法 |
| JP2017045816A (ja) * | 2015-08-26 | 2017-03-02 | 三菱電機株式会社 | 真空チャックステージ |
| CN107408530A (zh) * | 2015-11-19 | 2017-11-28 | 日本特殊陶业株式会社 | 真空卡盘 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4524971B2 (ja) | 2001-08-10 | 2010-08-18 | 信越半導体株式会社 | 半導体基板保管箱、半導体基板の製造方法 |
| JP2009124104A (ja) | 2007-10-24 | 2009-06-04 | Sumitomo Electric Ind Ltd | 半導体基板、半導体基板の検査方法 |
| JP5181728B2 (ja) | 2008-02-29 | 2013-04-10 | 富士電機株式会社 | 半導体装置の製造方法および半導体装置の製造装置 |
| JP5291687B2 (ja) * | 2010-10-05 | 2013-09-18 | 三星ダイヤモンド工業株式会社 | 吸着テーブル |
| JP5943742B2 (ja) * | 2012-07-04 | 2016-07-05 | 三菱電機株式会社 | 半導体試験治具およびそれを用いた半導体試験方法 |
| JP6725326B2 (ja) | 2016-06-03 | 2020-07-15 | 日本特殊陶業株式会社 | 真空チャック及び真空チャックの製造方法 |
-
2021
- 2021-04-19 JP JP2021070478A patent/JP7482825B2/ja active Active
-
2022
- 2022-02-01 US US17/590,435 patent/US20220336293A1/en active Pending
- 2022-03-22 DE DE102022106618.5A patent/DE102022106618A1/de active Pending
- 2022-04-14 CN CN202210389126.7A patent/CN115223890B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101578699A (zh) * | 2007-10-24 | 2009-11-11 | 住友电气工业株式会社 | 半导体晶片和半导体晶片检查方法 |
| JP2017045816A (ja) * | 2015-08-26 | 2017-03-02 | 三菱電機株式会社 | 真空チャックステージ |
| CN107408530A (zh) * | 2015-11-19 | 2017-11-28 | 日本特殊陶业株式会社 | 真空卡盘 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20220336293A1 (en) | 2022-10-20 |
| JP2022165213A (ja) | 2022-10-31 |
| JP7482825B2 (ja) | 2024-05-14 |
| CN115223890A (zh) | 2022-10-21 |
| DE102022106618A1 (de) | 2022-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101708575B1 (ko) | 웨이퍼 부착 방법 및 웨이퍼 검사 장치 | |
| TW202004993A (zh) | 用於整合型頭尾相接式完全自對準內連線製程之操作站台及方法 | |
| KR102505676B1 (ko) | 접합 장치, 접합 시스템, 접합 방법 및 컴퓨터 기억 매체 | |
| JP6625423B2 (ja) | ウエハ検査装置及びそのメンテナンス方法 | |
| JPH09181153A (ja) | 半導体ウェーハ固定装置 | |
| US10109474B1 (en) | Method for fabricating handling wafer | |
| CN115223890B (zh) | 检查装置、半导体基板的检查方法、半导体基板的制造方法及半导体装置的制造方法 | |
| JP4288133B2 (ja) | ウェーハ吸着ステージ及びウェーハの吸着方法 | |
| KR20040086365A (ko) | 기판흡착장치 | |
| TWI790725B (zh) | 用於基底處置的設備及方法 | |
| WO2023173760A1 (zh) | 晶圆传送装置、晶圆预抽装置及快速传送片系统 | |
| KR20240110018A (ko) | 프로브 카드 및 검사 시스템 | |
| US20070026772A1 (en) | Apparatus for use in processing a semiconductor workpiece | |
| US9146269B2 (en) | Maintaining a wafer/wafer translator pair in an attached state free of a gasket diposed | |
| CN108598253B (zh) | Si基GaN压力传感器的制备方法 | |
| JP2022165213A5 (zh) | ||
| JP3817613B2 (ja) | 真空吸着装置 | |
| CN108400235B (zh) | Si基GaN压力传感器的制备方法 | |
| TWI451516B (zh) | 已切割晶圓適配器和傳送已切割晶圓的方法 | |
| CN221877229U (zh) | 一种晶圆电镀通用夹具 | |
| KR100646318B1 (ko) | 플라즈마 식각 장치 | |
| US11916037B2 (en) | Method for bonding semiconductor devices, method for forming semiconductor structure and system for performing the method | |
| US11506596B1 (en) | Inspection device and method | |
| US4878376A (en) | Method and apparatus for testing sputter targets | |
| JP2002350309A (ja) | 板状体強度検査装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |