[go: up one dir, main page]

CN115207089A - 一种射频芯片外延片 - Google Patents

一种射频芯片外延片 Download PDF

Info

Publication number
CN115207089A
CN115207089A CN202210849659.9A CN202210849659A CN115207089A CN 115207089 A CN115207089 A CN 115207089A CN 202210849659 A CN202210849659 A CN 202210849659A CN 115207089 A CN115207089 A CN 115207089A
Authority
CN
China
Prior art keywords
layer
gaas
semi
algaas
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210849659.9A
Other languages
English (en)
Other versions
CN115207089B (zh
Inventor
徐鹏飞
王岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Huaxing Optoelectronics Research Co ltd
Jiangsu Huaxing Laser Technology Co ltd
Original Assignee
Wuxi Huaxing Optoelectronics Research Co ltd
Jiangsu Huaxing Laser Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Huaxing Optoelectronics Research Co ltd, Jiangsu Huaxing Laser Technology Co ltd filed Critical Wuxi Huaxing Optoelectronics Research Co ltd
Priority to CN202210849659.9A priority Critical patent/CN115207089B/zh
Publication of CN115207089A publication Critical patent/CN115207089A/zh
Application granted granted Critical
Publication of CN115207089B publication Critical patent/CN115207089B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/40—Vertical BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/852—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs being Group III-V materials comprising three or more elements, e.g. AlGaN or InAsSbP
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/854—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs further characterised by the dopants
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

本发明公开了一种射频芯片外延片，包括：半绝缘GaAs衬底、渐变缓冲层、外延层，渐变缓冲层设于半绝缘GaAs衬底的一侧，渐变缓冲层包括p‑GaAs缓冲层，p‑GaAs缓冲层远离半绝缘GaAs衬底的一侧依次外延生长有p‑AlGaAs组份渐变层，外延层设于p‑AlGaAs组份渐变层远离p‑GaAs缓冲层的一侧，外延层包括p型高掺AlAs层，p型高掺AlAs层远离p‑AlGaAs组份渐变层的一侧依次外延生长有p型低掺杂AlAs层、n‑GaAs层、p‑AlGaAs层、p‑GaAs层，半绝缘GaAs衬底的厚度为100μm‑500μm，半绝缘GaAs衬底的材质为单晶材料中掺杂铁形成的半绝缘材料。本发明通过AlAs/GaAs和GaAs/AlGaAs晶格匹配双异质结设计实现射频异质结双极性PNP晶体管外延材料，提高成品率和可靠性，降低外延生长难度，满足射频工作需要。

Description

一种射频芯片外延片
技术领域
本发明属于芯片外延片技术领域，具体涉及一种射频芯片外延片。
背景技术
外延片就是在衬底上做好外延层的硅片，外延是半导体工艺当中的一种，在bipolar工艺中，硅片最底层是P型衬底硅，然后在衬底上生长一层单晶硅，这层单晶硅称为外延层，再后来在外延层上注入基区、发射区等等，最后基本形成纵向NPN管结构：外延层在其中是集电区，外延上面有基区和发射区。
半导体制造商主要用抛光Si片和外延Si片作为IC的原材料，随着科学技术的不断进步与发展，GaAs由于具有熔点1238℃，600℃以下能在空气中稳定存在，且不被非氧化性的酸侵蚀的优点，应用GaAs制造的GaAs晶圆广泛应用于智能终端、移动卫星通信、仪表、雷达等领域。
现有的GaAs射频器件由于对外延片的质量以及设计要求极高，使得GaAs射频器件的制造成品率以及可靠性较低，降低了GaAs射频器件芯片外延片的生长难度，无法满足GaAs射频芯片的工作需要。
因此，针对上述技术问题，有必要提供一种射频芯片外延片。
发明内容
本发明的目的在于提供一种射频芯片外延片，以解决上述射频芯片外延片成品率低的问题。
为了实现上述目的，本发明一实施例提供的技术方案如下：
一种射频芯片外延片，包括：半绝缘GaAs衬底、渐变缓冲层、外延层；
所述渐变缓冲层设于所述半绝缘GaAs衬底的一侧，所述渐变缓冲层包括p-GaAs缓冲层，所述p-GaAs缓冲层远离半绝缘GaAs衬底的一侧依次外延生长有p-AlGaAs组份渐变层；
所述外延层设于所述p-AlGaAs组份渐变层远离p-GaAs缓冲层的一侧，所述外延层包括p型高掺AlAs层，所述p型高掺AlAs层远离p-AlGaAs组份渐变层的一侧依次外延生长有p型低掺杂AlAs层、n-GaAs层、p-AlGaAs层、p-GaAs层。
进一步地，所述半绝缘GaAs衬底的厚度为100μm-500μm，所述半绝缘GaAs衬底的材质为单晶材料中掺杂铁形成的半绝缘材料。
进一步地，所述p-GaAs缓冲层的厚度为0.2μm-0.5μm，所述p-GaAs缓冲层内掺杂有C元素，所述C元素的浓度为2×1018cm-3。
进一步地，所述p-AlGaAs组份渐变层的厚度为0.3μm，所述p-AlGaAs组份渐变层内掺杂有C元素，所述C元素的浓度为2×1018-8×1018cm-3。
进一步地，所述p型高掺AlAs层的厚度为0.6μm，所述p型高掺AlAs层内掺杂有C元素，所述C元素的浓度为1×1019cm-3。
进一步地，所述p型低掺杂AlAs层的厚度为0.4μm，所述p型低掺杂AlAs层内掺杂有C元素，所述C元素的浓度为1×1016cm-3。
进一步地，所述n-GaAs层的厚度为40μm，所述n-GaAs层内掺杂有Si元素，所述Si元素的浓度为6×1018cm-3。
进一步地，所述p-AlGaAs层的厚度为0.12μm，所述n-GaAs层内掺杂有Zn元素，所述Zn元素的浓度为8×1017cm-3。
进一步地，所述p-GaAs层的厚度为0.1μm，所述n-GaAs层内掺杂有Zn元素，所述Zn元素的浓度为1×1019cm-3。
与现有技术相比，本发明具有以下优点：
本发明通过AlAs/GaAs和GaAs/AlGaAs晶格匹配双异质结设计实现射频异质结双极性PNP晶体管外延材料，提高成品率和可靠性，降低外延生长难度，满足射频工作需要。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一实施例中一种射频芯片外延片的结构示意图。
图中：1.半绝缘GaAs衬底、2.渐变缓冲层、201.p-GaAs缓冲层、202.p-AlGaAs组份渐变层、3.外延层、301.p型高掺AlAs层、302.p型低掺杂AlAs层、303.n-GaAs层、304.p-AlGaAs层、305.p-GaAs层。
具体实施方式
以下将结合附图所示的各实施方式对本发明进行详细描述。但该等实施方式并不限制本发明，本领域的普通技术人员根据该等实施方式所做出的结构、方法或功能上的变换均包含在本发明的保护范围内。
本发明公开了一种射频芯片外延片，参考图1所示，包括半绝缘GaAs衬底1、渐变缓冲层2、外延层3，渐变缓冲层2设于半绝缘GaAs衬底1的一侧，渐变缓冲层2包括p-GaAs缓冲层201，p-GaAs缓冲层201远离半绝缘GaAs衬底1的一侧依次外延生长有p-AlGaAs组份渐变层202，外延层3设于p-AlGaAs组份渐变层202远离p-GaAs缓冲层201的一侧，外延层3包括p型高掺AlAs层301，p型高掺AlAs层301远离p-AlGaAs组份渐变层202的一侧依次外延生长有p型低掺杂AlAs层302、n-GaAs层303、p-AlGaAs层304、p-GaAs层305。
优选地，射频芯片外延片采用MOCVD设备制造。
参考图1所示，半绝缘GaAs衬底1的厚度为100μm-500μm，半绝缘GaAs衬底1的材质为单晶材料中掺杂铁形成的半绝缘材料。
优选地，半绝缘GaAs衬底1的材质具有低缺陷密度，厚度小于500μm，做成器件减薄后厚度大约为100μm。
具体地，MO源选用TMGa、TMAl。
参考图1所示，p-GaAs缓冲层201的厚度为0.2μm-0.5μm，p-GaAs缓冲层201内掺杂有C元素，C元素的浓度为2×1018cm-3。
优选地，掺杂的C元素选用CF4。
具体地，p-GaAs缓冲层201在半绝缘GaAs衬底1上以710℃温度生长外延生长。
参考图1所示，p-AlGaAs组份渐变层202的厚度为0.3μm，p-AlGaAs组份渐变层202内掺杂有C元素，C元素的浓度为2×1018-8×1018cm-3。
具体地，p-AlGaAs组份渐变层202在p-GaAs缓冲层201上以710℃生长。
参考图1所示，p型高掺AlAs层301的厚度为0.6μm，p型高掺AlAs层301内掺杂有C元素，C元素的浓度为1×1019cm-3。
具体地，p型高掺AlAs层301在p-AlGaAs组份渐变层202上以710℃生长。
参考图1所示，p型低掺杂AlAs层302的厚度为0.4μm，p型低掺杂AlAs层302内掺杂有C元素，C元素的浓度为1×1016cm-3。
具体地，p型低掺杂AlAs层302在p型高掺AlAs层301上以700℃外延生长。
参考图1所示，n-GaAs层303的厚度为40μm，n-GaAs层303内掺杂有Si元素，Si元素的浓度为6×1018cm-3。
优选地，Si元素选用SiH4。
具体地，n-GaAs层303在p型低掺杂AlAs层302上以700℃外延生长。
参考图1所示，p-AlGaAs层304的厚度为0.12μm，n-GaAs层303内掺杂有Zn元素，Zn元素的浓度为8×1017cm-3。
具体地，p-AlGaAs层304在n-GaAs层303上以700℃外延生长。
参考图1所示，p-GaAs层305的厚度为0.1μm，n-GaAs层303内掺杂有Zn元素，Zn元素的浓度为1×1019cm-3。
优选地，Zn元素DEZn、DMZn。
具体地，p-AlGaAs层304在p-AlGaAs层304上以700℃外延生长。
本发明通过AlAs/GaAs和GaAs/AlGaAs晶格匹配双异质结设计实现射频异质结双极性PNP晶体管外延材料，提高成品率和可靠性，降低外延生长难度，满足射频工作需要。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施例加以描述，但并非每个实施例仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (9)

1.一种射频芯片外延片，其特征在于，包括：
半绝缘GaAs衬底(1)；
渐变缓冲层(2)，设于所述半绝缘GaAs衬底(1)的一侧，所述渐变缓冲层(2)包括p-GaAs缓冲层(201)，所述p-GaAs缓冲层(201)远离半绝缘GaAs衬底(1)的一侧依次外延生长有p-AlGaAs组份渐变层(202)；
外延层(3)，设于所述p-AlGaAs组份渐变层(202)远离p-GaAs缓冲层(201)的一侧，所述外延层(3)包括p型高掺AlAs层(301)，所述p型高掺AlAs层(301)远离p-AlGaAs组份渐变层(202)的一侧依次外延生长有p型低掺杂AlAs层(302)、n-GaAs层(303)、p-AlGaAs层(304)、p-GaAs层(305)。
2.根据权利要求1所述的一种射频芯片外延片，其特征在于，所述半绝缘GaAs衬底(1)的厚度为100μm-500μm，所述半绝缘GaAs衬底(1)的材质为单晶材料中掺杂铁形成的半绝缘材料。
3.根据权利要求1所述的一种射频芯片外延片，其特征在于，所述p-GaAs缓冲层(201)的厚度为0.2μm-0.5μm，所述p-GaAs缓冲层(201)内掺杂有C元素，所述C元素的浓度为2×1018cm-3。
4.根据权利要求1所述的一种射频芯片外延片，其特征在于，所述p-AlGaAs组份渐变层(202)的厚度为0.3μm，所述p-AlGaAs组份渐变层(202)内掺杂有C元素，所述C元素的浓度为2×1018-8×1018cm-3。
5.根据权利要求1所述的一种射频芯片外延片，其特征在于，所述p型高掺AlAs层(301)的厚度为0.6μm，所述p型高掺AlAs层(301)内掺杂有C元素，所述C元素的浓度为1×1019cm-3。
6.根据权利要求4所述的一种射频芯片外延片，其特征在于，所述p型低掺杂AlAs层(302)的厚度为0.4μm，所述p型低掺杂AlAs层(302)内掺杂有C元素，所述C元素的浓度为1×1016cm-3。
7.根据权利要求1所述的一种射频芯片外延片，其特征在于，所述n-GaAs层(303)的厚度为40μm，所述n-GaAs层(303)内掺杂有Si元素，所述Si元素的浓度为6×1018cm-3。
8.根据权利要求1所述的一种射频芯片外延片，其特征在于，所述p-AlGaAs层(304)的厚度为0.12μm，所述n-GaAs层(303)内掺杂有Zn元素，所述Zn元素的浓度为8×1017cm-3。
9.根据权利要求1所述的一种射频芯片外延片，其特征在于，所述p-GaAs层(305)的厚度为0.1μm，所述n-GaAs层(303)内掺杂有Zn元素，所述Zn元素的浓度为1×1019cm-3。
CN202210849659.9A 2022-07-19 2022-07-19 一种射频芯片外延片 Active CN115207089B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210849659.9A CN115207089B (zh) 2022-07-19 2022-07-19 一种射频芯片外延片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210849659.9A CN115207089B (zh) 2022-07-19 2022-07-19 一种射频芯片外延片

Publications (2)

Publication Number Publication Date
CN115207089A true CN115207089A (zh) 2022-10-18
CN115207089B CN115207089B (zh) 2023-06-09

Family

ID=83581860

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210849659.9A Active CN115207089B (zh) 2022-07-19 2022-07-19 一种射频芯片外延片

Country Status (1)

Country Link
CN (1) CN115207089B (zh)

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5929462A (ja) * 1982-08-10 1984-02-16 Mitsubishi Electric Corp ヘテロ接合素子
JP2003303829A (ja) * 2002-04-10 2003-10-24 Hitachi Cable Ltd ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ
JP2004055724A (ja) * 2002-07-18 2004-02-19 Hitachi Cable Ltd ヘテロ接合バイポーラトランジスタ
CN1574388A (zh) * 2003-05-28 2005-02-02 株式会社东芝 半导体器件
JP2005032897A (ja) * 2003-07-10 2005-02-03 Hitachi Cable Ltd ヘテロ接合バイポーラトランジスタ
TWI265616B (en) * 2005-07-29 2006-11-01 Univ Feng Chia Heterostructure FET with three-terminal-controlled high negative differential resistance characteristics
CN1855533A (zh) * 2005-04-21 2006-11-01 松下电器产业株式会社 异质结双极晶体管及其制造方法
US20070018198A1 (en) * 2005-07-20 2007-01-25 Brandes George R High electron mobility electronic device structures comprising native substrates and methods for making the same
CN1965398A (zh) * 2004-07-01 2007-05-16 日本电信电话株式会社 异质结构双极型晶体管
CN101447485A (zh) * 2007-11-28 2009-06-03 中国科学院微电子研究所 单片集成GaAs基PHEMT和PIN二极管材料结构
US20120068228A1 (en) * 2010-09-17 2012-03-22 Yu-Chung Chin HETEROJUNCTION BIOPLAR TRANSISTOR STRUCTURE WITH GaPSbAs BASE
CN105428403A (zh) * 2015-12-10 2016-03-23 中国电子科技集团公司第十三研究所 一种磷化铟基双异质结双极型晶体管外延层结构
CN106170862A (zh) * 2014-02-04 2016-11-30 Qorvo美国公司 静电放电保护装置
CN209071336U (zh) * 2018-04-10 2019-07-05 新磊半导体科技（苏州）有限公司 一种带半绝缘缓冲层的GaAs基高电子迁移率晶体管材料结构
CN211789981U (zh) * 2020-04-14 2020-10-27 新磊半导体科技（苏州）有限公司 一种GaAs基DBR外延材料结构
CN113764512A (zh) * 2021-09-01 2021-12-07 林健峯 一种金属衬底磷化铟单晶层及其制备方法及其应用
CN113903799A (zh) * 2020-07-06 2022-01-07 阿聚尔斯佩西太阳能有限责任公司 垂直的高阻断的iii-v族双极晶体管

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5929462A (ja) * 1982-08-10 1984-02-16 Mitsubishi Electric Corp ヘテロ接合素子
JP2003303829A (ja) * 2002-04-10 2003-10-24 Hitachi Cable Ltd ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ及びヘテロ接合バイポーラトランジスタ
JP2004055724A (ja) * 2002-07-18 2004-02-19 Hitachi Cable Ltd ヘテロ接合バイポーラトランジスタ
CN1574388A (zh) * 2003-05-28 2005-02-02 株式会社东芝 半导体器件
JP2005032897A (ja) * 2003-07-10 2005-02-03 Hitachi Cable Ltd ヘテロ接合バイポーラトランジスタ
CN1965398A (zh) * 2004-07-01 2007-05-16 日本电信电话株式会社 异质结构双极型晶体管
CN1855533A (zh) * 2005-04-21 2006-11-01 松下电器产业株式会社 异质结双极晶体管及其制造方法
US20070018198A1 (en) * 2005-07-20 2007-01-25 Brandes George R High electron mobility electronic device structures comprising native substrates and methods for making the same
TWI265616B (en) * 2005-07-29 2006-11-01 Univ Feng Chia Heterostructure FET with three-terminal-controlled high negative differential resistance characteristics
CN101447485A (zh) * 2007-11-28 2009-06-03 中国科学院微电子研究所 单片集成GaAs基PHEMT和PIN二极管材料结构
US20120068228A1 (en) * 2010-09-17 2012-03-22 Yu-Chung Chin HETEROJUNCTION BIOPLAR TRANSISTOR STRUCTURE WITH GaPSbAs BASE
CN106170862A (zh) * 2014-02-04 2016-11-30 Qorvo美国公司 静电放电保护装置
CN105428403A (zh) * 2015-12-10 2016-03-23 中国电子科技集团公司第十三研究所 一种磷化铟基双异质结双极型晶体管外延层结构
CN209071336U (zh) * 2018-04-10 2019-07-05 新磊半导体科技（苏州）有限公司 一种带半绝缘缓冲层的GaAs基高电子迁移率晶体管材料结构
CN211789981U (zh) * 2020-04-14 2020-10-27 新磊半导体科技（苏州）有限公司 一种GaAs基DBR外延材料结构
CN113903799A (zh) * 2020-07-06 2022-01-07 阿聚尔斯佩西太阳能有限责任公司 垂直的高阻断的iii-v族双极晶体管
CN113764512A (zh) * 2021-09-01 2021-12-07 林健峯 一种金属衬底磷化铟单晶层及其制备方法及其应用

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
A. NAKAGAWA ET.AL.: "Symmetric P-n-P InAlAs/InGaAs double-heterojunction bipolar transistors fabricated with Si-ion implantation", 《IEEE ELECTRON DEVICE LETTERS》, vol. 13, no. 5, pages 285 - 287, XP000275773, DOI: 10.1109/55.145055 *

Also Published As

Publication number Publication date
CN115207089B (zh) 2023-06-09

Similar Documents

Publication Publication Date Title
US10418468B2 (en) Semiconductor device with multiple HBTS having different emitter ballast resistances
US20080280427A1 (en) Low etch pit density (EPD) semi-insulating GaAs wafers
US9761678B2 (en) Gallium arsenide heterojunction semiconductor structure
US12112985B2 (en) Semiconductor substrate
TWI636570B (zh) １３族氮化物複合基板、半導體元件及１３族氮化物複合基板的製造方法
CN102945795A (zh) 一种宽禁带半导体柔性衬底的制备方法
CN105609499A (zh) 一种GaN集成器件
CN110581167B (zh) 一种台面型AlGaN/GaN异质结双极晶体管器件及其制备方法
CN115207089B (zh) 一种射频芯片外延片
CN110797394B (zh) 一种高电子迁移率晶体管的外延结构及其制备方法
CN103794644A (zh) 一种磷化铟基双异质结双极晶体管结构及制备方法
CN209804658U (zh) 一种台面型AlGaN/GaN异质结双极晶体管器件
JP2007258258A (ja) 窒化物半導体素子ならびにその構造および作製方法
JP2004128415A (ja) トランジスタ、ウェーハ、トランジスタの製造方法、ウェーハの製造方法および半導体層の形成方法
CN118251519A (zh) 氮化物半导体基板及其制造方法
JP6538608B2 (ja) ヘテロ接合バイポーラトランジスタの製造方法
CN114725190A (zh) 化合物半导体器件的外延结构及其制备方法
CN110739207A (zh) 一种在导电SiC衬底上生长GaN外延材料的方法及器件
CN112713082A (zh) 用于制备氮化镓射频器件的衬底及其制备方法、氮化镓射频器件
JP4961740B2 (ja) 化合物半導体エピタキシャル基板の製造方法
JP2004327938A (ja) 化合物半導体エピタキシャル基板
JP6810017B2 (ja) 半導体ウエハの製造方法、ヘテロ接合バイポーラトランジスタの製造方法
CN111081543A (zh) 一种基于二维材料/氮化镓的双极型三极管及其制备方法
CN116313786A (zh) 一种界面极性偏转的InGaP/GaAs异质结双极型晶体管及其制备方法
US10312324B2 (en) Epitaxial wafer for hetero-junction bipolar transistor and hetero-junction bipolar transistor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant