CN115085739A

CN115085739A - 一种编译码方法及装置

Info

Publication number: CN115085739A
Application number: CN202110260804.5A
Authority: CN
Inventors: 李斌; 顾佳琦; 张华滋; 戴胜辰
Original assignee: Huawei Technologies Co Ltd
Current assignee: Huawei Technologies Co Ltd
Priority date: 2021-03-10
Filing date: 2021-03-10
Publication date: 2022-09-20
Also published as: WO2022188752A1; US20240030941A1

Abstract

本申请提供了一种编译码方法及装置，其中编码方法包括：获取待编码序列，所述待编码序列包括信息比特和固定比特，其中所述信息比特和所述固定比特根据待编码比特位对应的可靠度和/或生成矩阵的行重确定；对所述待编码序列进行编码，得到编码后的序列，其中，所述编码的编码过程中包括至少一次交织。本申请提供的编码方法在基于待编码比特位对应的可靠度和/或生成矩阵的行重获取待编码序列后在该待编码序列的编码过程中加入交织器，能够显著降低最小码距的码字个数，优化码谱，提升码的性能，且该编码方法对应的译码算法复杂度较低，更有利于实际实现。

Description

一种编译码方法及装置

技术领域

本申请实施例涉及通信领域，并且更具体地，涉及一种编译码方法及装置。

背景技术

通信系统通常采用信道编码提高数据传输的可靠性，以保证通信的质量。其中，极化(polar)码是第一个从理论上证明可以取得香农容量的信道编码方案，具有高性能，较低复杂度，匹配方式灵活等特点，目前已经被第三代合作伙伴计划(3rd generationpartnership project，3GPP)确定成为第五代(5th generation，5G)控制信道在增强移动宽带(enhanced mobile broadband，eMBB)场景中上行和下行的控制信道编码方案。但是极化码在码长较短时，码谱性能较差。

Arikan在极化码的基础上于2019年提出了一种卷积码级联极化码(polarization-adjusted convolutional code，PAC)的编码方案，该方案在码长较短的情况下也能保障码谱的性能，但是Arikan对PAC码采用的费诺译码算法(Fano decodingalgorithm)较为复杂，且对硬件实现十分不友好。

因此，亟待提出一种能够提升码谱性能与译码性能的编码方案。

发明内容

本申请提供一种编译码方法及装置，能够优化码谱，提升译码性能。

第一方面，提供了一种编码方法，该编码方法包括：获取待编码序列，该待编码序列包括信息比特和固定比特，其中该信息比特和该固定比特位根据待编码比特对应的可靠度和/或生成矩阵的行重确定；对该待编码序列进行编码，得到编码后的序列，其中，该编码的编码过程中包括至少一次交织。

在一种可能的实现方式中，该编码方法还包括发送编码后的序列。

根据本申请实施例的编码方法，根据待编码比特位对应的可靠度和/或生成矩阵的行重确定该待编码比特位中的信息比特位和固定比特位，其中，信息比特位用来携带目标信息，固定比特位用来携带收发端预先约定的固定值，由此获取待编码序列，该待编码序列中的信息比特与该待编码比特位中的信息比特位相对应，该待编码序列中的固定比特与该待编码比特位中的固定比特位相对应。再对该待编码序列进行编码，在该待编码序列的编码过程中插入至少一次交织，或者说，在该待编码序列的编码过程的至少一个中间阶段插入交织，该次交织包括采用至少一个交织器进行交织。经仿真结果验证，该编码方法可以在保证最小码距不降低的前提下，显著的降低最小码距的码字的个数，优化了码谱，提升了码的性能。

需要说明的是，这些固定比特可以被设为0，本申请的叙述中也采用这一设置；在一些可能的实现中，固定比特序列还可以被设置为收发两端预先约定的值。

在一种可能的实现方式中，本申请实施例中的编码方法可应用于Polar码编码或里德-穆勒码(Reed-Muller，RM)码编码，可以理解为在获取待编码序列后，对待编码序列采用Polar码编码或RM码编码的编码方式，并在Polar码编码或RM码编码的至少一个中间编码阶段增加一次交织，且该次交织包括采用至少一个交织器进行交织。

需要说明的是，该编码方法还适用于其他的级联外码的编码方式，比如外码可以为BCH(Bose–Chaudhuri–Hocquenghem codes)编码，低密度奇偶校验(low density paritycheck，LDPC)码等等，此处不应对本申请造成限定。

结合第一方面，在第一方面的某些实现方式中，该编码的编码过程中包括至少一次交织包括：对该待编码序列进行第一编码，得到Q个第一编码序列，该Q为正整数；对该Q个第一编码序列中的至少一个第一编码序列进行第一交织，得到Q个第二编码序列；对该Q个第二编码序列进行第二编码，得到编码后的序列。

在一种可能的实现方式中，该编码过程包括：对该待编码序列进行该第一编码，得到Q个第一编码序列，记做

其中k和Q为正整数；对该Q个第一编码序列中的Q/2个第一编码序列{C₁ ⁽⁰⁾,C₃ ⁽⁰⁾,...,C_2k-1 ⁽⁰⁾,...,C_Q-1 ⁽⁰⁾}进行第一交织得到Q个第二编码序列，记做{I₁ ⁽¹⁾(C₁ ⁽⁰⁾),C₂,..,I_k ⁽¹⁾(C_2k-1 ⁽⁰⁾),C_2k,...,I_Q/2 ⁽¹⁾(C_Q-1 ⁽⁰⁾),C_Q}，其中，

表示对该Q个第一编码序列中的第k个第一编码序列进行第一交织；对该Q个第二编码序列进行第二编码，得到编码后的序列。

在一种可能的实现方式中，该第一编码包括：对该待编码序列进行等效分组，等效的将该待编码序列视作Q组待编码子序列，并对该Q组待编码子序列进行第一交织前的编码过程。一种可能的实现中，该第一交织前的编码过程中还可以包括一次或多次交织。

在一种可能的实现方式中，根据预设的交织次数m，对该待编码序列进行等效分组。

举例来说，当第一交织为首次交织时，以RM编码的编码方法为例，若将首次交织对应的交织器插入RM码编码过程中的第一阶段后第二阶段前，则第一编码，即上述第一交织前的编码过程，指RM码编码过程中的第一阶段的编码；当第一交织为非首次交织时，若第一交织中将交织器插入RM码编码过程中的第二阶段后第三阶段前，则第一编码，即上述第一交织前的编码过程，指对该Q组待编码子序列进行RM码编码过程中第二阶段以及其之前阶段的编码，且在第二阶段及其之前阶段的编码过程中包括交织操作。

需要说明的是，上述第一编码中对该待编码序列进行“等效分组”的描述只是便于说明和理解，实际上并不一定会对该待编码序列进行分组操作，此处不应对本申请造成限定。类似的，也可以先对该待编码序列进行第一交织前的编码过程(例如polar码或者RM码编码过程)，再将经过该编码过程得到的中间编码结果等效分组，得到Q个第一编码序列。

结合第一方面，在第一方面的某些实现方式中，该编码过程还包括：对该Q个第二编码序列进行第三编码，得到P个第三编码序列，该P和Q均为正整数；对该P个第三编码序列中的至少一个第三编码序列进行第二交织，得到P个第四编码序列；对该P个第四编码序列进行第四编码，得到编码后的序列。

在一种可能的实现方式中，该第二编码包括对交织后的Q个第二编码序列进行下一阶段的编码。作为示例而非限定，以RM编码的编码方法为例，在RM编码过程中的第二阶段后第三阶段前加入交织器，该第二编码包括将经过交织器的交织操作后得到的Q个第二编码序列进行第三阶段的RM编码。

根据本申请实施例的编码方法，在待编码序列的编码过程中插入交织器，能够在保证在最小码距不降低的前提下，显著降低最小码距的码字个数，优化了码谱，提升码的性能。

结合第一方面，在第一方面的某些实现方式中，该编码过程包括：对该待编码序列进行该第一编码，得到Q个第一编码序列，记做

对该Q个第一编码序列中的Q/2个第一编码序列{C₁ ⁽⁰⁾,C₃ ⁽⁰⁾,...,C_2k-1 ⁽⁰⁾,...,C_Q-1 ⁽⁰⁾}进行第一交织得到Q个第二编码序列，记做{I₁ ⁽¹⁾(C₁ ⁽⁰⁾),C₂,..,I_k ⁽¹⁾(C_2k-1 ⁽⁰⁾),C_2k,...,I_Q/2 ⁽¹⁾(C_Q-1 ⁽⁰⁾),C_Q}，其中，

表示对该Q个第一编码序列中的第k个第一编码序列进行第一交织；对该Q个第二编码序列进行第三编码，得到P个第三编码序列，记做

该k、P和Q均为正整数，其中，

对该P个第三编码序列中的P/2个第三编码序列{C₁ ⁽¹⁾,C₃ ⁽¹⁾,...,C_2k-1 ⁽¹⁾,...,C_Q-1 ⁽¹⁾}进行第二交织，得到P个第四编码序列；对该P个第四编码序列进行第四编码，得到编码后的序列。

需要说明的是，在上述实现方式中，若从0开始对第一编码序列和第三编码序列进行序号排序，相当于对第一编码序列和第三编码序列中序号为偶数的编码序列进行交织。

根据本申请实施例的编码方法，相比于传统RM码或Polar码的编码方法，能够在码长较短的情况下，降低最小码距的码字个数，提升码谱的性能。

应理解，最小码距是码的一个重要参数，它是衡量码检错、纠错能力的依据，最小码距的码字个数越少，对应的码的检错、纠错能力越强，码的性能就越好。

结合第一方面，在第一方面的某些实现方式中，该信息比特位对应的生成矩阵的行重大于或者等于该固定比特位对应的生成矩阵的行重。

在一种可能的实现方式中，将待编码比特位按照生成矩阵的行重进行信息比特位与固定比特位的选择，假设要选择K个比特位作为信息比特位，首先计算每个待编码比特位对应的生成矩阵G的行重；再按照生成矩阵的行重从大到小的顺序或者从小到大的顺序对待编码比特位进行排序；假设要选择K个比特位作为信息比特位，若待编码比特位按照生成矩阵的行重从大到小的顺序进行排序，选择前K个比特位作为信息比特位，其余比特位作为固定比特位，同理，若待编码比特位按照生成矩阵的行重从小到大的顺序进行排序，选择后K个比特位作为信息比特位，其余比特位作为固定比特位，其中，信息比特位的个数K可以是预先设置的。

结合第一方面，在第一方面的某些实现方式中，该信息比特位对应的可靠度大于或者等于可靠度的预设门限值。

在一种可能的实现方式中，将待编码比特位按照可靠度进行信息比特位与固定比特位的选择，假设要选择K个比特位作为信息比特位，首先计算每个待编码比特位对应的子信道的可靠度；再按照可靠度从大到小的顺序或者从小到大的顺序对待编码比特位进行排序；假设要选择K个比特位作为信息比特位，若待编码比特位按照可靠度从大到小的顺序进行排序，选择前K个比特位作为信息比特位，其余比特位作为固定比特位，同理，若待编码比特位按照可靠度从小到大的顺序进行排序，选择后K个比特位作为信息比特位，其余比特位作为固定比特位，其中，信息比特位的个数K可以是预先设置的。

需要说明的是，判断每个待编码比特对应的子信道的可靠程度时，即哪些属于可靠信道，哪些属于不可靠信道，对各个子信道的可靠度进行度量的方法包括但是不限于：巴氏参数(bhattacharyya parameter)法、密度进化(density evolution，DE)法和高斯近似(gaussian approximation)法。

结合第一方面，在第一方面的某些实现方式中，该信息比特位对应的生成矩阵的行重大于或者等于固定比特位对应的生成矩阵的行重，且该信息比特位对应的可靠度大于可靠度的预设门限值。

在一种可能的实现方式中，假设要选择K个比特位作为信息比特位，选择出生成矩阵的行重大于行重预设门限值的待编码比特位；确定生成矩阵的行重大于行重预设门限值的待编码比特位所对应的可靠度，按照可靠度从大到小的顺序(或者从小到大的顺序)对生成矩阵的行重大于行重预设门限值的比特位进行排序；若按照可靠度从大到小的顺序进行排序，选择前K个比特位作为信息比特位，待编码比特位中的其余比特位作为固定比特位，同理，若按照可靠度从小到大的顺序进行排序，选择后K个比特位作为信息比特位，待编码比特位中的其余比特位作为固定比特位，其中，信息比特位的个数K可以是预先设置的。

在一种可能的实现方式中，选择出生成矩阵的行重大于行重预设门限值的待编码比特位，可以通过计算每个待编码比特位对应的生成矩阵G的行重，按照生成矩阵的行重从大到小的顺序(或者从小到大的顺序)对待编码比特位进行排序，再依据行重预设门限值或者每个待编码比特位对应于行重的排序序号选择出M个待编码比特位，再依据每个待编码比特位对应于可靠度的排序序号从M个待编码比特位中选择出K个信息比特位，M大于或等于K，M和K均为正整数。

结合第一方面，在第一方面的某些实现方式中，该信息比特位的可靠度大于或者等于固定比特位的可靠度，且该信息比特位对应的生成矩阵的行重大于行重的预设门限值。

在一种可能的实现方式中，假设要选择K个比特位作为信息比特位，选择出可靠度大于可靠度预设门限值的待编码比特位；确定可靠度大于可靠度预设门限值的待编码比特位所对应的生成矩阵G的行重，按照生成矩阵的行重从大到小的顺序(或者从小到大的顺序)对可靠度大于可靠度预设门限值的比特位进行排序；若按照生成矩阵的行重从大到小的顺序进行排序，选择前K个比特位作为信息比特位，待编码比特位中的其余比特位作为固定比特位，同理，若按照生成矩阵的行重从小到大的顺序进行排序，选择后K个比特位作为信息比特位，待编码比特位中的其余比特位作为固定比特位，其中，信息比特位的个数K可以是预先设置的。

在一种可能的实现方式中，选择出可靠度大于可靠度预设门限值的待编码比特位，可以通过计算每个待编码比特位对应的可靠度，按照可靠度从大到小的顺序(或者从小到大的顺序)对待编码比特位进行排序，再依据可靠度预设门限值或者每个待编码比特位对应于可靠度的排序序号选择出M个待编码比特位，再依据每个待编码比特位对应的生成矩阵的行重的排序序号从M个待编码比特位中选择出K个信息比特位，M大于或等于K，M和K均为正整数。

还需要说明的是，以上选择信息比特位时比较的是待编码比特位对应的行重具体的值和/或待编码比特位对应的可靠度具体的值，对应的，上述行重的预设门限值与可靠度的预设门限值也指具体的值，比如其中可靠度或可靠度预设门限值对应的具体的值可以是根据高斯近似法计算的该比特位对应的子信道出错的概率值，但当对按照一定规则排序好的待编码比特位进行信息比特位的选择时，是依据排序的序号选择前K个比特位或后K个比特位作为信息比特位。

在另一种可能的实现方式中，预先按照对应的生成矩阵的行重从大到小(或者从小到大)或者可靠度从大到小(或者从小到大)的顺序对待编码比特位进行排序，并存储排序的结果，后续可通过查询该存储信息来确定待编码比特位中的信息比特位或者固定比特位，例如，要选择K个比特位作为信息比特位，通过查询上述存储信息，将行重排序靠前(按照行重从大到小排序)或者可靠度排序靠前(按照可靠度从大到小排序)的K个比特位作为信息比特位。

根据本申请实施例的编码方法，将信息比特位的选择方式与交织器的插入相结合，相比于传统的编码方法，大大减少了最小码距的码字个数，优化了码谱，带来了码性能的提升，并且随着编码过程中交织次数m的增加，本申请中的编码方法对应的最小码距的码字个数进一步减小，码性能的提升效果更加明显。

第二方面，提供了一种译码方法，该译码方法包括：接收待译码的序列；对该待译码的序列进行译码，得到译码后的序列，其中，该译码的译码过程中包括至少一次解交织。

本申请实施例的译码方法与本申请中的编码方法相对应，也即译码端会预先知道编码端的编码结构，译码过程中对应于本申请中的编码方法中插入的交织器，会相应的进行解交织的操作，其余不涉及交织器的译码方法与现有技术中的译码方法类似，比如可参考SC译码算法、SCL译码算法、SCS译码算法、SCH译码算法等，还可以在信息序列增加CRC信息，采用通过CRC辅助的增强SC译码算法，如CASCL译码算法、CASCS译码算法和CASCH译码算法等，本申请在此不作赘述。

本申请实施例的译码方法，相较于Arikan对PAC码采用的Fano译码算法，具有更低的复杂度，更容易实现。

结合第二方面，在第二方面的某些实现方式中，该译码的译码过程中包括至少一次解交织包括：对待译码的序列进行第一译码，得到第一子序列；对该第一子序列进行第一解交织，得到第二子序列；对该第二子序列进行第二译码，得到译码后的序列。一种可能的实现中，该第一解交织前的编码过程中还可以包括一次或多次解交织。

当第一解交织为首次解交织时，该第一译码包括对第一解交织之前的译码过程，该译码过程中不涉及交织器，这里可以参考现有技术中的译码过程，在此不作赘述。当第一解交织为非首次解交织时，该第一译码包括对本次解交织之前的译码过程，该译码过程中包括本次解交织之前的解交织操作，该译码过程中的其余不涉及交织器的译码过程可参考现有技术中的译码过程，在此不作赘述。

需要说明的是，本申请中的译码方法可以理解为，以现有技术的译码方法为基础，与本申请的编码方法相对应，换句话说，在译码到了本申请编码方法增加交织器的位置，会相应的进行解交织的操作，其余不涉及交织器的译码过程可参考现有技术中的译码过程，在此不作赘述。

结合第二方面，在第二方面的某些实现方式中，上述第二译码包括：对该第二子序列进行第三译码，得到第三子序列；对该第三子序列进行第二解交织，得到第四子序列；对该第四子序列进行第四译码，得到译码后的序列。

在一种可能的实现方式中，该第二译码包括第一解交织到第二解交织中间的译码过程，即两次解交织之间的译码过程，这里可参考现有技术，在此就不作赘述。

需要说明的是，若本申请采用的译码方式中包括一些对已经译码完毕的当前译码结果进行反向编码的操作，则在本申请的译码过程中，还可以包括交织操作，具体的，上述第一译码和第二译码中还可以包括交织操作。例如，若在当前译码阶段的当前子序列的求解过程中，需要对同一阶段中的上一子序列的译码结果进行反向编码，而且编码过程中在该上一子序列对应的位置前插入了交织器，则在对已经译码完毕的该上一子序列的当前译码结果进行反向编码操作中还包括交织操作。应理解，上述译码过程中不涉及交织器的译码过程与现有技术类似，涉及交织器的译码过程会在对应的正向译码遇到交织器时进行解交织操作，在在对应的反向编码遇到交织器时进行交织操作。

对应于在编码过程中增加的交织器，本申请实施例的译码方法相应的进行了解交织的操作，并且随着解交织次数m的增加，本申请中的译码方法对应的最小码距的码字个数逐渐减小，码谱性能提升，本申请提出的编码方法生成的码的性能与PAC编码方法生成的码的性能相当甚至可以达到更优，并且相比于PAC码采用的Fano译码，本申请的编码方法对应的译码方法的复杂度更低，实现难度更小。

第三方面，提供了一种编码装置，该装置可以用来执行第一方面及第一方面的任意可能的实现方式中的通信设备的操作。具体地，通信装置包括用于执行上述第一方面所描述的步骤或功能相对应的部件(means)可以是第一方面的第一通信设备。该步骤或功能可以通过软件实现，或硬件实现，或者通过硬件和软件结合来实现。

举例来说，该编码装置包括：确定单元，用于获取待编码序列，该待编码序列根据待编码比特位对应的可靠度和/或生成矩阵的行重确定，该待编码比特位包括信息比特位和固定比特位；编码单元，用于对该待编码序列进行编码，得到编码后的序列，其中，该编码的编码过程中包括至少一次交织。

结合第三方面，在第三方面的某些实现方式中，该编码装置还包括收发单元，用于发送该编码后的序列。

结合第三方面，在第三方面的某些实现方式中，该编码单元用于：对该待编码序列进行第一编码，得到Q个第一编码序列，该Q为正整数；对该Q个第一编码序列中的至少一个第一编码序列进行第一交织，得到Q个第二编码序列；对该Q个第二编码序列进行第二编码，得到编码后的序列。

结合第三方面，在第三方面的某些实现方式中，该编码单元用于对该Q个第二编码序列进行第二编码包括该编码单元用于：对该Q个第二编码序列进行第三编码，得到P个第三编码序列，该P和Q均为正整数；对该P个第三编码序列中的至少一个第三编码序列进行第二交织，得到P个第四编码序列；对该P个第四编码序列进行第四编码，得到编码后的序列。

结合第三方面，在第三方面的某些实现方式中，该编码单元用于：

对该待编码序列进行该第一编码，得到Q个第一编码序列，记做

对该Q个第一编码序列中的Q/2个第一编码序列{C₁ ⁽⁰⁾,C₃ ⁽⁰⁾,...,C_2k-1 ⁽⁰⁾,...,C_Q-1 ⁽⁰⁾}进行第一交织得到Q个第二编码序列{I₁ ⁽¹⁾(C₁ ⁽⁰⁾),C₂,..,I_k ⁽¹⁾(C_2k-1 ⁽⁰⁾),C_2k,...,I_Q/2 ⁽¹⁾(C_Q-1 ⁽⁰⁾),C_Q}，其中，

表示对该Q个第一编码序列中的第k个第一编码序列进行第一交织；对该Q个第二编码序列进行第三编码，得到P个第三编码序列

该k、P和Q均为正整数，其中，

第三方面提供的编码装置的有益效果参考第一方面及其各种可能的实现的有益效果，此处不再赘述。

第四方面，提供了一种译码装置，该装置可以用来用于执行第二方面及第二方面的任意可能的实现方式中的通信设备的操作。具体地，该装置可以包括用于执行上述第二方面所描述的步骤或功能相对应的部件(means)。该步骤或功能可以通过软件实现，或硬件实现，或者通过硬件和软件结合来实现。

举例来说，该译码装置包括：收发单元，用于接收待译码的序列；译码单元，用于对该待译码的序列进行译码，得到译码后的序列，其中，该译码的译码过程中包括至少一次解交织。

结合第四方面，在第四方面的某些实现方式中，该译码单元用于对待译码的序列进行第一译码，得到第一子序列；对该第一子序列进行第一解交织，得到第二子序列；对该第二子序列进行第二译码，得到译码后的序列。一种可能的实现中，该第一解交织前的编码过程中还可以包括一次或多次解交织。

结合第四方面，在第四方面的某些实现方式中，上述第二译码包括：对该第二子序列进行第三译码，得到第三子序列；对该第三子序列进行第二解交织，得到第四子序列；对该第四子序列进行第四译码，得到译码后的序列。

第四方面提供的编码装置的有益效果参考第二方面及其各种可能的实现的有益效果，此处不再赘述。

第五方面，提供了一种计算机可读介质，该计算机可读介质存储有计算机程序(也可以称为代码，或指令)当其在计算机上运行时，使得上述第一方面及其任一种可能的实现方式中的方法被执行；或者使得上述第二方面及其任一种可能实现方式中的方法被执行。

第六方面，提供了一种芯片系统，包括存储器和处理器，该存储器用于存储计算机程序，该处理器用于从存储器中调用并运行该计算机程序，使得安装有该芯片系统的通信设备执行上述第一方面及其任一种可能的实现方式中的方法；或者执行上述第二方面及其任一种可能实现方式中的方法。

第七方面，提供了一种芯片，芯片包括处理器和通信接口，该通信接口用于与外部器件或内部器件进行通信，该处理器用于实现上述第一方面及其任一种可能的实现方式中的方法；或者该处理器用于实现上述第二方面及其任一种可能实现方式中的方法。

在一种可能的实现方式中，该芯片还可以包括存储器，该存储器中存储有指令，处理器用于执行存储器中存储的指令或源于其他的指令。当该指令被执行时，处理器用于实现上述第一方面及其任一种可能的实现方式中的方法；或者处理器用于实现上述第二方面及其任一种可能实现方式中的方法。

第八方面，提供了一种计算机程序产品，该计算机程序产品包括：计算机程序(也可以称为代码，或指令)，当该计算机程序被运行时，使得计算机执行上述第一方面及其任一种可能的实现方式中的方法；或者执行上述第二方面中及其任一种可能实现方式中的方法。

第九方面，提供了一种通信设备，包括，处理器，存储器，该存储器用于存储计算机程序，该处理器用于从存储器中调用并运行该计算机程序，使得该通信装置执行第一方密方面及其任一种可能的实现方式中的通信方法，或者执行第二方面及其任一种可能实现方式中的通信方法。

该处理器为一个或多个，该存储器为一个或多个。该存储器可以与该处理器集成在一起，或者该存储器与处理器分离设置。

一个可能的设计中，提供了一种通信设备，包括通信接口、处理器和存储器。该处理器用于控制通信接口收发信号，该存储器用于存储计算机程序，该处理器用于从存储器中调用并运行该计算机程序，使得该通信设备执行第一方面及其任一种可能的实现方式中的方法，或者执行第二方面及其任一种可能实现方式中的方法。

第十方面，提供一种通信装置，其特征在于，包括输入输出接口和逻辑电路，输入输出接口用于获取待编码序列，输入输出接口还用于发送编码后的序列，逻辑电路用于根据上述第一方面及其各种可能的实现方式该的方法对待编码序列进行编码，得到编码后的序列。

第十一方面，提供一种通信装置，其特征在于，包括输入输出接口和逻辑电路，输入输出接口用于获取待译码序列，逻辑电路用于根据上述第二方面及其各种可能的实现方式该的方法对待译码序列进行编码，得到译码后的序列。

第十二方面，提供了一种系统，该系统包括第三方面中的编码装置和第四方面中的译码装置。

附图说明

图1是本申请实施例可应用的系统场景示意图。

图2是在无线通信环境中执行本申请实施方式的编码方法的系统的示意图。

图3是在无线通信环境中执行本申请实施方式的译码方法的系统的示意图。

图4是无线通信的基本流程示意图。

图5是极化码编码示意图。

图6是本申请实施例中编码方法的流程示意图。

图7是本申请实施例中编码方法的一例。

图8是本申请实施例中编码方法的又一例。

图9是本申请实施例中编码方法的再一例。

图10是本申请实施例中译码方法的一例。

图11是本申请中编码方法的编码效果对比图。

图12是本申请实施例提供的一种编码装置示意性框图。

图13是本申请实施例提供的一种译码装置示意性框图。

图14是本申请实施例提供的一种通信装置的结构示意图。

图15是本申请实施例提供的又一种通信装置的结构示意图。

具体实施方式

下面将结合附图，对本申请中的技术方案进行描述。

本申请实施例的技术方案可以应用于各种通信系统，例如：长期演进(long termevolution，LTE)系统、LTE频分双工(frequency division duplex，FDD)系统、LTE时分双工(time division duplex，TDD)、第五代(5th generation，5G)系统、、新无线(new radio，NR)，或者第六代(6th generation，6G)等将来可能出现的新的通信系统。

本申请实施例的编码方法或译码方法的执行主体可以是终端设备。终端设备可以指用户设备(user equipment，UE)、接入终端、用户单元(subscriber unit)、用户站、移动站(mobile station)、移动台、远方站、远程终端、移动设备、用户终端(terminalequipment)、终端、无线通信设备、用户代理或用户装置。终端设备还可以是蜂窝电话、无绳电话、会话启动协议(session Initiation protocol，SIP)电话、无线本地环路(wirelesslocal loop，WLL)站、个人数字处理(personal digital assistant，PDA)、具有无线通信功能的手持设备、计算设备或连接到无线调制解调器的其它处理设备、车载设备、可穿戴设备，虚拟现实(virtual reality，VR)终端设备、增强现实(augmented reality，AR)终端设备、工业控制(industrial control)中的无线终端、无人驾驶(self driving)中的无线终端、远程医疗(remote medical)中的无线终端、智能电网(smart grid)中的无线终端、运输安全(transportation safety)中的无线终端、智慧城市(smart city)中的无线终端、智慧家庭(smart home)中的无线终端、卫星通信中的终端、5G网络或者未来通信网络中的终端设备等，本申请实施例对此并不限定。

或者，本申请实施例的编码方法或译码方法的执行主体可以是网络设备。网络设备可以是用于与终端设备通信的设备，该网络设备可以是LTE系统中的演进型基站(evolutional nodeB，eNB或eNodeB)，还可以是云无线接入网络(cloud radio AccessNetwork，CRAN)场景下的无线控制器，或者该网络设备可以为中继站、接入点、车载设备、可穿戴设备以及5G网络中的下一代基站(gNodeB，gNB)、传输点(transmitting andreceiving point，TRP)、发射点(transmitting point，TP)、移动交换中心以及设备到设备(Device-to-Device，D2D)、车辆外联(vehicle-to-everything，V2X)、机器到机器(machine-to-machine，M2M)通信、物联网(Internet of Things)通信中承担基站功能的设备等，或者未来演进的网络中的网络设备等，本申请实施例并不限定。

图1示出了根据本文各个实施例可应用的无线通信系统100。无线通信系统100包括网络设备110，网络设备110可以与一个或多个终端设备(例如，终端设备120)通信。

给定时间，网络设备110、终端设备120可以是无线通信发送装置和/或无线通信接收装置。当发送数据时，无线通信发送装置可对数据进行编码以用于传输。

具体地，无线通信发送装置可获取(例如，生成、从其它通信装置接收、或在存储器中保存等)要通过信道发送至无线通信接收装置的一定数目的数据比特。这种数据比特可包含在数据的一个或多个传输块中，传输块可被分段以产生多个码块。此外，无线通信发送装置可使用编码器(图中未示出)来对每个码块进行编码，生成发射信号。

无线通信接收装置可获取通过信道接收无线通信发送装置发送的经过本申请中的编码器进行编码处理后的信号，并且，可以通过本申请中译码方法对应的译码器(图中未示出)对该信号进行解码，以获取上述数据比特。

图2和图3示出了在无线通信环境中适用本申请的编译码方法的系统，该系统包括适用本申请的编码方法的系统200和适用本申请的译码方法的系统300。

其中，图2示出了在无线通信环境中适用本申请的编码方法的系统200的示意性框图。系统200包括无线通信设备202，该无线通信设备202可经由信道发送数据。此外，无线通信设备202还可经由信道接收数据，例如，无线通信设备202可同时发送和接收数据，或者，无线通信设备202也可以在不同时刻发送和接收数据，或其组合等。无线通信设备202例如可以是网络设备(例如，图1的网络设备110等)、终端设备(例如，图1的终端设备120等)等。

无线通信设备202可以包括本申请中的编码器204和发射机206。可选地，无线通信设备202还可以包括速率匹配装置。可选地，当无线通信设备202经由信道接收数据时，该无线通信设备202还可以包括一个接收机，该接收机可以单独存在，也可以与发射机206集成在一起形成一个收发机。

其中，本申请中的编码器204用于对要从无线通信装置202传送的数据进行编码。

此外，发射机206可随后在信道上传送经过本申请中的编码器204(或者，本申请中的编码器204和速率匹配装置)处理后的输出比特。例如，发射机206可以将相关数据发送到其它不同的无线通信装置(图中未示出)。

图3示出了在无线通信环境中适用本申请的译码方法的系统300的示意性框图。系统300包括无线通信设备302，该无线通信设备302可经由信道接收数据。此外，无线通信设备302还可经由信道发送数据，例如，无线通信设备302可同时发送和接收数据，或者，无线通信设备302也可以在不同时刻发送和接收数据，或其组合等。无线通信设备302例如可以是网络设备(例如，图1的网络设备110等)、终端设备(例如，图1的终端设备120等)等。

无线通信设备302可以包括接收机306和本申请中的译码器304。可选地，当无线通信设备302经由信道发送数据时，该无线通信设备302还可以包括一个发射机，该发射机可以单独存在，也可以与接收机306集成在一起形成一个收发机。

其中，接收机306可在信道接收来自其他无线通信装置发射的经过本申请中的编码处理后的信号。

并且，本申请中的译码器304用于对该接收机306接收到的信号进行译码，获取其他无线通信装置所发送的数据。

在对本申请具体的实施例展开描述之前，首先对采用无线技术进行通信的基本流程进行介绍：

如图4所示，发送端的信源依次经过信源编码、信道编码、速率匹配和调制后在信道上发出。接收端收到信号后依次经过解调、解速率匹配、信道解码和信源解码后获得信宿。本申请提供的编码方法或译码方法对应的装置位于如图4中虚线框所示的信道编码和信道解码模块中。

接下来，对本申请中涉及的极化(Polar)码的编码和译码过程进行介绍：

通信系统通常采用信道编码提高数据传输的可靠性，以保证通信的质量。Arikan提出的Polar码是第一个从理论上证明可以取得香农容量且具有低编译码复杂度的好码。极化码构造的核心是通过“信道极化”的处理，在编码侧，采用编码的方法使各个子信道呈现出不同的可靠性，当码长持续增加时，一部分信道将趋向于容量接近于1的无噪信道，另一部分信道趋向于容量接近于0的全噪信道，选择在容量接近于1的信道上直接传输信息以逼近信道容量。

Polar码的编码策略正是应用了这种现象的特性，利用无噪信道传输用户有用的信息，全噪信道传输约定的信息或者不传信息。Polar码也是一种线性块码，其编码矩阵(也称为生成矩阵)为G_N，编码过程为c₁ ^N＝u₁ ^NG_N。其中，c₁ ^N是Polar码的母码，长度(即，码长)为N，是一个二进制的行矢量，其元素为母码码字，u₁ ^N＝(u₁，u₂，…，u_N)是一个二进制的行矢量，长度(即，码长)为N，且N＝2ⁿ，n为正整数。G_N是一个N×N的矩阵，且

B_N是一个N×N转置矩阵，例如比特反转(bit reversal)矩阵，所谓比特反序置换即是将一个长度为N序列

经过排列后得到

其中y_a＝x_b，序号_a和b的二进制表示展开互为反序序列。如序列(1,2,3,4,5,6,7,8)经比特反序排列后为(1,5,3,7,2,6,4,8)；

定义为log₂N个矩阵F₂的克罗内克(Kronecker)乘积，定义为

其中，

以上各式中涉及的加法、乘法操作均为二进制伽罗华域上的加法、乘法操作。

Polar码的编码过程中，

中的一部分比特位用来携带信息，称为信息比特(information bits)，这些比特的索引的集合记作A。另外的一部分比特位放置收发端预先约定的固定值，称之为固定比特或冻结比特(frozen bits)，其索引的集合用A的补集A^c表示。需要说明的是，这些固定比特可以被设为0，本申请的叙述中也采用这一设置；在一些可能的实现中，固定比特序列还可以被设置为收发两端预先约定的值。

当固定比特被设为0时，Polar码的编码输出可简化为：

这里u_A为

中的信息比特集合，u_A为长度为K比特的行矢量，K为待编码比特中信息比特的数目，即|A|＝K，其中，|·|表示集合中元素的个数，K为信息块的大小，

是矩阵G_N中由集合A中的索引对应的那些行得到的子矩阵，

是一个K×N的矩阵。集合A的选取(即信息位的选取)决定了Polar码的性能。

作为示例而非限定，图5示出了一个码长为8的Polar码的编码示意图，其中，符号

代表二进制相加，其输入为左侧，输出为右侧。图5中每条实线代表1比特。待编码比特根据他们各自的可靠度不同排序，将可靠度较高的比特设置为信息比特，可靠度较低的比特设置为固定比特，固定比特设置为预先约定的固定值，在实际传输中发送端和接收端都已知，作为示例而非限定，固定比特的值设置为0。如图5所示，其中u₇，u₆，u₅，u₃为可靠度靠前的四位比特，设置为信息比特u₄，u₂，u₁，u₀为可靠度靠后的四位比特，设置为固定比特，将{u₇，u₆，u₅，u₃}共4位信息比特进行polar编码，得到8位编码比特。编码之后，再将该8位编码比特进行调制后经过噪声信道发送。

Polar码最常用的译码方法是串行抵消(successive cancellation，SC)译码。SC译码的优点是：在码长足够大时，理论上证明了Polar码在SC译码下能够达到信道容量；译码复杂度很低，与码长N与码长的对数log₂N的乘积呈线性关系，为O(Nlog₂N)。但当码长较短的时候，传统的SC译码的性能并不理想。因此陆续提出了以列表连续干扰消除(successivecancellation list，SCL)译码算法为代表的增强SC译码算法，还包括堆栈连续干扰消除(successive cancellation stack，SCS)译码、串行抵消混合(successive cancellationhybrid，SCH)译码等。在信息序列中包含循环冗余校验(cyclic redundancy check，CRC)信息的情况下，通过CRC辅助的增强SC译码，如CRC辅助的SCL(CRC-aided successivecancellation list，CASCL)译码、CRC辅助的SCS(CRC-aided successive cancellationstack，CASCS)译码和CRC辅助的SCH(CRC-aided successive cancellation hybrid，CASCH)译码等。

接下来对本申请涉及的里德-穆勒码(Reed-Muller，RM)码的编码和解码过程进行介绍：

RM码是一种线性分组码，RM码由David Muller于1954年首次提出，当时Muller没有给出可行的译码算法，Irving Reed于同年提出了一种大数逻辑译码算法，完成对RM码的快速译码。在1969年到1977年之间，RM码在火星探测方面得到了极为广泛的应用。即使在今天，RM码也具有很大的研究价值，其快速的译码算法非常适合于无线通信系统。

若给定RM码的相关参数r和m，其中r≤m，r和m均为非负整数，则可将一个r阶的RM码表示为：(r，m)，该RM码的码字长度N为2^m，该RM码的信息比特的位数K为

该RM码的最小码距d为2^m-r，因此，RM码也可以表示为：(N，K，d)。

应理解，RM码可以采用和polar码相同的N×N的生成矩阵进行构造，即极化码与RM码编码结构可以相同。

针对码长较短时，码谱性能差的问题，Arikan在在极化码的基础上于2019年提出了一种卷积码级联极化码的编码方案，称为卷积码级联极化码(polarization-adjustedconvolutional code，PAC)码。在PAC码方案中，在对未编码比特进行极化变换之前，会对它们预先做一个卷积变换，即乘以一个卷积矩阵，仿真结果显示，采用合适的卷积变换以及强大的译码算法，该方案可以在码长N＝128，码率R＝1/2时降低最小码距的码字的个数，逼近高斯加性白噪声(additive white gaussian noise，AWGN)信道下的有限长理论界。PAC码虽然显著降低了最小码距码字的个数，能够在码长较短的情况下提升码谱性能，逼近有限长理论界，但是该PAC码采用费诺译码算法(Fano decoding algorithm)进行译码，这种译码器具有较大的最大复杂度，且对硬件实现十分不友好。

因此，本申请中提出了一种复杂度较低的递归交织的编码方法以及对应的译码方法，实现码长较短的情况下，提升码谱性能，同时降低译码复杂度。

该编码方法根据待编码比特位对应的生成矩阵的行重和/或可靠度进行信息比特和冻结比特的选择，确定待编码的序列，将交织器插入待编码序列的编码过程(例如RM码或者Polar码的编码过程)中的某些阶段，使得该阶段的码字经过交织后，再进入下一阶段的编码。本申请中的编码方法能够在保证最小码距不降低的前提下，显著降低最小码距的码字个数，优化了码谱，提升了码的性能，相比于PAC码，本申请中的译码算法的复杂度更低，更容易实现。本申请提出的递归交织的编码方法与译码方法能够在与PAC码相当的误帧率(frame error rate，FER)性能下达到更低的编译码复杂度，相较于传统的Polar码或RM码编码方法能够大幅度降低最小码字的个数，获得更优的码谱性能，在未来通信系统中具有非常好的应用前景。

下面，结合图6对本申请提出的递归交织的编码的编码器204的具体处理过程，进行详细说明。为了方便描述，下文中将本申请提出的编码方法记做RI-RM-m(Recursive-Reed Muller-m)码，其中m代表该编码方法中交织的次数，比如，对待编码序列的编码过程中的其中五个阶段的码字进行交织，该编码方法中交织的次数为5次，需要说明的是，该五个阶段可以是连续的，也可以是不连续的，每个阶段进行交织的交织器的个数可以为一个，也可以为多个，本申请中不对交织的次数、每次交织对应的交织器的具体个数、以及插入在编码过程中的哪些阶段进行限定。

需要说明的是，本申请的编码方法中将交织器插入编码过程中的至少一个阶段，且插入在该阶段对应的排序序号为奇数(该排序对应的序号从1开始)的中间编码序列前，可以在部分该阶段对应的排序序号为奇数的中间编码序列前插入交织器，也可以在全部该阶段对应的排序序号为奇数的中间编码序列前插入交织器，应理解，这些中间编码序列的排序是根据等效分组确定的(如图7所示)，本申请在此不作限定。需要说明的是，在上述实现方式中，若从0开始对第一编码序列和第三编码序列进行序号排序，相当于对第一编码序列和第三编码序列中序号为偶数的编码序列进行交织。

应理解，RI-RM-m码的命名方式只是为了区分不同的编码方式，以便于描述，本申请中的递归交织的编码方法主要以Polar码或RM码的编码结构为例进行介绍，实际上该编码方法还适用于其他的级联外码的编码方式，比如外码可以为BCH(Bose–Chaudhuri–Hocquenghem codes)编码，低密度奇偶校验(low density parity check，LDPC)码等等，该命名方式仅仅作为示例，此处不应对本申请造成任何限定。

图6是本申请一个实施例中的RI-RM-m编码方法400的示意性流程图，图4所示的方法400可以由发送设备，例如，无线通信设备，中的编码器执行。该方法400包括：

S410，获取待编码序列，该待编码序列根据待编码比特位对应的可靠度和/或生成矩阵的行重确定。

在一种可能的实现方式中，该待编码序列包括信息比特和固定比特，其中该信息比特和该固定比特根据待编码比特位的可靠度和/或生成矩阵的行重确定。换句话说，先根据待编码比特位的可靠度和/或生成矩阵的行重确定该待编码比特位中的信息比特位和固定比特位，再将该信息比特位用于承载目标信息，将该固定比特位用于承载预设信息，由此获取待编码序列，该待编码序列与该待编码比特位一一对应。

应理解，选择出的信息比特位用来携带目标信息，选择出的固定比特位设置为收发端预先约定的固定值。需要说明的是，这些固定比特可以被设为0，本申请的叙述中也采用这一设置；在一些可能的实现中，固定比特序列还可以被设置为收发两端预先约定的值。

在一种可能的实现方式中，本申请实施例的编码方法中包括但不限于以下三种在待编码比特位中选择信息比特位与固定比特位(即冻结比特位)的方式：

方式A

基于生成矩阵的行重选择，即将待编码比特位按照对应的生成矩阵的行重进行信息比特位与固定比特位的选择，其中，信息比特位对应的生成矩阵的行重大于或者等于固定比特位对应的生成矩阵的行重。

需要说明的是，信息比特位对应的生成矩阵的行重可能等于固定比特位对应的生成矩阵的行重，类似的，信息比特位对应的可靠度可能等于固定比特位对应的可靠度。示例性的，若需要在N个待编码比特位中选取K个信息比特位，将待编码比特位按照对应的生成矩阵的行重或者可靠度从大到小排序(排序序号从1开始)后，若排序序号为K-2到排序序号为K+2的待编码比特位对应的生成矩阵的行重或者可靠度都相等，则除了选择前面排序序号为1到排序序号为K-1的待编码比特位作为信息比特位，还可在排序序号为K-2到排序序号为K+2的待编码比特位中任意选择两个比特位作为信息比特位，待编码比特位其余的N-K个比特位作为固定比特位，此时有两个信息比特位与两个固定比特位对应的生成矩阵的行重或者可靠度相等。类似的，根据生成矩阵的行重的预设门限值或者可靠度的预设门限值来对待编码比特位进行选择时，还可以对对应的生成矩阵的行重等于行重预设门限值的比特位或者对应的可靠度等于可靠度门限值的比特位进行选择。

假设要选择K个比特位作为信息比特位，在一种可能的实现方式中，首先计算每个待编码比特位对应的生成矩阵G的行重；再按照所对应的生成矩阵的行重从大到小的顺序或者从小到大的顺序对待编码比特位进行排序；假设要选择K个比特位作为信息比特位，若待编码比特位按照生成矩阵的行重从大到小的顺序进行排序，选择前K个比特位作为信息比特位，其余比特位作为固定比特位，同理，若待编码比特位按照生成矩阵的行重从小到大的顺序进行排序，选择后K个比特位作为信息比特位，其余比特位作为固定比特位。

可选地，信息比特位的个数K可以是预先设置的。

方式B

基于可靠度选择，即将待编码比特位按照可靠度进行信息比特位与固定比特位的选择，其中，信息比特位的可靠度大于或者等于固定比特位的可靠度。

假设要选择K个比特位作为信息比特位，在一种可能的实现方式中，首先计算每个待编码比特位对应的子信道的可靠度；再按照可靠度从大到小的顺序或者从小到大的顺序对待编码比特位进行排序；假设要选择K个比特位作为信息比特位，若待编码比特位按照可靠度从大到小的顺序进行排序，选择前K个比特位作为信息比特位，其余比特位作为固定比特位，同理，若待编码比特位按照可靠度从小到大的顺序进行排序，选择后K个比特位作为信息比特位，其余比特位作为固定比特位。

可选地，信息比特位的个数K可以是预先设置的。

需要说明的是，判断每个待编码比特位对应的子信道的可靠程度时，即哪些属于可靠信道，哪些属于不可靠信道，对各个子信道的可靠度进行度量的方法包括但是不限于以下方法：巴氏参数(bhattacharyya parameter)法、密度进化(density evolution，DE)法和高斯近似(gaussian approximation)法。

方式C

基于可靠度和生成矩阵的行重选择，即将待编码比特位按照对应的生成矩阵的行重和可靠度进行信息比特位与固定比特位的选择，其中，信息比特位对应的生成矩阵的行重大于或者等于固定比特位对应的生成矩阵的行重，且该信息比特位对应的可靠度大于可靠度的预设门限值，或者该信息比特位对应的可靠度大于或者等于固定比特位对应的可靠度且该信息比特位对应的生成矩阵的行重大于行重的预设门限值。

假设要选择K个比特位作为信息比特位，一种可能的选择方法为：

选择出生成矩阵的行重大于行重预设门限值的待编码比特位；

确定生成矩阵的行重大于行重预设门限值的待编码比特位所对应的可靠度，按照可靠度从大到小的顺序(或者从小到大的顺序)对生成矩阵的行重大于行重预设门限值的比特位进行排序；

若按照可靠度从大到小的顺序进行排序，选择前K个比特位作为信息比特位，待编码比特位中的其余比特位作为固定比特位，同理，若按照可靠度从小到大的顺序进行排序，选择后K个比特位作为信息比特位，待编码比特位中的其余比特位作为固定比特位。

在一种可能的实现方式中，选择出生成矩阵的行重大于行重预设门限值的待编码比特位，可以通过计算每个待编码比特位对应的生成矩阵G的行重，按照生成矩阵的行重从大到小的顺序(或者从小到大的顺序)对待编码比特位进行排序，再依据行重预设门限值或者每个待编码比特位对应于行重的排序序号选择出M个待编码比特位，再依据每个待编码比特位对应于可靠度的排序序号从M个待编码比特位中选择出K个信息比特位，M≥K，M和K均为正整数。

假设要选择K个比特位作为信息比特位，另一种可能的选择方法为：

选择出可靠度大于可靠度预设门限值的待编码比特位；

确定可靠度大于可靠度预设门限值的待编码比特位所对应的生成矩阵G的行重，按照生成矩阵的行重从大到小的顺序(或者从小到大的顺序)对可靠度大于可靠度预设门限值的比特位进行排序；

若按照生成矩阵的行重从大到小的顺序进行排序，选择前K个比特位作为信息比特位，待编码比特位中的其余比特位作为固定比特位，同理，若按照生成矩阵的行重从小到大的顺序进行排序，选择后K个比特位作为信息比特位，待编码比特位中的其余比特位作为固定比特位。

可选地，信息比特位的个数K可以是预先设置的。

S420，对该待编码序列进行编码，得到编码后的序列，其中，该编码的编码过程中包括至少一次交织。

接下来以该待编码序列的编码过程中包括m次交织和RM的编码过程为例，结合图7对步骤420中该待编码序列的RI-RM-m编码过程进行进一步说明，该m为正整数。

图7是本申请中编码方法的一个示例，该示例中，本申请中的编码方法包括m次交织，即对本申请的编码过程中的m个阶段进行了交织，在m个阶段中每个阶段得到的多个编码序列中的排序为奇数的编码序列前插入交织器，应理解，图7中交织的次数、每次交织的交织器个数、以及交织器插入的位置仅作为示例，实际上本申请并不限于此。

下述RI-RM-m编码的过程可记做C₁ ^(m)＝U×G_N，其中，G_N为N×N的生成矩阵，U为待编码序列，C₁ ^(m)为编码后的序列。

S421：对该待编码序列进行第一编码，得到Q个第一编码序列，记做

该Q和k为正整数。

在一种可能的实现方式中，该第一编码包括：对该待编码序列进行等效分组，等效的将该待编码序列视作Q组待编码子序列，并对该Q组待编码子序列进行第一交织前的编码过程，得到Q个第一编码序列。一种可能的实现中，该第一交织前的编码过程中还可以包括一次或多次交织。

举例来说，以RM编码的编码方法为例，当第一交织为首次交织时(如图7中的I_k ⁽¹⁾)，若将首次交织对应的交织器插入RM码过程中的第一阶段后第二阶段前，则第一编码，即上述第一交织前的编码过程(如图7中的I_k ⁽¹⁾前的编码过程)，指RM码编码过程中的第一阶段的编码；当第一交织为非首次交织时(如图7中的I_k ⁽²⁾)，若第一交织中将交织器插入RM码过程中的第二阶段后第三阶段前，则第一编码，即上述第一交织前的编码过程(如图7中的I_k ⁽²⁾前的编码过程)，指对该Q组待编码子序列进行RM码编码过程中第二阶段以及其之前阶段的编码，且在第二阶段及其之前阶段的编码过程中包括交织操作(如图7第一编码还包括与I_k ⁽¹⁾对应的交织操作)。

在一种可能的实现方式中，上述对该待编码序列进行等效分组根据预设的交织次数m确定。

需要说明的是，上述第一编码中对该待编码序列进行“等效分组”的描述只是便于说明和理解，实际上并不一定会对该待编码序列进行分组操作，此处不应对本申请造成限定。类似的，也可以先对该待编码序列进行第一交织前的编码过程(例如polar码或者RM码编码过程)，在将经过该编码过程得到的中间编码结果等效分组，得到Q个第一编码序列。

还需要说明的是，若第一交织前的编码过程不涉及交织操作，则与现有技术中的编码方式类似，在此就不做赘述。

还需要说明的是，若对该待编码序列等效分组得到Q个待编码子序列，可判断出每个待编码子序列中信息比特与固定比特的位数，示例性的，将第i组待编码子序列Q_i中的信息比特数记做K_i，则该组对应的固定比特位为待编码子序列Q_i中除去信息比特K_i的其余比特，其中i为正整数，1≤i≤Q。

需要说明的是，为了方便描述，在下文中将待编码序列的码长N与待编码序列中信息比特的数目K，记作(N，K)。

作为示例而非限定，如图7所示，待编码序列U的码长为N，U是一个二进制的行矢量，将待编码序列记做{u₁,u₂,...,u_N}，将对上述待编码序列进行等效分组后得到的Q个待编码子序列分别记做{U₁,U₂,...,U_Q}，其中，每个待编码子序列U_i的码长为N/Q(N是Q的整数倍)，可表示为U_i＝{u_(i-1)N/Q+1，u_(i-1)N/Q+2，...,u_iN/Q}，1≤i≤Q，i为正整数，再对该Q个待编码子序列进行第一交织前的编码过程，得到Q个第一编码序列

在一种可能的实现方式中，如图7所示，等效分组个数Q与交织次数m的对应关系为Q＝2^m。

S422：对该Q个第一编码序列中的至少一个第一编码序列进行第一交织，得到Q个第二编码序列。

在一种可能的实现方式中，如图7所示，对该Q个第一编码序列中Q/2个排序为奇数的第一编码序列进行第一交织，即对第一编码序列中的{C₁ ⁽⁰⁾,C₃ ⁽⁰⁾,...,C_2k-1 ⁽⁰⁾,...,C_Q-1 ⁽⁰⁾}进行第一交织，得到Q个第二编码序列，可记做{I₁ ⁽¹⁾(C₁ ⁽⁰⁾),C₂,..,I_k ⁽¹⁾(C_2k-1 ⁽⁰⁾),C_2k,...,I_Q/2 ⁽¹⁾(C_Q-1 ⁽⁰⁾),C_Q}，其中，

对应的是第一交织中的第k个交织器。

S423：对该Q个第二编码序列进行第三编码，得到P个第三编码序列，记做

其中，k和P为正整数。

在一种可能的实现方式中，该第三编码包括对交织后的Q个第二编码序列进行下一阶段的Polar编码或RM编码。作为示例而非限定，以RM编码的编码方法为例，若在RM编码过程中的第二阶段后第三阶段前加入交织器，该第二编码指将经过交织器的交织操作后得到的Q个第二编码序列进行第三阶段的RM编码。

类似的，以图7中第一次交织中插入的第一个交织器I₁ ⁽¹⁾为例(其中I的上标代表交织的次数，下标代表本次交织中的交织器的排序序号(该排序从1开始))，上述第三编码过程包括将I₁ ⁽¹⁾(C₁ ⁽⁰⁾)和C₂进行异或处理得到

再将其进行串并转换得到

在一种可能的实现方式中，如图7所示，对该Q个第二编码序列进行第三编码，得到Q/2个(即P个)第三编码序列，记做

该k、P和Q均为正整数，

其中，

S424：对该P个第三编码序列中的至少一个第三编码序列进行第二交织。

在一种可能的实现方式中，如图7所示，对该Q/2个(即P个)第三编码序列中的Q/4个(即P/2个)排序序号为奇数的第三编码序列{C₁ ⁽¹⁾,C₃ ⁽¹⁾,...,C_2k-1 ⁽¹⁾,...,C_Q/2-1 ⁽¹⁾}进行第二交织。

与上述过程类似，还会继续进行第三交织以及第四编码、第四交织以及第五编码等等，直至得到最终经过m次交织的编码后的序列

其中，

需要说明的是，第一交织后的所有编码过程可称为第二编码，可以理解为，对第一交织后得到的Q个第二编码序列进行第二编码，得到最终编码后的序列，上述第三编码、第二交织至得到最终编码后的序列前的编码过程是都属于第二编码。

还需要说明的是，上述交织器可以为任意交织器，比如，随机交织器、任意优化后的交织，或者循环移位交织器等等，本申请在此不作限定。

还需要说明的是，对于任意交织器来说，可以通过理论或者数值仿真结果证明，当采用本申请中的编码方法时，新生成的码字和本申请中的编码方法对应的未加入交织器的原始编码方案相比，最小码距不会变小。

还需要说明的是，除此之外，上述实施例描述的方案是对应于传统RM码或者Polar码编码的，实际上当码字的码重满足一定条件时，例如两个码字C₁和C₂满足W(C₁)≥d_min，W(C₂)≥d_min/2时(W(·)表示该码字的码重)时，或者四个码字C₁、C₂、C₃和C₄满足W(C₁)≥d_min，W(C₂)≥d_min/2，W(C₃)≥d_min/2，W(C₄)≥d_min/4，还可以对其他编码方式生成的码字使用本申请中的编码方法，例如其他的级联外码的编码方式，其中外码可以为BCH码和LDPC码等等。

可选地，还可对编码后的结果进行速率匹配，即对不同码流长度做不同的处理从而使得码流长度与实际传输能力相匹配。一种可能的实现中，确定待编码比特位的信息比特位和固定比特位时，还需要考虑速率匹配过程。本申请对速率匹配方式不进行限定。

接下来结合图8以交织次数为1次(该次交织中包括一个交织器)和以RM的编码过程为例，对S420中RI-RM-1编码的处理过程进行示例性说明。

下述RI-RM-1的编码过程可记做：

C₁ ⁽¹⁾＝U×G_N

即，

其中，G_N为N×N的生成矩阵，对应的，G_N/2为N/2×N/2的矩阵，U为待编码序列，C₁ ⁽¹⁾为RI-RM-1对应的编码后的序列。

步骤1：对待编码序列进行第一编码，得到2个第一编码序列，记做{C₁ ⁽⁰⁾,C₂ ⁽⁰⁾}。

假设待编码序列U的码长为N，将待编码序列记做{u₁,u₂,...,u_N}。

上述第一编码包括，根据预设的交织次数1将对上述待编码序列进行等效分组，得到的2个待编码的子序列分别记做{U₁,U₂}，其中

U₁＝{u₁，u₂，u₃...,u_N/2}

U₂＝{u_N/2+1，u_N/2+2，u_N/2+3...,u_N}

其中，U₁中的信息比特为K₁bits，U₁中除信息比特K₁的其余比特为固定比特，U₂中的信息比特为K₂bits，U₂中除信息比特K₂的其余比特为固定比特，待编码子序列U₁和U₂的码长均为N/2。

在一种可能的实现方式中，待编码比特码长数目N为128，信息比特数目为64bits，其中U₁中的信息比特为22bits，U₁中的固定比特为42bits，U₂中的信息比特为42bits，U₂中的固定比特为22bits，待编码子序列U₁和U₂的码长均为64bits。

上述第一编码还包括对2个待编码的子序列{U₁,U₂}进行交织前的RM编码过程，由此得到2个第一编码序列{C₁ ⁽⁰⁾,C₂ ⁽⁰⁾}。

步骤2：对2个第一编码序列中的{C₁ ⁽⁰⁾}进行第一交织操作，得到2个第二编码序列{I₁ ⁽¹⁾(C₁ ⁽⁰⁾),C₂}；

步骤3：对上述经过部分交织操作的2个第二编码序列{I₁ ⁽¹⁾(C₁ ⁽⁰⁾),C₂}进行第三编码，得到1个第三编码序列{C₁ ⁽¹⁾}，该第三编码包括对I₁ ⁽¹⁾(C₁ ⁽⁰⁾)和C₂进行异或处理得到

再对

进行串并转换得到1个第三编码序列

即

应理解，第三编码序列{C₁ ⁽¹⁾}即为待编码序列经过RI-RM-1编码后的序列。

类似的，接下来结合图9以交织次数为2次(第一次交织中包括2个交织器，第二次交织中包括1个交织器)和以RM码的编码过程为例，对S420中RI-RM-2编码的处理过程进行示例性说明。

下述RI-RM-2的编码过程可记做：

C₁ ⁽²⁾＝U×G_N

即，C₁ ⁽²⁾＝[U₁,U₂,U₃,U₄]×G_N

其中，G_N为N×N的生成矩阵，U为待编码序列，C₁ ⁽²⁾为RI-RM-2对应的编码后的序列。

步骤1：对待编码序列进行第一编码，得到4个第一编码序列，记做{C₁ ⁽⁰⁾,C₂ ⁽⁰⁾,C₃ ⁽⁰⁾,C₄ ⁽⁰⁾}。

假设待编码序列U的码长为N，将待编码序列记做{u₁,u₂,...,u_N}.

上述第一编码包括，根据预设的交织次数2将对上述待编码序列U进行等效分组，得到的4个待编码的子序列分别记做{U₁,U₂,U₃,U₄}，其中

U₁＝{u₁，u₂，u₃...,u_N/4}

U₂＝{u_N/4+1，u_N/4+2，u_N/4+3...,u_2N/4}

U₃＝{u_2N/4+1，u_2N/4+2，u_2N/4+3...,u_3N/4}

U₄＝{u_3N/4+1，u_3N/4+2，u_3N/4+3...,u_N}

其中，U₁中的信息比特为K₁bits，U₁中除信息比特K₁的其余比特为固定比特，U₂中的信息比特为K₂bits，U₂中除信息比特K₂的其余比特为固定比特，U₃中的信息比特为K₃bits，U₃中除信息比特K₃的其余比特为固定比特，U₄中的信息比特为K₄bits，U₄中除信息比特K₄的其余比特为固定比特，待编码子序列U₁、U₂、U₃、U₄的码长均为N/4。

在一种可能的实现方式中，待编码比特码长数目N为128，信息比特数目为64bits，其中U₁中的信息比特为6bits，U₁中的固定比特为26bits，U₂中的信息比特为16bits，U₂中的固定比特为16bits，U₃中的信息比特为16bits，U₃中的固定比特为16bits，U₄中的信息比特为26bits，U₄中的固定比特为6bits，待编码子序列U₁、U₂、U₃、U₄的码长均为32bits。

上述第一编码还包括对4个待编码的子序列{U₁,U₂,U₃,U₄}进行第一交织前的RM编码过程，由此得到4个第一编码序列{C₁ ⁽⁰⁾,C₂ ⁽⁰⁾,C₃ ⁽⁰⁾,C₄ ⁽⁰⁾}。

步骤2：对4个第一编码序列中的{C₁ ⁽⁰⁾,C₃ ⁽⁰⁾}进行第一交织操作，该第一交织包括两个交织器，得到4个第二编码序列，记做：

{I₁ ⁽¹⁾(C₁ ⁽⁰⁾),C₂ ⁽⁰⁾,I₂ ⁽¹⁾(C₃ ⁽⁰⁾),C₄ ⁽⁰⁾}，

步骤3：对上述经过部分交织操作的4个第二编码序列进行第三编码得到2个第三编码序列{C₁ ⁽¹⁾,C₂ ⁽¹⁾}，该第三编码包括对I₁ ⁽¹⁾(C₁ ⁽⁰⁾)和C₂ ⁽⁰⁾进行异或处理得到

再对

进行串并转换得到第1个第三编码序列

类似的，该第三编码还包括对I₂ ⁽¹⁾(C₃ ⁽⁰⁾)和C₄ ⁽⁰⁾进行异或处理得到

再对

进行串并转换得到第2个第三编码序列

即

步骤4：对上述经过第一交织和第三编码得到的2个第三编码序列{C₁ ⁽¹⁾,C₂ ⁽¹⁾}中的{C₁ ⁽¹⁾}进行第二交织操作，该第二交织包括一个交织器，得到第四编码序列{I₁ ⁽²⁾(C₁ ⁽¹⁾),C₂ ⁽¹⁾}；

步骤5：对上述经过部分交织操作的2个第四编码序列{I₁ ⁽²⁾(C₁ ⁽¹⁾),C₂ ⁽¹⁾}进行第四编码得到1个第五编码序列{C₁ ⁽²⁾}，该第四编码包括对I₁ ⁽²⁾(C₁ ⁽¹⁾)和C₂ ⁽¹⁾进行异或处理得到

再对

进行串并转换得到第1个第五编码序列

即

根据步骤3可知，其中，

因此，最终的编码结果C₁ ⁽²⁾也可以表达为：

应理解，第五编码序列{C₁ ⁽²⁾}为待编码序列经过RI-RM-2编码后的序列。

下面，对本申请提出的递归交织的编码方法所对应的译码方法进行说明。

本申请的译码方法包括：接收待译码的序列；对该待译码的序列进行译码，得到译码后的序列，其中，该译码的译码过程中包括至少一次解交织。

需要说明的是，由于信道噪声等因素的影响，该编码后的序列不一定与经过信道传输后的待译码序列相同。

在一种可能的实现方式中，该译码的译码过程中包括至少一次解交织包括：对待译码的序列进行第一译码，得到第一子序列；对该第一子序列进行第一解交织，得到第二子序列；对该第二子序列进行第二译码，得到译码后的序列。一种可能的实现中，该第一解交织前的编码过程中还可以包括一次或多次解交织。

在一种可能的实现方式中，上述第二译码包括：对该第二子序列进行第三译码，得到第三子序列；对该第三子序列进行第二解交织，得到第四子序列；对该第四子序列进行第四译码，得到译码后的序列。

接收端(或者称为译码端)从发送端接收到待译码的比特序列采用的译码方法与本申请中的编码方法相对应，也即译码端会预先知道编码端的编码结构，译码过程中对应于本申请中的编码方法中插入的交织器，会相应的进行解交织的操作，其余不涉及交织器的译码方法与现有技术中的译码方法类似，可以参考现有技术中的译码算法，比如可参考SC译码算法、SCL译码算法、SCS译码算法、SCH译码算法等，还可以在信息序列增加CRC信息，采用通过CRC辅助的增强SC译码算法，如CASCL译码算法、CASCS译码算法和CASCH译码算法等，本申请在此不作赘述。

应理解，上述译码过程中的解交织与编码过程中的交织一一对应，换句话说，只会对编码过程中出现交织器的位置相应的进行解交织，其余不涉及到交织器位置的译码过程可参考现有技术中对应的译码过程，本申请在此不作赘述。

需要说明的是，若本申请采用的译码方式中包括一些对已经译码完毕的当前译码结果进行反向编码的操作，则在本申请的译码过程中，还可以包括交织操作，具体的，上述第一译码和第二译码中还可以包括交织操作。例如，若在当前译码阶段的当前子序列的求解过程中，需要对同一阶段中的上一子序列的译码结果进行反向编码，而且编码过程中在该上一子序列对应的位置前插入了交织器，则在对已经译码完毕的该上一子序列的当前译码结果进行反向编码操作中还包括交织操作。应理解，上述译码过程中不涉及交织器的译码过程与现有技术类似，涉及交织器的译码过程会在对应的正向译码遇到交织器时进行解交织操作，在对应的反向编码遇到交织器时进行交织操作。

作为示例而非限定，以图8中的编码方法所对应的译码方法为例，当对该待译码序列进行译码时，会依次译出U₁和U₂，在U₁的译码过程中包括与图8中一个交织器对应的一次解交织，因此，在译出U₁后，在U₂的译码过程中需要对译码完毕的U₁再进行正向编码，该编码过程中包括与图8中一个交织器对应的一次交织，因此在本申请的译码过程中，还可以包括交织操作。

应理解，对待编码序列进行编码时，各个比特位对应的编码可以同时并行进行，与编码过程不同，对待译码序列进行译码时，对个比特位对应的译码依次串行进行。

作为示例而非限定，以图10中4bits的编码结构和SCL的译码算法为例，以及以图10中的交织器I₁对应的交织模式为逆序为例(等效于将两个比特位置互换)，对本申请中的译码方法进行进一步说明。

根据上文中本申请实施例中的编码方法，对待编码比特u₁、u₂、u₃和u₄进行编码，得到编码后的序列，对经过了信道传输后的编码后的序列(也即待译码序列)进行译码，当对待译码序列进行译码时，会依次译出与u₁、u₂、u₃和u₄四个比特对应的译码结果

和

大致的译码过程如下：

根据待译码序列确定相应的信道接收对数似然比(log-likelihood ratio，LLR)，分别记做LLR₁、LLR₂、LLR₃和LLR₄。

根据LLR₁和LLR₃确定LLR₅，记做LLR₅＝f(LLR₁,LLR₃)。

根据LLR₂和LLR₄确定LLR₆，记做LLR₆＝f(LLR₂,LLR₄)。

对LLR₅和LLR₆进行第一解交织(相当于将LLR₅和LLR₆的位置互换)，分别得到LLR₆和LLR₅，其中，进行第一解交织前的LLR₅和LLR₆可称为第一子序列，上述第一解交织之前的译码过程可称为第一译码。

根据LLR₆和LLR₅确定LLR₇，记做LLR₇＝f(LLR₆,LLR₅)。

根据LLR₇确定与第一个比特u₁对应的译码结果

根据LLR₆、LLR₅以及译码结果

确定LLR₈，记做

根据LLR₈确定与第二个比特u₂对应的译码结果

对译码结果

和

进行反向编码：首先对

和

进行异或运算分别得到

和

再对

和

进行第一交织(相当于将

和

的位置互换)，分别得到

和

根据LLR₁、LLR₃以及

确定LLR₉，记做

根据LLR₂、LLR₄以及

确定L

确定LLR₁₀，记做

根据LLR₉和LLR₁₀确定LLR₁₁，记做LLR₁₁＝f(LLR₉,LLR₁₀)。

根据LLR₁₁确定与第三个比特u₃对应的译码结果

根据LLR₉、LLR₁₀以及译码结果

确定的LLR₁₂，记做

根据LLR₁₂确定与第四个比特u₄对应的译码结果

至此，得到与u₁、u₂、u₃和u₄四个比特对应的译码结果

和

需要说明的是，上述对LLR₅和LLR₆(相当于第一子序列)进行第一解交织之后的译码过程，可称为第二译码。

还需要说明的是，将以上根据两个LLR的值确定另一个LLR的值的确定方式记做f，将以上根据两个LLR的值以及一个反向编码的结果确定另一个LLR的值的确定方式记做g，以上译码过程中的描述中省略了具体的确定方法，以及一些具体细节和相应规则的描述，省略的内容可参考SCL译码算法中的具体译码过程，在此就不作赘述。

应理解，上述译码过程的描述只是基于SCL译码算法的举例说明，本申请也可参考其他的译码算法进行译码，比如可参考SC译码算法、SCL译码算法、SCS译码算法、SCH译码算法等，还可以在信息序列增加CRC信息，参考通过CRC辅助的增强SC译码算法，如CASCL译码算法、CASCS译码算法和CASCH译码算法等，此处不应对本申请造成限定。

图11示出了待编码比特码长数目N为128，信息比特数目为64时本申请上述实施例中RI-RM-1与RI-RM-2的编译码方法与现有技术中的RM编译码方法、PAC编译码方法、以及采用最大似然(maximum likelihood，ML)译码的PAC编译码方法(可写作PAC-ML-Lower-Bound)的数值仿真结果对比，其中，ML译码为现有技术中最好的译码算法，也就是说PAC-ML-Lower-Bound代表目前PAC码所能达到的最优仿真结果，RM编码方法与PAC编码方法采用的是SCL译码算法，本申请中的RI-RM-1与RI-RM-2编码方法采用了基于SCL译码算法的改进译码算法(与本申请中的编码方法相对应)。

图11中的横坐标E_b/N_o代表信噪比，纵坐标FER代表误帧率(frame error rate)，从图11中不难看出，本申请提出的编码方法相比于传统RM码的编码方法，在码长为128，码率为1/2时，相比传统RM码能带来0.3dB的增益；由于交织器的加入，能够在保证在最小码距不降低的前提下，显著降低最小码距的码字个数，优化了码谱，提升码的性能；相比PAC码的编码方法，通过本申请提出的编码方法得到的码的性能和PAC码的性能相当，并且相比于Arikan对PAC码采用的Fano译码，本申请的编码方法对应的译码方法的复杂度更低，实现难度更小。

表1示出了通过数值计算得到的，当待编码序列的码长数目N为128bits，信息比特数目为64bits时，本申请中RI-RM-1与RI-RM-2的编码方法与现有技术中的编码方法RM、PAC的最小码距与最小码距的码字个数对比。

表1

	最小码距	最小码距的码字个数
			RM	16	94488
PAC	16	2776
			RI-RM-2	16	13864
RI-RM-2	16	4664

从表1可以看出，相比于传统RM码的编码方法，本申请提出的RI-RM-m编码方法编码结果中最小码距的码字个数大大降低了，且最小码距并没有降低，这表明本申请所提出的编码方法优化了原本的码谱，带来了码性能的提升；相比于PAC码的编码方法，本申请提出的RI-RM-m编码方法，在没有降低最小码距的前提下，通过RI-RM-m编码方法得到的编码结果中最小码距的码字个数与通过PAC编码方法得到的编码结果中最小码距的码字个数相近，而且随着交织次数m的增加，本申请中的RI-RM-m编码方法的最小码距的码字个数逐渐减小，这表明本申请提出的编码方法生成的码的性能与PAC编码方法生成的码的性能相当甚至可以达到更优，而且本申请提出的编码方法所对应的译码方法复杂度更低，即相比于Arikan对PAC码采用的Fano译码算法，本申请采用的译码算法更为简单，比如SCL译码算法、SC译码算法、CRC-SCL译码的算法等等。

以上结合图1至图11，对本申请提供的编码方法和译码方法作了详细说明。应理解，本申请提供一种递归交织的编码方法和译码方法，基于生成矩阵的行重和/或可靠度获取待编码序列，并在该待编码序列的编码过程进行至少一次交织，也即对该待编码序列的编码过程中的至少一个中间阶段进行交织，相应的，在待译码的序列的译码过程进行至少一次解交织，通过数值仿真结果证明，本申请提出的编译码方法不仅不会降低最小码距，还能显著降低最小码距的码字个数，大大提升码的性能，例如，降低误帧率等等。

基于同一技术构思，本申请还提供了相应的通信装置，例如编码装置和译码装置。本申请提供的通信装置可以包括执行上述方法实施例中的方法/操作/步骤/动作所一一对应的模块或单元，该单元可以是硬件电路，也可是软件，也可以是硬件电路结合软件实现。下面结合图12至图15，对本申请提供的编码装置和译码装置进行说明。

图12给出了一种编码装置500的结构示意图。该通信装置包括收发单元510、确定单元520以及编码单元530。

在一种可能的设计中，该编码装置500可实现图6至图9中任意一图所示的实施例中的编码方法。

例如，确定单元520，用于获取待编码序列，该待编码序列包括信息比特和固定比特，其中该信息比特和该固定比特根据待编码比特位对应的可靠度和/或生成矩阵的行重确定。

该确定单元520，还用于根据该待编码比特位对应的可靠度和/或生成矩阵的行重确定该待编码比特位中的信息比特位和固定比特位，根据该信息比特位与该固定比特位确定该待编码序列，其中该信息比特位对应的生成矩阵的行重大于或者等于该固定比特位对应的生成矩阵的行重。

可选地，上述信息比特位对应的生成矩阵的行重大于或者等于固定比特位对应的生成矩阵的行重，且上述信息比特位对应的可靠度大于可靠度的预设门限值。

可选地，上述信息比特位对应的可靠度大于或者等于固定比特位对应的可靠度。

可选地，上述信息比特位对应的可靠度大于或者等于固定比特位对应的可靠度，且上述信息比特位的生成矩阵的行重大于行重的预设门限值。

编码单元530，用于对该待编码序列进行编码，得到编码后的序列，其中，该编码的编码过程中包括至少一次交织。

该编码单元530，还用于对该待编码序列进行第一编码，得到Q个第一编码序列，该Q为正整数；对该Q个第一编码序列中的至少一个第一编码序列进行交织，得到Q个第二编码序列；对所述Q个第二编码序列进行第二编码，得到编码后的序列。

在一种可能的实现方式中，该编码单元530用于对所述Q个第二编码序列进行第二编码包括：该编码单元530用于用于对所述Q个第二编码序列进行第三编码，得到P个第三编码序列，所述P和Q均为正整数；对所述P个第三编码序列中的至少一个第三编码序列进行交织，得到P个第四编码序列；对所述P个第四编码序列进行第四编码，得到编码后的序列。

该编码单元530，还用于对所述待编码序列进行所述第一编码，得到Q个第一编码序列，记做

对所述Q个第一编码序列中的Q/2个第一编码序列{C₁ ⁽⁰⁾,C₃ ⁽⁰⁾,...,C_2k-1 ⁽⁰⁾,...,C_Q-1 ⁽⁰⁾}进行第一交织得到Q个第二编码序列{I₁ ⁽¹⁾(C₁ ⁽⁰⁾),C₂,..,I_k ⁽¹⁾(C_2k-1 ⁽⁰⁾),C_2k,...,I_Q/2 ⁽¹⁾(C_Q-1 ⁽⁰⁾),C_Q}，其中，

表示对所述Q个第一编码序列中的第k个第一编码序列进行第一交织；对所述Q个第二编码序列进行第三编码，得到P个第三编码序列

所述k、P和Q均为正整数，其中，

对所述P个第三编码序列中的P/2个第三编码序列{C₁ ⁽¹⁾,C₃ ⁽¹⁾,...,C_2k-1 ⁽¹⁾,...,C_Q-1 ⁽¹⁾}进行第二交织，得到P个第四编码序列；对所述P个第四编码序列进行第四编码，得到编码后的序列。

收发单元510，用于发送该编码后的序列。

图13给出了一种译码装置600的结构示意图。该通信装置包括收发单元510和译码单元520。

在一种可能的设计中，该译码装置600可实现图6至图9中任意一图所示的实施例中的编码方法所对应的译码方法。

例如，收发单元610，用于用于接收待译码的序列。

译码单元620，用于对该待译码的序列进行译码，得到译码后的序列，其中，该译码的译码过程中包括至少一次解交织。

该译码单元620，还用于对待译码的序列进行第一译码，得到第一子序列；对该第一子序列进行第一解交织，得到第二子序列；对该第二子序列进行第二译码，得到译码后的序列。一种可能的实现中，该第一解交织前的编码过程中还可以包括一次或多次解交织。

在一种可能的实现方式中，该译码单元620用于对该第二子序列进行第二译码包括：该译码单元620用于对该第二子序列进行第三译码，得到第三子序列；对该第三子序列进行第二解交织，得到第四子序列；对该第四子序列进行第四译码，得到译码后的序列。

图14是根据本申请实施例所提供的通信装置700的结构框图。图14所示的通信装置700包括：处理器710、存储器720和通信接口730。该处理器710与存储器耦合，用于执行存储器中存储的指令，以控制通信接口730发送信号和/或接收信号。

应理解，上述处理器710和存储器720可以合成一个处理装置，处理器710用于执行存储器720中存储的程序代码来实现上述功能。具体实现时，该存储器720也可以集成在处理器710中，或者独立于处理器710。

在一种可能的设计中，该通信装置700可以是上文方法实施例中的编码装置或译码装置，也可以是用于实现上文方法实施例中编码装置或译码装置的功能的芯片。

具体地，该通信装置700可对应于根据本申请实施例中图6至图9中编码方法所对应的编码设备或译码设备，该通信装置700可以包括用于执行图6至图9中编码方法或该编码方法所对应的译码方法的单元。并且，该通信装置700中的各单元和上述其他操作和/或功能分别为了编码方法或译码方法的相应流程。应理解，各单元执行上述相应步骤的具体过程在上述方法实施例中已经详细说明，为了简洁，在此不再赘述。

当该通信装置700为芯片时，该芯片包括收发单元和处理单元。其中，收发单元可以是输入输出电路或通信接口；处理单元可以为该芯片上集成的处理器或者微处理器或者集成电路。

本申请实施例还提供了一种处理装置，包括处理器和接口。该处理器可用于执行上述方法实施例中的编码方法或译码方法。

应理解，上述处理装置可以是一个芯片。例如，该处理装置可以是现场可编程门阵列(field programmable gate array，FPGA)，可以是专用集成芯片(applicationspecific integrated circuit，ASIC)，还可以是系统芯片(system on chip，SoC)，还可以是中央处理器(central processor unit，CPU)，还可以是网络处理器(networkprocessor，NP)，还可以是数字信号处理电路(digital signal processor，DSP)，还可以是微控制器(micro controller unit，MCU)，还可以是可编程控制器(programmable logicdevice，PLD)或其他集成芯片。

在实现过程中，上述方法的各步骤可以通过处理器中的硬件的集成逻辑电路或者软件形式的指令完成。结合本申请实施例所公开的方法的步骤可以直接体现为硬件处理器执行完成，或者用处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器，处理器读取存储器中的信息，结合其硬件完成上述方法的步骤。为避免重复，这里不再详细描述。

应注意，本申请实施例中的处理器可以是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法实施例的各步骤可以通过处理器中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器可以是通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本申请实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合本申请实施例所公开的方法的步骤可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器，处理器读取存储器中的信息，结合其硬件完成上述方法的步骤。

可以理解，本申请实施例中的存储器可以是易失性存储器或非易失性存储器，或可包括易失性和非易失性存储器两者。其中，非易失性存储器可以是只读存储器(read-only memory，ROM)、可编程只读存储器(programmable ROM，PROM)、可擦除可编程只读存储器(erasable PROM，EPROM)、电可擦除可编程只读存储器(electrically EPROM，EEPROM)或闪存。易失性存储器可以是随机存取存储器(random access memory，RAM)，其用作外部高速缓存。通过示例性但不是限制性说明，许多形式的RAM可用，例如静态随机存取存储器(static RAM，SRAM)、动态随机存取存储器(dynamic RAM，DRAM)、同步动态随机存取存储器(synchronous DRAM，SDRAM)、双倍数据速率同步动态随机存取存储器(double data rateSDRAM，DDR SDRAM)、增强型同步动态随机存取存储器(enhanced SDRAM，ESDRAM)、同步连接动态随机存取存储器(synch-link DRAM，SLDRAM)和直接内存总线随机存取存储器(directram-bus RAM，DR RAM)。应注意，本文描述的系统和方法的存储器旨在包括但不限于这些和任意其它适合类型的存储器。

参见图15，本申请实施例还提供了一种装置800，可用于实现上述方法中编码装置或译码装置的功能，该装置800可以是通信装置或者通信装置中的芯片。该通信装置包括：

至少一个输入输出接口810和逻辑电路820。输入输出接口810可以是输入输出电路，也可以称为通信接口。逻辑电路820可以是信号处理器、芯片，或其他可以实现本申请方法的集成电路。

其中，至少一个输入输出接口810用于信号或数据的输入或输出。举例来说，当该装置为编码装置或者用于编码装置时，输入输出接口810用于获取待编码序列，输入输出接口810还用于发送编码后的序列。举例来说，当该装置为译码装置或者用于译码装置时，输入输出接口810用于获取待译码序列。

其中，逻辑电路820用于执行本申请实施例提供的任意一种方法的部分或全部步骤。逻辑电路可以实现上述编码装置500中的确定单元520和编码单元530、译码装置600中的译码单元620、通信装置700中的处理器710所实现的功能。举例来说，当该装置为编码装置或者用于编码装置时，用于执行上述方法实施例中各种可能的实现方式中编码装置执行的步骤，例如逻辑电路820用于根据上述方法实施例中各种可能的实现方式所述的编码方法对待编码序列进行编码，得到编码后的序列。当该装置为译码装置或者用于译码装置时，用于执行上述方法实施例中各种可能的实现方法中译码装置执行的步骤，例如逻辑电路820用于根据上述方法实施例中各种可能的实现方式所述的译码方法对待译码序列进行译码，得到译码后的序列。

当上述通信装置为应用于编码装置的芯片时，该芯片实现上述方法实施例中编码装置的功能。该芯片从编码装置中的其它模块(如射频模块或天线)接收信息；或者，该芯片向编码装置中的其它模块(如射频模块或天线)发送信息，该信息是编码装置发送给译码装置的。

当上述通信装置为应用于译码装置的芯片时，该芯片实现上述方法实施例中译码装置的功能。该芯片从译码装置中的其它模块(如射频模块或天线)接收信息，该信息是编码装置发送给译码装置的；或者，该芯片向译码装置中的其它模块(如射频模块或天线)发送信息。

根据本申请实施例提供的方法，本申请还提供一种计算机程序产品，该计算机程序产品包括：计算机程序代码，当该计算机程序代码在计算机上运行时，使得该计算机执行图6和图9所示实施例中任意一个实施例的编码方法或者该编码方法所对应的译码方法。

根据本申请实施例提供的方法，本申请还提供一种计算机可读介质，该计算机可读介质存储有程序代码，当该程序代码在计算机上运行时，使得该计算机执行图6和图9所示实施例中任意一个实施例的编码方法或者该编码方法所对应的译码方法。

根据本申请实施例提供的方法，本申请还提供一种系统，其包括前述的装置或设备。

在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机指令时，全部或部分地产生按照本申请实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线(digital subscriber line，DSL))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质(例如，软盘、硬盘、磁带)、光介质(例如，高密度数字视频光盘(digital video disc，DVD))、或者半导体介质(例如，固态硬盘(solid state disc，SSD))等。

在本说明书中使用的术语“部件”、“模块”、“系统”等用于表示计算机相关的实体、硬件、固件、硬件和软件的组合、软件、或执行中的软件。例如，部件可以是但不限于，在处理器上运行的进程、处理器、对象、可执行文件、执行线程、程序和/或计算机。通过图示，在计算设备上运行的应用和计算设备都可以是部件。一个或多个部件可驻留在进程和/或执行线程中，部件可位于一个计算机上和/或分布在两个或更多个计算机之间。此外，这些部件可从在上面存储有各种数据结构的各种计算机可读介质执行。部件可例如根据具有一个或多个数据分组(例如来自与本地系统、分布式系统和/或网络间的另一部件交互的二个部件的数据，例如通过信号与其它系统交互的互联网)的信号通过本地和/或远程进程来通信。

上述各个装置实施例中编码装置与译码装置和方法实施例中的编码方法和译码方法对应，由相应的模块或单元执行相应的步骤，例如通信单元(通信接口)执行方法实施例中接收或发送的步骤，除发送、接收外的其它步骤可以由处理单元(处理器)执行。具体单元的功能可以参考相应的方法实施例。其中，处理器可以为一个或多个。

还应理解，本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。

还应理解，本申请实施例中引入编号“第一”、“第二”、“第三”、“第四”等只是为了区分不同的对象，比如，区分不同的“处理过程”，或，“编码序列”，或，“子序列”等等，对具体对象以及不同对象间的对应关系的理解应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。