[go: up one dir, main page]

CN115079477A - 驱动基板及其显示面板 - Google Patents

驱动基板及其显示面板 Download PDF

Info

Publication number
CN115079477A
CN115079477A CN202210583551.XA CN202210583551A CN115079477A CN 115079477 A CN115079477 A CN 115079477A CN 202210583551 A CN202210583551 A CN 202210583551A CN 115079477 A CN115079477 A CN 115079477A
Authority
CN
China
Prior art keywords
thin film
film transistor
scan
substrate
row
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210583551.XA
Other languages
English (en)
Other versions
CN115079477B (zh
Inventor
李泽尧
袁海江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Chongqing HKC Optoelectronics Technology Co Ltd
Original Assignee
HKC Co Ltd
Chongqing HKC Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd, Chongqing HKC Optoelectronics Technology Co Ltd filed Critical HKC Co Ltd
Priority to CN202210583551.XA priority Critical patent/CN115079477B/zh
Publication of CN115079477A publication Critical patent/CN115079477A/zh
Application granted granted Critical
Publication of CN115079477B publication Critical patent/CN115079477B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

本申请提供了一种驱动基板及其显示面板，驱动基板包括衬底、多条扫描线、多条数据线和扫描驱动电路。衬底具有显示区；多条扫描线和多条数据线设置于衬底上；多条扫描线和多条数据线纵横交叉限定出多个像素区域；且像素区域位于显示区；其中，多个像素区域的行方向平行于扫描线；扫描驱动电路设置于衬底的显示区，扫描驱动电路包括多个级联的扫描驱动单元；同一个扫描驱动单元设置于至少两行像素区域中，且能输出至少一行栅极扫描信号。本申请通过将显示区内设置的单个扫描驱动单元分散设置于多行像素区域内，使扫描驱动单元在单行像素区域内占据的空间缩小，从而提高了像素开口率。

Description

驱动基板及其显示面板
技术领域
本申请涉及显示技术领域，特别是涉及一种驱动基板及其显示面板。
背景技术
随着人们对显示器品味需求的与日俱增，目前无边框显示器的需求越来越高。现有技术的显示器，其包括上下左右四边的非显示区，其中左右的非显示区主要由阵列基板行驱动(Gate Driver on Array，GOA)电路占据，从而造成左右边框无法实现无边框。
对此，现有技术通常的办法为将当前行的GOA电路放置在对应行的像素显示区内。然而，随着将GOA电路放置在显示区，会使画素的开口率大幅减少，从而造成液晶显示器亮度不足的问题。
发明内容
本申请主要解决的技术问题是提供一种驱动基板及其显示面板，解决现有技术中将GOA电路放置在像素显示区内，使得像素开口率减少的问题。
为了解决上述技术问题，本申请提供的第一个技术方案为：提供一种驱动基板，用于液晶显示面板，驱动基板包括衬底、多条扫描线、多条数据线和扫描驱动电路。衬底具有显示区；多条扫描线和多条数据线设置于衬底上；多条扫描线和多条数据线纵横交叉限定出多个像素区域；且像素区域位于显示区；其中，多个像素区域的行方向平行于扫描线；扫描驱动电路设置于衬底的显示区，扫描驱动电路包括多个级联的扫描驱动单元；同一个扫描驱动单元设置于至少两行像素区域中，且能输出至少一行栅极扫描信号。
其中，扫描驱动单元包括充电单元、复位单元和输出单元；输出单元位于一行或两行像素区域中，充电单元和复位单元位于另一行像素区域中；或输出单元、充电单元和复位单元分别各自位于一行像素区域中。
其中，扫描驱动单元包括多个薄膜晶体管，多个薄膜晶体管分散设置于两行或三行像素区域中。
其中，输出单元包括开关薄膜晶体管，单个开关薄膜晶体管包括多个子薄膜晶体管，多个子薄膜晶体管并联且分散设置于至少两行像素区域中。
其中，输出单元包括开关薄膜晶体管，开关薄膜晶体管与多条扫描线连接，使得扫描驱动单元同时输出多行栅极扫描信号。
其中，扫描驱动单元包括第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管和电容C；
第一薄膜晶体管的源极与第一薄膜晶体管的漏极连接并与上一级的所述栅极扫描信号的输出端连接，第一薄膜晶体管的漏极分别与第四薄膜晶体管的源极和第二薄膜晶体管的栅极连接；
第二薄膜晶体管的源极接入时钟信号，第二薄膜晶体管的漏极与至少一条扫描线连接，以输出至少一行栅极扫描信号；
第三薄膜晶体管和第四薄膜晶体管的栅极连接同一条扫描线，第三薄膜晶体管的源极与第二薄膜晶体管的漏极连接相同的扫描线；第三薄膜晶体管的漏极和第四薄膜晶体管的漏极分别接入低电平信号；
电容C分别与第二薄膜晶体管的栅极和第二薄膜晶体管的漏极连接；其中，第一薄膜晶体管的栅极、第二薄膜晶体管的漏极和第三薄膜晶体管的栅极分别连接不同的扫描线。
其中，第二薄膜晶体管的漏极分别与第n行的扫描线和第n+1行的扫描线连接，以同时输出第n行的栅极扫描信号和第n+1行的栅极扫描信号；第三薄膜晶体管和第四薄膜晶体管的栅极分别与第n+2行的扫描线连接；n为大于等于1的整数。
其中，还包括用于提供时钟信号的时钟信号线和用于提供低电平信号的低电平信号线，时钟信号线沿数据线的延伸方向与数据线间隔设置，时钟信号线与第二薄膜晶体管的源极连接；低电平信号线沿数据线的延伸方向与数据线间隔设置，低电平信号线分别与第三薄膜晶体管的漏极和第四薄膜晶体管的漏极连接。
其中，同一个扫描驱动单元设置于至少两列像素区域中
为了解决上述技术问题，本申请提供的第二个技术方案为：提供一种显示面板，显示面板包括第一基板、第二基板和液晶层。第一基板为上述的驱动基板；第一基板与第二基板相对设置；液晶层设置于第一基板与第二基板之间。
本申请的有益效果：区别于现有技术，本申请提供了一种驱动基板及其显示面板，驱动基板包括衬底、多条扫描线、多条数据线和扫描驱动电路。衬底具有显示区；多条扫描线和多条数据线设置于衬底上；多条扫描线和多条数据线纵横交叉限定出多个像素区域；且像素区域位于显示区；其中，多个像素区域的行方向平行于扫描线；扫描驱动电路设置于衬底的显示区，扫描驱动电路包括多个级联的扫描驱动单元；同一个扫描驱动单元设置于至少两行像素区域中，且能输出至少一行栅极扫描信号。本申请通过将显示区内设置的单个扫描驱动单元分散设置于多行像素区域内，使扫描驱动单元在单行像素区域内占据的空间缩小，从而提高了像素开口率。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出任何创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1是本申请提供的显示面板一实施例的结构示意图；
图2是本申请提供的驱动基板一实施例的结构示意图；
图3是本申请提供的扫描驱动电路一实施例的级联结构示意图；
图4是本申请提供的驱动基板中扫描驱动单元第一实施例的结构示意图；
图5是本申请提供的驱动基板中扫描驱动单元第二实施例的结构示意图；
图6是本申请提供的驱动基板中扫描驱动单元第三实施例的结构示意图；
图7是本申请提供的驱动基板中扫描驱动单元第四实施例的结构示意图；
图8是本申请提供的驱动基板中扫描驱动单元第五实施例的结构示意图；
图9是本申请提供的驱动基板中扫描驱动单元第六实施例的结构示意图；
图10是本申请提供的驱动基板另一实施例的结构示意图。
附图标号说明：
第一基板-1、第一衬底-11、显示区-111、非显示区-112、扫描线-12、数据线-13、像素电极-14、扫描驱动电路-15、扫描驱动单元-150、充电单元-151、复位单元-152、输出单元-153、第一薄膜晶体管-T1、第二薄膜晶体管-T2、第一子薄膜晶体管-T2-1第二子薄膜晶体管-T2-2、第三薄膜晶体管-T3、第四薄膜晶体管-T4、第五薄膜晶体管-T5、第六薄膜晶体管-T6、第七薄膜晶体管-T7、第八薄膜晶体管-T8、电容-C、时钟信号线-CLK/CLKB、低电平信号线-Vss、像素区域-17、第二基板-2、第二衬底-21、滤光层-22、黑色矩阵层-23、液晶层-3、液晶-31、驱动基板-4、显示面板-100。
具体实施方式
下面结合说明书附图，对本申请实施例的方案进行详细说明。
以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、接口、技术之类的具体细节，以便透彻理解本申请。
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请中的术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括至少一个该特征。本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。本申请实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或区域的过程、方法、系统、产品或设备没有限定于已列出的步骤或区域，而是可选地还包括没有列出的步骤或区域，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或区域。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
请参阅图1，图1是本申请提供的显示面板一实施例的结构示意图。
显示面板100为液晶面板。显示面板100包括第一基板1、第二基板2和液晶层3。第一基板1和第二基板2相对设置，第一基板1和第二基板2夹持位于第一基板1和第二基板2的间隔空间中的液晶层3。
第一基板1和第二基板2中的一个为阵列基板，另一个为彩膜基板。在本实施例中，第一基板1为阵列基板，第二基板2为彩膜基板。
第二基板2，也就是彩膜基板包括第二衬底21，位于第二衬底21靠近阵列基板一侧的滤光层22和黑色矩阵层23。滤光层22包括红、蓝、绿三个颜色的滤光膜。黑色矩阵层23能借助于高度遮光性能的材料，分隔滤光层22中红、绿、蓝三原色、防止漏光，从而有利于提高各个色块的对比度。滤光层22能实现显示面板100的全彩色显示。第二衬底21的材料一般采用机械性能优良、耐热与耐化学腐蚀的无碱硼硅玻璃。彩膜基板还可以包括其他功能层，与现有技术相同或相似，此处不做限制。
液晶层3包括液晶31，液晶31在显示器中起到一种类似光阀的作用，可以控制透射光的明暗，从而取得信息显示的效果。
请参阅图1和图2，图2是本申请提供的驱动基板一实施例的结构示意图。
本实施例中的第一基板1可以为驱动基板4，驱动基板4包括第一衬底11、扫描线12、数据线13、像素电极14、扫描驱动电路15、时钟信号线CLK和低电平信号线Vss。第一衬底11具有显示区111和非显示区112。第一衬底11的材料一般采用机械性能优良、耐热与耐化学腐蚀的无碱硼硅玻璃。多条扫描线12和多条数据线13设置于第一衬底11靠近第二基板2的一侧。多条扫描线12相互平行设置，多条数据线13相互平行设置。多条扫描线12和多条数据线13纵横交叉限定出多个像素区域17，像素区域17内设置有像素电极14。扫描驱动电路15设置于第一衬底11的显示区111，与扫描线12连接，用于输出栅极扫描信号。低电平信号线Vss用于提供低电平信号，低电平信号线Vss沿数据线13的延伸方向与数据线13间隔设置。时钟信号线CLK用于提供时钟信号，且低电平信号线Vss和时钟信号线CLK的电压相位相反。时钟信号线CLK沿数据线13的延伸方向与数据线13间隔设置。
在本申请的实施例中，像素区域17的行方向平行于扫描线12。也就是说，每行像素区域17内包括多个像素区域17，每行的多个像素区域17沿平行于扫描线12的方向依次设置。每个像素区域17包括至少一个像素电极14。即，一个像素区域17内可以有一个像素电极14，也可以有多个像素电极14，例如，在双栅极驱动电路中，一个像素区域17内有两个像素电极14，两个像素电极14可以沿数据线13或扫描线12的延伸方向间隔设置，此处不作限制。在本实施例中，主要以一个像素区域17内包括一个像素电极14为实施例进行说明。
请参阅图3，图3是本申请提供的扫描驱动电路一实施例的级联结构示意图。
扫描驱动电路15设置于第一基板1靠近第二基板2的一侧，分别与扫描线12、时钟信号线CLK和低电平信号线Vss进行连接。黑色矩阵层23在第一基板1上的正投影覆盖扫描驱动电路15，从而不影响光线从开口区透过。扫描驱动电路15包括多个级联的扫描驱动单元150，每一级扫描驱动单元150的输入信号(Input)是上一级扫描驱动单元150的输出信号(Ouput)，每一级扫描驱动单元150的复位信号(Reset)是下一级扫描驱动单元150的输出信号。对于第一级扫描驱动单元150来说，由于没有上一级扫描驱动单元150，因此用帧起始信号(图未示)作为输入信号。对于最后一级扫描驱动单元150由于没有下一级扫描驱动单元150提供复位信号，可以额外设计一个冗余扫描驱动单元(图未示)，由它给最后一行提供复位信号。
请参阅图4，图4是本申请提供的驱动基板中扫描驱动单元第一实施例的结构示意图。
每个扫描驱动单元150均包括充电单元151、复位单元152、输出单元153和至少一个电容C。充电单元151用于接收上一级扫描驱动单元150的输出信号，对电容C进行充电。复位单元152接收下一级扫描驱动单元150的输出信号，对电容C进行放电，从而对当前级扫描驱动单元150起到复位作用。输出单元153用于输出栅极扫描信号给扫描线12。充电单元151、复位单元152、输出单元153均包括薄膜晶体管。即，每个扫描驱动单元150均包括多个薄膜晶体管和至少一个电容C。
同一个扫描驱动单元150设置于至少两行像素区域17中，且能同时输出至少一行栅极扫描信号。也就是说，多个薄膜晶体管分散设置于至少两行像素区域17中，输出单元153与至少一条扫描线12连接。
下面以单个扫描驱动单元150包括四个薄膜晶体管和一个电容C为例进行说明。
扫描驱动单元150包括第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4和电容C，第一薄膜晶体管T1为充电单元151，第二薄膜晶体管T2为输出单元153，第三薄膜晶体管T3和第四薄膜晶体管T4为一个复位单元152。
第一薄膜晶体管T1的栅极与第一薄膜晶体管T1的源极连接，并与第n-1(n为大于等于1的整数)行扫描线12连接，即，与上一级的栅极扫描信号输出端连接，第一薄膜晶体管T1的漏极分别与第四薄膜晶体管T4的源极和第二薄膜晶体管T2的栅极连接。第二薄膜晶体管T2的源极与时钟信号线CLK连接，以接入时钟信号，第二薄膜晶体管T2的漏极与第n行扫描线12连接，以输出第n行扫描线12的栅极扫描信号。第三薄膜晶体管T3和第四薄膜晶体管T4的栅极分别连接第n+1行扫描线12，第三薄膜晶体管T3的源极连接第n行扫描线12。第三薄膜晶体管T3的漏极和第四薄膜晶体管T4的漏极分别连接低电平信号线Vss。电容C分别与第二薄膜晶体管T2的栅极和第二薄膜晶体管T2的漏极连接。在本实施例中，在同一个扫描驱动单元150内，第一薄膜晶体管T1的栅极、第二薄膜晶体管T2的漏极和第三薄膜晶体管T3的栅极分别连接不同的扫描线12，第三薄膜晶体管T3和第四薄膜晶体管T4的栅极连接同一条扫描线12，第三薄膜晶体管T3的源极与第二薄膜晶体管T2的漏极连接相同的扫描线12。
在本实施例中，扫描驱动单元150仅输出第n行扫描线12的栅极扫描信号。第一薄膜晶体管T1、第二薄膜晶体管T2和第三薄膜晶体管T3位于第n行像素区域17，即充电单元151和复位单元152位于另一行像素区域17中。第二薄膜晶体管T2位于第n+1行像素区域17，即，输出单元153位于一行像素区域17中。单个扫描驱动单元150设置于两行像素区域17中，使得单个扫描驱动单元150在单行像素区域17中的占据的空间缩小一半以上，从而有利于像素开口率的增加。第三薄膜晶体管T3和第四薄膜晶体管T4位于同一列的像素区域17，第一薄膜晶体管T1、第二薄膜晶体管T2和第三薄膜晶体管T3位于不同列的像素区域17中。即，单个扫描驱动单元150设置于多列像素区域17中，使得单个扫描驱动单元150在单列像素区域17中的占据的空间缩小，从而有利于像素开口率的增加。可选地，第一薄膜晶体管T1、第二薄膜晶体管T2和第三薄膜晶体管T3也可以位于不同行的像素区域17中，第三薄膜晶体管T3和第四薄膜晶体管T4也可以位于不同列的像素区域17中。也就是说，单个扫描驱动单元150既可以位于多行像素区域17中，也可以位于多列像素区域17中，每个扫描驱动单元150中的薄膜晶体管有多种方式分散设置于不同行像素区域17中，使得每行像素区域17中扫描驱动单元150占据的空间尽可能的小。
请参阅图5，图5是本申请提供的驱动基板中扫描驱动单元第二实施例的结构示意图。
在一实施例中，单个扫描驱动单元150可以同时输出至少两行栅极扫描信号。第二薄膜晶体管T2的漏极分别与第n行扫描线12和第n+1行扫描线12连接，以同时输出第n行扫描线12和第n+1行扫描线12的栅极扫描信号。第三薄膜晶体管T3和第四薄膜晶体管T4的栅极分别连接第n+2行扫描线12，第三薄膜晶体管T3的漏极分别连接第n行扫描线12和第n+1行扫描线12。在本实施例中，扫描驱动单元150同时输出两行栅极扫描信号，且第二薄膜晶体管T2位于第n行扫描线12和第n+1行扫描线12之间的像素区域17内，以便于与第n行扫描线12和第n+1行扫描线12电连接。可选地，第二薄膜晶体管T2的漏极可以连接两条以上的扫描线12，以同时输出多行栅极扫描信号。
请参阅图6，图6是本申请提供的驱动基板中扫描驱动单元第三实施例的结构示意图。
在一实施例中，将单个体积较大的薄膜晶体管拆分为多个子薄膜晶体管，多个子薄膜晶体管并联且分散设置于至少两行像素区域17中，以减小单个薄膜晶体管在一行像素区域17内所占据的空间，增加像素的开口率。在本实施例中，将第二薄膜晶体管T2拆分为两个子薄膜晶体管。两个子薄膜晶体管并联。两个子薄膜晶体管分别为第一子薄膜晶体管T2-1和第二子薄膜晶体管T2-2。第一子薄膜晶体管T2-1和第二子薄膜晶体管T2-2的漏极分别与第n行扫描线12连接，还分别与电容C的一端连接，以输出第n行扫描线12的栅极扫描信号。第一子薄膜晶体管T2-1和第二子薄膜晶体管T2-2的栅极分别连接第一薄膜晶体管T1的漏极，还分别与电容C的另一端连接。第一子薄膜晶体管T2-1和第二子薄膜晶体管T2-2的源极分别连接时钟信号线CLK。第三薄膜晶体管T3和第四薄膜晶体管T4的栅极分别连接第n+1行扫描线12，第三薄膜晶体管T3的源极连接第n行扫描线12。第一子薄膜晶体管T2-1和第二子薄膜晶体管T2-2位于不同行的像素区域17内并位于同一列的像素区域17内。可选地，子薄膜晶体管可以位于相同行的像素区域17内，也可以位于不同列的像素区域17内，根据实际需求设计，此处不作过多限制。第二薄膜晶体管T2是输出单元153中的开关薄膜晶体管，单个开关薄膜晶体管的体积大于充电单元151和复位单元152中的单个薄膜晶体管的体积。对开关薄膜晶体管进行拆分可以更大程度地减小单个薄膜晶体管在一行像素区域17内所占据的空间。可选地，也可以对充电单元151和复位单元152中的单个薄膜晶体管进行拆分，此处不作限制，根据实际需求进行设计。
请参阅图7，图7是本申请提供的驱动基板中扫描驱动单元第四实施例的结构示意图。
在一实施例中，第一子薄膜晶体管T2-1和第二子薄膜晶体管T2-2的体积相同，第三薄膜晶体管T3和第四薄膜晶体管T4的栅极分别连接第n+2行扫描线12，第三薄膜晶体管T3的源极连接第n行扫描线12，且与电容C的一端连接。第一子薄膜晶体管T2-1的漏极连接第n行扫描线12，第二子薄膜晶体管T2-2的漏极连接第n+1行扫描线12。电容C的一端分别连接第一子薄膜晶体管T2-1和第二子薄膜晶体管T2-2的栅极，电容C的另一端仅连接第一子薄膜晶体管T2-1的漏极。在本实施例中，第一子薄膜晶体管T2-1对第n行扫描线12输出栅极扫描信号，第二子薄膜晶体管T2-2对第n+1行扫描线12输出栅极扫描信号。可选地，电容C的一端分别连接第一子薄膜晶体管T2-1和第二子薄膜晶体管T2-2的栅极，电容C的另一端仅连接第一子薄膜晶体管T2-1的漏极。第二子薄膜晶体管T2-2的漏极与第一子薄膜晶体管T2-1的漏极连接，并与第n行扫描线12，第一子薄膜晶体管T2-1和第二子薄膜晶体管T2-2共同对第n行扫描线12输出栅极扫描信号。
在另一实施例中，第一子薄膜晶体管T2-1和第二子薄膜晶体管T2-2的体积不同，第一子薄膜晶体管T2-1的体积大于第二子薄膜晶体管T2-2的体积；第一子薄膜晶体管T2-1控制第n行像素充电至预设值，第二子薄膜晶体管T2-2控制第n+1行像素预充电，预充电的栅极电压可以低一点，省电。
请参阅图8，图8是本申请提供的驱动基板中扫描驱动单元第五实施例的结构示意图。
在一实施例中，扫描驱动单元150包括六个薄膜晶体管和一个电容C。六个薄膜晶体管分别为第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5和第六薄膜晶体管T6。第一薄膜晶体管T1为充电单元151，第二薄膜晶体管T2为输出单元153、第三薄膜晶体管T3和第四薄膜晶体管T4为一个复位单元152，第五薄膜晶体管T5和第六薄膜晶体管T6为一个复位单元152，相比于包括四个薄膜晶体管和一个电容C的扫描驱动单元150，本实施例中扫描驱动单元150的复位单元152由一个增加到两个，同时还增加了一条时钟信号线CLKB，时钟信号线CLK和时钟信号线CLKB的电压相位相反。时钟信号线CLK和时钟信号线CLKB相互垂直设置，时钟信号线CLK与低电平信号线Vss平行。第一薄膜晶体管T1的栅极和源极连接并与第n-1行扫描线12连接，第一薄膜晶体管T1的漏极分别与第二薄膜晶体管T2和第六薄膜晶体管T6的栅极连接，还与第四薄膜晶体管T4的源极连接。第二薄膜晶体管T2的源极与时钟信号线CLK连接，第二薄膜晶体管T2的漏极与第n行扫描线12连接，以输出第n行扫描线12的栅极扫描信号。第三薄膜晶体管T3的栅极分别与第五薄膜晶体管T5的漏极和第六薄膜晶体管T6的源极连接，第三薄膜晶体管T3的漏极与低电平信号线Vss连接，第三薄膜晶体管T3的源极与第n行扫描线12连接。第四薄膜晶体管T4的栅极分别与第五薄膜晶体管T5的漏极和第六薄膜晶体管T6的源极连接，第四薄膜晶体管T4的漏极与低电平信号线Vss连接。第五薄膜晶体管T5和第六薄膜晶体管T6串联，第五薄膜晶体管T5的源极和栅极连接，并连接时钟信号线CLKB。第六薄膜晶体管T6的漏极与低电平信号线Vss连接。电容C的两端分别连接第二薄膜晶体管T2的栅极和漏极。在本实施例中，第一薄膜晶体管T1和第二薄膜晶体管T2位于第n行的像素区域17，第五薄膜晶体管T5位于第n+1行的像素区域17，第三薄膜晶体管T3、第四薄膜晶体管T4和第六薄膜晶体管T6位于第n+2行的像素区域17。扫描驱动单元150是设置于三行不同的像素区域17中。即，充电单元151和输出单元153位于一行像素区域17中，复位单元152分别与充电单元151和输出单元153位于不同行的像素区域17中。可选地，复位单元152、充电单元151和输出单元153可以各自位于不同行的像素区域17中。
请参阅图9，图9是本申请提供的驱动基板中扫描驱动单元第六实施例的结构示意图。
在一实施例中，扫描驱动单元150包括八个薄膜晶体管和一个电容C。八个薄膜晶体管分别为第一薄膜晶体管T1、第二薄膜晶体管T2、第三薄膜晶体管T3、第四薄膜晶体管T4、第五薄膜晶体管T5、第六薄膜晶体管T6、第七薄膜晶体管T7和第八薄膜晶体管T8。第一薄膜晶体管T1为充电单元151，第二薄膜晶体管T2为输出单元153、第三薄膜晶体管T3和第七薄膜晶体管T7为一个复位单元152，第五薄膜晶体管T5和第六薄膜晶体管T6为一个复位单元152，第八薄膜晶体管T8和第四薄膜晶体管T4为一个复位单元152。相比于包括四个薄膜晶体管和一个电容C的扫描驱动单元150，本实施例中扫描驱动单元150的复位单元152由一个增加到三个，同时还增加了一条时钟信号线CLKB，时钟信号线CLK和时钟信号线CLKB的电压相位相反，且时钟信号线CLK、时钟信号线CLKB和低电平信号线Vss分别平行于扫描线12设置。第一薄膜晶体管T1的栅极和源极连接并与第n-1行扫描线12连接，第一薄膜晶体管T1的漏极分别与第三薄膜晶体管T3和第七薄膜晶体管T7的源极连接，第一薄膜晶体管T1的漏极还与第二薄膜晶体管T2和第六薄膜晶体管T6的栅极连接。第二薄膜晶体管T2的源极与时钟信号线CLK连接，第二薄膜晶体管T2的漏极与第n行扫描线12连接，以输出第n行扫描线12的扫描栅极信号。第三薄膜晶体管T3和第七薄膜晶体管T7并联，第三薄膜晶体管T3的栅极分别与第八薄膜晶体管T8的栅极和第六薄膜晶体管T6的源极连接，第三薄膜晶体管T3的漏极与第七薄膜晶体管T7的漏极连接，并与第n+1行扫描线12连接，第三薄膜晶体管T3的源极与第七薄膜晶体管T7的源极连接。第五薄膜晶体管T5和第六薄膜晶体管T6串联，第五薄膜晶体管T5的源极和栅极连接，并连接时钟信号线CLKB，第五薄膜晶体管T5的漏极与第六薄膜晶体管T6的源极连接。第六薄膜晶体管T6的栅极与第二薄膜晶体管T2的栅极连接，第六薄膜晶体管T6的漏极与低电平信号线Vss连接，第六薄膜晶体管T6的源极与第三薄膜晶体管T3和第八薄膜晶体管T8的栅极连接。第八薄膜晶体管T8和第四薄膜晶体管T4并联，第八薄膜晶体管T8和第四薄膜晶体管T4的源极连接并与第n行扫描线12连接，第八薄膜晶体管T8和第四薄膜晶体管T4的漏极连接并与低电平信号线Vss连接。第四薄膜晶体管T4的栅极与第n+1行扫描线12连接。电容C的两端分别连接第二薄膜晶体管T2的栅极和漏极。在本实施例中，第一薄膜晶体管T1、第二薄膜晶体管T2和第五薄膜晶体管T5位于第n行像素区域17，第三薄膜晶体管T3、第四薄膜晶体管T4、第六薄膜晶体管T6、第七薄膜晶体管T7和第八薄膜晶体管T8位于第n+1行像素区域17。扫描驱动单元150是设置于两行不同的像素区域17中。
请参阅图4和图10，图10是本申请提供的驱动基板另一实施例的结构示意图。
在一实施例中，同一行扫描线12可以分为多段进行驱动，每段扫描线12也可以由一个或者两个扫描驱动单元150驱动，从而降低驱动的负载。在本实施例中，将所有扫描线12沿着扫描线12的延伸方向分为两部分，每行扫描线12的分段位置一样，每部分扫描线12中的每行像素区域17内设置一个扫描驱动单元150，扫描驱动单元150分散在两行像素区域17中，且所有像素电极14的行间距相同，列间距也相同。每部分扫描线12中包括一条时钟信号线CLK和一条低电平信号线Vss。可选地，每行扫描线12的分段位置可以不一样，每行扫描线12的分段数也可以不一样，每段扫描线12的扫描驱动单元150个数也可以不一样。此处不作过多限制，根据实际情况进行设计。
本申请提供一种驱动基板，驱动基板包括衬底、多条扫描线、多条数据线和扫描驱动电路。衬底具有显示区；多条扫描线和多条数据线设置于衬底上；多条扫描线和多条数据线纵横交叉限定出多个像素区域；且像素区域位于显示区；其中，多个像素区域的行方向平行于扫描线；扫描驱动电路设置于衬底的显示区，扫描驱动电路包括多个级联的扫描驱动单元；同一个扫描驱动单元设置于至少两行像素区域中，且能输出至少一行栅极扫描信号。本申请通过将显示区内设置的单个扫描驱动单元分散设置于多行像素区域内，使扫描驱动单元在单行像素区域内占据的空间缩小，从而提高了像素开口率。
以上仅为本申请的实施方式，并非因此限制本申请的专利保护范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种驱动基板，用于液晶显示面板，包括：
衬底，所述衬底具有显示区；
多条扫描线和多条数据线，设置于所述衬底上；所述多条扫描线和所述多条数据线纵横交叉限定出多个像素区域；且所述像素区域位于所述显示区；其中，多个所述像素区域的行方向平行于所述扫描线；
扫描驱动电路，设置于所述衬底的显示区，所述扫描驱动电路包括多个级联的扫描驱动单元；
其特征在于，同一个所述扫描驱动单元设置于至少两行所述像素区域中，且能输出至少一行栅极扫描信号。
2.根据权利要求1所述的驱动基板，其特征在于，所述扫描驱动单元包括充电单元、复位单元和输出单元；所述输出单元位于一行或两行所述像素区域中，所述充电单元和所述复位单元位于另一行所述像素区域中；或所述输出单元、所述充电单元和所述复位单元分别各自位于一行所述像素区域中。
3.根据权利要求1所述的驱动基板，其特征在于，所述扫描驱动单元包括多个薄膜晶体管，所述多个薄膜晶体管分散设置于两行或三行所述像素区域中。
4.根据权利要求2所述的驱动基板，其特征在于，所述输出单元包括开关薄膜晶体管，单个所述开关薄膜晶体管包括多个子薄膜晶体管，多个所述子薄膜晶体管并联且分散设置于至少两行所述像素区域中。
5.根据权利要求2所述的驱动基板，其特征在于，所述输出单元包括开关薄膜晶体管，所述开关薄膜晶体管与多条所述扫描线连接，使得所述扫描驱动单元同时输出多行所述栅极扫描信号。
6.根据权利要求2所述的驱动基板，其特征在于，所述扫描驱动单元包括第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管和电容C；
所述第一薄膜晶体管的源极与所述第一薄膜晶体管的漏极连接并与上一级的所述栅极扫描信号的输出端连接，所述第一薄膜晶体管的漏极分别与所述第四薄膜晶体管的源极和所述第二薄膜晶体管的栅极连接；
所述第二薄膜晶体管的源极接入时钟信号，所述第二薄膜晶体管的漏极与至少一条所述扫描线连接，以输出至少一行所述栅极扫描信号；
所述第三薄膜晶体管和所述第四薄膜晶体管的栅极连接同一条所述扫描线，所述第三薄膜晶体管的源极与所述第二薄膜晶体管的漏极连接相同的所述扫描线；所述第三薄膜晶体管的漏极和所述第四薄膜晶体管的漏极分别接入低电平信号；
所述电容分别与所述第二薄膜晶体管的栅极和所述第二薄膜晶体管的漏极连接；
其中，所述第一薄膜晶体管的栅极、所述第二薄膜晶体管的漏极和所述第三薄膜晶体管的栅极分别连接不同的所述扫描线。
7.根据权利要求6所述的驱动基板，其特征在于，所述第二薄膜晶体管的漏极分别与第n行的所述扫描线和第n+1行的所述扫描线连接，以同时输出所述第n行的栅极扫描信号和所述第n+1行的栅极扫描信号；所述第三薄膜晶体管和所述第四薄膜晶体管的栅极分别与第n+2行的所述扫描线连接；n为大于等于1的整数。
8.根据权利要求6所述的驱动基板，其特征在于，还包括用于提供所述时钟信号的时钟信号线和用于提供所述低电平信号的低电平信号线，所述时钟信号线沿所述数据线的延伸方向与所述数据线间隔设置，所述时钟信号线与所述第二薄膜晶体管的源极连接；所述低电平信号线沿所述数据线的延伸方向与所述数据线间隔设置，所述低电平信号线分别与所述第三薄膜晶体管的漏极和所述第四薄膜晶体管的漏极连接。
9.根据权利要求1所述的驱动基板，其特征在于，同一个所述扫描驱动单元设置于至少两列所述像素区域中。
10.一种显示面板，其特征在于，包括：
第一基板；所述第一基板为权利要求1至9中任一项所述的驱动基板；
第二基板，与所述第一基板相对设置；
液晶层，设置于所述第一基板与所述第二基板之间。
CN202210583551.XA 2022-05-25 2022-05-25 驱动基板及其显示面板 Active CN115079477B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210583551.XA CN115079477B (zh) 2022-05-25 2022-05-25 驱动基板及其显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210583551.XA CN115079477B (zh) 2022-05-25 2022-05-25 驱动基板及其显示面板

Publications (2)

Publication Number Publication Date
CN115079477A true CN115079477A (zh) 2022-09-20
CN115079477B CN115079477B (zh) 2025-04-04

Family

ID=83250045

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210583551.XA Active CN115079477B (zh) 2022-05-25 2022-05-25 驱动基板及其显示面板

Country Status (1)

Country Link
CN (1) CN115079477B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104536229A (zh) * 2015-01-12 2015-04-22 京东方科技集团股份有限公司 一种阵列基板及显示面板
CN104756177A (zh) * 2012-10-30 2015-07-01 夏普株式会社 有源矩阵基板、显示面板以及具备该显示面板的显示装置
CN104934005A (zh) * 2015-07-01 2015-09-23 京东方科技集团股份有限公司 显示面板及显示装置
CN105139806A (zh) * 2015-10-21 2015-12-09 京东方科技集团股份有限公司 阵列基板、显示面板和显示装置
CN108074532A (zh) * 2016-11-15 2018-05-25 乐金显示有限公司 显示面板以及使用显示面板的有机发光二极管显示装置
CN110211527A (zh) * 2019-05-10 2019-09-06 深圳市华星光电半导体显示技术有限公司 Micro LED显示面板及显示装置
CN111243543A (zh) * 2020-03-05 2020-06-05 深圳市华星光电半导体显示技术有限公司 Goa电路、tft基板、显示装置及电子设备

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104756177A (zh) * 2012-10-30 2015-07-01 夏普株式会社 有源矩阵基板、显示面板以及具备该显示面板的显示装置
CN104536229A (zh) * 2015-01-12 2015-04-22 京东方科技集团股份有限公司 一种阵列基板及显示面板
CN104934005A (zh) * 2015-07-01 2015-09-23 京东方科技集团股份有限公司 显示面板及显示装置
CN105139806A (zh) * 2015-10-21 2015-12-09 京东方科技集团股份有限公司 阵列基板、显示面板和显示装置
CN108074532A (zh) * 2016-11-15 2018-05-25 乐金显示有限公司 显示面板以及使用显示面板的有机发光二极管显示装置
CN110211527A (zh) * 2019-05-10 2019-09-06 深圳市华星光电半导体显示技术有限公司 Micro LED显示面板及显示装置
CN111243543A (zh) * 2020-03-05 2020-06-05 深圳市华星光电半导体显示技术有限公司 Goa电路、tft基板、显示装置及电子设备

Also Published As

Publication number Publication date
CN115079477B (zh) 2025-04-04

Similar Documents

Publication Publication Date Title
US10559604B2 (en) Array substrate, gate driving circuit and display panel
CN104934005B (zh) 显示面板及显示装置
CN105807518B (zh) 液晶显示面板
US10996529B2 (en) Array substrate, liquid crystal display panel and driving method thereof that prevent liquid crystal molecules from undergoing a polarization phenomenon and have low power consumption
US10643516B2 (en) Data line demultiplexer, display substrate, display panel and display device
CN111522161B (zh) 一种阵列基板、显示面板、显示装置及驱动方法
US20180293956A1 (en) Array substrate, display panel and display device
WO2020215906A1 (zh) 阵列基板、其驱动方法及显示装置
US20220327974A1 (en) Display Panel, Drive Method Thereof and Display Apparatus
CN104808406A (zh) 一种基板及其液晶显示装置
US7990497B2 (en) Active matrix type display device with different distances from pixel electrodes and gate lines
US20140362064A1 (en) Active Array Substrate, Driving Method Thereof, and Liquid Crystal Display Panel Using the Same
WO2020103537A1 (zh) 阵列基板、显示面板及显示装置
CN101710481A (zh) 液晶显示器的驱动电路及扫描方法
CN111752413A (zh) 触控显示面板及其驱动方法、显示装置
US20200379523A1 (en) Circuit substrate and display panel
US20090251403A1 (en) Liquid crystal display panel
CN114325142B (zh) 测试触控显示面板的方法
CN106783877B (zh) 阵列基板、显示面板及显示装置
US8928827B2 (en) Liquid crystal display
CN115079477A (zh) 驱动基板及其显示面板
JP2020522761A (ja) 液晶表示パネル及び装置
CN106855672A (zh) 阵列基板及其制造方法、显示面板和显示装置
CN110531558A (zh) 阵列基板、液晶显示面板及显示装置
US20180108304A1 (en) Liquid crystal display device and driving method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant