[go: up one dir, main page]

CN115079472A - 电光装置和电子设备 - Google Patents

电光装置和电子设备 Download PDF

Info

Publication number
CN115079472A
CN115079472A CN202210236262.2A CN202210236262A CN115079472A CN 115079472 A CN115079472 A CN 115079472A CN 202210236262 A CN202210236262 A CN 202210236262A CN 115079472 A CN115079472 A CN 115079472A
Authority
CN
China
Prior art keywords
electro
plan
view
semiconductor layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210236262.2A
Other languages
English (en)
Other versions
CN115079472B (zh
Inventor
森田喜久哉
杉本阳平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN115079472A publication Critical patent/CN115079472A/zh
Application granted granted Critical
Publication of CN115079472B publication Critical patent/CN115079472B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133305—Flexible substrates, e.g. plastics, organic film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/411—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by materials, geometry or structure of the substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H10D86/443—Interconnections, e.g. scanning lines adapted for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供电光装置和电子设备，能够实现显示品质的提高。电光装置具有：基板，其具有沿着第1方向延伸的凹部；层叠膜，其具有第1导电层、电介质层和第2导电层；第1绝缘膜；遮光膜；第2绝缘膜；以及半导体层，其包含在所述第1方向上按顺序配置的源区域、沟道区域和漏区域，从所述基板侧起按照所述层叠膜、所述第1绝缘膜、所述遮光膜、所述第2绝缘膜以及所述半导体层的顺序进行配置，所述半导体层在俯视时与所述凹部重叠，且沿着所述凹部配置。

Description

电光装置和电子设备
技术领域
本发明涉及电光装置和电子设备。
背景技术
在投影仪等电子设备中，例如使用能够按照每个像素变更光学特性的液晶显示装置等电光装置。
专利文献1所记载的电光装置具有元件基板、对置基板以及被这些基板夹持的液晶层。元件基板具有基材、扫描线和数据线等具有遮光性的各种布线、电容元件、晶体管和像素电极。
在专利文献1中，针对每个像素设置多个电容元件。通过对每个像素设置多个电容元件，能够实现电容值的增大。此外，从基材起按照晶体管、多个电容元件以及数据线的顺序进行配置。朝向晶体管入射的光被多个电容元件以及数据线等布线结构遮挡。
专利文献1：日本特开2017-72741号公报
由此，在现有的结构中，难以在实现电容值增大的同时抑制开口率的下降，另外，抑制光向晶体管侵入的结构变得复杂，显示品质有可能下降。
发明内容
在本发明的电光装置的一个方式中，电光装置具有：基板，其具有在第1方向上延伸的凹部；层叠膜，其具有第1导电层、电介质层和第2导电层；透光性的第1绝缘膜；遮光性的遮光膜；透光性的第2绝缘膜；以及半导体层，其包含在所述第1方向上按顺序配置的源区域、沟道区域和漏区域，从所述基板起按照所述层叠膜、所述第1绝缘膜、所述遮光膜、所述第2绝缘膜以及所述半导体层的顺序进行配置，所述半导体层在俯视时与所述凹部重叠，且沿着所述凹部配置。
本发明的电子设备的一个方式具有：所述电光装置；以及控制部，其控制所述电光装置的动作。
附图说明
图1是实施方式的电光装置的俯视图。
图2是图1所示的电光装置的A-A线处的剖视图。
图3是表示图1的元件基板的电气结构的等效电路图。
图4是表示图2的元件基板的一部分的俯视图。
图5是表示图2的元件基板的一部分的剖视图。
图6是表示图2的元件基板的一部分的剖视图。
图7是图5所示的第1凹部的放大剖视图。
图8是与图5以及图6中的D-D线对应的俯视图。
图9是与图5以及图6中的E-E线对应的俯视图。
图10是表示第1凹部、第1元件部、扫描线、半导体层以及栅电极的平面位置关系的图。
图11是与图5以及图6中的F-F线对应的俯视图。
图12是与图5以及图6中的G-G线对应的俯视图。
图13是与图5以及图6中的H-H线对应的俯视图。
图14是表示元件基板的一部分制造方法流程的图。
图15是用于说明凹部形成工序的图。
图16是用于说明电容元件形成工序的图。
图17是用于说明第1绝缘膜形成工序和扫描线形成工序的图。
图18是用于说明第2绝缘膜形成工序和半导体层形成工序的图。
图19是用于说明图5所示的扫描线对光的反射的图。
图20是表示作为电子设备的一例的个人计算机的立体图。
图21是表示作为电子设备的一例的智能手机的俯视图。
图22是表示作为电子设备的一例的投影仪的示意图。
标号说明
1b：电光装置；1g：电光装置；1r：电光装置；2：元件基板；3：对置基板；4：密封部件；5：液晶层；11：扫描线驱动电路；12：数据线驱动电路；13：外部端子；21：第1基板；22：层叠体；23：晶体管；25：像素电极；26：电容元件；29：第1取向膜；31：第2基板；32：无机绝缘层；33：公共电极；34：第2取向膜；100：电光装置；211：第1凹部；212：第2凹部；213：第3凹部；221：绝缘层；222：绝缘层；223：绝缘层；224：绝缘层；225：绝缘层；226：绝缘层；227：绝缘层；231：半导体层；231a：沟道区域；231b：漏区域；231c：源区域；231d：低浓度漏区域；231e：低浓度源区域；232：栅电极；233：栅绝缘膜；241：扫描线；242：数据线；243：恒定电位线；251：接触孔；260：开口；261：第1导电层；262：第2导电层；263：电介质层；265：第1元件部；266：第2元件部；267：第3元件部；271：中继电极；272：中继电极；273：中继电极；274：中继电极；275：中继电极；276：中继电极；277：中继电极；278：中继电极；279：中继电极；2000：个人计算机；2001：电源开关；2002：键盘；2003：控制部；2010：主体部；2111：底面；2112：开口；2321：接触孔；2322：接触孔；2410：部分；2421：接触孔；2711：接触孔；2721：接触孔；2731：接触孔；2741：接触孔；2751：接触孔；2761：接触孔；2771：接触孔；2781：接触孔；2791：接触孔；3000：智能手机；3001：操作按钮；3002：控制部；4000：投射型显示装置；4001：照明光学系统；4002：照明装置；4003：投射光学系统；4004：投射面；4005：控制部；A10：显示区域；A11：开口部；A12：遮光区域；A20：外围区域；L0：光；LL：光；P：像素；W1：宽度；W2：宽度；W3：宽度；W0：宽度；D1：深度。
具体实施方式
以下，参照附图说明本发明的优选实施方式。另外，在附图中，各部分的尺寸或比例尺与实际适当不同，也有为了容易理解而示意性地示出的部分。此外，在以下的说明中，只要没有特别限定本发明的记载，则本发明的范围不限于这些方式。
1.电光装置
1A.基本结构
图1是实施方式的电光装置100的俯视图。图2是图1所示的电光装置100的A-A线处的剖视图。此外，在图1中，省略对置基板3的图示。此外，以下为了便于说明，适当使用相互垂直的X轴、Y轴和Z轴进行说明。另外，将沿着X轴的一个方向记述为X1方向，将与X1方向相反的方向记述为X2方向。同样地，将沿着Y轴的一个方向记述为Y1方向，将与Y1方向相反的方向记述为Y2方向。将沿着Z轴的一个方向记述为Z1方向，将与Z1方向相反的方向记述为Z2方向。另外，以下，将在Z1方向或Z2方向上观察的情况设为“俯视”。另外，在以下的说明中，X方向是X1方向或X2方向。Y方向是Y1方向或Y2方向。Z方向是Z1方向或Z2方向。
图1和图2所示的电光装置100是有源矩阵驱动方式的透射型的电光装置。如图2所示，电光装置100具有元件基板2、对置基板3、框状的密封部件4以及液晶层5。元件基板2、液晶层5及对置基板3按顺序在Z1方向上排列。另外，图1所示的电光装置100在俯视时的形状是四边形，但例如也可以是圆形。
图2所示的元件基板2是具有后述的多个TFT(Thin Film Transistor：薄膜晶体管)的基板。元件基板2具有：具有透光性的第1基板21、具有透光性的层叠体22、具有透光性的多个像素电极25、以及具有透光性的第1取向膜29。另外，虽未图示，但元件基板2具有在俯视时包围多个像素电极25的多个虚拟像素电极。另外，“透光性”表示对可见光的透射性，是指优选可见光的透射率为50％以上。
第1基板21、层叠体22、多个像素电极25以及第1取向膜29按顺序在Z1方向上层叠。第1基板21是“基板”的例示。第1基板21是具有透光性和绝缘性的平板。第1基板21例如是玻璃基板或石英基板。层叠体22具有：具有透光性的多个绝缘层；以及配置在该多个绝缘层彼此之间的各种布线。关于第1基板21和层叠体22，在后面进行说明。此外，像素电极25具有透光性和导电性。像素电极25用于向液晶层5施加电场。像素电极25例如包含ITO(Indium TinOxide：氧化铟锡)、IZO(Indium Zinc Oxide：氧化铟锌)以及FTO(Fluorine-doped tinoxide：掺氟氧化锡)等透明导电材料。第1取向膜29具有透光性和绝缘性。第1取向膜29使液晶层5所具有的液晶分子取向。第1取向膜29以覆盖多个像素电极25的方式配置。第1取向膜29的材料例如为聚酰亚胺及氧化硅等。
对置基板3是与元件基板2对置配置的基板。对置基板3具有：具有透光性的第2基板31、具有透光性的无机绝缘层32、具有透光性的公共电极33、以及具有透光性的第2取向膜34。另外，虽未图示，但对置基板3具有在俯视时包围多个像素电极25的遮光性的分隔部。另外，“遮光性”表示对可见光的遮光性，是指优选可见光的透射率小于50％、更优选为10％以下。
第2基板31、无机绝缘层32、公共电极33以及第2取向膜34按顺序在Z2方向上层叠。第2基板31是具有透光性和绝缘性的平板。第2基板31例如是玻璃基板或石英基板。无机绝缘层32具有透光性和绝缘性，例如由氧化硅等含有硅的无机材料形成。公共电极33是隔着液晶层5相对于多个像素电极25配置的对置电极。公共电极33用于向液晶层5施加电场。公共电极33具有透光性和导电性。公共电极33例如包含ITO、IZO以及FTO等透明导电材料。第2取向膜34具有透光性和绝缘性。第2取向膜34使液晶层5所具有的液晶分子取向。第2取向膜34的材料例如为聚酰亚胺及氧化硅等。
密封部件4配置在元件基板2与对置基板3之间。密封部件4例如使用包含环氧树脂等各种固化性树脂的粘接剂等而形成。密封部件4也可以包含由玻璃等无机材料构成的间隙材料。
液晶层5配置在由元件基板2、对置基板3以及密封部件4包围的区域内。液晶层5的光学特性根据电场而变化。液晶层5包含具有正或负的介电各向异性的液晶分子。液晶分子的取向根据施加于液晶层5的电压而变化。
如图1所示，在元件基板2上配置有多个扫描线驱动电路11、数据线驱动电路12和多个外部端子13。虽然未图示，但多个外部端子13的一部分与从扫描线驱动电路11或数据线驱动电路12引出的布线连接。另外，多个外部端子13包含施加公共电位的端子。该端子经由未图示的布线以及导通材料与对置基板3的公共电极33电极连接。
该电光装置100具有显示图像的显示区域A10和俯视时位于显示区域A10的外侧的外围区域A20。在显示区域A10设置有排列成矩阵状的多个像素P。多个像素电极25相对于多个像素P以1对1的方式配置。上述公共电极33相对于多个像素P公共地设置。另外，外围区域A20在俯视时包围显示区域A10。在外围区域A20配置有扫描线驱动电路11以及数据线驱动电路12。
在本实施方式中，电光装置100为透射型。具体而言，在本实施方式中，如图2所示，光LL入射到对置基板3，入射到对置基板3的光在从元件基板2射出的同时被调制，由此显示图像。此外，也可以是，入射到元件基板2的光在从对置基板3射出的同时被调制，由此显示图像。
另外，电光学装置100例如应用于后述的个人计算机以及智能手机等进行彩色显示的显示装置。在应用于该显示装置的情况下，对电光装置100适当使用滤色器。另外，电光装置100例如应用于后述的投射型的投影仪。在该情况下，电光装置100作为光阀发挥功能。另外，在该情况下，对电光装置100省略滤色器。
1B.元件基板2的电气结构
图3是表示图1的元件基板2的电气结构的等效电路图。元件基板2的层叠体22设置有图3所示的多个晶体管23、n条扫描线241、m条数据线242以及n条恒定电位线243。n和m分别是2以上的整数。与n条扫描线241和m条数据线242的各交叉对应地配置晶体管23。各晶体管23例如是作为开关元件发挥功能的TFT(thin film transistor：薄膜晶体管)。各晶体管23包含栅极、源极以及漏极。
n条扫描线241分别沿X1方向延伸，n条扫描线241沿Y1方向等间隔地排列。n条扫描线241分别与对应的多个晶体管23的栅极电连接。n条扫描线241与图1所示的扫描线驱动电路11电连接。从扫描线驱动电路11向1～n条扫描线241按照线顺序供给扫描信号G1、G2、……、Gn。
图3所示的m条数据线242分别在Y1方向上延伸，m条数据线242在X1方向上以等间隔排列。m条数据线242分别与对应的多个晶体管23的源极电连接。m条数据线242与图1所示的数据线驱动电路12电连接。从数据线驱动电路12向1～m条数据线242并行地供给图像信号S1、S2、……、Sm。
图3所示的n条扫描线241和m条数据线242相互电绝缘，在俯视时配置成格子状。由相邻的2条扫描线241和相邻的2条数据线242包围的区域与像素P对应。各像素电极25与对应的晶体管23的漏极电连接。
n条恒定电位线243分别在Y1方向上延伸，n条恒定电位线243在X1方向上等间隔地排列。另外，n条恒定电位线243相对于m条数据线242以及n条扫描线241电绝缘，相对于它们隔开间隔地配置。对各恒定电位线243施加地电位等固定电位。n条恒定电位线243分别是与对应的电容元件26电连接的电容线。各电容元件26是用于保持像素电极25的电位的保持电容，在俯视时与晶体管23重叠配置。此外，多个电容元件26与多个像素电极25以1对1的方式电连接。多个电容元件26与多个晶体管23的漏极以1对1的方式电连接。
扫描信号G1、G2、……、Gn依次成为有效，当依次选择n条扫描线241时，与所选择的扫描线241连接的晶体管23成为导通状态。于是，经由m条数据线242将与应显示的灰度对应的大小的图像信号S1、S2、……、Sm取入到与所选择的扫描线241对应的像素P，并施加到像素电极25。由此，对在像素电极25与图2中公共电极33之间形成的液晶电容施加与应显示的灰度对应的电压，液晶分子的取向根据所施加的电压而变化。另外，通过电容元件26保持所施加的电压。通过这样的液晶分子的取向变化来调制光，从而能够进行灰度显示。
1C.元件基板2的构造
图4是表示图2的元件基板2的一部分的俯视图。图4与图2的B-B线对应，示出显示区域A10中的元件基板2的一部分。如图4所示，元件基板2所具有的多个像素电极25相互分离，配置成矩阵状。像素电极25在俯视时配置的区域是光透过的开口部A11。俯视时位于多个开口部A11之间的框状的区域是遮光区域A12。在遮光区域A12配置有上述的图3所示的晶体管23、电容元件26以及扫描线241、数据线242、恒定电位线243等各种布线。像素电极25经由接触孔2511与晶体管23以及电容元件26连接。
图5和图6分别是表示图2的元件基板2的一部分的剖视图。图5和图6与图4中的双点划线的区域C的截面对应。图5是主要沿着扫描线241的延伸方向(X方向)的剖视图，图6是主要沿着数据线242的延伸方向(Y方向)的剖视图。扫描线241的延伸方向是“第2方向”的例示，数据线242的延伸方向是“第1方向”的例示。
如上所述，元件基板2具有第1基板21、层叠体22、多个像素电极25以及第1取向膜29。以下，参照作为X方向和Y方向的截面结构的图5和图6，使用后述的图7～图13对元件基板2进行说明。
如上所述，图5和图6所示的第1基板21例如由玻璃基板或石英基板构成。第1基板21具有第1凹部211、第2凹部212以及第3凹部213。第1凹部211是“凹部”的例示。第1凹部211、第2凹部212以及第3凹部213分别是形成于第1基板21的凹陷，针对每个晶体管23而形成。第1凹部211沿着数据线242在Y方向上配置，第2凹部212和第3凹部213沿着扫描线241在X方向上相对于第1凹部211分离地配置。此外，在本实施方式中，第1凹部211、第2凹部212以及第3凹部213的Z2方向的各深度彼此相等。
图7是图5所示的第1凹部211的放大剖视图。第1凹部211具有第1基板21的表面开口的形状，具有与Z2方向的底面2111对置的侧面2113。第1凹部211在俯视时为长条状，在X方向上具有宽度，在Y方向上具有长度(参照图8)。第1基板21的表面与底面2111在Z2方向上的距离为深度D1。另外，深度D1是从开口2112到底面2111的Z1方向的长度。宽度W1是底面2111的X1方向的长度。另外，宽度W2是开口2112的X1方向的长度。第1凹部211的深度D1比第1凹部211的底面2111的宽度W1大。底面2111是沿着X-Y平面的面。另外，深度D1比第1凹部211的开口2112的宽度W2大。在第1凹部211形成有电容元件26的情况下的开口的距离为宽度W3。
另外，第1凹部211的深度D1与宽度W1之比(D1/W1)例如优选为1.5以上。并且，深度D1与宽度W2之比(D1/W2)例如为1.4以上。
深度D1取决于电容元件26的特性和形成容易性，例如为0.5μm以上且2.0μm以下。宽度W1例如为0.2μm以上且1.0μm以下。宽度W2例如为0.3μm以上且1.5μm以下。
图8是与图5以及图6中的D-D线对应的俯视图，在第1基板21的包含第1凹部211、第2凹部212以及第3凹部213的表面形成有包含第1导电层261、电介质层263和第2导电层262的层叠膜以及绝缘层221。第1凹部211在俯视时呈沿Y1方向延伸的长条状。第2凹部212和第3凹部213分别沿X2方向和X1方向延伸。第1凹部211在俯视时位于第2凹部212和第3凹部213之间的分离位置。
在第1基板21上配置有电容元件26。电容元件26具有第1导电层261、电介质层263和第2导电层262。第1导电层261、电介质层263以及第2导电层262在Z1方向上按顺序层叠。第1导电层261与第1基板21接触。电介质层263配置在第1导电层261与第2导电层262之间。第1导电层261、电介质层263以及第2导电层262在Z1方向上按顺序层叠而成的膜是“层叠膜”的例示。此外，也可以在第1导电层261和第1基板21具有透光层。
电容元件26具有在Y方向上延伸的部分、在X方向上延伸的部分、以及它们的交叉部。此外，电容元件26在俯视时与第1凹部211、第2凹部212以及第3凹部213重叠。具体而言，电容元件26宽幅地覆盖第1凹部211、第2凹部212以及第3凹部213。在电容元件26的Y2方向的一端，为了将第1导电层261与像素电极25等电连接，形成电介质层263和第2导电层262的缺口部2710。缺口部2710与第1凹部211在俯视时不重叠。此外，将电容元件26的X1方向的一端的第2导电层262与恒定电位线243电连接的部分在俯视时不与第2凹部212以及第3凹部213重叠。
电容元件26的一部分配置在第1凹部211、第2凹部212以及第3凹部213内。电容元件26沿着第1基板21的Z1方向的面的形状而形成。因此，电容元件26沿着第1凹部211、第2凹部212以及第3凹部213的各形状而形成。第1导电层261、电介质层263以及第2导电层262按顺序在第1基板21的表面、底面2111以及侧面2113均匀地形成膜厚等，从而能够形成稳定的电容元件26。
电容元件26具有第1元件部265、第2元件部266和第3元件部267。第1元件部265是配置于第1凹部211的部分，相当于“沟槽部”。第2元件部266是配置于第2凹部212的部分。第3元件部267是配置于第3凹部213的部分。
第1导电层261和第2导电层262的材料例如优选为遮光性低、导电性的多晶硅膜，但也可以是钛等金属、金属氧化物或金属氮化物。在为多晶硅的情况下，例如，该多晶硅包含磷(P)等杂质。另外，对于电介质层263，例如优选为遮光性低、介电常数高的氮化硅膜，但也可以使用氧化铝、氧化铪、氧化硅等金属氧化膜、氮化硅等金属氮化膜、或者这些金属氧化膜和金属氮化膜层叠而成的多层膜。
第1导电层261和第2导电层262的各膜厚例如为0.03μm至0.2μm。电介质层263的膜厚例如为0.01μm至0.03μm。作为层叠膜，厚度例如为0.13μm至0.26μm。第1导电层261、电介质层263以及第2导电层262能够一并形成。层叠膜的结构沿着第1凹部211的形状均匀地形成，只要能够形成稳定特性的电容元件26即可。另外，优选上侧的第2导电层262的膜厚大于下侧的第1导电层261的膜厚。
此外，如图7所示，电容元件26所具有的第1元件部265的开口260的宽度W3小于第1凹部211的深度D1。另外，在图示的例子中，宽度W3小于第1凹部211的宽度W1。但是，根据第1凹部211的侧面2113相对于底面2111的倾斜角度等，宽度W3也可以为宽度W1以上。此外，宽度W3是第1元件部265的开口260在X1方向上的长度。另外，上述的宽度W1、W2以及W3也可以分别为深度D1以上。
在第1基板21上以覆盖电容元件26的方式配置层叠体22。层叠体22具有在Z1方向上排列的多个绝缘层221、222、223、224、225、226及227。绝缘层221～227具有透光性和绝缘性。绝缘层221～227的各材料例如为氧化硅和氮氧化硅等包含硅的无机材料。绝缘层221和绝缘层222构成“绝缘膜”。绝缘层221是“第1绝缘膜”的例示，绝缘层222是“第2绝缘膜”的例示。绝缘层221例如以0.2μm至0.6μm的膜厚形成。绝缘层221埋入第1基板21的凹陷的区域，埋入的区域在Z2方向上的厚度变厚。
在层叠体22配置有多个布线等。具体而言，在层叠体22配置有晶体管23、扫描线241、数据线242、恒定电位线243以及电容元件26。并且，在层叠体22配置有用于连接各种布线的中继电极271、272、273、274、275、276、277、278以及279。晶体管23包含栅电极232以及半导体层231，中继电极273作为漏电极与半导体层231连接，中继电极274作为源电极与半导体层231连接。中继电极273是“漏电极”的例示，中继电极274是“源电极”的例示。
绝缘层221以覆盖电容元件26的方式配置在第1基板21上，且以填埋第1凹部211内、第2凹部212及第3凹部213内的各空间的方式配置。因此，第1凹部211内、第2凹部212内以及第3凹部213内被绝缘层221填充，各空间内的绝缘层221在Z方向上的厚度形成得比其他区域厚。根据第1凹部211等的形状、绝缘层221的形成条件，绝缘层221能够设为图7所示的形状，但也可以对绝缘层221的与第1基板21相反侧的表面进行CMP法等平坦化处理。
在绝缘层221上配置有扫描线241。扫描线241是“遮光膜”的一例。扫描线241具有遮光性和导电性。另外，如图7所示，扫描线241具有朝向电容元件26的第1元件部265凹陷的部分2410。由于扫描线241的一部分形成在第1凹部211上，因此由于第1凹部211的影响而形成部分2410。此外，绝缘层221的Z1方向的面也具有朝向第1元件部265凹陷的部分。
在扫描线241上配置有绝缘层222。如图7所示，绝缘层222的Z1方向的面为平坦的面。通过层叠绝缘层222，缓和了第1凹部211的影响，其结果是，绝缘层222的Z1方向的面成为平坦的面。
在绝缘层222上配置有半导体层231，并配置有晶体管23。晶体管23具有半导体层231、栅电极232以及栅绝缘膜233。栅电极232配置在绝缘层223上。栅绝缘膜233介于栅电极232与半导体层231的沟道区域231a之间。绝缘层223的与栅电极232对应的区域对应于栅绝缘膜233。
半导体层231具有LDD(Lightly Doped Drain：轻掺杂漏极)结构。具体而言，半导体层231具有沟道区域231a、漏区域231b、源区域231c、低浓度漏区域231d以及低浓度源区域231e。沟道区域231a位于漏区域231b与源区域231c之间。低浓度漏区域231d位于沟道区域231a与漏区域231b之间。低浓度源区域231e位于沟道区域231a与源区域231c之间。半导体层231例如由多晶硅形成。在除沟道区域231a以外的区域中，掺杂有提高导电性的杂质。低浓度漏区域231d中的杂质浓度比漏区域231b中的杂质浓度低。低浓度源区域231e中的杂质浓度比源区域231c中的杂质浓度低。此外，例如，也可以省略低浓度源区域231e。
栅绝缘膜233例如由通过热氧化或CVD(chemical vapor deposition：化学气相沉积)法等形成的氧化硅膜构成。栅电极232例如通过在多晶硅中掺杂提高导电性的杂质而形成。此外，栅电极232也可以使用金属、金属氧化物以及金属化合物的具有导电性的材料来形成。
另外，栅电极232配置于用于与扫描线241连接的接触孔2321、2322。接触孔2321、2322贯通绝缘层222、223，到达扫描线241。另外，在绝缘层223上，除了栅电极232之外，还配置有中继电极272的一部分。中继电极272配置于用于与电容元件26的第2导电层262连接的接触孔2721。接触孔2721贯通绝缘层221～223，到达第2导电层262。中继电极272在俯视时位于在X1方向上相对于栅电极232分离的位置处。中继电极272的一部分在俯视时与扫描线241重叠。另外，在绝缘层223上配置有中继电极271的一部分。中继电极271配置于用于与电容元件26的第1导电层261连接的接触孔2711。接触孔2711贯通绝缘层221～223，到达第1导电层261。中继电极271在俯视时位于在Y2方向上相对于栅电极232分离的位置处。
图9是与图5以及图6中的E-E线对应的俯视图。在图8的绝缘层221上形成扫描线241、绝缘层222、半导体层231、绝缘层223、栅电极232、中继电极271、272以及绝缘层224。
半导体层231在俯视时沿着Y1方向以漏区域231b、低浓度漏区域231d、沟道区域231a、低浓度源区域231e及源区域231c的顺序配置。半导体层231的X方向的宽度例如为0.3μm。半导体层231在俯视时是沿Y方向呈直线状延伸的长条状的形状。另外，漏区域231b的漏电极形成区域和源区域231c的源电极形成区域也可以宽幅地形成。
扫描线241例如宽度为0.5至1μm，在俯视时沿X方向延伸。另外，扫描线241具有在宽幅部处与半导体层231重叠、从宽幅部向Y1方向以及Y2方向延伸的突出部。宽幅部和突出部从第1基板21侧宽幅地覆盖半导体层231。另外，扫描线241在宽幅部处经由接触孔2321、2322与栅电极232电连接。
栅电极232在俯视时与半导体层231的沟道区域231a重叠。另外，在俯视时，低浓度漏区域231d位于配置有栅电极232的接触孔2321、2322之间，并与扫描线241重叠。由此，低浓度漏区域231d从X方向的两侧及Z2方向侧被遮光。
图10是表示第1凹部211、第1元件部265、扫描线241、半导体层231以及栅电极232的平面位置关系的图。此外，图7是与图10的J-J线对应的剖视图。
第1凹部211在俯视时沿着半导体层231而配置，并与半导体层231重叠。因此，图8所示的电容元件26的第1元件部265在俯视时沿着半导体层231配置，并与半导体层231重叠。另外，扫描线241的部分2410在俯视时与第1凹部211、第1元件部265以及低浓度漏区域231d重叠。
另外，在图示的例子中，第1凹部211的底面2111的宽度W1为半导体层231的源区域231c的宽度W0以下。此外，宽度W1也可以超过宽度W0。另外，宽度W0是沿着X1方向的长度。另外，源区域231c的宽度W0与漏区域231b的宽度相等。另外，在图示的例子中，第1凹部211的底面2111的宽度W1比沟道区域231a的宽度小，但也可以为沟道区域231a的宽度以上。另外，虽然未进行详细的图示，但第1元件部265的开口260的宽度W3为源区域231c的宽度W0以下。此外，宽度W3也可以超过宽度W0。
如图9所示，在绝缘层223上，除了栅电极232以外，还配置有中继电极272的一部分。
中继电极271在Y1方向上延伸，与中继电极273连接。配置于接触孔2711的中继电极271能够遮挡朝向包含相对于半导体层231的低浓度漏区域231d及漏区域231b倾斜的方向的Y1方向的光。
图11是与图5以及图6中的F-F线对应的俯视图。绝缘层225以覆盖中继电极273、274、275的方式形成。中继电极273在俯视时与半导体层231的一部分重叠。另外，中继电极274在俯视时与半导体层231的一部分重叠，并且在Y1方向上相对于中继电极273分离地配置。另外，中继电极275在俯视时在X1方向上相对于中继电极273分离地配置。
中继电极273具有在Y1方向上延伸且与半导体层231的漏区域231b及低浓度漏区域231d重叠的宽幅部246。
在绝缘层224上配置有中继电极275的一部分。中继电极275配置于用于与中继电极272连接的接触孔2751。接触孔2751贯通绝缘层224，到达中继电极272。
进而，在绝缘层224上配置有中继电极273的一部分及中继电极274的一部分。中继电极273配置于用于与半导体层231的漏区域231b以及中继电极271连接的接触孔2731。接触孔2731贯通绝缘层223、224，到达漏区域231b。另外，接触孔2731的一部分贯通绝缘层224，到达中继电极271。另外，中继电极274配置于用于与半导体层231的源区域231c连接的接触孔2741。接触孔2741贯通绝缘层223及224，到达源区域231c。中继电极273通过宽幅部246以及接触孔2731的部分，能够遮挡朝向包含相对于半导体层231的低浓度漏区域231d以及漏区域231b倾斜的方向的Z2方向的光。
绝缘层225覆盖中继电极273、274、275而形成。
图12是与图5以及图6中的G-G线对应的俯视图，在绝缘层225上形成数据线242以及中继电极276、277。如图12所示，中继电极276在俯视时在X1方向上相对于对应的数据线242分离地配置。中继电极277在俯视时在X2方向上相对于对应的数据线242分离地配置。数据线242在Y方向上延伸，在俯视时与半导体层231重叠。例如，数据线242的宽度为0.5至1μm。
在绝缘层225上配置有中继电极276的一部分、中继电极277的一部分以及数据线242。
中继电极276配置于用于与中继电极275连接的接触孔2761。接触孔2761贯通绝缘层225，到达中继电极275。另外，中继电极277配置于用于与中继电极273连接的接触孔2771。接触孔2771贯通绝缘层225，到达中继电极273。
数据线242配置于用于与中继电极274连接的接触孔2421。接触孔2421贯通绝缘层225，到达中继电极274。数据线242经由中继电极274与半导体层231的源区域231c电连接。
绝缘层226覆盖数据线242以及中继电极276、277而形成。
图13是与图5以及图6中的H-H线对应的俯视图，在绝缘层226上配置有恒定电位线243以及中继电极278、279。中继电极278在俯视时相对于对应的恒定电位线243向X1方向突出地配置，并与恒定电位线243连接。中继电极279在俯视时相对于对应的恒定电位线243配置在X2方向上。恒定电位线243例如以宽度0.5至1μm在Y方向上延伸，在俯视时与数据线242和半导体层231分别重叠。
绝缘层227覆盖恒定电位线243和中继电极278、279而配置。
在绝缘层226上配置有中继电极278的一部分、中继电极279的一部分以及恒定电位线243。此外，中继电极278与恒定电位线243一体地形成。
中继电极278配置于用于与中继电极276连接的接触孔2781。接触孔2781贯通绝缘层226，到达中继电极276。恒定电位线243经由中继电极278、276、275以及中继电极272与电容元件26的第2导电层262电连接。
中继电极279配置于用于与中继电极277连接的接触孔2791。接触孔2791贯通绝缘层226，到达中继电极277。
绝缘层227覆盖恒定电位线243以及中继电极278、279而形成。
如图4所示，在绝缘层227上配置有像素电极25。像素电极25配置于用于与中继电极279连接的接触孔2511。接触孔2511贯通绝缘层227，沿着到达中继电极279的接触孔的内壁面形成。像素电极25经由中继电极279、277以及中继电极273与半导体层231的漏区域231b电连接，经由中继电极279、277、273以及中继电极271与电容元件26的第1导电层261电连接。另外，电容元件26的第1导电层261经由中继电极273、271与半导体层231的漏区域231b电连接。
另外，上述的扫描线241、数据线242以及恒定电位线243的各材料例如可举出钨(W)、钛(Ti)、铬(Cr)、铁(Fe)以及铝(Al)等金属、氮化钛等金属氮化物以及硅化钨等金属氧化物等金属材料。另外，扫描线241、数据线242以及恒定电位线243由金属材料的单层或层叠构成。另外，中继电极271、272、中继电极276、277以及中继电极278、279分别由与栅电极232、数据线242以及恒定电位线243相同的材料构成。另外，中继电极273、274、275也由与上述相同的材料构成。例如，扫描线241的硅化钨膜以0.1至0.4μm的膜厚形成。另外，数据线242和恒定电位线243以0.3至0.6μm的膜厚形成。
以上说明的元件基板2所具有的各种布线等的结构是一个例子，并不限定于图5以及图6所示的结构。例如，扫描线241也可以形成在晶体管23的上层。该情况下，在电容元件26与晶体管23之间配置有扫描线241以外的具有遮光性的遮光膜。该遮光膜只要具有遮光性即可，可以是布线，也可以是与布线绝缘的导电膜。
1D.元件基板2的制造方法
图14是表示元件基板2的一部分制造方法流程的图。在电光装置100所具有的元件基板2的制造方法中，主要示出第1凹部211、电容元件26、扫描线241以及半导体层231的制造方法。
元件基板2的制造方法具有凹部形成工序S11、电容元件形成工序S12、第1绝缘膜形成工序S13、扫描线形成工序S14、第2绝缘膜形成工序S15以及半导体层形成工序S16。
图15是用于说明凹部形成工序S11的图。在凹部形成工序S11中，如图5、6以及8所示，形成具有第1凹部211的第1基板21。另外，除了第1凹部211之外，还形成有第2凹部212和第3凹部213。第1凹部211例如通过在石英基板上形成未图示的掩模，并经由该掩模进行各向异性蚀刻而形成。并且例如，以第1凹部211的纵横比(D1/W1)大于1的方式形成第1凹部211。
图16是用于说明电容元件形成工序S12的图。如图5、图6和图8所示，在电容元件形成工序S12中，沿着包含第1凹部211的第1基板21的Z1方向的面形成电容元件26。具体而言，例如，首先通过CVD法沿着第1凹部211形成包含磷等杂质的多晶硅膜的第1导电层261。接着，通过CVD法在第1导电层261上形成氮化硅膜的电介质层263。然后，通过CVD法在电介质层263上形成包含磷等杂质的多晶硅膜的第2导电层262。此外，从制造容易性的观点等出发，第1导电层261以及第2导电层262优选为相同材料。
图17是用于说明第1绝缘膜形成工序S13以及扫描线形成工序S14的图。如图5、图6和图8所示，在第1绝缘膜形成工序S13中，在电容元件26上形成作为“第1绝缘膜”的绝缘层221。绝缘层221例如通过CVD法等形成。在绝缘层221的Z1方向的面形成有与第1凹部211对应地凹陷的部分。接着，如图5、图6及图9所示，并如图17所示，在扫描线形成工序S14中，在绝缘层221上形成扫描线241。扫描线241例如通过溅射法或蒸镀法形成金属膜，并使用抗蚀剂掩模对该金属膜实施蚀刻而形成。在扫描线241形成有与第1凹部211对应地向Z2方向凹陷的部分2410。
图18是用于说明第2绝缘膜形成工序S15和半导体层形成工序S16的图。如图5、图6以及图9所示，在第2绝缘膜形成工序S15中，在扫描线241上形成作为“第2绝缘膜”的绝缘层222。绝缘层222例如通过CVD法等形成。在此，在上述工序中以宽高比即纵横比成为1.5以上的方式形成第1凹部211的情况下，与该纵横比小于1.5的情况相比，即使不对绝缘层222实施CMP法的平坦化处理，也能够提高绝缘层222的Z1方向的面的平坦性。因此，即使不实施平坦化处理，绝缘层222的Z1方向的面也成为平坦面。因此，能够减少元件基板2的制造工序数，所以能够实现制造的简化。
接下来，如图5、图6和图9所示，在半导体层形成步骤S16中，在绝缘层222上形成半导体层231。例如，形成非晶硅膜，通过对该膜实施热处理而形成结晶化的多晶硅膜。然后，通过向该多晶硅膜选择性地注入杂质，形成半导体层231。在此，由于绝缘层222的Z1方向的面的平坦性优异，因此能够降低形成于绝缘层222上的半导体层231因第1凹部211的影响而产生凹凸的可能性。
以上，对元件基板2的结构以及元件基板2的一部分制造方法进行了说明。如上所述，电光装置100具有：第1基板21，其具有第1凹部211；遮光性的扫描线241；电容元件26，其具有第1导电层261、第2导电层262和电介质层263；以及晶体管23，其具有包含源区域231c、沟道区域231a和漏区域231b的半导体层231。而且，从第1基板21起按照电容元件26、扫描线241以及晶体管23的顺序进行配置。因此，在晶体管23的下层配置有电容元件26。因此，不像以往那样在晶体管23的上层隔着电容元件26配置数据线242等。因此，与以往相比，容易使数据线242等接近晶体管23。因此，与以往相比，能够抑制从晶体管23与数据线242等之间朝向晶体管23的Z2方向的光的侵入。因此，能够实现对晶体管23的遮光性的提高。因此，能够抑制晶体管23的动作变得不稳定，其结果，能够抑制产生亮度不均等显示不良的可能性。
另外，第1基板21具有第1凹部211，电容元件26具有配置在第1凹部211内的第1元件部265。通过使电容元件26具有第1元件部265，能够不层叠多个电容元件26而使电容值增大。另外，由于不需要设置多个电容元件26，因此抑制了用于连接多个电容元件26的触点的增加。因此，能够抑制开口率的下降。因此，能够实现电容值的增大，并且能够抑制开口率的下降，因此能够得到优异的显示品质。
由此，根据具有本实施方式的元件基板2的电光装置100，能够实现遮光性的提高，并且，能够在使电容值增大的同时抑制开口率的下降。因此，与以往的结构相比，能够实现显示品质的提高。
此外，在本实施方式中，设置有第2元件部266以及第3元件部267。因此，与未设置它们的情况相比，能够使电容值增大。
另外，通过使电容元件26具有第1元件部265，即使不层叠多个电容元件26也能够实现电容值的提高，因此也可以不层叠多个电容元件26。因此，元件基板2的制造容易。
并且，第1导电层261以及第2导电层262分别包含多晶硅。因此例如，抑制了由于制造半导体层231时的退火处理的热而在第1导电层261以及第2导电层262产生不良情况的可能性。因此，与第1导电层261以及第2导电层262例如包含金属的情况相比，能够抑制由于对第1导电层261以及第2导电层262进行成膜而在第1基板21产生裂纹等的可能性。因此，能够在晶体管23的下层设置电容元件26。因此，电容元件26的制造容易，并且能够提高电容元件26的材料选择的自由度。因此，根据本实施方式，与以往的结构相比，能够实现显示品质的提高，并且能够实现电光装置100的制造的容易化。
另外，电容元件26和绝缘层221优选具有增反射性。通过具有增反射性，能够在第1基板21与第1导电层261的界面、第1导电层261与电介质层263的界面、电介质层263与第2导电层262的界面、第2导电层262与绝缘层221的界面、以及绝缘层221与扫描线241的界面处，使光LL的一部分透过，并且使光LL的另一部分反射。因此，能够实现对半导体层231的遮光性的提高。
特别优选的是，电容元件26与绝缘层221之间的界面处的反射和绝缘层221与扫描线241之间的界面处的反射被设定为彼此加强。由此，能够提高比晶体管23靠下层的光LL的反射率和OD(Optical Density：光学密度)值。因此，通过将电容元件26、绝缘层221以及扫描线241设置于晶体管23的下层，与仅将扫描线241设置于晶体管23的下层的情况相比，能够不使扫描线241的厚度过厚而进一步提高对晶体管23的遮光性。另外，由于不使扫描线241的厚度过厚即可，因此能够抑制绝缘层221的裂纹产生。
另外例如，通过调整电容元件26和绝缘层221的各膜厚、各材料或各折射率，能够使电容元件26和绝缘层221成为具有增反射性的结构。
此外，如上所述，第1元件部265在俯视时沿着半导体层231配置。因此，与第1元件部265未沿着半导体层231配置的情况相比，能够抑制开口率的下降。
另外，扫描线241的材料可举出上述的金属材料。其中，扫描线241优选包含钨、硅化钨或氮化钨钛等。钨是金属中的高熔点的材料。因此，通过包含钨，能够抑制例如因制造半导体层231时的退火处理的热而在扫描线241产生不良情况的可能性。
另外，如上所述，扫描线241具有在俯视时与第1元件部265重叠且朝向第1元件部265凹陷的部分2410。通过存在该部分2410，与不存在部分2410的情况相比，能够高效地反射入射到扫描线241的Z2方向的面的光。
图19是用于说明图5所示的扫描线241对光的反射的图。例如，在光LL从对置基板3入射的结构的情况下，透过了元件基板2的光的返回光有时从第1基板21入射。如图19所示，扫描线241具有朝向第1元件部265凹陷的部分2410，由此返回光等光L0相对于部分2410的Z2方向的面倾斜地入射。因此，能够通过部分2410使从第1基板21入射的光L0高效地反射。因此，与扫描线241的在俯视时与半导体层231重叠的部分为平坦的结构的情况相比，能够提高扫描线241的遮光性。因此，与不存在部分2410的情况相比，能够有效地抑制光向晶体管23的入射。
此外，通过使第1凹部211的纵横比为1.5以上，容易形成向扫描线241凹陷的部分2410。但是，该纵横比也可以不为1.5以上。即使该纵横比不为1.5以上，只要设置有部分2410，则与不存在部分2410的情况相比，也能够有效地抑制光向晶体管23的入射。
另外，如上所述，绝缘层222的与第1基板21相反侧的面为平坦面。因此，与绝缘层222具有凹凸的情况相比，能够抑制形成于绝缘层222上的半导体层231产生凹凸的可能性。另外，通过使纵横比(D1/W1)为1.5以上，与小于1.5的情况相比，能够抑制因第1凹部211的影响而在半导体层231产生凹陷的可能性。
进而，更优选纵横比为1.7以上且3.0以下。通过满足该范围，容易在第1凹部211内形成电容元件26，并且能够特别抑制在半导体层231产生凹陷的可能性。
另外，第1凹部211的底面2111的宽度W1优选为半导体层231的源区域231c的宽度W0以下。因此，与宽度W1超过宽度W0的情况相比，能够抑制因第1凹部211的影响而在半导体层231产生凹凸的可能性。
此外，第1元件部265在俯视时与半导体层231重叠。因此，与不重叠的情况相比，能够抑制开口率的下降。特别是，第1元件部265在俯视时与源区域231c、沟道区域231a以及漏区域231b重叠。即，第1元件部265在俯视时与半导体层231的全部重叠。因此，和第1元件部265与半导体层231的一部分重叠的情况相比，能够在抑制开口率下降的同时使电容值增大。
此外，电容元件26的第1元件部265被配置在第1凹部211中，并且在俯视时与沟道区域231a重叠。因此，与电容元件26形成在平坦面上的情况相比，能够增大沟道区域231a与电容元件26的距离。因此，例如在第1导电层261以及第2导电层262由含有磷等杂质的多晶硅形成的情况下，能够抑制该杂质向半导体层231的沟道区域231a扩散的可能性。因此，抑制了晶体管23的误动作的产生。
另外，绝缘层221和222优选包含含有硅的无机材料，更优选包含氧化硅。特别是，通过使绝缘层221和222的材料是含有硅的无机材料，与除此以外的材料的情况相比，在第1导电层261和第2导电层262由含有磷等杂质的多晶硅形成的情况下，能够抑制该杂质扩散到半导体层231的可能性。进而，通过使绝缘层221以及222的材料为氧化硅，能够特别有效地抑制该杂质扩散到半导体层231的可能性。
另外，电光装置100具有：第1基板21；绝缘层221；电容元件26，其具有第1导电层261、第2导电层262和电介质层263；以及晶体管23，其具有包含源区域231c、沟道区域231a和漏区域231b的半导体层231。从第1基板21起按照电容元件26、绝缘层221、绝缘层222以及晶体管23的顺序进行配置。另外，第1基板21具有俯视时与半导体层231重叠且俯视时沿着半导体层231配置的第1凹部211。电容元件26配置在第1凹部211内，具有俯视时与半导体层231重叠且俯视时沿着半导体层231配置的第1元件部265。绝缘层222配置于第1凹部211。
通过使电容元件26具有第1元件部265，能够不层叠多个电容元件26而使电容值增大。另外，通过设置第1元件部265，能够不层叠多个电容元件26而实现电容值的增大，因此元件基板2的制造容易。另外，由于不需要设置多个电容元件26，因此抑制了用于连接多个电容元件26的触点的增加。因此，能够抑制开口率的下降。此外，通过使第1元件部265在俯视时与半导体层231重叠，与未重叠的情况相比，能够抑制开口率的下降。因此，能够实现电容值的增大以及开口率的提高。因此，与以往相比能够实现显示品质的提高。
特别是，第1元件部265在俯视时与源区域231c、沟道区域231a以及漏区域231b重叠。即，第1元件部265在俯视时与半导体层231的全部重叠。因此，和第1元件部265与半导体层231的一部分重叠的情况相比，能够在抑制开口率下降的同时使电容值增大。而且，在本实施方式中，由于设置有第2元件部266以及第3元件部267，因此与未设置它们的情况相比，能够使电容值增大。
另外，由于电容元件26存在于半导体层231的下层，因此可以不在半导体层231上形成电容元件26。因此，与电容元件26设置在半导体层231的上层的情况相比，容易缩短半导体层231与各种布线之间的距离。因此，能够更有效地抑制Z1方向的光向半导体层231的侵入。
另外，第1凹部211的纵横比(D1/W1)为1.5以上。通过使纵横比(D1/W1)为1.5以上，与小于1.5的情况相比，能够抑制因第1凹部211的影响而在半导体层231产生凹陷的可能性。因此，如在上述的制造方法中说明的那样，能够省略使绝缘层222的上表面平坦化的处理。因此，与必须进行使该上表面平坦化的处理的情况相比，元件基板2的制造更容易。因此，与以往相比能够实现制造的简化。
另外，如上所述，即使省略使绝缘层222的上表面平坦化的处理，绝缘层222的与第1基板21相反侧的面也为平坦面。因此，能够实现显示品质的提高以及制造的简化。
另外，如上所述，在电容元件26与晶体管23之间配置有遮光性的扫描线241。因此，与扫描线241等具有遮光性的膜不存在于电容元件26与晶体管23之间的情况相比，能够大幅度抑制Z1方向的光向晶体管23的入射。
另外，在电容元件26的第1导电层261以及第2导电层262由多晶硅形成的情况下，电容元件26以及绝缘层221优选具有增反射性。通过具有增反射性，能够在第1基板21与第1导电层261的界面、第1导电层261与电介质层263的界面、电介质层263与第2导电层262的界面、第2导电层262与绝缘层221的界面、以及绝缘层221与扫描线241的界面处，使光LL的一部分透过，并且使光LL的另一部分反射。因此，能够实现对半导体层231的遮光性的提高。
特别优选的是，电容元件26与绝缘层221之间的界面处的反射和绝缘层221与扫描线241之间的界面处的反射被设定为彼此加强。由此，能够提高比晶体管23靠下层的光LL的反射率和OD(Optical Density：光学密度)值。因此，通过将电容元件26、绝缘层221以及扫描线241设置于晶体管23的下层，与仅将扫描线241设置于晶体管23的下层的情况相比，能够在不使扫描线241的厚度过厚的条件下提高对晶体管23的遮光性。另外，由于不使扫描线241的厚度过厚即可，因此能够抑制绝缘层221的裂纹产生。
另外例如，通过调整电容元件26和绝缘层221的各膜厚、各材料或各折射率，能够使电容元件26和绝缘层221成为具有增反射性的结构。
另外，通过使第1导电层261以及第2导电层262包含多晶硅，与包含金属材料的情况相比，容易提高耐热性。因此，在制造时，能够抑制在第1基板21等上产生裂纹等不良情况。并且，能够减少第1导电层261以及第2导电层262的膜剥落的发生。
绝缘层222优选包含氧化硅和氮氧化硅等包含硅的无机材料，更优选包含氧化硅。通过使绝缘层222包含含有硅的无机材料，在制造时，能够抑制在第1基板21等上产生裂纹等不良情况。另外，能够利用绝缘层222高效地填埋第1凹部211的空间。并且，例如在电容元件26由含有磷等杂质的多晶硅形成的情况下，能够抑制该杂质扩散到半导体层231的可能性。
2.变形例
以上例示的实施方式能够进行多种变形。以下例示可应用于上述实施方式的具体变形方式。从以下的例示中任意选择的两个以上的方式可以在不相互矛盾的范围内适当合并。
在上述的各实施方式中，例示了有源矩阵方式的电光装置100，但并不限定于此，电光装置100的驱动方式例如也可以是无源矩阵方式等。
“电光装置”的驱动方式并不限定于纵向电场方式，也可以是横向电场方式。另外，作为横向电场方式，例如可举出IPS(In Plane Switching：平面内切换)模式。另外，作为纵向电场方式，可举出TN(Twisted Nematic：扭曲向列)模式、VA(Virtical Alignment：垂直对准)模式、PVA模式以及OCB(Optically Compensated Bend：光学补偿弯曲)模式。
3.电子设备
电光装置100能够用于各种电子设备。
图20是表示作为电子设备的一例的个人计算机2000的立体图。个人计算机2000具有显示各种图像的电光装置100、设置有电源开关2001和键盘2002的主体部2010以及控制部2003。控制部2003例如包含处理器和存储器，对电光装置100的动作进行控制。
图21是表示作为电子设备的一例的智能手机3000的俯视图。智能手机3000具有操作按钮3001、显示各种图像的电光装置100以及控制部3002。根据操作按钮3001的操作，变更在电光装置100中显示的画面内容。控制部3002例如包含处理器和存储器，对电光装置100的动作进行控制。
图22是表示作为电子设备的一例的投影仪的示意图。投射型显示装置4000例如是3板式的投影仪。电光装置1r是与红色的显示色对应的电光装置100，电光装置1g是与绿色的显示色对应的电光装置100，电光装置1b是与蓝色的显示色对应的电光装置100。即，投射型显示装置4000具有与红、绿以及蓝的显示色分别对应的3个电光装置1r、1g、1b。控制部4005例如包含处理器和存储器，对电光装置100的动作进行控制。
照明光学系统4001将来自作为光源的照明装置4002的射出光中的红色成分r供给至电光装置1r，将绿色成分g供给至电光装置1g，将蓝色成分b供给至电光装置1b。各电光学装置1r、1g、1b作为根据显示图像对从照明光学系统4001供给的各单色光进行调制的光阀等光调制器发挥功能。投射光学系统4003将来自各电光学装置1r、1g、1b的射出光合成并投射到投射面4004。
以上的电子设备具有上述的电光装置100和控制部2003、3002或4005。通过具有上述的电光装置100，能够提高个人计算机2000、智能手机3000或投射型显示装置4000的显示品质。
另外，作为应用本发明的电光装置的电子设备，不限于例示的设备，例如，可举出PDA(Personal Digital Assistants：个人数字助理)、数字静态照相机、电视机、摄像机、汽车导航装置、车载用的显示器、电子记事本、电子纸、计算器、文字处理器、工作站、可视电话以及POS(Point ofsale：销售点)终端等。并且，作为应用本发明的电子设备，可举出打印机、扫描仪、复印机、视频播放器或具有触摸面板的设备等。
以上，基于优选的实施方式对本发明进行了说明，但本发明并不限定于上述的实施方式。另外，本发明的各部分的结构能够置换为发挥与上述实施方式相同功能的任意结构，并且能够附加任意的结构。
另外，在上述的说明中，作为本发明的电光装置的一例，对液晶显示装置进行了说明，但本发明的电光装置并不限定于此。例如，本发明的电光装置也能够应用于图像传感器等。

Claims (13)

1.一种电光装置，其特征在于，该电光装置具有：
基板，其具有沿着第1方向延伸的凹部；
层叠膜，其具有第1导电层、电介质层和第2导电层；
第1绝缘膜；
遮光膜；
第2绝缘膜；以及
半导体层，其具有沿着所述第1方向按顺序配置的源区域、沟道区域和漏区域，
从所述基板侧起按照所述层叠膜、所述第1绝缘膜、所述遮光膜、所述第2绝缘膜以及所述半导体层的顺序进行配置，
所述半导体层在俯视时与所述凹部重叠，且沿着所述凹部配置。
2.根据权利要求1所述的电光装置，其中，
所述层叠膜沿着所述凹部的底面和侧面配置，
所述第1绝缘膜以填埋所述凹部内的方式配置，
所述源区域、所述沟道区域和所述漏区域在俯视时与所述底面重叠。
3.根据权利要求1或2所述的电光装置，其中，
所述半导体层在所述漏区域与所述沟道区域之间具有杂质浓度低于所述漏区域的低浓度漏区域，
所述凹部的底面的沿着与所述第1方向交叉的第2方向的宽度为所述低浓度漏区域的沿着所述第2方向的宽度以下。
4.根据权利要求3所述的电光装置，其中，
该电光装置具有在俯视时与所述低浓度漏区域以及所述底面重叠的漏电极。
5.根据权利要求4所述的电光装置，其中，
在俯视时，在所述低浓度漏区域的两侧分别配置有用于将所述遮光膜和栅电极连接的接触孔，
在俯视时，在所述漏区域的与所述低浓度漏区域相反的一侧，配置有将与所述漏电极连接的中继电极和所述第1导电层连接的接触孔。
6.根据权利要求1或2所述的电光装置，其中，该电光装置具有：
数据线，其沿着所述第1方向延伸；
扫描线，其沿着所述第1方向和与所述第1方向交叉的第2方向延伸，具有所述遮光膜；
电容元件，其具有所述层叠膜；以及
晶体管，其具有所述半导体层，
从所述基板侧起按照所述电容元件、所述第1绝缘膜、所述扫描线、所述第2绝缘膜以及所述晶体管的顺序进行配置，
所述电容元件具有沿着所述凹部配置的沟槽部，
所述沟槽部在俯视时沿着所述半导体层配置，并在俯视时与所述半导体层、所述数据线以及所述扫描线重叠。
7.根据权利要求6所述的电光装置，其中，
所述沟槽部在俯视时与所述源区域、所述沟道区域以及所述漏区域重叠。
8.根据权利要求7所述的电光装置，其中，
所述遮光膜具有在俯视时与所述沟槽部重叠且朝向所述沟槽部凹陷的部分。
9.根据权利要求1或2所述的电光装置，其中，
所述第1绝缘膜的与所述基板相反侧的面为平坦面。
10.根据权利要求1或2所述的电光装置，其中，
所述第2绝缘膜的与所述遮光膜相反侧的面为平坦面。
11.根据权利要求1或2所述的电光装置，其中，
所述第1绝缘膜和所述第2绝缘膜包含含有硅的无机材料，
所述第1导电层和所述第2导电层包含多晶硅，
所述电介质层包含氮化硅。
12.根据权利要求1或2所述的电光装置，其中，
所述遮光膜包含钨。
13.一种电子设备，其特征在于，该电子设备具有：
权利要求1～12中的任意一项所述的电光装置；以及
控制部，其控制所述电光装置的动作。
CN202210236262.2A 2021-03-12 2022-03-10 电光装置和电子设备 Active CN115079472B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021040015A JP7631924B2 (ja) 2021-03-12 2021-03-12 電気光学装置および電子機器
JP2021-040015 2021-03-12

Publications (2)

Publication Number Publication Date
CN115079472A true CN115079472A (zh) 2022-09-20
CN115079472B CN115079472B (zh) 2023-05-16

Family

ID=83194715

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210236262.2A Active CN115079472B (zh) 2021-03-12 2022-03-10 电光装置和电子设备

Country Status (3)

Country Link
US (1) US11754892B2 (zh)
JP (1) JP7631924B2 (zh)
CN (1) CN115079472B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023144374A (ja) * 2022-03-28 2023-10-11 セイコーエプソン株式会社 電気光学装置、および表示装置

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6493046B1 (en) * 1999-07-02 2002-12-10 Sharp Kabushiki Kaisha Liquid crystal display device with capacitor in contact hole, and fabrication method for the same
JP2006171136A (ja) * 2004-12-14 2006-06-29 Sony Corp 薄膜半導体装置および液晶パネル
US20070029613A1 (en) * 2005-08-05 2007-02-08 Seiko Epson Corporation Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device
CN101004522A (zh) * 2006-01-16 2007-07-25 精工爱普生株式会社 电光装置、电子设备及投影机
CN101131519A (zh) * 2006-08-24 2008-02-27 精工爱普生株式会社 电光装置用基板、电光装置以及电子设备
US20080186422A1 (en) * 2007-02-07 2008-08-07 Seiko Epson Corporation Electro-optical device substrate, electro-optical device, and electronic apparatus
TW200903123A (en) * 2007-02-16 2009-01-16 Seiko Epson Corp Electro-optical device substrate, method of manufacturing the same, electro-optical device and electronic apparatus
JP2010060686A (ja) * 2008-09-02 2010-03-18 Seiko Epson Corp 電気光学装置及びその製造方法並びに電子機器
CN106569367A (zh) * 2015-10-08 2017-04-19 精工爱普生株式会社 电光装置、电子设备、电光装置的制造方法
CN108027541A (zh) * 2015-09-11 2018-05-11 三菱电机株式会社 薄膜晶体管基板及其制造方法
US20190317345A1 (en) * 2018-04-17 2019-10-17 Seiko Epson Corporation Electro-optical device and electronic apparatus

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001081994A1 (en) * 2000-04-21 2001-11-01 Seiko Epson Corporation Electrooptic device, projection type display and method for manufacturing electrooptic device
US7027109B2 (en) * 2001-08-03 2006-04-11 Nec Corporation TFT array substrate and active-matrix addressing liquid-crystal display device
JP2003152086A (ja) 2001-11-15 2003-05-23 Semiconductor Energy Lab Co Ltd 半導体装置
JP2004271903A (ja) 2003-03-07 2004-09-30 Sharp Corp 薄膜トランジスタ基板およびその製造方法並びに液晶表示装置
JP2004325627A (ja) 2003-04-23 2004-11-18 Sharp Corp アクティブマトリクス基板および表示装置
JP2004334064A (ja) 2003-05-12 2004-11-25 Sharp Corp 液晶表示装置及びその製造方法
JP2004363300A (ja) 2003-06-04 2004-12-24 Sharp Corp 液晶表示装置
JP4324441B2 (ja) 2003-10-09 2009-09-02 シャープ株式会社 素子基板、表示装置
JP2006138960A (ja) * 2004-11-10 2006-06-01 Nec Corp 液晶表示装置及びその製造方法並びに投射表示装置
JP2012155197A (ja) 2011-01-27 2012-08-16 Seiko Epson Corp 電気光学装置及び電子機器
JP2015094880A (ja) 2013-11-13 2015-05-18 セイコーエプソン株式会社 電気光学装置、および電子機器
TW201539095A (zh) * 2014-04-01 2015-10-16 Seiko Epson Corp 光電裝置及電子機器
JP6597768B2 (ja) * 2017-12-27 2019-10-30 セイコーエプソン株式会社 電気光学装置および電子機器
JP2021012328A (ja) 2019-07-09 2021-02-04 セイコーエプソン株式会社 電気光学装置、および電子機器
JP7352826B2 (ja) * 2019-10-21 2023-09-29 セイコーエプソン株式会社 電気光学装置および電子機器

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6493046B1 (en) * 1999-07-02 2002-12-10 Sharp Kabushiki Kaisha Liquid crystal display device with capacitor in contact hole, and fabrication method for the same
JP2006171136A (ja) * 2004-12-14 2006-06-29 Sony Corp 薄膜半導体装置および液晶パネル
US20070029613A1 (en) * 2005-08-05 2007-02-08 Seiko Epson Corporation Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device
CN101004522A (zh) * 2006-01-16 2007-07-25 精工爱普生株式会社 电光装置、电子设备及投影机
CN101131519A (zh) * 2006-08-24 2008-02-27 精工爱普生株式会社 电光装置用基板、电光装置以及电子设备
US20080186422A1 (en) * 2007-02-07 2008-08-07 Seiko Epson Corporation Electro-optical device substrate, electro-optical device, and electronic apparatus
TW200903123A (en) * 2007-02-16 2009-01-16 Seiko Epson Corp Electro-optical device substrate, method of manufacturing the same, electro-optical device and electronic apparatus
JP2010060686A (ja) * 2008-09-02 2010-03-18 Seiko Epson Corp 電気光学装置及びその製造方法並びに電子機器
CN108027541A (zh) * 2015-09-11 2018-05-11 三菱电机株式会社 薄膜晶体管基板及其制造方法
CN106569367A (zh) * 2015-10-08 2017-04-19 精工爱普生株式会社 电光装置、电子设备、电光装置的制造方法
US20190317345A1 (en) * 2018-04-17 2019-10-17 Seiko Epson Corporation Electro-optical device and electronic apparatus

Also Published As

Publication number Publication date
CN115079472B (zh) 2023-05-16
US20220291556A1 (en) 2022-09-15
JP7631924B2 (ja) 2025-02-19
US11754892B2 (en) 2023-09-12
JP2022139567A (ja) 2022-09-26

Similar Documents

Publication Publication Date Title
JP6690671B2 (ja) 電気光学装置および電子機器
CN101000442A (zh) 电光装置、其制造方法以及电子设备
CN115079472B (zh) 电光装置和电子设备
JP6939857B2 (ja) 電気光学装置、および電子機器
US11703731B2 (en) Electro-optical device and electronic apparatus
JP7497641B2 (ja) 電気光学装置、および電子機器
CN115079473B (zh) 电光装置和电子设备
JP7524745B2 (ja) 電気光学装置および電子機器
US20240085749A1 (en) Electro-optical device and electronic apparatus
US20230308616A1 (en) Electro-optical device and electronic apparatus
JP7619013B2 (ja) 電気光学装置、電気光学装置の製造方法および電子機器
US20240145490A1 (en) Electro-optical device and electronic apparatus
US20240103329A1 (en) Electro-optical device and electronic apparatus
JP7563193B2 (ja) 電気光学装置および電子機器
US20240142834A1 (en) Electro-optical device and electronic apparatus
US20250004333A1 (en) Electro-optical apparatus and electronic device
US20240264503A1 (en) Electrooptic apparatus and electronic equipment
JP2023147679A (ja) 電気光学装置および電子機器
JP2023147678A (ja) 電気光学装置および電子機器
JP2025029950A (ja) 電気光学装置および電子機器
JP2024129957A (ja) 電気光学装置、および電子機器
JP2024064468A (ja) 電気光学装置、電気光学装置の製造方法および電子機器
JP2024121608A (ja) 電気光学装置、および電子機器
JP2025010717A (ja) 電気光学装置および電子機器
JP2024129960A (ja) 電気光学装置、および電子機器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant