CN115020223A - 半导体结构的形成方法 - Google Patents
半导体结构的形成方法 Download PDFInfo
- Publication number
- CN115020223A CN115020223A CN202110245545.9A CN202110245545A CN115020223A CN 115020223 A CN115020223 A CN 115020223A CN 202110245545 A CN202110245545 A CN 202110245545A CN 115020223 A CN115020223 A CN 115020223A
- Authority
- CN
- China
- Prior art keywords
- layer
- forming
- core
- etched
- core layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 154
- 239000004065 semiconductor Substances 0.000 title claims abstract description 45
- 239000010410 layer Substances 0.000 claims abstract description 304
- 239000012792 core layer Substances 0.000 claims abstract description 220
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 238000000059 patterning Methods 0.000 claims abstract description 32
- 239000011162 core material Substances 0.000 claims description 79
- 239000000463 material Substances 0.000 claims description 67
- 238000005530 etching Methods 0.000 claims description 38
- 125000006850 spacer group Chemical group 0.000 claims description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 12
- 239000002356 single layer Substances 0.000 claims description 10
- 238000004528 spin coating Methods 0.000 claims description 10
- 238000000231 atomic layer deposition Methods 0.000 claims description 9
- 238000001312 dry etching Methods 0.000 claims description 9
- 229910052707 ruthenium Inorganic materials 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 238000007789 sealing Methods 0.000 claims description 7
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 7
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 6
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 5
- 239000000945 filler Substances 0.000 claims description 5
- -1 ruthenium nitride Chemical class 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- 238000005137 deposition process Methods 0.000 claims description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 229910000914 Mn alloy Inorganic materials 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910017052 cobalt Inorganic materials 0.000 claims description 3
- 239000010941 cobalt Substances 0.000 claims description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 3
- HPDFFVBPXCTEDN-UHFFFAOYSA-N copper manganese Chemical compound [Mn].[Cu] HPDFFVBPXCTEDN-UHFFFAOYSA-N 0.000 claims description 3
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 239000010936 titanium Substances 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 230000009286 beneficial effect Effects 0.000 description 22
- 239000003989 dielectric material Substances 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 5
- 239000007769 metal material Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- 229910052582 BN Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
- H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种半导体结构的形成方法，包括：提供基底；在所述基底上形成待刻蚀层；在所述待刻蚀层上形成第一核心层，沿第一方向延伸；在所述第一核心层的侧壁上形成侧墙；在所述待刻蚀层上形成第二核心层，沿所述第一方向延伸，且所述第二核心层至少覆盖所述侧墙沿第一方向的部分侧壁，所述第二核心层与所述第一核心层沿第二方向间隔排列，所述第二方向垂直于第一方向；去除所述侧墙；在去除所述侧墙后，以所述第一核心层和第二核心层为掩膜，图形化所述待刻蚀层，形成分立于所述基底上的目标结构。本发明实施例提高目标结构与目标图形的匹配度，还简化工艺步骤。
Description
技术领域
本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构的形成方法。
背景技术
随着半导体集成电路(Integrated circuit，IC)产业的快速成长，半导体技术在摩尔定律的驱动下持续地朝更小的工艺节点迈进，使得集成电路朝着体积更小、电路精密度更高、电路复杂度更高的方向发展。
在集成电路发展过程中，通常随着功能密度(即每一芯片的内连线结构的数量)逐渐增加的同时，几何尺寸(即利用工艺步骤可以产生的最小元件尺寸)也逐渐减小，这相应增加了集成电路制造的难度和复杂度。
目前，在技术节点不断缩小的情况下，如何提高形成于晶圆上的图形与目标图形的匹配度成为了一种挑战。
发明内容
本发明实施例解决的问题是提供一种半导体结构的形成方法，提高目标结构与目标图形的匹配度，简化工艺步骤。
为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底；在所述基底上形成待刻蚀层；在所述待刻蚀层上形成第一核心层，沿第一方向延伸；在所述第一核心层的侧壁上形成侧墙；在所述待刻蚀层上形成第二核心层，沿所述第一方向延伸，且所述第二核心层至少覆盖所述侧墙沿第一方向的部分侧壁，所述第二核心层与所述第一核心层沿第二方向间隔排列，所述第二方向垂直于第一方向；去除所述侧墙；在去除所述侧墙后，以所述第一核心层和第二核心层为掩膜，图形化所述待刻蚀层，形成分立于所述基底上的目标结构。
可选的，所述形成方法还包括：在形成所述待刻蚀层后，在所述待刻蚀层上形成所述第一核心层之前，在所述待刻蚀层上形成硬掩膜材料层；
以所述第一核心层和第二核心层为掩膜，图形化所述待刻蚀层的步骤包括：以所述第一核心层和第二核心层为掩膜，图形化所述硬掩膜材料层，形成硬掩膜层；以所述硬掩膜层为掩膜，图形化所述待刻蚀层，形成所述目标结构。
可选的，所述待刻蚀层的材料为导电材料；所述目标结构为互连结构。
可选的，所述待刻蚀层的材料为金属。
可选的，形成所述待刻蚀层的步骤中，所述待刻蚀层为单层或多层结构，所述待刻蚀层的材料包括铜、钴、钌、钛、铝、氮化钌、氮化钛、铜锰合金、钨、钽、氮化钽和镍中的一种或多种。
可选的，采用刻蚀工艺，图形化所述待刻蚀层；所述刻蚀工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一种或两种。
可选的，所述干法刻蚀工艺为等离子体刻蚀工艺。
可选的，形成所述目标结构的步骤中，相邻的目标结构之间形成有目标间隙；所述半导体结构的形成方法还包括：在形成所述目标结构之后，在所述目标结构侧部的基底上形成填充层，所述填充层密封所述间隙。
可选的，所述目标结构为互连结构；所述填充层为第一介电层；所述第一介电层填充于所述目标间隙，或者，所述填充层密封所述目标间隙的顶部，且与所述目标间隙围成空气隙。
可选的，形成所述填充层的工艺包括化学气相沉积工艺、原子层沉积工艺、旋涂工艺和高深宽比沉积工艺中的一种或多种。
可选的，提供基底的步骤中，所述基底上形成有导电结构和覆盖所述导电结构的第二介电层；
在提供基底后，在所述基底上形成待刻蚀层之前，所述半导体结构的形成方法还包括：形成贯穿所述导电结构上方的第二介电层的通孔，所述通孔暴露出所述导电结构；
在形成所述待刻蚀层的步骤中，所述待刻蚀层填充于所述通孔，填充于通孔的所述待刻蚀层用于作为导电插塞，与所述导电结构相接触；
所述互连结构与所述导电插塞为一体型结构。
可选的，形成所述第二核心层的步骤中，所述第二核心层的顶面与所述第一核心层的顶面相齐平。
可选的，形成所述第二核心层的步骤包括：在所述待刻蚀层上形成覆盖所述第一核心层和所述侧墙的核心材料层；
图形化所述核心材料层，保留至少位于所述侧墙沿第一方向的部分侧壁的核心材料层，所述核心材料层的顶面高于所述侧墙的顶面；
在图形化所述核心材料层后，去除高于所述第一核心层和所述侧墙顶面的核心材料层，剩余的所述核心材料层用于作为所述第二核心层。
可选的，形成所述核心材料层的步骤中，所述核心材料层为单层结构；
或者，形成所述核心材料层的步骤中，所述核心材料层为多层结构，所述核心材料层包括：位于所述第一核心层和所述侧墙侧部的待刻蚀层上的底部核心材料层，以及位于所述底部核心材料层上的顶部核心材料层。
可选的，形成所述核心材料层的工艺包括旋涂工艺。
可选的，所述侧墙的材料包括：氧化硅、无定形硅、氮化硅、碳化硅、碳氧化硅和氧化铝中的一种或多种。
可选的，所述第二核心层的材料包括氧化硅和金属氧化物材料中的一种或两种。
可选的，所述第一核心层的材料包括无定形硅、多晶硅、单晶硅、氧化硅、氮化硅、先进图膜材料、旋涂和碳化硅中的一种或多种。
可选的，形成所述侧墙的工艺包括原子层沉积工艺。
与现有技术相比，本发明实施例的技术方案具有以下优点：
本发明实施例提供的半导体结构的形成方法中，在形成第一核心层后，在所述第一核心层的侧壁上形成侧墙，随后形成至少覆盖所述侧墙沿第一方向的部分侧壁的第二核心层，所述第二核心层与第一核心层沿第二方向间隔排列，所述第二核心层与第一核心层之间相应由所述侧墙隔离，在去除侧墙后，在以第一核心层和第二核心层为掩膜，图形化所述待刻蚀层的步骤中，沿第二方向相邻的目标结构之间的间隔相应由所述侧墙的宽度定义，从而本发明实施例易于通过控制所述侧墙的形成厚度，使相邻的目标结构之间满足设计最小间隔，而且，与通过光刻和刻蚀的方式使相邻的目标结构之间具有较小的间隔相比，本发明实施例避免通过光刻工艺使相邻目标结构之间具有较小的间隔，相应防止出现边缘放置误差(EPE)的问题，进而提高目标结构与目标图形的匹配度。
此外，本发明实施例以第一核心层和第二核心层为掩膜，图形化所述待刻蚀层，以形成分立于所述基底上的目标结构，与先形成掩膜凹槽，并刻蚀掩膜凹槽下方的待刻蚀层形成沟槽，之后再在沟槽中填充目标结构的方案相比，本发明实施例有利于简化形成目标结构的工艺。
可选方案中，所述目标结构为互连结构，所述填充层为第一介电层；本发明实施例形成分立的互连结构，相邻的互连结构之间形成有目标间隙；之后在互连结构侧部的基底上形成第一介电层，密封所述目标间隙，具体地所述第一介电层更容易密封所述目标间隙的顶部形成空气隙，从而降低互连结构之间的寄生电容、改善后段RC延迟，而且与在第一介电层中形成沟槽、在沟槽中填充互连结构，之后回刻蚀部分厚度的第一介电层，在互连结构之间形成间隙，再形成密封间隙顶部的密封层的方案相比，本发明实施例避免回刻蚀第一介电层，相应避免回刻蚀第一介电层的工艺对互连结构造成损伤，而且还有利于简化工艺。
附图说明
图1至图21是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图；
图22是本发明半导体结构的形成方法另一实施例中各步骤对应的结构示意图；
图23至图27是本发明半导体结构的形成方法再一实施例中各步骤对应的结构示意图。
具体实施方式
由背景技术可知，在技术节点不断缩小的情况下，如何提高形成于晶圆上的图形与目标图形的匹配度成为了一种挑战。具体地，在技术节点不断缩小的情况下，如何提高后段目标结构与目标图形的匹配度成为了一种挑战，且目前的工艺步骤较为复杂。
为了解决所述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底；在所述基底上形成待刻蚀层；在所述待刻蚀层上形成第一核心层，沿第一方向延伸；在所述第一核心层的侧壁上形成侧墙；在所述待刻蚀层上形成第二核心层，沿所述第一方向延伸，且所述第二核心层至少覆盖所述侧墙沿第一方向的部分侧壁，所述第二核心层与所述第一核心层沿第二方向间隔排列，所述第二方向垂直于第一方向；去除所述侧墙；在去除所述侧墙后，以所述第一核心层和第二核心层为掩膜，图形化所述待刻蚀层，形成分立于所述基底上的目标结构。
本发明实施例提供的半导体结构的形成方法中，在形成第一核心层后，在所述第一核心层的侧壁上形成侧墙，随后形成至少覆盖所述侧墙沿第一方向的部分侧壁的第二核心层，所述第二核心层与第一核心层沿第二方向间隔排列，所述第二核心层与第一核心层之间相应由所述侧墙隔离，在去除侧墙140后，在以第一核心层和第二核心层为掩膜，图形化所述待刻蚀层的步骤中，沿第二方向相邻的目标结构之间的间隔相应由所述侧墙的宽度定义，从而本发明实施例易于通过控制所述侧墙的形成厚度，使相邻的目标结构之间满足设计最小间隔，而且，与通过光刻和刻蚀的方式使相邻的目标结构之间具有较小的间隔相比，本发明实施例避免通过光刻工艺使相邻目标结构之间具有较小的间隔，相应防止出现边缘放置误差的问题。
此外，本发明实施例以第一核心层和第二核心层为掩膜，图形化所述待刻蚀层，以形成分立于所述基底上的目标结构，与先形成掩膜凹槽，并刻蚀掩膜凹槽下方的待刻蚀层形成沟槽，之后再在沟槽中填充目标结构的方案相比，本发明实施例有利于简化形成目标结构的工艺步骤。
为使本发明实施例的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。图1至图21是本发明半导体结构的形成方法一实施例中各步骤对应的结构示意图。
参考图1，提供基底100。
所述基底100用于为工艺制程提供工艺平台。
本实施例中，基底100中可以形成有晶体管、电容器等半导体器件，基底100中还可以形成有电阻结构、导电结构等功能结构。
所述基底100上还可以形成有一层或多层的介质层，且所述介质层中还可以形成有导电结构，所述导电结构可以包括金属互连线和导电插塞中的任意一个或两个。所述介质层相应用于实现导电结构之间的电隔离。
参考图2，在所述基底100上形成待刻蚀层110。
所述待刻蚀层110为待进行图形化的膜层。具体地，后续图形化所述待刻蚀层110，形成分立于所述基底100上的目标结构。
本实施例中，所述目标结构为互连结构，所述互连结构用于实现基底100内的器件或功能结构，与外部电路之间的电连接。
相应地，所述待刻蚀层110的材料为导电材料，从而使得所述互连结构能够导电。本实施例中，所述待刻蚀层110的材料为金属。金属材料为常用的导电材料，且金属材料的电阻率较低，具有良好的导电性能，有利于提高所述互连结构的电连接性能。
具体地，所述待刻蚀层110可以为单层或多层结构，所述待刻蚀层110的材料包括铜、钴、钌、钛、铝、氮化钌、氮化钛、铜锰合金、钨、钽、氮化钽和镍中的一种或多种。
作为一实施例，所述待刻蚀层110为单层结构，所述待刻蚀层110的材料为钌。钌的电阻率较低，有利于改善后段RC的信号延迟，提高芯片的处理速度，同时还有利于降低所述互连结构的电阻，相应降低了功耗，此外，钌为易于被刻蚀的金属材料，从而便于后续对待刻蚀层110的图形化。
继续参考图2，所述形成方法还包括：在形成所述待刻蚀层110后，在所述待刻蚀层110上形成硬掩膜材料层120。
后续在待刻蚀层110上形成分立的第一核心层和第二核心层，通过在待刻蚀层110上形成所述硬掩膜材料层120，从而后续能够先将第一核心层和第二核心层的图形传递到所述硬掩膜材料层120中形成硬掩膜层，这样有利于保证即使在图形化待刻蚀层110的过程中，第一核心层和第二核心层被损耗甚至被去除，也能够继续以硬掩膜层为掩膜，图形化所述待刻蚀层110，相应提高图形化待刻蚀层110的工艺稳定性。
并且，通过所述硬掩膜材料层120，使得后续先将第一核心层和第二核心层的图形传递到硬掩膜材料层120中，还有利于降低对第一核心层和第二核心层的材料的要求，提高对第一核心层和第二核心层的材料的选择灵活度，还有利于提高工艺兼容性。
此外，后续形成第一核心层、形成位于第一核心层侧壁上的侧墙、形成第二核心层、以及去除所述侧墙均包括进行刻蚀工艺的过程，所述硬掩膜材料层120覆盖于所述待刻蚀层110上，还能够在这些刻蚀工艺的过程中定义刻蚀停止的位置，以免对所述待刻蚀层110造成损伤。
为此，所述硬掩膜材料层120的材料选用与所述待刻蚀层110具有刻蚀选择性的材料。所述硬掩膜材料层120可以为单层或多层结构，所述硬掩膜材料层120的材料包括氧化硅、氮化硅、氮氧化硅、碳化硅、钛、氧化钛、氮化钛、钽、氧化钽、氮化钽、氮化硼、氮化铜、氮化铝和氮化钨中的一种或多种。
作为一种示例，所述硬掩膜材料层120的材料为氮化钛。
参考图3和图4，图3为俯视图，图4为图3沿aa方向的剖面图，在所述待刻蚀层110上形成第一核心层130，沿第一方向(如图3中X方向所示)延伸。
所述第一核心层130用于定义后续目标结构的部分图形。具体地，第一核心层130用于作为后续图形化待刻蚀层110的部分掩膜。
后续步骤还包括：在第一核心层130的侧壁上形成侧墙，所述第一核心层130还用于为形成侧墙提供支撑的作用。
本实施例中，所述第一核心层130的数量为多个，多个所述第一核心层130之间相互分立。为了方便清楚地示意和说明，本实施例以第一核心层130的数量为两个为示例进行说明。
在其他实施例中，所述第一核心层的数量还可以为其他数量，且第一核心层之间还可以沿第二方向(如图3中Y方向)间隔排列，所述第二方向垂直于第一方向。
本实施例中，沿所述第一方向，相邻所述第一核心层130的端部之间还形成有开口135，也就是说，沿第一方向，相邻所述第一核心层130的头对头(HTH)的位置处由所述开口135的宽度定义，有利于使第一核心层130在头对头的位置处具有较小的距离。其中，所述第一核心层130头对头的位置处指的是，沿所述第一核心层130的延伸方向(即所述第一方向)，相邻的所述第一核心层130的端部相对的位置处。
所述第一核心层130的材料选用与所述待刻蚀层110具有刻蚀选择性的材料，并且，所述第一核心层130的材料与所述硬掩膜材料层120的材料也具有刻蚀选择性。
所述第一核心层130的材料包括无定形硅、多晶硅、单晶硅、氧化硅、氮化硅、先进图膜材料、旋涂碳和碳化硅中的一种或多种。
参考图5和图6，图5为俯视图，图6为图5沿aa方向的剖面图，在所述第一核心层130的侧壁上形成侧墙140。
后续在所述待刻蚀层110上形成第二核心层，沿所述第一方向延伸，且所述第二核心层至少覆盖所述侧墙140沿第一方向的部分侧壁，所述第二核心层与所述第一核心层沿第二方向间隔排列；所述侧墙140相应定义沿第二方向所述第二核心层与第一核心层之间的间隔，从而在后续以第一核心层130和第二核心层为掩膜图形化所述待刻蚀层110形成目标结构的过程中，沿第二方向相邻的目标结构之间的间隔相应由所述侧墙140的宽度定义，从而易于通过控制所述侧墙140的形成厚度，使相邻的目标结构之间满足设计最小间隔，而且，与通过光刻和刻蚀的方式使相邻的目标结构之间具有较小的间隔相比，本实施例避免通过光刻工艺使相邻目标结构之间具有较小的间隔，相应防止出现边缘放置误差的问题。
所述侧墙140选用与所述第一核心层130、硬掩膜材料层120以及待刻蚀层110具有刻蚀选择性的材料，以便于后续去除侧墙140的过程中，对所述第一核心层130、硬掩膜材料层120以及待刻蚀层110造成损伤的几率低。
所述侧墙140的材料包括：氧化硅、无定形硅、氮化硅、碳化硅、碳氧化硅和氧化铝中的一种或多种。作为一种示例，所述侧墙140的材料为氧化硅。
本实施例中，所述侧墙140还填充于所述开口135。
本实施例中，形成侧墙140的步骤包括：形成保形覆盖硬掩膜材料层120的顶面、以及第一核心层130的顶面和侧壁的侧墙膜(图未示)，且位于所述开口135侧壁的侧墙膜相接触；去除位于硬掩膜材料层120和第一核心层130的顶面的侧墙膜，保留位于第一核心层130侧壁的侧墙膜作为侧墙140。
本实施例中，采用原子层沉积工艺形成侧墙膜，有利于提高侧墙膜的厚度均一性；而且，原子层沉积工艺的间隙填充性能和阶梯覆盖性好，相应提高侧壁膜的保形覆盖能力；此外，原子层沉积工艺是基于原子层沉积过程的自限制反应过程，沉积所得薄膜可以达到单层原子的厚度，易于获得较薄的侧墙140，且有利于侧墙140的厚度能够得到精确控制。在其他实施例中，还可以采用其他的沉积工艺(例如：化学气相沉积工艺)，形成侧墙膜。
相应地，由于侧墙膜保形覆盖硬掩膜材料层120的顶面、以及第一核心层130的顶面和侧壁，因此，本实施例可采用各向异性的无掩膜刻蚀工艺去除位于硬掩膜材料层120和第一核心层130的顶面的侧墙膜，使得侧墙140能够自对准地形成在所述第一核心层130的侧壁上，且形成侧墙140的步骤不需用到光罩(Mask)，有利于降低工艺成本。
具体地，采用各向异性的干法刻蚀工艺进行各向异性的无掩膜刻蚀工艺。各向异性的干法刻蚀工艺具有各向异性刻蚀的特性，有利于保证将位于硬掩膜材料层120和第一核心层130的顶面的侧墙膜完全去除的同时，对其他膜层结构的损伤较小，而且有利于减小对位于第一核心层130侧壁的侧墙膜的横向刻蚀，相应保证侧墙140能够在后续图形化待刻蚀层110的步骤中起到刻蚀掩膜的作用，此外，干法刻蚀工艺易于实现各向异性的刻蚀，且干法刻蚀工艺的刻蚀精度高。
参考图7至图11，在所述待刻蚀层110上形成第二核心层150，沿所述第一方向延伸，且所述第二核心层150至少覆盖所述侧墙140沿第一方向的部分侧壁，所述第二核心层150与所述第一核心层130沿第二方向间隔排列，所述第二方向垂直于第一方向。
所述第二核心层150用于定义后续目标结构的部分图形。具体地，第二核心层150与第一核心层130共同作为后续图形化待刻蚀层110的掩膜。
所述第二核心层150与所述第一核心层130之间由所述侧墙140间隔。
所述第二核心层150选用与硬掩膜材料层120、以及待刻蚀层110均具有刻蚀选择性的材料，以便第二核心层150能够作为图形化所述硬掩膜材料层120、和待刻蚀层110的掩膜，而且，所述第二核心层150的材料与所述第一核心层130、侧墙140的材料也具有刻蚀选择性，以便后续去除侧墙140的过程中，第二核心层150不易被误刻蚀，同时形成第二核心层150的过程通常包括刻蚀工艺，形成第二核心层150的刻蚀工艺相应不易对所述第一核心层130造成误刻蚀，进而保障第一核心层130的图形完整性。
所述第二核心层150可以为单层或叠层结构，所述第二核心层150的材料包括氧化硅和金属氧化物材料(例如：氧化钛)中的一种或两种。所述第二核心层150的材料适用于旋涂工艺，有利于简化形成第二核心层150的工艺、降低工艺成本。
本实施例中，所述第二核心层150的顶面与所述第一核心层130的顶面相齐平，从而将所述侧墙140的顶面全部暴露出，增大了侧墙140的暴露出的面积，有利于提高后续去除侧墙140的效率。。
所述第二核心层150的数量为多个。本实施例中，以所述第二核心层150的数量为两个为示例进行说明。具体地，本实施例中，所述第二核心层150均沿第一方向延伸，且相邻所述第二核心层150的端部相对设置。
在其他实施例中，根据实际的工艺，第二核心层的数量还可以为其他数量。所述第二核心层还可以沿第二方向间隔排列。
作为一种示例，形成所述第二核心层150的步骤包括：
如图7所示，在所述待刻蚀层110上形成覆盖所述第一核心层130和所述侧墙140的核心材料层160。
所述核心材料层160用于形成第二核心层。
本实施例中，形成所述核心材料层160的工艺包括旋涂工艺。旋涂工艺简单，且旋涂工艺形成的膜层顶面具有较高的平坦度，相应提高核心材料层160的顶面平坦度，进而有利于为后续工艺制程提供平坦的顶面，有利于后续工艺制程的进行。
本实施例中，所述核心材料层160为单层结构。
在其他实施例中，所述核心材料层还可以为多层结构，所述核心材料层相应包括：位于所述第一核心层和所述侧墙侧部的待刻蚀层上的底部核心材料层，以及位于所述底部核心材料层上的顶部核心材料层。
通过使核心材料层包括所述底部核心材料层和顶部核心材料层，且所述底部核心材料层与顶部核心材料层的材料不同，从而在后续去除高于所述第一核心层和侧墙顶面的核心材料层的步骤中，能够仅去除所述顶部核心材料层，有利于降低去除高于第一核心层和侧墙顶面的核心材料层的工艺难度，相应降低形成第二核心层的工艺难度。
具体地，可以通过依次进行的旋涂工艺，分别形成所述底部核心材料层和位于底部核心材料层上的顶部核心材料层。
如图8和图9所示，图8为俯视图，图9为图8沿aa方向的剖面图，图形化所述核心材料层160，保留至少位于所述侧墙140沿第一方向的部分侧壁的核心材料层160，所述核心材料层160的顶面高于所述侧墙140的顶面。
具体地，通过各向异性的刻蚀工艺，图形化所述核心材料层160。
在其他实施例中，当核心材料层包括底部核心材料层和位于所述底部核心材料层上的顶部核心材料层时，图形化所述核心材料层的步骤中，依次图形化所述顶部核心材料层和底部核心材料层，剩余的所述底部核心材料层用于作为所述第二核心层，剩余的所述顶部核心材料层用于作为牺牲层。
如图10和图11所示，图10为俯视图，图11为图10沿aa方向的剖面图，在图形化所述核心材料层160后，去除高于所述第一核心层130和所述侧墙140顶面的核心材料层160，剩余的所述核心材料层160用于作为所述第二核心层150。
去除高于第一核心层130和所述侧墙140顶面的核心材料层160，以使第二核心层150的顶面与第一核心层130以及侧墙140的顶面相齐平，并且还将所述侧墙140的顶面全部暴露出，增大了侧墙140的暴露出的面积，有利于提高后续去除侧墙140的效率。
在其他实施例中，当核心材料层包括底部核心材料层和位于所述底部核心材料层上的顶部核心材料层时，图形化所述核心材料层的步骤中，依次图形化所述顶部核心材料层和底部核心材料层，剩余的所述底部核心材料层用于作为所述第二核心层，剩余的所述顶部核心材料层用于作为牺牲层，去除高于所述第一核心层和所述侧墙顶面的核心材料层的步骤中，去除所述牺牲层。
需要说明的是，在另一些实施例中，还可以在去除高于第一核心层和侧墙顶面的核心材料层之后，图形化剩余的核心材料层，以形成所述第二核心层。
参考图12和图13，图12为俯视图，图13为图12沿aa方向的剖面图，去除所述侧墙140。
去除所述侧墙140，从而暴露出原先被侧墙140覆盖的待刻蚀层110，以便后续以所述第一核心层130和第二核心层150为掩膜，图形化所述待刻蚀层110。具体地，本实施例中，去除侧墙140，暴露出原先被侧墙140覆盖的硬掩膜材料层120顶面。
去除侧墙140后，所述第一核心层130和第二核心层150之间形成有间隙，且沿所述第二方向，所述间隙的尺寸由所述侧墙140的宽度所定义。所述第一核心层130和第二核心层140相应分立于所述待刻蚀层110上。
本实施例中，采用各向同性的刻蚀工艺，去除所述侧墙140。各向同性刻蚀工艺具有各向同性刻蚀的特性，从而能够在沿垂直于基底100表面和沿平行于基底100表面均能够对所述侧墙140进行刻蚀，有利于提高对所述侧墙140的去除效率，并且还有利于将位于所述第一核心层130和第二核心层140之间、以及相邻所述第一核心层130之间的侧墙140去除干净。
在实际工艺，所述各向同性的刻蚀工艺可以包括：各向同性的干法刻蚀和各向同性的湿法刻蚀中的任意一种或两种。
参考图14至图19，在去除所述侧墙140后，以所述第一核心层130和第二核心层150为掩膜，图形化所述待刻蚀层110，形成分立于所述基底100上的目标结构200。
本实施例中，在所述第一核心层130的侧壁上形成侧墙140，随后形成至少覆盖所述侧墙140沿第一方向的部分侧壁的第二核心层150，所述第二核心层150与第一核心层130沿第二方向间隔排列，所述第二核心层150与第一核心层130之间相应由所述侧墙140隔离，在去除侧墙140后，在以第一核心层130和第二核心层150为掩膜，图形化所述待刻蚀层110的步骤中，沿第二方向相邻的目标结构200之间的间隔相应由所述侧墙140的宽度定义，从而本实施例易于通过控制所述侧墙140的形成厚度，使相邻的目标结构200之间满足设计最小间隔，而且，与通过光刻和刻蚀的方式使相邻的目标结构200之间具有较小的间隔相比，本实施例避免通过光刻工艺使相邻目标结构200之间具有较小的间隔，相应防止出现边缘放置误差(EPE)的问题。
此外，以第一核心层130和第二核心层150为掩膜，图形化所述待刻蚀层110，以形成分立于所述基底100上的目标结构200，与先形成掩膜凹槽，并刻蚀掩膜凹槽下方的待刻蚀层形成沟槽，之后再在沟槽中填充目标结构的方案相比，本实施例有利于简化形成目标结构200的工艺步骤。
本实施例中，所述目标结构200为互连结构，所述互连结构用于实现基底100内的器件或功能结构，与外部电路之间的电连接。具体地，所述互连结构为互连线。
相应地，本实施例有利于使得相邻的互连结构之间满足设计最小间隔，提高互连结构与目标图形之间的匹配度。
本实施例中，以所述第一核心层130和第二核心层150为掩膜，图形化所述待刻蚀层110的步骤包括：
如图14和图15所示，图14为俯视图，图15为图14沿aa方向的剖面图，以所述第一核心层130和第二核心层150为掩膜，图形化所述硬掩膜材料层120，形成硬掩膜层170。
通过先将第一核心层130和第二核心层150的图形，转移至硬掩膜材料层120中形成硬掩膜层170，有利于提高后续图形化所述待刻蚀层110的工艺稳定性。
如图16和图17所示，图16为俯视图，图17为图16沿aa方向的剖面图，以所述硬掩膜层170为掩膜，图形化所述待刻蚀层110，形成所述目标结构200。
本实施例中，采用刻蚀工艺，图形化所述待刻蚀层110。
本实施例中，所述待刻蚀层110的材料为导电材料，更具体的，所述待刻蚀层110的材料为金属材料，因此，所述刻蚀工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一种或两种。
作为一种示例，采用干法刻蚀工艺，图形化所述待刻蚀层110。具体地，所述干法刻蚀工艺为等离子体刻蚀工艺。等离子体刻蚀工艺具有较高的刻蚀精度和刻蚀效率，且还易于对金属材料进行刻蚀。
如图18和图19所示，图18为俯视图，图19为图18沿aa方向的剖面图，所述形成方法还包括：去除所述硬掩膜层170。
形成所述目标结构200后，相邻的目标结构200之间形成有目标间隙220。
参考图20和图21，图20为俯视图，图21为图20沿aa方向的剖面图，所述半导体结构的形成方法还包括：在形成所述目标结构200之后，在所述目标结构200侧部的基底100上形成填充层210，密封所述目标间隙200。
形成填充层210，以使填充层210和目标结构200能够形成平坦的顶面，，以便后续工艺制程的进行。
本实施例中，所述目标结构200为互连结构；所述填充层210为第一介电层，所述第一介电层还用于实现互连结构之间的电隔离。作为一种示例，所述第一介电层填充于所述目标间隙220。
相应地，所述第一介电层为金属层间介质层(Inter Metal Dielectric，IMD)。为此，第一介电层的材料为低k介质材料(低k介质材料指相对介电常数大于或等于2.6且小于等于3.9的介质材料)、超低k介质材料(超低k介质材料指相对介电常数小于2.6的介质材料)、氧化硅、氮化硅或氮氧化硅等。本实施例中，金属层间介质层111的材料为超低k介质材料，从而降低后段互连结构之间的寄生电容，进而减小后段RC延迟。具体地，超低k介质材料可以为SiOCH。
本实施例中，形成所述填充层210的工艺包括化学气相沉积工艺、原子层沉积工艺、旋涂工艺和高深宽比沉积工艺中的一种或多种。形成所述填充层210的工艺具有良好的间隙填充能力，有利于使得填充层210能够填充于相邻的互连结构200之间的间隙中，还提高填充层210的成膜质量。
需要说明的是，为了方便示意和说明，本实施例以填充层210的顶面与互连结构200的顶面相齐平为示例。在其他实施例中，填充层还可以覆盖所述互连结构的顶面。其中，当填充层为第一介电层时，覆盖于互连结构顶部的第一介电层还能够用于作为后续互连结构的介电层，从而简化工艺、提高工艺兼容性。
图22是本发明半导体结构的形成方法另一实施例中对应的结构示意图。本发明实施例与前述实施例的相同之处在此不再赘述，本发明实施例与前述实施例的不同之处在于：
所述目标结构为互连结构300；所述填充层为第一介电层310；所述填充层密封所述目标间隙的顶部，且与所述目标间隙围成空气隙320。
通过形成空气隙320，从而降低相邻互连结构300之间的寄生电容，进一步改善后段RC延迟，提升半导体结构的性能。
本实施例形成分立的互连结构300，相邻的互连结构300之间形成有目标间隙；之后在互连结构300侧部的基底上形成第一介电层310，密封所述目标间隙，具体地，所述第一介电310更容易密封所述目标间隙的顶部形成空气隙320，从而降低互连结构300之间的寄生电容、改善后段RC延迟，而且与在第一介电层中形成沟槽、在沟槽中填充互连结构，之后回刻蚀部分厚度的第一介电层，在互连结构之间形成间隙，再形成密封间隙顶部的密封层的方案相比，本实施例避免回刻蚀第一介电层，相应避免回刻蚀第一介电层的工艺对互连结构300造成损伤，而且还有利于简化工艺。
对本实施例半导体结构的形成方法的具体描述可参考前述实施例中的相应描述，本实施例在此不再赘述。
图23至图27是本发明半导体结构的形成方法又一实施例中各步骤对应的结构示意图。本发明实施例与前述实施例的相同之处在此不再赘述，本发明实施例与前述实施例的不同之处在于：
参考图23，提供基底400的步骤中，所述基底400上形成有导电结构410和覆盖所述导电结构410的第二介电层420。
参考图24，在提供基底400后，在所述基底400上形成待刻蚀层之前，所述半导体结构的形成方法还包括：形成贯穿所述导电结构410上方的第二介电层420的通孔430，所述通孔430暴露出所述导电结构410。
所述通孔430用于为形成导电插塞提供空间位置。
本实施例中，所述通孔430的数量和位置仅作为一种示例。在其他实施例中，通孔的数量和位置基于实际的工艺需求而定。
参考图25，在形成所述待刻蚀层440的步骤中，所述待刻蚀层440填充于所述通孔430，填充于通孔430的所述待刻蚀层440用于作为导电插塞450，与所述导电结构410相接触。
导电插塞450用于实现导电结构410与后续互连结构之间的电连接。
导电插塞450的材料相应与所述待刻蚀层440的材料相同。对导电插塞450和待刻蚀层440的材料的具体描述，请参考前述实施例中的相应描述，在此不再赘述。
参考图26和图27，图26为俯视图，图27为图26沿aa方向的剖面图，在图形化所述待刻蚀层440形成目标结构的步骤中，所述互连结构460与所述导电插塞450为一体型结构。
本实施例中，在形成待刻蚀层440之前，先在基底400上形成具有通孔430的第二介电层420，之后在形成待刻蚀层440的过程中，所述待刻蚀层440相应可以填充于所述通孔430以作为导电插塞450，用于实现导电结构410与互连结构460之间的电连接，从而将形成导电插塞450和形成互连结构460的工艺相整合，提高了工艺兼容性，并且有利于简化工艺。
而且，所述互连结构460与所述导电插塞450为一体型结构，相应减小了互连结构460与导电插塞450之间的接触电阻，提升互连结构460与导电插塞450的接触性能，相应提高半导体结构的电连接性能。
相邻的互连结构460之间形成有目标间隙(未标示)，需要说明的是，本实施例中，后续也可以在互连结构460侧部的基底400上形成第一介电层，所述第一介电层密封所述目标间隙的顶部，且与所述目标间隙围成空气隙。具体地，所述第一介电层形成在所述第二介电层420上。
通过形成空气隙，从而降低相邻互连结构460之间的寄生电容，进一步改善后段RC延迟，提升半导体结构的性能。而且，先形成分立的互连结构460，之后形成密封目标间隙的第一介电层，还有利于降低形成空气隙的难度、提高形成空气隙的工艺兼容性。
对本实施例半导体结构的形成方法的具体描述可参考前述实施例中的相应描述，本实施例在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (19)
1.一种半导体结构的形成方法，其特征在于，包括：
提供基底；
在所述基底上形成待刻蚀层；
在所述待刻蚀层上形成第一核心层，沿第一方向延伸；
在所述第一核心层的侧壁上形成侧墙；
在所述待刻蚀层上形成第二核心层，沿所述第一方向延伸，且所述第二核心层至少覆盖所述侧墙沿第一方向的部分侧壁，所述第二核心层与所述第一核心层沿第二方向间隔排列，所述第二方向垂直于第一方向；
去除所述侧墙；
在去除所述侧墙后，以所述第一核心层和第二核心层为掩膜，图形化所述待刻蚀层，形成分立于所述基底上的目标结构。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述形成方法还包括：在形成所述待刻蚀层后，在所述待刻蚀层上形成所述第一核心层之前，在所述待刻蚀层上形成硬掩膜材料层；
以所述第一核心层和第二核心层为掩膜，图形化所述待刻蚀层的步骤包括：以所述第一核心层和第二核心层为掩膜，图形化所述硬掩膜材料层，形成硬掩膜层；以所述硬掩膜层为掩膜，图形化所述待刻蚀层，形成所述目标结构。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述待刻蚀层的材料为导电材料；所述目标结构为互连结构。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述待刻蚀层的材料为金属。
5.如权利要求3所述的半导体结构的形成方法，其特征在于，形成所述待刻蚀层的步骤中，所述待刻蚀层为单层或多层结构，所述待刻蚀层的材料包括铜、钴、钌、钛、铝、氮化钌、氮化钛、铜锰合金、钨、钽、氮化钽和镍中的一种或多种。
6.如权利要求1所述的半导体结构的形成方法，其特征在于，采用刻蚀工艺，图形化所述待刻蚀层；所述刻蚀工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一种或两种。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述干法刻蚀工艺为等离子体刻蚀工艺。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述目标结构的步骤中，相邻的目标结构之间形成有目标间隙；所述半导体结构的形成方法还包括：在形成所述目标结构之后，在所述目标结构侧部的基底上形成填充层，所述填充层密封所述间隙。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述目标结构为互连结构；所述填充层为第一介电层；所述第一介电层填充于所述目标间隙，或者，所述填充层密封所述目标间隙的顶部，且与所述目标间隙围成空气隙。
10.如权利要求8所述的半导体结构的形成方法，其特征在于，形成所述填充层的工艺包括化学气相沉积工艺、原子层沉积工艺、旋涂工艺和高深宽比沉积工艺中的一种或多种。
11.如权利要求3所述的半导体结构的形成方法，其特征在于，提供基底的步骤中，所述基底上形成有导电结构和覆盖所述导电结构的第二介电层；
在提供基底后，在所述基底上形成待刻蚀层之前，所述半导体结构的形成方法还包括：形成贯穿所述导电结构上方的第二介电层的通孔，所述通孔暴露出所述导电结构；
在形成所述待刻蚀层的步骤中，所述待刻蚀层填充于所述通孔，填充于通孔的所述待刻蚀层用于作为导电插塞，与所述导电结构相接触；
所述互连结构与所述导电插塞为一体型结构。
12.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第二核心层的步骤中，所述第二核心层的顶面与所述第一核心层的顶面相齐平。
13.如权利要求12所述的半导体结构的形成方法，其特征在于，形成所述第二核心层的步骤包括：在所述待刻蚀层上形成覆盖所述第一核心层和所述侧墙的核心材料层；
图形化所述核心材料层，保留至少位于所述侧墙沿第一方向的部分侧壁的核心材料层，所述核心材料层的顶面高于所述侧墙的顶面；
在图形化所述核心材料层后，去除高于所述第一核心层和所述侧墙顶面的核心材料层，剩余的所述核心材料层用于作为所述第二核心层。
14.如权利要求13所述的半导体结构的形成方法，其特征在于，形成所述核心材料层的步骤中，所述核心材料层为单层结构；
或者，形成所述核心材料层的步骤中，所述核心材料层为多层结构，所述核心材料层包括：位于所述第一核心层和所述侧墙侧部的待刻蚀层上的底部核心材料层，以及位于所述底部核心材料层上的顶部核心材料层。
15.如权利要求13所述的半导体结构的形成方法，其特征在于，形成所述核心材料层的工艺包括旋涂工艺。
16.如权利要求1所述的半导体结构的形成方法，其特征在于，所述侧墙的材料包括：氧化硅、无定形硅、氮化硅、碳化硅、碳氧化硅和氧化铝中的一种或多种。
17.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二核心层的材料包括氧化硅和金属氧化物材料中的一种或两种。
18.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一核心层的材料包括无定形硅、多晶硅、单晶硅、氧化硅、氮化硅、先进图膜材料、旋涂和碳化硅中的一种或多种。
19.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述侧墙的工艺包括原子层沉积工艺。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110245545.9A CN115020223A (zh) | 2021-03-05 | 2021-03-05 | 半导体结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110245545.9A CN115020223A (zh) | 2021-03-05 | 2021-03-05 | 半导体结构的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115020223A true CN115020223A (zh) | 2022-09-06 |
Family
ID=83064323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110245545.9A Pending CN115020223A (zh) | 2021-03-05 | 2021-03-05 | 半导体结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115020223A (zh) |
-
2021
- 2021-03-05 CN CN202110245545.9A patent/CN115020223A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3829162B2 (ja) | 半導体素子の導電配線形成方法 | |
| US20060019485A1 (en) | Multi-layer wiring structure, semiconductor apparatus having multi-layer wiring structure, and methods of manufacturing them | |
| KR20190087843A (ko) | 반도체 장치 | |
| CN112151608B (zh) | 半导体结构及其形成方法 | |
| CN112768344B (zh) | 半导体结构及其形成方法 | |
| CN113782487A (zh) | 半导体结构及其形成方法 | |
| CN113764332B (zh) | 半导体结构及其形成方法 | |
| JP2006100571A (ja) | 半導体装置およびその製造方法 | |
| CN113363203A (zh) | 半导体器件的形成方法 | |
| CN115020223A (zh) | 半导体结构的形成方法 | |
| CN113539941B (zh) | 半导体结构及其形成方法 | |
| CN115116961A (zh) | 动态随机存取存储器及其制造方法 | |
| CN114664727A (zh) | 半导体结构的形成方法 | |
| CN112992785A (zh) | 半导体结构的形成方法 | |
| CN113745152B (zh) | 半导体结构及其形成方法 | |
| CN113782488B (zh) | 半导体结构及其形成方法 | |
| CN113948462B (zh) | 半导体结构及其形成方法 | |
| CN113745151B (zh) | 半导体结构及其形成方法 | |
| CN112786525A (zh) | 半导体器件及其形成方法 | |
| CN113948463B (zh) | 半导体结构及其形成方法 | |
| TWI512894B (zh) | 金屬內連線結構及其製程 | |
| CN114256136B (zh) | 接触窗结构、金属插塞及其形成方法、半导体结构 | |
| CN113097060B (zh) | 半导体结构及其形成方法 | |
| CN113948461B (zh) | 半导体结构的形成方法 | |
| US7550389B1 (en) | Dual damascene method of forming a metal line of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |