[go: up one dir, main page]

CN114902432A - 具有原子层沉积钝化侧壁、到顶部电接触体的自对准电介质通孔以及无等离子损坏的顶部接触体的微led台面结构的形成 - Google Patents

具有原子层沉积钝化侧壁、到顶部电接触体的自对准电介质通孔以及无等离子损坏的顶部接触体的微led台面结构的形成 Download PDF

Info

Publication number
CN114902432A
CN114902432A CN202080089169.2A CN202080089169A CN114902432A CN 114902432 A CN114902432 A CN 114902432A CN 202080089169 A CN202080089169 A CN 202080089169A CN 114902432 A CN114902432 A CN 114902432A
Authority
CN
China
Prior art keywords
layer
light emitting
emitting diode
micro light
hard mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080089169.2A
Other languages
English (en)
Inventor
J.M.史密斯
S.P.登巴尔斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of California San Diego UCSD
Original Assignee
University of California San Diego UCSD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of California San Diego UCSD filed Critical University of California San Diego UCSD
Publication of CN114902432A publication Critical patent/CN114902432A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0133—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials
    • H10H20/01335—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials with a substrate not being Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • H10H20/0137—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials the light-emitting regions comprising nitride materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/032—Manufacture or treatment of electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/034—Manufacture or treatment of coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/817—Bodies characterised by the crystal structures or orientations, e.g. polycrystalline, amorphous or porous
    • H10H20/818—Bodies characterised by the crystal structures or orientations, e.g. polycrystalline, amorphous or porous within the light-emitting regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H10H29/142—Two-dimensional arrangements, e.g. asymmetric LED layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/832—Electrodes characterised by their material
    • H10H20/835—Reflective materials

Landscapes

  • Led Devices (AREA)

Abstract

一种微发光二极管，包括：台面，包括外延结构并具有面积小于10微米乘10微米、小于1微米乘1微米或小于0.5微米乘0.5微米的顶表面；顶表面上的电介质；在顶表面上居中或自对准的电介质中的通孔，例如完全居中或居中在顶表面的中心的0.5％内。在一个或多个示例中，微发光二极管是无等离子体损坏的。通孔中的金属化用于电接触微发光二极管。

Description

具有原子层沉积钝化侧壁、到顶部电接触体的自对准电介质 通孔以及无等离子损坏的顶部接触体的微LED台面结构的 形成
相关申请的交叉引用
本申请根据35USC 119(e)要求由Jordan M.Smith和Steven P.DenBaars于2019年10月28日提交的共同未决和共同转让的美国临时专利申请第62/926,950号的权益，其题为““FORMATION OF MICROLED MESA STRUCTURES WITH ATOMIC LAYER DEPOSITIONPASSIVATED SIDEWALLS,ASELF-ALIGNED DIELECTRIC VIA TO THE TOP ELECTRICALCONTACT,AND A PLASMA-DAMAGE-FREE TOP CONTACT”律师案卷号为30794.750-US-P1(2020-080-1)，该申请通过引用并入本文。
发明背景
1.技术领域
本发明涉及光电器件及其制造方法。
2.现有技术的描述
(注释：本申请在整个说明书中通过括号[x]中的一个或多个参考文献编号指示许多不同的参考文献。根据这些参考文献编号排序的这些不同出版物的列表可以在下面题为“参考文献”的部分中找到。这些出版物中的每一个通过引用并入本文。
微发光二极管(微LED)技术在各种未来显示和通信应用中具有潜在用途。因此，本领域技术人员在微LED领域中继续进行研究和开发工作，以改进器件性能。本公开满足了该需要。
发明内容
所公开的发明是一种微LED台面结构，以及导致其形成的过程。微LED台面的示例应用包括在通信应用中的用途以及在显示器中作为像素的用途。
非常希望微LED台面具有以下特点：
1)一微米量级的小的横向尺寸(更小的台面＝更小的显示器和更少浪费的材料)。
2)完全对准/居中的电介质通孔(基本上是电介质层中的孔，以允许台面结构的p侧被电接触)。
3)不会由于干法蚀刻(优选剥离或湿法蚀刻)对p侧材料和/或接触体造成离子损坏。
4)微LED的侧壁处的非辐射复合，其受诸如湿化学处理、高温退火和原子层沉积(ALD)的各种处理的抑制以钝化悬空键。所有这些都提高微LED的效率，
本公开报告了可以以商业上可行的方式(即，使用在整个半导体制造工业中标准化的方法)结合上述所有四个特征的第一过程。
本文所述的新过程的一个或多个示例实现了上述所有四个特征。在一个或多个示例中，本文描述的新过程的相对难度/复杂性(在制造时间和成本方面)也与用于制造LED/微LED的常规方法相当。
本文公开的示例方法和器件包括但不限于以下项。
1.一种制造发光器件的方法，包括：
(a)获得所述器件的外延结构，所述外延结构包括n型层、p型层以及所述n型层与所述p型层之间的有源区；
(b)在所述外延结构上沉积包括第一材料的第一硬掩模层；
(c)在所述第一硬掩模层上沉积包含第二材料的第二硬掩模层，其中，所述第一硬掩模层和所述第二硬掩模层至少部分地对步骤(e)中使用的湿化学溶液有抗性；
(d)使用光刻对所述第一硬掩模层、所述第二硬掩模层和所述外延结构进行图案化，以形成包括所述外延结构的台面，其中，所述图案化包括在所述第二硬掩模层之上选择性蚀刻所述第一硬掩模层，以形成底切结构，其包括横向超过下卧的经图案化第一硬掩模层的边缘延伸的所述第二硬掩模层；
(e)执行一个或多个侧壁处理以从所述台面的侧壁移除杂质、缺陷和钝化悬空键，其中，所述侧壁处理包括将所述侧壁浸入所述湿化学溶液中；
(f)使用原子层沉积(ALD)在所述侧壁上沉积ALD层；
(g)使用定向沉积方法在所述ALD层上沉积电介质层，使得在所述电介质层中形成不连续性，所述不连续性使在所述第一硬掩模层周围的所述ALD层暴露；
(h)使用蚀刻技术移除在所述第一硬掩模层周围且由不连续性暴露的所述ALD层；以及
(i)蚀刻所述第一硬掩模层，从而移除所述第一硬掩模层以及所述第一硬掩模层上方的所有层，在所述台面顶部的所述电介质层中留下通孔，所述通孔的位置和第一区域由在移除经图案化第一硬掩模层之前、经图案化硬掩模层的位置和第二表面区域限定，使得所述通孔暴露所述台面中的所述外延结构的顶表面。
2.示例1的方法，其中，所述第一材料和所述第二材料包括一个或多个电介质。
3.示例1或2的方法，其中，所述器件是微发光二极管。
4.示例3的方法，其中，所述微发光二极管包括具有10微米乘10微米或更小的表面积的所述台面。
5.示例1-4中任一项的方法，其中，移除所述硬掩模和所述ALD材料的所述蚀刻包括蒸汽蚀刻或湿法蚀刻。
6.示例1-5中任一项的方法，其中，所述ALD层包括电介质，并且所述ALD层上的所述电介质层比所述ALD层更厚。
7.示例1-6中任一项的方法，其中，沉积在所述ALD层上的所述电介质层抵抗用于移除所述第一硬掩模层的所述蚀刻。
8.示例1-7中任一项的方法，其中，移除所述第一硬掩模层上方的所有层包括移除所述第二硬掩模层和用于图案化所述台面的光致抗蚀剂层。
9.示例1-8中任一项的方法，还包括在所述通孔中沉积金属化，以形成与包括n型层或p型层的所述外延结构的所述顶表面的欧姆接触。
10.示例1-9中任一项的方法，其中，所述外延结构包括III族氮化物。
11.一种微发光二极管，包括：
台面，包括外延结构并具有以下中的至少一项：10平方微米或更小的面积的顶表面，或10微米或更小的直径、最大宽度或最大尺寸中的至少一个；
所述顶表面上的电介质；以及
所述电介质中的孔，所述孔在所述顶表面上居中或自对准。
12.示例11的微发光二极管，包括的所述面积为：
1平方微米或更小，或
0.5平方微米或更小。
13.示例11的微发光二极管，包括的所述直径、所述最大宽度或所述最大尺寸中的至少一个为：
5微米或更小，
1微米或更小，或
0.5微米或更小。
14.示例11-13中任一项的微LED，其中，所述微发光二极管包括III族氮化物。
15.示例14的微LED，还包括在所述孔中的金属化，形成与所述外延结构的欧姆接触。
16.示例11-15中任一项的微LED，其中：
所述外延结构包括n型层、p型层、以及所述n型层与所述p型层之间的有源区，
所述孔中的第一接触体与所述n型层或所述p型层形成欧姆接触，以及
响应于跨越所述n型层和所述p型层的电场，所述有源区发射电磁辐射，对于所述微发光二极管，所述电场由第一接触体与第二接触体之间的电位差形成。
17.示例11-16中任一项的LED，其中，所述孔的直径为2微米或更小。
18.示例11-17的LED，其中，所述孔具有在所述顶表面的第二中心的0.5％内的第一中心。
19.示例11-18中任一项的微发光二极管，其中，所述发光二极管是无等离子体损坏的。
20.一种示例11-19中任一项的微发光二极管的阵列。
21.一种包括示例20的阵列的显示器，其中，所述阵列包括像素，每个像素包括所述微发光二极管中的至少一个。
22.示例20或21的微发光二极管的阵列，所述微发光二极管使用示例1-10中任一项的方法制造。
23.示例11-22中任一项的器件，其中：
响应于将至少2.5伏的偏压跨所述外延结构施加在到所述孔中的外延结构的第一接触体和到所述外延结构的第二接触体之间，所述微发光二极管中的每一个在所述外延结构中针对至少100安培每平方厘米的电流密度发射电磁辐射，以及
所述第一接触体电连接到所述外延结构中的n型层且所述第二接触体电连接到所述外延层中的p型层，或所述第一接触体电连接到所述p型层且所述第二接触体电连接到所述n型层。
24.示例11-23中任一项的器件，其中，所述第一接触体或所述第二接触体经由隧道结中的n型区域连接到所述p型层。
25.示例11-24中任一项的器件，其中，所述第一接触体和所述第二接触体中的至少一个包括金属层。
26.一种器件，包括使用示例1-10的方法制造的示例11-25中任一项的微发光二极管。
27.示例11-26中任一项的器件，其中，所述外延结构包括包括III族氮化物材料或III-V族材料的半导体或基本上由包括III族氮化物材料或III-V族材料的半导体构成。
28.示例11-27中任一项的器件，其中，所述台面包括侧壁以及在所述侧壁上的电介质或钝化中的至少一个。
附图说明
现在参考附图，其中相同的附图标记自始至终表示对应的部分：
图1(左)：典型的微LED制造过程链。https://semiengineering.com/microleds-the-next-revolution-in-displays/。本文公开的本发明的实施例涉及“单体化”步骤。
图2：微LED台面结构及其层。
图3：根据本发明的实施例的过程和最终器件结构，显示了步骤I(LED结构)、步骤II(接触层和硬掩模层的沉积)、步骤III(使用光刻和蚀刻来定义台面结构)、步骤IV(经由湿法或干法蚀刻选择性蚀刻硬掩模1以产生底切轮廓、步骤V(用于侧壁钝化的化学侧壁处理，随后进行ALD电介质沉积)、步骤VI(沉积电介质以供电隔离)、步骤VII(使用湿法蚀刻将接触硬掩模1的ALD电介质材料进行选择性移除)以及步骤VIII(蚀刻掉硬掩模1以产生穿过电介质材料的通孔/孔。
图4：用于制造微LED台面的示例处理方法a)剥离过程b)干法蚀刻过程c)湿法蚀刻过程。
图5：作为本发明的示例的使用特定材料和化学物质的过程，示出了步骤I(LED结构)、步骤II(欧姆ITO层和硬掩模的沉积)、步骤III(使用光刻和蚀刻来限定台面结构)、步骤IV(使用缓冲氢氟酸(HF)溶液选择性蚀刻二氧化硅(SiO2)硬掩模)、步骤V(KOH(氢氧化钾)侧壁化学处理、随后使用ALD进行沉积10nm厚的铝氧化物(Al2O3)、步骤VI(溅射厚的铝氧化物电介质层，也如图7A所示)、步骤VII(通过使用稀释的TMAH作为蚀刻剂将保护SiO2硬掩模的ALD电介质材料进行移除)、以及步骤VIII(使用蒸汽HF蚀刻掉SiO2以去除底切结构并产生通孔)。
图6：根据一个或多个实施例，使用图5步骤IV中描绘的过程形成的结构的示意图和实际扫描电子显微镜(SEM)图像(经由湿法或干法蚀刻选择性蚀刻硬掩模1以产生底切轮廓)。
图7A：根据一个或多个实施例，使用图5步骤VI中描绘的过程形成的结构的示意图和实际SEM图像(沉积电介质以供电隔离)。
图7B：根据本发明的一个或多个实施例，使用图5步骤VIII中描绘的过程形成的结构的示意图和SEM图像(蚀刻掉硬掩模1以产生穿过电介质材料的通孔/孔)。
图7C：示出了孔中心和台面顶表面的位置的示意图。
图8：1微米直径的微LED和来自微LED的电致发光的图像，其中微LED是使用本文公开的图3和图5的过程制造的。
图9A：使用本文描述的图3和图5的过程制造的各种尺寸的微LED的电流-电压数据。
图9B：表1。
图10：(a)在LED外延结构顶部的铺盖沉积30nm ITO、300nm SiO2和200nm Si3N4，(b)穿过各种层干法蚀刻以限定台面结构，(c)使用缓冲HF溶液选择性底切SiO2层,(d)溅射沉积250nm A12O3钝化材料,(e)通过使用蒸汽HF移除SiO2层来进行剥离，(f)干法蚀刻A12O3以暴露n-GaN，并经由电子束蒸发和剥离来沉积反射式600/100/600nm Al/Ni/Au公共接触体/探针垫。
图11：对应于图10(e)，具有Al2O3电介质钝化和示出了经暴露ITO的孔径的1μm直径InGaN微LED台面的SEM显微照片。
图12：蓝色和绿色波长的1μm和10μm直径器件的电流-电压特性的比较图。
图13：对于(a)蓝色和(b)绿色波长，尺寸为1-30μm的器件的EQE与对数电流密度的关系图。示出了具有最高测量峰值EQE的器件的结果(对应于图14的上限)。
图14：峰值EQE作为蓝色和绿色器件的台面直径的函数。上限对应于图13中的峰值。
图15：作为蓝色和绿色器件的台面直径的函数的峰值EQE处的电流密度Jmax。
图16示出了为制造低至1μm的微LED而开发的过程的其他细节和SEM显微照片，示出了(a)经由电子束蒸发来铺盖沉积30nm ITO，并且在蓝宝石上生长的c平面LEDMQW结构的顶部将300nm SiO2+200nm SiN进行DC反应磁控溅射沉积，(b)使用各种蚀刻化学物质连续干法蚀刻穿过各层以限定直径范围在1-30μm内的台面结构，(c)浸入(～30s)缓冲氢氟酸(BHF)以选择性蚀刻SiO2并产生底切体，(d)使用直流反应磁控溅射沉积250nm的A12O3，(e)通过使用蒸汽HF蚀刻完全移除SiO2层来进行剥离，以及(f)干法蚀刻穿过Al2O3来暴露n-GaN以形成n接触体。在台面(p接触体)顶部上和经暴露的n-GaN(n接触体)上沉积600/100/600nm Al/Ni/Au接触垫。所有其他层均抗蒸汽HF蚀刻。外延层的蚀刻深度近似为1μm。
具体实施方式
在以下优选实施例的描述中，参考了构成其一部分的附图，其中通过图示的方式示出了可以实践本发明的具体实施例。应当理解，在不脱离本发明的范围的情况下，可以使用其他实施例并且可以进行结构改变。
技术描述
典型的微LED制造链如图1所示。诸如图2中所示的微LED台面的阵列可以通过诸如光刻、沉积和湿法/干法蚀刻的半导体加工方法来制造。之后，这些微LED台面必须全部连接到附加电路，如图1的步骤3所示，以形成诸如显示器的工作器件。
本文公开的本发明的实施例具体涉及图1中的第二“单体化”步骤，其包括图1的步骤1中生长的外延晶片上形成紧密间隔的微LED“台面”的阵列。本发明是图2所示的最终“微LED台面”结构，其与其他微LED台面相比具有改进的效率和其他性质，以及用于实现图2所示的最终台面结构的过程。
尽管本发明的实施例与图1中的单体化步骤有关，但在图1中的“外延晶片”中生长的层的材料性质对于微LED的操作至关重要。通常，用于形成外延结构的材料(图1步骤1)由具有各种浓度的Al、Ga、In和N(III族氮化物)或Al、Ga、In、As和P(III-V族)组成或构成。典型地，LED的一侧掺杂“p型”，另一侧掺杂“n型”，其中有源区夹置在它们之间，如图2所示。该夹置结构通常被称为PIN结，并且形成所有现代LED的基础。微LED的典型操作由以下构成或包括以下：通过将穿过p侧(例如顶部)和n侧(例如，底部)的各层与穿过电介质通孔的金属接触体进行电接触来注入来自“p型”材料的空穴和来自台面的“n型”材料的电子(绿层中的孔——通孔是半导体行业中用于描述允许与下卧层电接触的、穿过特定层的孔的常用术语)。
电介质层对于隔离p和n接触体是必要的，使得器件不会短路。当在p型-本征区-n型(PIN)结两端施加正向偏压时，电子和空穴被迫在图2所示器件的有源区相遇并复合以发射光。在一些情况下，可以用更复杂的结构替换PIN结构，例如隧道结LED；然而，改变外延结构并不会改变LED操作的根本原理，并且本发明中描述的所有过程仍然适用。本发明的实施例可以应用于由III族氮化物或III-V族材料构成或包含III族氮化物或III-V族材料的PIN结构，并且已在III族氮化物材料上得到充分证明。
微LED技术与标准LED技术的区别在于台面结构的横向尺寸(见图2)。尽管对微LED技术涵盖的尺寸状况没有严格的定义，但是横向尺寸在0.5μm-100μm之间的台面结构通常被认为是微LED，如图2所示。对于大多数商业应用来说，在这个范围较小的一侧(即<10μm)的微LED台面是理想的；这是因为较小的尺寸允许在同一晶片上制造更多的微LED台面，这将导致材料成本降低(每单位面积的微LED更多。)考虑到这一点，本文公开的本发明的发现和实施例可以用于(并且将是最有益/必要的)最小台面结构的制造，但是本发明还可以作用于大于0.5μm的任何尺寸的LED台面。本发明的一个关键商业优势在于，在一些示例中，它可以用于制造针对大多数商业应用的最期望尺寸范围(0.5μm-10μm)中的微LED台面。
微LED技术商业化最有前景的途径需要使用常规的“自上而下”半导体制造方法(例如光刻、沉积和湿法/干法蚀刻)来制造微LED。这些方法在很大程度上已经被半导体(硅)行业标准化，并且因此提供了最明显的成本效益途径。本发明的实施例的一个关键商业优势在于它可以使用降低制造成本的典型/已建立的半导体制造方法来完成/产生。本发明的实施例的另一个关键商业优势在于它减少了产生典型台面结构所需的光刻步骤的数量(与图1所示的常规LED制造过程相比)，从而降低了制造成本和复杂性。
随着微LED台面的横向尺寸减小，出现了许多挑战，这些挑战抑制/阻止了用于形成较大LED的常规自上而下制造方法的使用。以下是在制造最小微LED时出现的问题的总结，以及所公开的本发明如何解决这些问题：
层对层未对准
当使用光刻在半导体器件中产生各种结构时，需要将某些层叠置对准。实践中，这些层永远不会完全对准(存在一些非零横向未对准)。当台面的尺寸减小时，随着台面的横向尺寸接近未对准的值，未对准的负面影响会加剧。典型的LED/微LED制造过程中对未对准敏感的一个特殊步骤是在台面结构顶部产生电介质通孔。如果通孔严重地未对准使得通孔位于台面边缘之上而不是在台面顶部，则这会导致短路/死/坏的器件。即使电介质通孔只是略微未对准(如图4中的步骤VIa-VIc所示)，这仍然会导致具有不同未对准程度的器件的性能发生不利的变化。本发明的实施例的一个关键商业优势在于，在一些示例中，它可以在台面结构的p侧的顶部上产生电介质通孔，该电介质通孔完全居中/对准，如图3步骤VIII所示(与图4的步骤VIa-VIc所示的相比)。这确保不会或减少由于未对准而导致的器件短路或微LED台面的性能的变化。这些没有(或减少)未对准的过程类型的常用术语是“自对准过程”。
非辐射侧壁复合
研究者已经观察到，微LED的效率随着横向尺寸的减小而降低。这已归因于台面结构的侧壁处载流子的非辐射复合，这是由于大量缺陷、杂质和悬空键在材料的带隙中产生缺陷状态/陷阱。随着横向尺寸减小，微LED有源区的侧壁表面积与总体积之比增加，这导致效率降低。本发明的发明人已经示出了湿化学侧壁处理、高温退火和原子层沉积(ALD)钝化都可以通过各种方式帮助移除这些缺陷状态(其根本物理学仍有待商榷)。因此，重要的是，微LED制造过程能够结合这些处理中的一种或全部，以改进微LED的效率，尤其是在小尺寸时。不幸地，这些技术中的许多技术与典型的微LED制造方法不相容；特别是，光致抗蚀剂被损坏/蚀刻/破坏/与上述所有三种技术都不相容，这限制了许多典型的过程。本发明的实施例的一个关键商业优势在于，在一些示例中，它允许用于减少非辐射侧壁复合已知的所有侧壁处理(包括湿化学处理、退火和ALD钝化)。这将导致微LED器件的效率/性能改进，尤其是在最小尺寸时。
离子/等离子体对p接触体的损坏
电介质通孔(在所有图中示出的台面的顶部的电介质层中的孔)典型地由干法蚀刻过程产生(典型过程如图3b所示)。光刻用于在台面上方的光致抗蚀剂中图案化孔；然后，使用典型的基于等离子体的干法蚀刻过程，例如反应离子蚀刻(RIE)或电感耦合等离子体(ICP)蚀刻，将该孔转移到下面的电介质层中。然而，在此过程中，用于蚀刻电介质层的离子轰击也会损坏下卧的p接触材料。对p接触层造成的损坏会降低接触体的电性质，这可能导致微LED效率降低或无法工作。图3a所示常规LED“剥离”过程或图3c中的“湿法蚀刻”过程可以避免损坏p接触体，但是具有其他问题(在别处讨论)，使它们极难或无法用于制造最小的微LED(0.5μm-10μm)。本发明的实施例的一个关键商业优势是它在微LED台面顶部产生电介质通孔，而不会由于离子轰击而对下卧的接触体/材料造成损坏。另一个关键方面在于根据本文描述的实施例的过程即使对于最小的微LED也能很好地工作，并且很大程度上与台面的尺寸无关。这产生了高效率和小台面尺寸的理想组合。
示例过程步骤
以下是根据本发明的示例过程和用于制造微LED台面结构的过程(图3)的详细描述。还描述并比较了用于制造微LED和常规LED的若干其他常见过程(图4)，以突出与常规过程相比使用本发明的实施例实现的关键商业优势。
图3图示了根据一个或多个示例的制造器件的方法，包括以下步骤。
步骤3I)：在加工之前的典型LED外延结构。所示的GaN材料可以用InGaAsP材料代替。
步骤3II)：欧姆p接触体的沉积(典型地但不限于GaN中的ITO)和电介质硬掩模层1和2。欧姆p接触层是可选的，并且可以替代地在所有过程图中所示的最后步骤之后沉积。
在一个或多个示例中，硬掩模层1和2是电介质材料并且可以使用多种方法来沉积。层1和2中的材料是基于它们在前置或随后步骤中使用的化学物质的蚀刻特性(即蚀刻速率)具体选择的。
步骤3III)：通过图案化硬掩模(例如，光致抗蚀剂)，例如使用常规光刻，来限定台面结构。(例如，光致抗蚀剂)硬掩模的形状和横向宽度将确定微LED台面的最终形状和宽度。在一些示例中，可能的最小横向尺寸受限于光刻系统中使用的光的波长，并且例如典型地约为0.5μm。然后通过干法蚀刻将(例如，光致抗蚀剂)硬掩模图案转移到下卧层。必须蚀刻n-GaN层上方的所有层，并且n-GaN可能一直蚀刻到基板或可能不会一直蚀刻到基板。
步骤3IV)：在硬掩模2上选择性蚀刻硬掩模1以产生图3IV所示的底切结构或轮廓，其搁置在台面顶部(即，硬掩模1层和硬掩模2层，其中硬掩模1层的宽度小于硬掩模2层，以产生观察到的悬垂体或底切结构)。这种结构的真实图像如图5所示。
该底切结构是本发明的实施例的最关键部件中的一个。底切结构典型地用于“剥离”技术的半导体加工中。在剥离技术中，薄膜(例如金属或电介质)被沉积在包括底切结构的整个表面上。由于底切结构，在经沉积的膜中存在不连续性(参见图3VI和图4Va)。这允许通过化学手段蚀刻掉下卧层，留下底切结构最初所在的孔/通孔(没有沉积材料的区域)。使用剥离过程的益处在于不需要蚀刻穿过材料，因为蚀刻通常会由于离子轰击而损坏下卧层(诸如LED中的p侧材料)。常规剥离过程使用由使用常规光刻进行图案化的光致抗蚀剂材料构成的底切结构。然而，在形成小的微LED台面时，使用光致抗蚀剂剥离过程存在许多缺点：1)由于分辨率差和结构不稳定性，在小尺寸～1微米(微LED的相同尺寸)时使用光致抗蚀剂剥离变得非常困难且不可重复；2)光致抗蚀剂与许多化学侧壁处理(尤其是诸如KOH的碱基)或包括ALD的高温处理不相容；以及3)总是存在一些未对准，如同所有光刻过程的情况一样。图3IV中形成的底切结构解决了使用常规光刻的剥离过程面临的所有三个问题。因为硬掩模1层和硬掩模2层不是由光致抗蚀剂制成，因此可以选择它们使得它们抵抗所使用的任何化学处理，例如KOH。硬掩模1和硬掩模2可以是电介质材料、陶瓷或金属材料，所有这些材料都应能承受ALD中使用的高温(～300℃)(与光致抗蚀剂相比)。最后，因为硬掩模剥离结构是自对准的(在于它是在台面被蚀刻时同时形成在台面顶部上)，所以不存在未对准误差。
步骤3V：在此步骤期间应用各种侧壁处理，以达到移除杂质、缺陷和满足悬空键的目的，这使得微LED的效率改进。侧壁处理包括，例如，浸入湿化学溶液中，其被认为蚀刻掉侧壁上的受损材料，以及钝化悬空键。使用的确切化学物质取决于外延材料(例如III族氮化物或III-V族)。硬掩模1和2以及欧姆p接触体都被选择为抵抗所使用的湿化学物质，因此它们在湿化学处理后保留。在湿化学处理之后，侧壁上的悬空键被钝化，例如使用ALD。与其他电介质沉积方法(诸如溅射、电子束蒸发和化学气相沉积)相比，ALD沉积更适合满足悬空键。选择的ALD材料取决于过程中使用的其他层和蚀刻剂的化学相容性。
步骤VI：使用诸如溅射或电子束蒸发的定向沉积方法(与保形沉积方法相反)来沉积电介质层(比ALD电介质层更厚)。由于步骤IV中产生的底切特征，如步骤VI所示，在经沉积的电介质中形成不连续性。该不连续性暴露硬掩模层1周围的ALD电介质材料，这允许在前置或随后步骤中移除硬掩模。在一些情况下，较厚的电介质层可以是与ALD电介质层相同的材料。在一些情况下，可以层叠多个电介质以产生厚电介质层。选择电介质层以对用于在最后步骤VIII中蚀刻硬掩模1的化学物质具有化学蚀刻抗性。在各种示例中，沉积电介质以供电隔离。
步骤VII：蚀刻掉在硬掩模1周围/保护硬掩模1的薄ALD材料，例如使用蒸汽或湿法蚀刻。
步骤VIII：蚀刻掉硬掩模1，例如，通过蒸汽蚀刻或湿法化学蚀刻。移除硬掩模1还移除其上方的所有层，从而在台面结构顶部产生电介质通孔(电介质材料中的孔)。该电介质通孔与图4中的电介质通孔不同，因为它在台面顶部完全居中(自对准)。在一些情况下，使用用于在IV中产生底切件的相同化学物质蚀刻硬掩模1，而在其他情况下，可以使用不同的化学物质或方法。选择在步骤VI中沉积的电介质层以对该最后步骤中用于蚀刻硬掩模1的化学物质有抗性。
图5描绘了与图3相同的过程流程，除了所用材料的具体示例。此外，还示出了过程中各个步骤的几张实际照片。SEM照片中示出的微LED台面由III族氮化物材料制成。所描绘的台面的横向尺寸为1μm的量级。图6示出了图5步骤IV中形成的结构的SEM图像。图7A示出了图5步骤VI中形成的结构的SEM图像，图7B示出了图5步骤VIII中形成的结构的SEM图像。
图4示出了可以用于制造微LED的三个常见过程，称为a)“剥离”b)“干法蚀刻”和c)“湿法蚀刻”过程。这些图旨在示出绝大多数LED和微LED台面如何被制造的，但是它不是穷举式概述。图4的目的是突出用任何其他过程如何无法实现图3VIII所示的最终结构。然而，所有这些过程都有一些缺点，特别是对于制造宽度约为～1μm的极小的微LED。
图6：根据一个或多个实施例，使用图5步骤IV中描绘的过程形成的结构的实际扫描电子显微镜(SEM)图像。
图7A：图5步骤VI中形成的结构的实际扫描电子显微镜(SEM)图像，并且图7B示出了根据本发明的一个或多个实施例、使用图5步骤VIII中描绘的过程形成的结构的SEM图像。
图8：使用本文公开的过程制造的1微米的微LED电致发光的图像。
图9：使用本文所述的过程制造的各种尺寸的微LED的电流-电压数据。
表1
图9B中的表1将根据本文描述的实施例的过程与提到的其他三种常见过程类型进行比较。
本发明的实施例组合了其他过程的最佳方面，以便实现极小的微LED台面(例如，如图5的SEM照片中所示的～1微米)，这应该是特别有效的。所有使用常规光刻的过程都由于未对准误差会对台面顶部的电介质通孔的位置产生不利影响而受到限制。干法蚀刻方法即使它们会损坏下卧的p型层也是用于在台面顶部形成电介质通孔的最常用方法，因为它们提供了最佳的可重复性和对特征尺寸的控制。湿法蚀刻或剥离方法都不会损坏p型层，但具有其他缺点(上面讨论并总结在表1中)，使其不适合制造小的微LED台面。本文公开的本发明的实施例实现了未损坏的p型层、(例如，完全的)居中的电介质通孔以及化学处理的和ALD钝化的侧壁。根据本文描述的实施例的过程在商业上也是可行的，因为它们使用常见的半导体制造方法并且不增加(并且实际上减少)形成微LED台面所需的典型步骤数量。
横向尺寸在1-10μm之间的微LED器件越来越受关注。由于表面处的非辐射复合增加的外部量子效率(EQE)的降低在小尺寸时形成问题。研究尺寸相关的EQE趋势的先前尝试仅限于大于5μm的尺寸，部分由于制造挑战。在此，我们通过采用利用标准半导体过程技术(光刻和蚀刻)的新型制造方法，呈现了直径低至1μm的InGaN微LED的第一尺寸相关的EQE数据。此外，首次比较了蓝色和绿色InGaN微LED的EQE趋势的差异。绿色波长器件被证实不易随着尺寸的减小而降低效率；因此，尽管体材料中的内量子效率(IQE)较低，但绿色器件在低于10μm的情况下获得比蓝色器件更高的EQE。这通过较小的表面复合速度(SRV)来解释，其中铟含量由于增强的载流子局部化而增加。该发现对难懂的红色波长微LED具有重要意义，意为基于InGaN的红色微LED由于SRV显著降低而优于基于AlGalnP的器件。
其他示例：直径低至1μm的蓝色和绿色InGaN微LED的尺寸相关特性的比较
微LED(也称为微-LED、μLED)具有在各种应用中代替有机发光二极管(OLED)和液晶显示器(LCD)技术的潜力。与LCD和OLED相比，微LED具有许多性能优势，包括提高亮度和可靠性、降低功耗、更长的使用寿命和更小的形状因子。[1]
对于大多数显示应用，将需要横向尺寸低于10μm的微LED来降低材料成本。例如，IHS研究和Veeco预测55英寸4K电视和智能手机分别需要9μm和3μm的台面尺寸，以便满足商业化所需的成本目标。[2]尽管这些显示器的主要驱动因子是高像素密度需求和小形状因子，但是近眼和其他微显示器(诸如增强现实的那些)还将需要小于5μm的尺寸。[3]
不幸地，微LED的外部量子效率(EQE)随着横向尺寸的减小而降低。[4-6]。这源自增加的表面积与体积比，这增加了台面边缘处的非辐射Shockley-Read-Hall(SRH)复合。蚀刻表面包含晶体缺陷、杂质和悬空键，它们在带隙内引入俘获状态，充当非辐射复合中心。[7,8]
通过定义有效SRH系数，可以将微LED中尺寸相关的效率并入ABC模型，该有效SRH系数取决于有源区周长P、面积A、表面复合速度(SRV)vs和体SRH系数A0。[7]
Figure BDA0003705233230000141
内量子效率(IQE)变为[4,5,7,8]：
Figure BDA0003705233230000142
在等式(2)中，n为载流子浓度，ηinj为注入效率，并且B和C分别为与辐射和俄歇复合有关的系数。最后，EQE定义为IQE和光提取效率的乘积，LEE。
Figure BDA0003705233230000151
等式(3)的右侧允许根据实验参数计算EQE，包括光功率Popt、电致发光光谱的平均波长<λ>、和电流密度J。将等式(1)和等式(2)插入等式(3)中揭示了EQE如何随着横向尺寸的减小与实验观察到的趋势一致而减小。[4-6]。
Figure BDA0003705233230000152
等式(4)示出了IQE峰值Jpeak处随着台面直径缩小而增加的电流密度，这与实验观察到的趋势一致。[4-6]作者已经示出的是，微LED中尺寸相关的效率损失可以通过降低SRV的各种侧壁处理和钝化方法来恢复。[9-11]。
尽管有商业需求[2]，但是先前没有关于台面尺寸低于5μm的微LED EQE趋势的报告。这种违反直觉的结果部分是由于在这些尺寸范围内出现的制造困难；例如，使用典型学术研究人员可用的光刻系统，1μm微LED的层对层的对准变得难以处理。此外，侧壁复合研究通常与处理效果复杂交错，这使得解释任何观察到的趋势具有挑战性；例如，Olivier[12]示出的是，干法蚀刻微LED台面顶部的电介质孔径会对p接触造成尺寸相关的损坏，这导致与仅由侧壁复合预期的EQE趋势发生偏差。
图10图示了用于该比较研究的新型处理方案。如本文所述，该过程改进了对准并且消除对电介质孔径进行干法蚀刻的需要。该过程的核心构思是在台面顶部形成自对准底切结构(图10(c))，以便促进剥离沉积在台面顶部的电介质材料以形成电介质孔径。
图11示出了直接在对应于图10(e)的剥离步骤之后的1μm的微LED台面的扫描电子显微镜(SEM)显微图像。
蓝色和绿色微LED(其操作波长分别约为467nm和532nm)是使用前述过程由在直径在1-30微米范围内的蓝宝石上生长的商用c平面外延材料制成的。蓝色和绿色器件被并行处理以限制任何处理变化。对于每个器件尺寸，测试了若干器件并将它们的结果求平均，而误差棒指示经测量的最小值和最大值。下面讨论器件的电光特性。
图12将1μm和10μm器件尺寸的蓝色和绿色器件的连续操作电流-电压特性进行比较。当在低于阈值电压时比较器件尺寸(对于蓝色和绿色两者)时，由于表面漏电流增加，1μm器件表现出更高的电流密度。[8]在高注入效应和串联电阻占主导地位的较高电流密度时，1μm和10μm曲线接近相似值，表明跨器件尺寸的载流子传输相当。这意为在EQE中观察到的跨器件尺寸的任何趋势都是由侧壁复合效应引起的，且与诸如接触电阻的其他处理相关效应无关。[8]
在芯片上进行光学测量(没有外倒装芯片键合(out flip-chip bonding)或基板移除)。发射通过蓝宝石基板在法向于基板成约60°半角内收集。
收集表面是耦合到光纤电缆的光学漫射器(海洋光学CC-3-DA)。光纤的输出被准直，并通过可选的中性密度(NO)滤光器，并且被聚焦到具有闪耀光栅(Horiba Jovin YvoniHR32.0,600gr/mm)的单色仪中，该光栅具有热电冷却CCD检测器(Synapse,-70℃)以记录电致发光(EL)光谱。使用光纤耦合黑体光源(海洋光学L8-1-CAL)进行辐射校准。漫射收集表面的目的是使经测量的功率与光子通量的入射角度无关，该光子通量的入射角度可能随器件直径大幅变化。[13,14]对于每个器件，电致发光(EL)光谱在不同电流密度时被测量并且跨越所有相关波长进行积分，以使用等式(3)的右侧来计算Popt和EQE。
图13示出了对于(a)蓝色和(b)绿色波长的直径为1-30μm的器件，作为电流密度的函数的经测量的EQE曲线。对于小于5μm的器件，这些是此类器件中首次报道的结果。随着尺寸减小到1μm，蓝色波长器件的效率降低并且Jpeak向更高的电流密度移位，这与报告的实验结果一致。[4-6]。然而，绿色器件并不遵循相同的趋势，其原因将在下面讨论。
图14绘制了蓝色和绿色器件的峰值EQE与直径的关系，其中上限对应于图4中EQE曲线的峰值。对于两种颜色的较大的10μm、20μm和30μm器件尺寸，EQE近似保持恒定。对于蓝色和绿色，EQE在尺寸分别低于10μm和3μm时明显开始减小。显然，与蓝色器件相比，绿色器件的EQE的预期降低随着直径减小而较不严重。
事实上，绿色器件在直径低于10μm时表现出比蓝色器件更高的EQE。这种交叉(crossover)是显著的，因为已知体绿色InGaN材料的内部量子效率(IQE)低于蓝色材料，这是因为增加的InGaN/GaN晶格失配会增加外延生长层中的应变。增加的应变降低晶体质量并且增强量子限制斯塔克效应(QCSE)，这两者都有助于在绿色InGaN LED中观察到更低的IQE。[15]
绿色器件的降低的尺寸相关性可以由较小的SRV Vs来解释，其由其他组已在实验中观察到。[7,16,17]这种效应已归因于随着铟含量由于有源区中的铟群集而增加因而增强了载流子局部化。[18,19]等式(I)揭露了更小的Vs会降低P/A项的贡献，导致更小的有效SRH系数A’。这会导致用更高IQE和EQE设定的器件的特定直径从蓝色交叉到绿色。在图14的情况下，交叉发生在10μm；但是，确切的交叉直径将取决于器件几何形状和蓝色与绿色之间的相对材料质量而改变。
绿色器件中表面复合减少的其他证据是图15中Jpeak向显著降低的电流密度(注意y轴尺度的差)的移位。这是由于较小的SRV而由等式(4)中较低的A'引起的。
蓝色和绿色InGaN微LED中EQE交叉的发现可以对红色微LED有更大的影响，如红色AlGalnP与红色InGaN微LED之间分别存在类似(但更极端)的关系。大面积红色AlGalnP发射器典型地比红色InGaN发射器更有效率，红色InGaN发射器与绿色InGaN器件存在相同的问题(材料质量差和由于应变而增加的QCSE)，但更加严重。然而，红色AlGalnP中的SRV甚至高于蓝色InGaN，而红色InGaN的SRV低于绿色InGaN的SRV，这是由于增加的铟含量和载流子局部化。[7,20]因此，在红色AlGalnP与红色InGaN微LED之间也存在类似于图14所示的EQE交叉，其中InGaN器件将以更小的尺寸胜出。
总之，我们已经展示了使用常规的自上而下的半导体加工方法制造的迄今为止报告的最小的InGaN微LED(低至1μm)的电注入器件结果。我们还分析了蓝色和绿色波长InGaN微LED之间尺寸相关的EQE趋势的差。我们发现了绿色波长器件中的EQE表现出更小的尺寸相关性，这归因于SRV由于载流子局部化而降低。这导致绿色器件尽管具有更低的体效率但是在直径低于10μm时示出比蓝色对应件更高的EQE值。
图16示出了为制造低至1μm的微LED而开发的过程的其他细节和SEM显微照片。
优点和改进
横向尺寸在1-10微米之间的微LED器件或台面越来越受关注。预期将需要这种非常小的微LED来充分降低材料成本，以将用于显示器的微LED技术商业化。最小的台面(～1微米)也将开启增强现实(AR)和微型显示器等新市场。然而，制造这种尺寸的微LED具有挑战性。由于表面处非辐射复合增加的外部量子效率(EQE)的降低在小尺寸时变成问题。研究尺寸相关的EQE趋势的先前尝试仅限于5微米以上的尺寸，这部分是由于制造的挑战。
另一方面，本发明的实施例允许在非常小的尺寸范围内制造微LED。更具体地说，我们通过采用利用半导体加工技术(光刻和蚀刻)的新型制造方法，为直径低至1微米的InGaN微LED提供了第一尺寸相关的EQE数据。
此外，使用本文描述的过程实施例制造的微LED比其他过程更可靠和更有效率，因为它们可以结合上文“发明内容”中描述的特征2-4。此外，这些特征可以利用半导体加工技术以相对有效率的方式实现，这使得该过程由于成本低而易于商业化。
微LED台面结构和导致其形成的过程(根据本文公开的一个或多个实施例)具有大量商业优势。
本发明的一个或多个实施例的商业优势的总结包括：
1.居中/对准(例如，在一个或多个示例中，完全居中/对准)电介质通孔，其改进了微LED器件的性能/效率。
2.由于离子轰击而显著或实质上未损坏p接触体或未损坏的p接触体，其改进了微LED器件的性能/效率。
3.来自侧壁处理的非辐射复合减少，其改进了微LED器件的性能/效率。
4.制造尺寸低至1微米(或略微更小)的台面的能力，其开启新市场(AR)并降低材料成本。
5.传统的自上而下的半导体制造方法的使用，其降低成本，而没有或减少构建用于加工的新基础设施的需要。
6.与标准方法相比，光刻步骤的数量减少，其降低成本并减少所需的处理步骤的数量。
7.稳健过程，其可以更改/修改/改变为特定应用，同时保持一般过程和结构。
此外，首次比较了蓝色和绿色InGaN微LED的EQE趋势的差。绿色波长器件被证实为不易随着尺寸减小而降低效率；因此，尽管体材料中的内量子效率(IQE)较低，但绿色器件在横向尺寸低于10微米时获得比蓝色器件更高的EQE。这通过较小的表面复合速度(SRV)来解释，其中铟含量由于增强的载流子局部化而增加。该发现对难懂的红色波长微LED具有重要意义，意为基于InGaN的红色微LED由于SRV显著降低而优于基于AlGalnP的器件。
器件和方法示例
示例器件和方法包括但不限于以下(还参见图3、5、6A-7C和8-16)。
1.一种制造发光器件1000的方法，包括：
(a)获得器件的外延结构302，外延结构包括n型层304、p型层306以及n型层与p型层之间的有源区308；
(b)在外延结构上沉积包括第一材料(例如，二氧化硅(SiO2))的第一硬掩模层310。第一硬掩模层对步骤(e)中所使用的湿化学溶液有抗性(例如，至少部分有抗性)；
(c)在第一硬掩模层上沉积包含第二材料(例如，硅氮化物，SiN)的第二硬掩模层312第二硬掩模层对步骤(e)中所使用的湿化学溶液有抗性；
(d)使用光刻对硬掩模层310、312和外延结构进行图案化，以形成包括外延结构的台面314，其中，图案化包括在第二硬掩模层之上选择性蚀刻第一硬掩模层，以形成底切结构，其包括横向超过下卧第一硬掩模层的边缘延伸的第二硬掩模层；
(e)执行一个或多个侧壁处理，例如以从台面的侧壁移除杂质、缺陷和钝化悬空键。在一个或多个示例中，侧壁处理包括将侧壁浸入湿化学溶液和/或钝化中；
(f)使用原子层沉积(ALD)在侧壁上沉积ALD层316(例如，钝化层)。在一个或多个示例中，步骤(e)的一个或多个侧壁处理包括ALD层的沉积；
(g)使用定向沉积方法在ALD层上沉积电介质层318，使得在电介质层中形成不连续性319，不连续性使在第一硬掩模层周围的ALD层暴露；
(h)使用蚀刻技术移除在第一硬掩模层周围且由不连续性暴露的ALD层；以及
(i)使用蚀刻移除第一硬掩模层。在一个示例中，移除第一硬掩模层移除第一硬掩模层上方的所有层并且在台面顶部的硬掩模的材料上形成通孔320，其中通孔暴露台面上的外延结构的顶表面。在一个或多个示例中，步骤包括蚀刻第一硬掩模层，从而移除第一硬掩模层及第一硬掩模层上方的所有层，在台面顶部的电介质层中留下通孔，通孔的位置330和第一区域332由在移除经图案化第一硬掩模层之前的经图案化硬掩模层的位置334和第二表面区域336限定，使得通孔暴露台面中的外延结构的顶表面338。
2.示例1的方法，其中，第一材料和第二材料包括一个或多个电介质，例如，使得通孔位于台面的顶部的电介质层中。
3.示例1或2的方法，其中，器件是微发光二极管1000。
4.示例3的方法，其中，微LED包括具有顶表面322的台面，顶表面322的表面积324为10微米乘10微米或更小。
5.前述示例中任一项的方法，其中，蚀刻移除硬掩模，并且ALD材料包括蒸汽或湿法蚀刻。
6.前述示例中任一项的方法，其中，ALD层包括电介质并且ALD层上的电介质层比ALD层更厚。
7.前述示例中任一项的方法，其中，沉积在ALD层上的介电层对用于移除硬掩模层的蚀刻剂有抗性。
8.前述示例中任一项的方法，其中，移除第一硬掩模层上方的所有层包括去除第二硬掩模层和用于使用光刻图案化台面的光刻胶层。
9.示例1-8中任一项的方法，还包括在通孔中沉积金属化或金属1002，以形成与包括n型层或p型层的外延结构的顶表面322的欧姆接触。
10.前述示例1-9中任一项的方法，其中外延结构包括III族氮化物。
11.一种微发光二极管1000，包括：
台面314，包括外延结构302且具有面积324小于10微米乘10微米或更小的顶表面322，和/或10微米或更小的直径D、最大宽度W、或最大尺寸W中的至少一个；
顶表面322上的电介质318；以及
在顶表面322上居中或自对准的电介质中的孔或通孔320。
12.示例11的微发光二极管，其中，面积324小于1微米乘1微米、小于0.5微米乘0.5微米，和/或直径D、最大宽度W或最大尺寸W中的至少一个为5微米或更小、1微米或更小、或0.5微米或更小。
13.示例12的LED，还包括在孔或通孔中的金属化或金属1002，金属化或金属与外延结构形成欧姆接触。
14.示例11-13中任一项的微LED，其中，外延结构包括n型层304、p型层306以及在n型层和p型层之间的有源区308，其中，金属化或金属1002与由通孔320暴露的n型层或p型层形成欧姆接触，并且当使用所述金属化在n型层和p型层上施加电场时，有源区发射电磁辐射804。
15.示例11-14中任一项的微LED，其中，外延结构包括n型层304、p型层306以及在n型层与p型层之间的有源区308，孔320(或通孔)中的第一接触体1002与n型层或p型层形成欧姆接触，并且有源区308响应于跨n型层和p型层的电场而发射电磁辐射804，并且对于微发光二极管，电场由第一接触体1002(例如，p接触体)与第二接触体(1004，例如，n接触体)之间的电位差形成。
16.示例11-15中任一项的器件或微LED，其中，第一接触体和第二接触体中的至少一个包括金属层(例如，铝、Al)。
17.示例11-16中任一项的器件或微LED，其中，第一接触体或第二接触体经由隧道结中的n型区域连接到p型层306。
18.示例11-17中任一项的微LED，其中，通孔320或孔的直径D为2微米或更小。
19.示例11-18中任一项的微LED，其中，孔(例如，通孔)具有居中到顶表面338的第二中心C2的0.5％内的第一中心C1。
20.示例11-19中任一项的微发光二极管，其中，发光二极管是无等离子体损坏的。
21.一种如示例11-20的微发光二极管1000的阵列800。
22.一种显示器，包括示例21的阵列。
23.一种使用示例1-10的方法制造的微发光二极管的阵列。
24.示例1-23中任一项的方法或器件或微LED，其中，微发光二极管中的每一个在至少2.5伏的偏压下针对至少100安培/平方厘米的电流密度发射电磁辐射。
25.一种器件，包括使用示例1-10的方法制造的示例11-24中任一个的微发光二极管。
26.示例1-23中任一项的器件或微LED或方法，其中，外延结构包括半导体或基本上由半导体构成，半导体包括但不限于III族氮化物或III-V材料。
27.示例1-16中任一项的器件或微LED，其中，微LED包括III族氮化物。
28.示例11-27中任一项的器件或微LED，其中，台面包括侧壁和侧壁上的电介质或钝化中的至少一个。
29.示例中任一项的微LED，其中，通孔居中到顶表面的中心的0.5％内。
30.示例中任一项的微LED，其中，微LED或台面具有在500纳米(nm)-100微米(500nm≤W≤100微米)范围内的直径D或最大宽度W。
命名法则
GaN及其包含铝和铟的三元和四元化合物(AlGaN、InGaN、AllnGaN)通常使用术语(Al、Ga、In)N、III氮化物、III-N、III族氮化物、氮化物、III-N族，Al(1-x-y)InyGax N其中0<x<1和0<y<1，或AlInGaN，如本文所用。所有这些术语旨在等同于且宽泛地解释为包括单一种类Al、Ga和In的相应氮化物，以及此类III族金属种类的二元、三元和四元化合物。因此，这些术语包括化合物AlN、GaN和InN，以及三元化合物AlGaN、GalnN和AlInN，以及四元化合物AlGaInN，作为包括在这种命名法中的种类。当存在两个或更多个(Ga、Al、In)成分种类时，所有可能的成分，包括化学计量比和非化学计量比(相对于存在于组合物中的(Ga、Al、In)成分种类中的每一个的相对摩尔分数)，可以用在本发明的宽范围内。因此，应当理解，下文主要参考GaN材料对本发明的讨论适用于各种其他(Al、Ga、in)N材料种类的形成。此外，本发明范围内的(Al、Ga、In)N材料还可以包括少量掺杂剂和/或其他杂质或夹杂材料。还可以包括硼(B)。
消除基于GaN或III族氮化物的光电器件中的自发和压电极化效应的一种方法是在晶体的非极性平面上生长III族氮化物器件。这样的平面包含相同数量的Ga(或III族原子)和N原子，并且是电荷中性的。此外，随后非极性层彼此等效，所以体晶体将不会沿生长方向极化。GaN中的两个这样的对称等效非极性平面族是{11-20}族(统称为a平面)和{1-100}族(统称为m平面)。因此，非极性III族氮化物沿着垂直于III族氮化物晶体的(0001)c轴的方向生长。
在(Ga、Al、In、B)N器件中减少极化效应的另一种方法是在晶体的半极性平面上生长器件。术语“半极性平面”(也称为“半极平面”)可以用于指代不能分类为c平面、a平面或m平面的任何平面。在晶体学术语中，半极性平面可以包括具有至少两个非零h、i或k米勒指数和非零1米勒指数的任何平面。
半极性平面的一些通常观察到的示例包括(11-22)、(10-11)和(10-13)平面。纤锌矿(wurtzite)晶体结构中的半极性平面的其他示例包括但不限于(10-12)、(20-21)和(10-14)。氮化物晶体的偏振矢量既不在这些平面内也不垂直于这些平面，而是相对于平面表面法线倾斜一些角度。例如，(10-11)和(10-13)平面分别与c平面成62.98°和32.06°。
参考文献：
以下参考文献通过引用并入本文
[1]K.Ding,V,Avrutin,N.Izyumskaya,
Figure BDA0003705233230000231
.
Figure BDA0003705233230000232
zgür和H.
Figure BDA0003705233230000233
“MicroLEDs,aManufacturability Perspective,”Applied Sciences 9(2019)。
[2]A.Paranjpe,J.Montgomery,S.M.Lee和C.Morath,“45-2：Invited Paper：Micro-LED Displays:Key Manufacturing Challenges and Solutions,”SID SymposiumDigest of Technical Papers 49,597-600(2018)。
[3]E.H.Virey和N.Baron,“45-1；Status and Prospects of microLEDDisplays,”SID Symposium Digest of Technical Papers 49,593-596(2018)。
[4]F.Olivier,A.Daami,C.Licitra和F.Templier,“Shockley-Read-Hall andAuger non-radiative recombination in GaN based LEDs:A size effect study,”Applied Physics Letters 111(2017)。
[5]P.Tian,J.J.McKendry,Z.Gong,B.Guilhabert,I.M.Watson,E.Gu,Z.Chen,G.Zhang和M.D.Dawson,“Size-dependent efficiency and efficiency droop of blueInGaN micro-light emitting diodes,”Applied Physics Letters 101(2012).
[6]D.Hwang,A.Mughal,C.D.Pynn,S.Nakamura和S.P.DenBaars,“Sustained highexternal quantum efficiency in ultra-small blue III-nitride micro-LEDs,”Applied Physics Express 10,032101(2017)。
[7]K.A.Bulashevich和S.Y.Karpov,“Impact of surface recombination onefficiency of III-nitride light-emitting diodes,”Physica Status Solidi-RapidResearch Letters 10,480-484(2016)。
[8]E.F.Schubert,Light-Emitting Diodes(Cambridge University Press,Cambridge,2006)。
[9]M.S.Wong,C.Lee,D.J.Myers,D.Hwang,J.A.Kearns,T.Li,J.S.Speck,S.Nakamura和S.P.DenBaars,“Size-independent peak efficiency of III-nitridemicro-light-emiting-diodes using chemical treatment and sidewallpassivation,”Applied Physics Express 12,097004(2019)。
[10]M.S.Wong,D.Hwang,A.1.Alhassan,C.Lee,R.Ley,S.Nakamura和S.P.DenBaars,“High efficiency of Ill-nitride micro-light-emitting diodes bysidewall passivation using atomic layer deposition,”Opt.Express 26,21324-21331(2018)。
[11]W.H.Choi,G.You,M.Abraham,S.-Y.Yu,J.Liu,L.Wang,J.Xu和S.E,Mohney,“Sidewall passivation for InGaN/GaN nanopillar light emitting diodes,”Journalof Applied Physics 116,013103(2014)。
[12]F.Olivier,S.Tirano,L.Dupré,B.Aventurier,C.Largeron和F.Templier,“Influence of size-reduction on the performances of GaN-based micro-LEDs fordisplay application,”Journal of Lu-minescence 191,112-116(2017)。
[13]K.A.Bulashevich,S.S.Konoplev和S.Y.Karpov,“Effect of Die Shape andSize on Performance of IH-Nitride Micro-LEDs:A Modeling Study,”Photonics5(2018),10,3390/photomes5040041。
[14]FI.W.Choi,C.W.Jeon,M.D.Dawson,P.R.Edwards,R.W.Martin和S.Tripathy,“Mechanism of enhanced light output efficiency in InGaN-based microlightemitting diodes,”Journal of Applied Physics 93,5978-5982(2003)。
[15]Q.Zhou,X.M和W.H,“Internal quantum efficiency improve ment ofInGaN/GaN multiple quantum well green light-emitting diodes,”Opto-ElectronicsReview 24,1-9(2016)。
[16]H.Kitagawa,M,Fujita,T.Suto,T.Asano和S.Noda,“Green GaInN photonic-crystal light-emitting diodes with small surface recombination effect,”Applied Physics Letters 98,181104(2011).17H.Kitagawa,T.Suto,M.Fujita,Y.Tanaka,T.Asano和S.Noda,“Green Photoluminescence from GaInN PhotonicCrystals,”Applied Physics Express 1,032004(2008)。
[18]S.F.Chichibu,A.Uedono,T.Onuma,B.a Haskell,A.Chakraborty,T.Koyama,P.T.Fini,S.Keller,S.P.Denbaars,J.S.Speck,U.K.Mishra,S,Nakamura,S.Yamaguchi,S.Kamiyama,H.Amano,I.Akasaki,J.Han和T.Sota,“Origin of defect-insensitiveemission probability in In-containing(Al,In,Ga)N alloy semiconductors.”Naturematerials 5,810-816(2006)。
[19]Y.Narukawa,Y.Kawakami,M.Funato,S.Fujita,S.Fujita和S.Nakamura,“Role of self-formed InGaN quantum dots for exciton localization in thepurple laser diode emiting at 420nm,”Applied Physics Letters 70,981-983(1997).
[20]J.-T.Oh,S.-Y.Lee,Y.-T.Moon,J.FI.Moon,S.Park,K.Y.Hong,K.Y,Song,C.Oh,J.-I.Shim,H.-H Jeong,J.-O.Song,H.Amano和T.-Y.Seong,“Light outputperformance of red AlGalnP-based light emitting diodes with different chipgeometries and structures,”Opt.Express 26,11194-11200(2018).
[21]Jordan Smith和Steven DenBaars等人，“Comparison of sizedependentcharacteristics of blue and green InGaNmicroLEDs down to 1μm in diameter”Appl.Phys.Lett.116,071102(2020)；https://doi.org/10.1063/1,5144819。
结论
以上是对本发明的优选实施例的描述。已经出于图示和描述的目的呈现了本发明的一个或多个实施例的前述描述。其不意图穷举或将本发明限制为所公开的精确形式。鉴于以上教导，许多修改和变型是可能的。本发明的范围意图不受该具体实施方式限制而是由所附权利要求限制。

Claims (28)

1.一种制造发光器件的方法，包括：
(a)获得所述器件的外延结构，所述外延结构包括n型层、p型层以及所述n型层与所述p型层之间的有源区；
(b)在所述外延结构上沉积包括第一材料的第一硬掩模层；
(c)在所述第一硬掩模层上沉积包含第二材料的第二硬掩模层，其中，所述第一硬掩模层和所述第二硬掩模层至少部分地对步骤(e)中使用的湿化学溶液有抗性；
(d)使用光刻对所述第一硬掩模层、所述第二硬掩模层和所述外延结构进行图案化，以形成包括所述外延结构的台面，其中，所述图案化包括在所述第二硬掩模层之上选择性蚀刻所述第一硬掩模层，以形成底切结构，其包括横向超过下卧的经图案化第一硬掩模层的边缘延伸的所述第二硬掩模层；
(e)执行一个或多个侧壁处理以从所述台面的侧壁移除杂质、缺陷和钝化悬空键，其中，所述侧壁处理包括将所述侧壁浸入所述湿化学溶液中；
(f)使用原子层沉积(ALD)在所述侧壁上沉积ALD层；
(g)使用定向沉积方法在所述ALD层上沉积电介质层，使得在所述电介质层中形成不连续性，所述不连续性使在所述第一硬掩模层周围的所述ALD层暴露；
(h)使用蚀刻技术移除在所述第一硬掩模层周围且由不连续性暴露的所述ALD层；以及
(i)蚀刻所述第一硬掩模层，从而移除所述第一硬掩模层及所述第一硬掩模层上方的所有层，在所述台面顶部的所述电介质层中留下通孔，所述通孔的位置和第一区域由在移除经图案化第一硬掩模层之前、经图案化硬掩模层的位置和第二表面区域限定，使得所述通孔暴露所述台面中的所述外延结构的顶表面。
2.根据权利要求1所述的方法，其中，所述第一材料和所述第二材料包括一个或多个电介质。
3.根据权利要求1或2所述的方法，其中，所述器件是微发光二极管。
4.根据权利要求3所述的方法，其中，所述微发光二极管包括具有10微米乘10微米或更小的表面积的所述台面。
5.根据权利要求1-4中任一项所述的方法，其中，移除所述硬掩模和所述ALD材料的所述蚀刻包括蒸汽蚀刻或湿法蚀刻。
6.根据权利要求1-5中任一项所述的方法，其中，所述ALD层包括电介质，并且所述ALD层上的所述电介质层比所述ALD层更厚。
7.根据权利要求1-6中任一项所述的方法，其中，沉积在所述ALD层上的所述电介质层抵抗用于移除所述第一硬掩模层的所述蚀刻。
8.根据权利要求1-7中任一项所述的方法，其中，移除所述第一硬掩模层上方的所有层包括移除所述第二硬掩模层和用于图案化所述台面的光致抗蚀剂层。
9.根据权利要求1-8中任一项所述的方法，还包括在所述通孔中沉积金属化，以形成与包括n型层或p型层的所述外延结构的所述顶表面的欧姆接触。
10.根据权利要求1-9中任一项所述的方法，其中，所述外延结构包括III族氮化物。
11.一种微发光二极管(微LED)，包括：
台面，包括外延结构并且具有以下中的至少一项：10平方微米或更小的面积的顶表面，或10微米或更小的直径、最大宽度或最大尺寸中的至少一个；
所述顶表面上的电介质；以及
在所述顶表面上居中或自对准的所述电介质中的孔。
12.根据权利要求11所述的微发光二极管，包括的所述面积为：
1平方微米或更小，或
0.5平方微米或更小。
13.根据权利要求11所述的微发光二极管，包括的所述直径、所述最大宽度或所述最大尺寸中的至少一个为：
5微米或更小，
1微米或更小，或
0.5微米或更小。
14.根据权利要求11-13中任一项所述的微发光二极管，其中，所述微发光二极管包括III族氮化物。
15.根据权利要求14所述的微发光二极管，还包括在所述孔中的金属化，形成与所述外延结构的欧姆接触。
16.根据权利要求11-15中任一项所述的微发光二极管，其中：
所述外延结构包括n型层、p型层、以及所述n型层与所述p型层之间的有源区，
所述孔中的第一接触体与所述n型层或所述p型层形成欧姆接触，以及
响应于跨越所述n型层和所述p型层的电场，所述有源区发射电磁辐射，对于所述微发光二极管，所述电场由第一接触体与第二接触体之间的电位差形成。
17.根据权利要求11-16中任一项所述的微发光二极管，其中，所述孔的直径为2微米或更小。
18.根据权利要求11-17所述的微发光二极管，其中，所述孔具有在所述顶表面的第二中心的0.5％内的第一中心。
19.根据权利要求11-18中任一项所述的微发光二极管，其中，所述发光二极管是无等离子损坏的。
20.一种根据权利要求11-19中任一项所述的微发光二极管的阵列。
21.一种包括根据权利要求20所述的阵列的显示器，其中，所述阵列包括像素，每个像素包括所述微发光二极管中的至少一个。
22.根据权利要求20或21所述的微发光二极管的阵列，使用根据权利要求1-10中任一项所述的方法制造。
23.根据权利要求11-22中任一项所述的微发光二极管，其中：
响应于将至少2.5伏的偏压跨所述外延结构施加在到所述孔中的外延结构的第一接触体和到所述外延结构的第二接触体之间，所述微发光二极管中的每一个在所述外延结构中针对至少100安培每平方厘米的电流密度发射电磁辐射，并且
所述第一接触体电连接到所述外延结构中的n型层且所述第二接触体电连接到所述外延层中的p型层，或所述第一接触体电连接到所述p型层且所述第二接触体电连接到所述n型层。
24.根据权利要求11-23中任一项所述的微发光二极管，其中，所述第一接触体或所述第二接触体经由隧道结中的n型区域连接到所述p型层。
25.根据权利要求11-24中任一项所述的微发光二极管，其中，所述第一接触体和所述第二接触体中的至少一个包括金属层。
26.一种器件，包括使用权利要求1-10的方法制造的权利要求11-25中任一项所述的微发光二极管。
27.根据权利要求11-26中任一项所述的微发光二极管，其中，所述外延结构包括半导体或基本上由半导体构成，所述半导体包括III族氮化物材料或III-V族材料。
28.根据权利要求11-27中任一项所述的微发光二极管，其中，所述台面包括侧壁以及在所述侧壁上的电介质或钝化中的至少一个。
CN202080089169.2A 2019-10-28 2020-10-28 具有原子层沉积钝化侧壁、到顶部电接触体的自对准电介质通孔以及无等离子损坏的顶部接触体的微led台面结构的形成 Pending CN114902432A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962926950P 2019-10-28 2019-10-28
US62/926,950 2019-10-28
PCT/US2020/057695 WO2021086935A1 (en) 2019-10-28 2020-10-28 Formation of microled mesa structures with atomic layer deposition passivated sidewalls, a self-aligned dielectric via to the top electrical contact, and a plasma-damage-free top contact

Publications (1)

Publication Number Publication Date
CN114902432A true CN114902432A (zh) 2022-08-12

Family

ID=75714562

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080089169.2A Pending CN114902432A (zh) 2019-10-28 2020-10-28 具有原子层沉积钝化侧壁、到顶部电接触体的自对准电介质通孔以及无等离子损坏的顶部接触体的微led台面结构的形成

Country Status (5)

Country Link
US (1) US20220384682A1 (zh)
EP (1) EP4052307A4 (zh)
KR (1) KR20220092933A (zh)
CN (1) CN114902432A (zh)
WO (1) WO2021086935A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11784287B2 (en) * 2021-05-26 2023-10-10 Meta Platforms Technologies, Llc Surface potential barrier for surface loss reduction at mesa sidewalls of micro-LEDs
WO2023287874A1 (en) * 2021-07-13 2023-01-19 The Regents Of The University Of California Fabrication method for small size light emitting diodes on high-quality epitaxial crystal layers
KR20240078519A (ko) * 2022-11-25 2024-06-04 (재)한국나노기술원 발광 장치의 제조방법 및 그에 의한 발광 장치
KR20240079220A (ko) * 2022-11-25 2024-06-05 (재)한국나노기술원 디스플레이 장치의 제조방법 및 그 디스플레이 장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6410942B1 (en) * 1999-12-03 2002-06-25 Cree Lighting Company Enhanced light extraction through the use of micro-LED arrays
JP3996408B2 (ja) * 2002-02-28 2007-10-24 ローム株式会社 半導体発光素子およびその製造方法
JP2006525669A (ja) * 2003-05-02 2006-11-09 ユニバーシティ・カレッジ・コークーナショナル・ユニバーシティ・オブ・アイルランド，コーク 発光ダイオード及びその製造方法
TWI467805B (zh) * 2011-03-08 2015-01-01 Opto Tech Corp 具寬視角的發光二極體及其製造方法
US8809875B2 (en) * 2011-11-18 2014-08-19 LuxVue Technology Corporation Micro light emitting diode
US9048260B2 (en) * 2011-12-31 2015-06-02 Intel Corporation Method of forming a semiconductor device with tall fins and using hard mask etch stops
US9548332B2 (en) * 2012-04-27 2017-01-17 Apple Inc. Method of forming a micro LED device with self-aligned metallization stack
US9034754B2 (en) * 2012-05-25 2015-05-19 LuxVue Technology Corporation Method of forming a micro device transfer head with silicon electrode
US9865772B2 (en) * 2015-01-06 2018-01-09 Apple Inc. LED structures for reduced non-radiative sidewall recombination
KR101725783B1 (ko) * 2016-07-19 2017-04-11 고려대학교 산학협력단 광추출효율 향상을 위한 전극을 구비한 발광 다이오드 소자
US10985285B2 (en) * 2016-08-17 2021-04-20 The Regents Of The University Of California Methods for fabricating III-nitride tunnel junction devices
TWI643328B (zh) * 2017-10-13 2018-12-01 英屬開曼群島商錼創科技股份有限公司 顯示裝置
US10720098B2 (en) * 2017-11-15 2020-07-21 Facebook Technologies, Llc Pulse-width-modulation control of micro LED
US11139342B2 (en) * 2018-09-26 2021-10-05 Nitride Semiconductors Co., Ltd. UV-LED and display

Also Published As

Publication number Publication date
US20220384682A1 (en) 2022-12-01
EP4052307A4 (en) 2022-12-28
WO2021086935A1 (en) 2021-05-06
KR20220092933A (ko) 2022-07-04
EP4052307A1 (en) 2022-09-07

Similar Documents

Publication Publication Date Title
US9773704B2 (en) Method for the reuse of gallium nitride epitaxial substrates
US20230053213A1 (en) Semiconductor structure and method of manufacture
CN114902432A (zh) 具有原子层沉积钝化侧壁、到顶部电接触体的自对准电介质通孔以及无等离子损坏的顶部接触体的微led台面结构的形成
CN102067346B (zh) 具有钝化层的半导体发光器件及其制造方法
US9224909B2 (en) GaN based light emitting devices utilizing dispersion bragg reflection layer
TWI416612B (zh) 半導體元件及其製造方法
US8841149B2 (en) Method for making light emitting diode
US20080049802A1 (en) Semiconductor laser diode having wafer-bonded structure and method of fabricating the same
TWI617045B (zh) 具有奈米柱之發光元件及其製造方法
KR102112249B1 (ko) 반도체 웨이퍼
KR101510377B1 (ko) 질화물 반도체 및 수직형 발광 소자의 제조방법
JP2023536363A (ja) Ｌｅｄデバイス及びｌｅｄデバイスの製造方法
JP6280112B2 (ja) Ｉｉｉ−窒化物構造におけるナノパイプ欠陥の低減または除去
JP2011258843A (ja) 窒化物半導体発光素子及びその製造方法
WO2007126091A1 (ja) エッチング方法、エッチングマスクおよびそれを用いた半導体装置の製造方法
JP2023548799A (ja) 再成長によって製作される小サイズ発光ダイオード
CN116195077A (zh) 隧道结的p-型层的激活
CN103474524B (zh) 发光二极管的制备方法
US20150050762A1 (en) SEPARATION METHOD OF GaN SUBSTRATE BY WET ETCHING
KR100698387B1 (ko) 중성빔 식각장치를 이용한 질화물 반도체 발광 소자 및 그제조 방법
JP2013168493A (ja) 窒化物半導体発光素子およびその製造方法
JP2000196145A (ja) 半導体素子の製造方法
WO2011045876A1 (ja) 窒化物半導体レーザ装置
CN103474533A (zh) 发光二极管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination