CN114864415B - 基板增层加工方法及封装结构 - Google Patents
基板增层加工方法及封装结构 Download PDFInfo
- Publication number
- CN114864415B CN114864415B CN202210579626.7A CN202210579626A CN114864415B CN 114864415 B CN114864415 B CN 114864415B CN 202210579626 A CN202210579626 A CN 202210579626A CN 114864415 B CN114864415 B CN 114864415B
- Authority
- CN
- China
- Prior art keywords
- double
- coating film
- height
- sided
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 17
- 238000003672 processing method Methods 0.000 title claims abstract description 16
- 238000004806 packaging method and process Methods 0.000 title abstract description 10
- 238000000576 coating method Methods 0.000 claims abstract description 58
- 239000011248 coating agent Substances 0.000 claims abstract description 57
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 26
- 229910052802 copper Inorganic materials 0.000 claims abstract description 26
- 239000010949 copper Substances 0.000 claims abstract description 26
- 239000000463 material Substances 0.000 claims abstract description 17
- 238000009713 electroplating Methods 0.000 claims abstract description 10
- 238000007731 hot pressing Methods 0.000 claims abstract description 10
- 238000000227 grinding Methods 0.000 claims description 71
- 238000000034 method Methods 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 239000007888 film coating Substances 0.000 claims 2
- 238000009501 film coating Methods 0.000 claims 2
- 230000000452 restraining effect Effects 0.000 claims 1
- 238000005516 engineering process Methods 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 77
- 238000010586 diagram Methods 0.000 description 11
- 239000011230 binding agent Substances 0.000 description 6
- 239000010432 diamond Substances 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011247 coating layer Substances 0.000 description 3
- 229910003460 diamond Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 101000827703 Homo sapiens Polyphosphoinositide phosphatase Proteins 0.000 description 1
- 102100023591 Polyphosphoinositide phosphatase Human genes 0.000 description 1
- 101100012902 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) FIG2 gene Proteins 0.000 description 1
- 101100233916 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) KAR5 gene Proteins 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000011162 core material Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electroplating Methods And Accessories (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明涉及半导体加工工艺技术领域，具体公开了一种基板增层加工方法，其中，包括：提供载板；在载板的一个表面上进行热压包覆膜涂覆，形成覆盖双面铜柱的第一涂覆膜；对第一涂覆膜进行减薄处理以露出双面铜柱；在第一涂覆膜背离载板的表面形成双面重布线层；在双面重布线层上制作多个间隔设置的限位柱，其中限位柱的制作材料的力学性能参数满足以下条件：莫氏硬度大于3.0、杨氏模量高于110GPa以及剪切弹性模量大于49GPa；在双面重布线层的表面进行开口电镀，并制作介质层；在双面重布线层的表面进行热压包覆膜涂覆，形成覆盖介质层和限位柱的第二涂覆膜。本发明还公开了一种封装结构。本发明提供的基板增层加工方法能够有效控制减薄厚度。
Description
技术领域
本发明涉及半导体加工工艺技术领域，尤其涉及一种基板增层加工方法及封装结构。
背景技术
FC-BGA（Flip Chip-Ball Grid Array，倒装芯片球栅格阵列的封装格式）基板增层技术是利用钻孔、镀孔及填孔技术在包覆膜上进行层与层间的导通，并在其上进行单层电路层的制备，实现线路的连接，同时也可以通过制作电路层，后热压包覆膜使其填充整个线路层，然而这是在填充于金属层间的介质材料厚度符合理论厚度的前提下进行的，目前包覆膜厚度与理论的介质层厚度偏大，并且在金属层进行热压包覆膜后，金属表面会残留较薄的包覆膜层，影响层与层之间的连接，因此对热压包覆膜后的减薄工艺不可或缺，但随之到来的问题是机械减薄过程中容易使介质层厚度无法得到有效控制，会出现减薄量较少的现象，甚至会减薄过多，导致整体结构与理论厚度存在偏差。因此，有必要提高减薄量的精度，从而控制层数较多的板材的整体结构。
发明内容
本发明提供了一种基板增层加工方法及封装结构，解决相关技术中存在的减薄量无法精确控制的问题。
作为本发明的第一个方面，提供一种基板增层加工方法，其中，包括：
提供载板，其中所述载板上设置有金属通孔和双面铜柱；
在所述载板的一个表面上进行热压包覆膜涂覆，形成覆盖所述双面铜柱的第一涂覆膜；
对所述第一涂覆膜进行减薄处理以露出所述双面铜柱；
在所述第一涂覆膜背离所述载板的表面形成双面重布线层；
在所述双面重布线层上进行开口电镀，并制作多个间隔设置的限位柱，其中多个间隔设置的限位柱在所述双面重布线层上且沿外围呈环形分布，所述限位柱的高度大于待制作的介质层的预设高度，且所述限位柱的高度与介质层的预设高度的差值在预设范围内，所述限位柱的制作材料的力学性能参数满足以下条件：莫氏硬度大于3.0、杨氏模量高于110GPa以及剪切弹性模量大于49GPa；
在所述双面重布线层的表面进行开口电镀，并制作介质层，其中所述介质层的实际高度大于所述介质层的预设高度，且所述介质层的实际高度与所述介质层的预设高度的差值在预设范围内；
在所述双面重布线层的表面进行热压包覆膜涂覆，形成覆盖所述介质层和所述限位柱的第二涂覆膜，其中所述第二涂覆膜的厚度大于所述介质层的高度以及所述限位柱的高度；
对所述第二涂覆膜按照预设研磨进给速度进行研磨减薄，直至研磨至所述限位柱的高度后，所述预设研磨进给速度被动降低直至停止研磨，得到所述预设高度的介质层。
进一步地，所述限位柱的形状包括圆柱形。
进一步地，所述限位柱的直径在300μm ~500μm之间。
进一步地，所述限位柱的制作材料包括Ni、Cr和Mo中的任意一种或者多种的组合。
进一步地，所述双面重布线层的高度在40μm~100μm之间。
进一步地，所述载板的厚度在400μm ~800μm之间。
进一步地，通过磨轮对对所述第二涂覆膜按照预设研磨进给速度进行研磨减薄，直至研磨至所述限位柱的高度后，所述预设研磨进给速度被动降低直至停止研磨，得到所述预设高度的介质层，其中所述磨轮包括目数在500目~800目之间，且集中度在75~125之间的磨轮。
作为本发明的另一个方面，提供一种封装结构，其中，通过前文所述的基板增层加工方法制作得到。
本发明提供的基板增层加工方法，通过形成限位柱，且选用材料的力学性能满足莫氏硬度大于3.0、杨氏模量高于110GPa以及剪切弹性模量大于49GPa的限位柱，当对包覆膜进行减薄时，由于限位柱的硬度较高，因而能够降低减薄磨轮的进给速度，从而能够有效控制减薄厚度。另外，通过对包覆膜进行减薄工艺，采用特定粘结剂和金刚石制得的磨轮磨削涂覆层，能够保证磨轮对铜柱及限位柱的磨削存在差异性，在磨削到限位柱高度时，磨轮进给速度大幅降低，从而保证了介质层厚度符合理论厚度，保证产品的稳定性与性能。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：
图1为本发明提供的基板增层加工方法的流程图。
图2为本发明提供的载板结构示意图。
图3为本发明提供的载板热压包覆膜并进行研磨后的结构示意图。
图4为本发明提供的包覆膜上进行双面重布线层后的结构示意图。
图5为本发明提供的双面重布线层上制备限位柱的结构示意图。
图6为本发明提供的双面重布线层上制备介质层的结构示意图。
图7为本发明提供的双面重布线层上进行热压包覆膜后的结构示意图。
图8为本发明提供的对包覆膜研磨后的结构示意图。
图9为本发明提供的限位柱在载板上的俯视分布示意图。
具体实施方式
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互结合。下面将参考附图并结合实施例来详细说明本发明。
为了使本领域技术人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包括，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本实施例中提供了一种基板增层加工方法，图1是根据本发明实施例提供的基板增层加工方法的流程图，如图1所示，包括：
S110、提供载板，其中所述载板上设置有金属通孔和双面铜柱；
应当理解的是，所述载板101在生产加工完之后，其内填充了多处的金属化的通孔，通孔的表面生长了一定高度的双面铜柱，具体示意图如图2所示。
如图2所示，为载板101的示意图。应当理解的是，所述载板101上设置金属通孔103和双面铜柱（Bump）102，此处之所以设置双面铜柱102是可以实现双面生长。
在本发明实施例中，所述载板101的厚度在400μm~800μm之间。
S120、在所述载板的一个表面上进行热压包覆膜涂覆，形成覆盖所述双面铜柱的第一涂覆膜；
如图3所示，以图3所示方向为例，在所述载板101的上表面进行热压包覆膜涂覆，涂覆到覆盖住表面的双面铜柱，形成覆盖住所述双面铜柱的第一涂覆膜104。
S130、对所述第一涂覆膜进行减薄处理以露出所述双面铜柱；
对所述第一涂覆膜104进行减薄处理，具体地可以根据所述双面铜柱102的高度确定减薄的厚度，即减薄至能够露出所述双面铜柱102即可，具体操作为本领域技术人员所熟知，此处不再赘述。
S140、在所述第一涂覆膜背离所述载板的表面形成双面重布线层；
如图4所示，以图中所示方向为例，在所述第一涂覆膜104的上表面形成双面重布线层105，并对所述双面重布线层105进行开口电镀特定高度的铜层。
在本发明实施例中，所述双面重布线层105的高度在40μm~100μm之间。
需要S150、在所述双面重布线层105上进行开口电镀，并制作多个间隔设置的限位柱106，其中多个间隔设置的限位柱106在所述双面重布线层105上且沿外围呈环形分布，所述限位柱106的高度大于待制作的介质层107的预设高度，且所述限位柱106的高度与介质层107的预设高度的差值在预设范围内，所述限位柱106的制作材料的力学性能参数满足以下条件：莫氏硬度大于3.0、杨氏模量高于110GPa以及剪切弹性模量大于49GPa；
应当理解的是，如图5所示，以图中所示方向为例，在所述双面重布线层105上进行开口电镀，制备Ni等高杨氏模量硬质材料的限位柱106，限位柱106的高度为稍高于所述介质层107的预设高度5μm，具体可以理解为，所述限位柱106的高度与所述介质层107的预设高度差值在5μm左右，即所述预设范围可以为±5μm。
如图9所示，为限位柱106在所述双面重布线层105上的布局俯视图，从该图可以看出，限位柱106沿着圆片的外围设置，而介质层107被外围所述限位柱106包围设置，当磨轮109对限位柱106进行减薄处理时，由于限位柱106的制作材料的硬度等力学性能均高于铜，形成的阻力比较大，从而有效降低磨轮的减薄速度，即降低磨轮的进给速度，实现对减薄厚度的有效控制，得到满足要求的介质层厚度。
在本发明实施例中，所述限位柱106的形状本发明实施例并不做限定，优先选择形状规则且易于加工的圆柱形。具体地，所述限位柱106的直径在300μm ~500μm之间。
在本发明实施例中，限位柱106的制作材料可选Ni等比铜的杨氏模量高、易于电镀的金属材料，也可以是合金。具体地，所述限位柱的制作材料包括Ni、Cr和Mo中的任意一种或者多种的组合。
应当理解的是，所述限位柱的制作材料包括具有莫氏硬度大于3.0，杨氏模量高于110GPa，剪切弹性模量大于49GPa等高要求力学性能的材料，例如Ni、Cr、Mo及其合金等其他金属材料。
S160、在所述双面重布线层的表面进行开口电镀，并制作介质层107，其中所述介质层的实际高度大于所述介质层的预设高度，且所述介质层的实际高度与所述介质层的预设高度的差值在预设范围内；
在本发明实施例中，如图6所示，在所述双面重布线层105的上表面进行开口电镀制备得到介质层107，其中制作得到的介质层107的实际高度高于所述介质层107的预设高度。
S170、在所述双面重布线层105的表面进行热压包覆膜涂覆，形成覆盖所述介质层107和所述限位柱106的第二涂覆膜108，其中所述第二涂覆膜108的厚度大于所述介质层107的高度以及所述限位柱106的高度；
应当理解的是，如图7所示，在所述双面重布线层105的表面进行热压包覆，形成第二涂覆膜108，其中，所述第二涂覆膜108能够完全覆盖住所述介质层107和所述限位柱106。
S180、对所述第二涂覆膜按照预设研磨进给速度进行研磨减薄，直至研磨至所述限位柱的高度后，所述预设研磨进给速度被动降低直至停止研磨，得到所述预设高度的介质层。
在本发明实施例中，如图8所示，通过磨轮对对所述第二涂覆膜按照预设研磨进给速度进行研磨减薄，直至研磨至所述限位柱的高度后，所述预设研磨进给速度被动降低直至停止研磨，得到所述预设高度的介质层，其中所述磨轮包括目数在500目~800目之间，且集中度在75~125之间的磨轮。
应当理解的是，当磨轮按照预设研磨进给速度进行研磨减薄至所述限位柱的高度后，所述磨轮的预设研磨进给速度由于受到的阻力变大，则会逐渐被动降低研磨进给速度，即此时磨轮由于受到的阻力变大之后被损耗，直至研磨进给速度降低至0，此处降低至0的时间和所述磨轮与材料之间相互阻力有关。例如，预设研磨进给速度为0.1μm/s，则在研磨至限位柱的高度之前，由于受到材料硬度的影响，磨轮会受到一定的损耗，实际的研磨进给速度会稍微小于0.1，而到达限位柱的高度之后，由于之后的材料硬度更高，所以磨轮受到的损耗更大，会进一步降低研磨进给速度，直至降为0，则停止研磨。
需要说明的是，所述磨轮具体可以为通过特定粘结剂和适量金刚石制作得到，通过该磨轮对所述第二涂覆膜进行研磨减薄，研磨至所述限位柱106的高度后，磨轮的进给速度降低，并停止减薄，从而获得满足预设高度的介质层107。
还需要说明的是，制备所述磨轮的粘结剂的种类应适合小尺寸直径的铜柱以及包覆膜的研磨，而对硬质金属的减薄效果不明显。
在本发明实施例中，所述粘结剂主要包括树脂结合剂、陶瓷结合剂和金属结合剂，选用适合的树脂结合剂有利于小尺寸直径的铜柱以及包覆膜的研磨，而对硬度金属的减薄效果不明显，并且磨轮选用金刚石的粒径以及数量同样也需满足这类需求，以达到合适的效果。
应当理解的是，图4为在包覆膜上进行制备双面重布线层，后在双面重布线层上电镀杨氏模量高的金属材料，数量为16个或者更多，分布在12寸或者8寸Core材的周边，如图8所示，后在双面重布线层上进行电镀Bump，保证层与层间的连接。并进行涂覆膜热压，填充金属层孔隙，绝缘金属层保护电路，如图7所示。使用特制的磨轮进行减薄，减薄过程中，磨轮进给速度减慢，停止减薄，使铜降低到目标厚度。
综上，本发明实施例提供的基板增层加工方法，通过形成限位柱，且选用材料的力学性能满足莫氏硬度大于3.0、杨氏模量高于110GPa以及剪切弹性模量大于49GPa的限位柱，当对包覆膜进行减薄时，由于限位柱的硬度较高，因而能够降低减薄磨轮的进给速度，从而能够有效控制减薄厚度。另外，通过对包覆膜进行减薄工艺，采用特定粘结剂和金刚石制得的磨轮磨削涂覆层，能够保证磨轮对铜柱及限位柱的磨削存在差异性，在磨削到限位柱高度时，磨轮进给速度大幅降低，从而保证了介质层厚度符合理论厚度，保证产品的稳定性与性能。
作为本发明的另一实施例，提供一种封装结构，采用前文所述的基板增层加工方法制作得到。其封装结构的具体示意图可以如图8所示。
关于本发明实施例的封装结构的具体详细结构可以参照前文的基板增层加工方法制作的描述，此处不再赘述。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
Claims (8)
1.一种基板增层加工方法，其特征在于，包括：
提供载板，其中所述载板上设置有金属通孔和双面铜柱；
在所述载板的一个表面上进行热压包覆膜涂覆，形成覆盖所述双面铜柱的第一涂覆膜；
对所述第一涂覆膜进行减薄处理以露出所述双面铜柱；
在所述第一涂覆膜背离所述载板的表面形成双面重布线层；
在所述双面重布线层上进行开口电镀，并制作多个间隔设置的限位柱，其中多个间隔设置的限位柱在所述双面重布线层上且沿外围呈环形分布，所述限位柱的高度大于待制作的介质层的预设高度，且所述限位柱的高度与介质层的预设高度的差值在预设范围内，所述限位柱的制作材料的力学性能参数满足以下条件：莫氏硬度大于3.0、杨氏模量高于110GPa以及剪切弹性模量大于49GPa；
在所述双面重布线层的表面进行开口电镀，并制作介质层，其中所述介质层的实际高度大于所述介质层的预设高度，且所述介质层的实际高度与所述介质层的预设高度的差值在预设范围内；
在所述双面重布线层的表面进行热压包覆膜涂覆，形成覆盖所述介质层和所述限位柱的第二涂覆膜，其中所述第二涂覆膜的厚度大于所述介质层的高度以及所述限位柱的高度；
对所述第二涂覆膜按照预设研磨进给速度进行研磨减薄，直至研磨至所述限位柱的高度后，所述预设研磨进给速度被动降低直至停止研磨，得到所述预设高度的介质层。
2.根据权利要求1所述的方法，其特征在于，所述限位柱的形状包括圆柱形。
3.根据权利要求1所述的方法，其特征在于，所述限位柱的直径在300μm ~500μm之间。
4.根据权利要求1所述的方法，其特征在于，所述限位柱的制作材料包括Ni、Cr和Mo中的任意一种或者多种的组合。
5.根据权利要求1所述的方法，其特征在于，所述双面重布线层的高度在40μm~100μm之间。
6.根据权利要求1所述的方法，其特征在于，所述载板的厚度在400μm ~800μm之间。
7.根据权利要求1至6中任意一项所述的方法，其特征在于，通过磨轮对所述第二涂覆膜按照预设研磨进给速度进行研磨减薄，直至研磨至所述限位柱的高度后，所述预设研磨进给速度被动降低直至停止研磨，得到所述预设高度的介质层，其中所述磨轮包括目数在500目~800目之间，且集中度在75~125之间的磨轮。
8.一种封装结构，其特征在于，通过权利要求1至7中任意一项所述的基板增层加工方法制作得到。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210579626.7A CN114864415B (zh) | 2022-05-26 | 2022-05-26 | 基板增层加工方法及封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210579626.7A CN114864415B (zh) | 2022-05-26 | 2022-05-26 | 基板增层加工方法及封装结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114864415A CN114864415A (zh) | 2022-08-05 |
| CN114864415B true CN114864415B (zh) | 2024-11-08 |
Family
ID=82640056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210579626.7A Active CN114864415B (zh) | 2022-05-26 | 2022-05-26 | 基板增层加工方法及封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114864415B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112599424A (zh) * | 2020-12-16 | 2021-04-02 | 南通越亚半导体有限公司 | 一种超薄基板结构的制造方法 |
| CN114420667A (zh) * | 2022-01-24 | 2022-04-29 | 无锡中微高科电子有限公司 | 高密度基板结构及其加工方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1962342A4 (en) * | 2005-12-14 | 2010-09-01 | Shinko Electric Ind Co | SUBSTRATE WITH INTEGRATED CHIP AND METHOD FOR MANUFACTURING THE SAME |
| US10468342B2 (en) * | 2018-02-02 | 2019-11-05 | Compass Technology Company, Ltd. | Formation of fine pitch traces using ultra-thin PAA modified fully additive process |
-
2022
- 2022-05-26 CN CN202210579626.7A patent/CN114864415B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112599424A (zh) * | 2020-12-16 | 2021-04-02 | 南通越亚半导体有限公司 | 一种超薄基板结构的制造方法 |
| CN114420667A (zh) * | 2022-01-24 | 2022-04-29 | 无锡中微高科电子有限公司 | 高密度基板结构及其加工方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114864415A (zh) | 2022-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105448752B (zh) | 埋入硅基板扇出型封装方法 | |
| TWI374531B (en) | Inter-connecting structure for semiconductor device package and method of the same | |
| TWI360208B (en) | Semiconductor device package with die receiving th | |
| CN105140213B (zh) | 一种芯片封装结构及封装方法 | |
| TWI358803B (en) | Structure and process for wl-csp with metal cover | |
| EP3336893A1 (en) | Embedded silicon substrate fan-out type packaging structure and manufacturing method therefor | |
| CN110707075A (zh) | 超高密度多芯片模组的三维扇出型封装结构与制备方法 | |
| US20130062764A1 (en) | Semiconductor package with improved pillar bump process and structure | |
| JP2007273782A (ja) | 半導体装置の製造方法 | |
| CN110610868B (zh) | 一种3d扇出型封装方法及结构 | |
| TW200941662A (en) | Chip scale stacked die package | |
| US20230207476A1 (en) | Package structure with adhesive element over semiconductor chip | |
| CN105118823A (zh) | 一种堆叠型芯片封装结构及封装方法 | |
| TWI400779B (zh) | 晶圓級堆疊晶粒封裝技術 | |
| CN110379780B (zh) | 一种硅基扇出型晶圆级封装方法及结构 | |
| TW200952093A (en) | Semiconductor package and method of making the same | |
| CN110416091B (zh) | 一种硅基扇出型封装方法及结构 | |
| TW201608652A (zh) | 半導體裝置及製造其之方法 | |
| TW200830500A (en) | Wafer level package with die receiving through-hole and method of the same | |
| WO2022110935A1 (zh) | 一种半导体芯片的切割方法 | |
| US20150325509A1 (en) | SUBSTRATE BLOCK FOR PoP PACKAGE | |
| CN215069985U (zh) | 三维堆叠的扇出型封装结构 | |
| CN105405827A (zh) | 一种低成本多层堆叠扇出型封装结构及其制备方法 | |
| JP2019046873A (ja) | マルチブレード、加工方法 | |
| CN114664669A (zh) | 半导体封装及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |