CN114861923B - 一种隐形传态对量子映射的优化方法 - Google Patents

Abstract

本发明提供了一种隐形传态对量子映射的优化方法，属于隐形传态对量子映射的技术领域。解决了现有的近邻化需要额外插入SWAP门或者桥门以及增加了量子电路错误率的技术问题。其技术方案为：在两个不近邻的量子位之间构建量子通讯信道和经典通讯信道，使得量子设备的拓扑图上将量子位的状态互相传输，从而实现量子位近邻化；通过隐形传态直接将不近邻的量子位近邻，无需插入额外的SWAP门或者桥门，SWAP门本身就会导致错误率，减少SWAP门也从侧面减少了错误率。本发明的有益效果为：通过隐形传态，在两个不近邻的量子位之间构建量子通讯信道和经典通讯信道，使得量子设备的拓扑图上将量子位的状态互相传输，实现量子位近邻化。

Description

一种隐形传态对量子映射的优化方法

技术领域

本发明涉及隐形传态对量子映射的技术领域，尤其涉及一种隐形传态对量子映射的优化方法。

背景技术

近年来，量子计算已成为一个非常活跃的研究领域。它能够解决经典计算难以解决的棘手问题，如整数分解，化学医药分析等。除了算法，量子计算设备也吸引了IBM、谷歌、英特尔和国内的本源量子等几家公司的注意，这些公司分别实现了127、72、49和64量子位的量子计算设备。IBM和国内的本源量子还提供了云量子计算服务，开发者可以将量子电路提交到真正的量子硬件上执行。上述的量子硬件已经被限定为NISQ硬件，在保证近邻化的时候，存在难以完美解决的噪声问题。

量子逻辑电路是量子算法的一种表示方式，量子电路由量子门级联而成，如图1所示。实现量子计算首先需要将逻辑电路中的门分解为基本量子门，然后将分解后的电路编译成量子计算设备可执行的等效物理电路，这个过程称为量子线路映射。量子计算机的物理架构称为拓扑图，拓扑图能表示出量子位的连通状态，图2展示了一个5量子位的拓扑图。映射就是将逻辑线路中的量子位匹配到拓扑图上的量子位。

目前存在的超导量子计算设备，两个量子位门最多只能应用于两个相邻的量子位之间。

如果想进行量子计算，量子电路必须遵守这样的连通性约束，即量子电路近邻化。一方面，通过修改量子计算的拓扑结构使其达到全连通状态，或插入SWAP门或者桥门，使其近邻化适应真实的量子计算设备。如图3所示，将图1的量子电路映射到图2的拓扑图上时，需要插入SWAP门使g3和g5门近邻化。如图4所示，插入桥门使电路近邻化。但是目前受限于量子计算设备的技术，无法使得拓扑图达到全连通状态。另一方面，插入SWAP门或桥门导致量子电路的代价增加，电路的执行时间延长。

隐形传态是一种量子通讯技术，目的是将量子态从一个量子位转移至另一个量子位，其基本思想是利用两个经典位元来转移量子位元的量子态，从而使接收机产生与初始量子位元态相同的状态。隐形传态不会受到物理因素的干扰，能够实现量子位之间的通讯。根据不可克隆定理，隐形传态后原量子位的状态会消失，所以如果隐形传态后的量子位对后续门有影响，还需将量子态回传。

现有的量子计算设备的拓扑图并不是全连通状态，有的量子位并不近邻，两个量子位门最多只能应用于两个相邻的量子位之间，如果想进行量子计算，量子电路必须遵守这样的连通性约束。

现有技术缺点：

(1)近邻化需要额外插入SWAP门或者桥门

SWAP门由三个CNOT门组成，每插入一个SWAP门就会增加三个额外的门，导致电路成本增加以及电路不可靠性。桥门允许在共享一个共同邻居的两个量子位元之间执行一个CNOT,同样增加了三个额外的CNOT门。现有技术采用了前瞻式方法或启发式算法来尽量减少插入的SWAP门或桥门的数量，但仍然存在大量额外的门。

(2)增加了量子电路错误率

每两个量子位之间都存在一定的错误率，通过初始映射仍不能有效解决电路错误率问题。现有技术无法解决错误率。

如何解决上述技术问题为本发明面临的课题。

发明内容

本发明的目的在于提供一种隐形传态对量子映射的优化方法，本发明通过隐形传态，在两个不近邻的量子位之间构建量子通讯信道和经典通讯信道，使得量子设备的拓扑图上将量子位的状态互相传输，从而实现量子位近邻化。通过隐形传态直接将不近邻的量子位近邻，无需插入额外的SWAP门或者桥门，SWAP门本身就会导致错误率，减少SWAP门也从侧面减少了错误率。

为了实现上述发明目的，本发明采用技术方案具体为：一种隐形传态对量子映射的优化方法，针对图5量子电路中的量子门，将初始映射以线性分配为{q0→Q₀，q1→Q₁,q2→Q₂,q3→Q₃,q4→Q₄}，如图6所示，按顺序执行，此时g1和g2门是近邻的，直接执行，但是g3不近邻，以往的方法通过在Q₀Q₁之间或者Q₁Q₃之间插入交换门来实现g3近邻，本方法中使用隐形传态将Q₀量子位的状态传输至Q₄量子位，从而使g3门从原本的Q₀Q₃不近邻转变为Q₃Q₄近邻；为不影响后续量子门在Q₄上的执行，在执行完g3之后，需要将量子位Q₄的状态传输回Q₀量子位，继续执行g4、g5近邻。

通过本发明，可以直接利用隐形传态将量子位进行传输，从而达到近邻，而不需要插入额外的交换门。

作为本发明提供的一种隐形传态对量子映射的优化方法进一步优化方案，基于本发明提出的隐形传态解决量子映射近邻化的问题，提出了一种量子映射中线路代价优化算法，包括以下步骤：

Step1：读取量子电路及拓扑图，通过线性映射将逻辑线路的量子位映射到拓扑图的量子位上；

Step2:从第一个门开始，判断是否满足近邻条件：

Step2.1:如果此门在拓扑图上满足近邻约束，则跳至Step3；

Step2.2:如果此门在拓扑图上不满足近邻约束，则通过一次隐形传态将此门任意一个量子位上的状态传送至相邻位的量子位，在此门执行完之后，再将此量子位状态重新隐形传态返回初始的量子位；

Step3:从下个门开始继续以上步骤，直至遍历完所有门。

与现有技术相比，本发明的有益效果为：

(1)本发明隐形传态将整个拓扑图模拟成全连通图，并且全连通图会提供更多的映射方法，进而降低映射中的物理约束。

(2)在量子电路中，每个门进行微波脉冲执行操作都会遇到能量衰减，即错误率，与传统的量子电路映射不同的是，通过隐形传态直接将不近邻的量子位近邻，无需插入额外的SWAP门或者桥门。

(3)现存的拓扑图无法达到全连通状态，量子线路在映射时，量子门只能在连通状态的量子位上执行，对于不连通的量子位上的门，需要插入额外的swap门，从而到达近邻的目的，与传统方法不同，本发明通过隐形传态将量子位进行传输，从而实现近邻。

(4)本发明的隐形传态对量子线路的优化,不需要额外插入SWAP门或者桥门，通过隐形传态直接将不近邻的量子位近邻，无需插入额外的SWAP门或者桥门，SWAP门本身就会导致错误率，减少SWAP门也从侧面减少了错误率。

(5)本发明通过隐形传态，在两个不近邻的量子位之间构建量子通讯信道和经典通讯信道，使得量子设备的拓扑图上将量子位的状态互相传输，从而实现量子位近邻化。

附图说明

附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。

图1为现有技术中量子电路图。

图2为现有技术中量子位拓扑图。

图3为现有技术中插入交换门示意图。

图4为现有技术中插入桥门示意图。

图5为本发明量子电路中的量子门示意图。

图6为本发明隐形传态解决近邻化示意图。

图7为本发明实施例中量子电路图。

图8为本发明实施例中插入交换门的示意图。

图9为本发明将图7所示电路图映射到图9所示拓扑图。

图10为本发明将量子位Q2传输到Q4示意图。

图11为本发明将量子位Q2传输到Q4示意图。

图12为本发明将量子位Q2传输到Q3示意图。

图13为本发明将量子位Q1传输到Q3示意图。

图14为本发明将量子位Q0传输到Q3示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。当然，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。

实施例1

参见图7至图14，本实施例是针对图7量子线路中的量子门，将初始映射以线性分配为{Q₀→q0，Q₁→q1,Q₂→q2,Q₃→q3,Q₄→q4}，如图9所示。两个量子位门最多只能应用于两个相邻的量子位之间，g1、g2、g3门是近邻的，但是g4不近邻。图8中，在g4之前插入交换门使其近邻，执行完g4、g5、g6、g7、g8之后，g9不再是可执行的，需要插入额外的一个交换门，执行完g9之后，g10不近邻，插入交换门，执行整个电路需要插入4个交换门，总计12个多余的CNOT门。

如图10，本实施例使用隐形传态将q2量子位的状态传输至q4量子位，从而使g4门从原本的q2q3不近邻转变为q3q4近邻。执行完之后，将q4的状态传回q0，继续执行g5量子门，但g5不近邻。如图11，将q2量子位的状态传输至q4量子位，从而使g5门从原本的q2q3不近邻转变为q3q4近邻，执行完g5、g6、g7、g8之后，但g9门不近邻。如图12，将q2的量子位状态传输至q3，使g9门从原本的q2q4不近邻转变为q3q4近邻，但g10门不近邻。如图13，将q1的量子位状态传输至q3，使g10门从原本的q1q4不近邻转变为q3q4近邻，但g11门不近邻。如图14，将q0的量子位状态传输至q3，使g11门从原本的q0q4不近邻转变为q3q4近邻。

使用本实施例，无需添加多余的SWAP门跟桥门，即减少了门数即电路代价。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (1)

1.一种隐形传态对量子映射的优化方法，其特征在于，包括以下步骤：

Step1：读取量子电路及拓扑图，通过线性映射将逻辑线路的量子位映射到拓扑图的量子位上；

Step2:从第一个门开始，判断是否满足近邻条件：

Step2.1:如果此门在拓扑图上满足近邻约束，则跳至Step3；

Step2.2:如果此门在拓扑图上不满足近邻约束，则通过一次隐形传态将此门任意一个量子位上的状态传送至相邻位的量子位，在此门执行完之后，再将此量子位状态重新隐形传态返回初始的量子位；

Step3:从下个门开始继续以上步骤，直至遍历完所有门。