[go: up one dir, main page]

CN114815409B - 阵列基板及其制备方法、显示面板 - Google Patents

阵列基板及其制备方法、显示面板 Download PDF

Info

Publication number
CN114815409B
CN114815409B CN202210439899.1A CN202210439899A CN114815409B CN 114815409 B CN114815409 B CN 114815409B CN 202210439899 A CN202210439899 A CN 202210439899A CN 114815409 B CN114815409 B CN 114815409B
Authority
CN
China
Prior art keywords
electrode
electrodes
branch
substrate layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210439899.1A
Other languages
English (en)
Other versions
CN114815409A (zh
Inventor
于靖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Guangzhou China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Guangzhou China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202210439899.1A priority Critical patent/CN114815409B/zh
Priority to PCT/CN2022/092838 priority patent/WO2023206629A1/zh
Priority to US17/780,112 priority patent/US12158672B2/en
Publication of CN114815409A publication Critical patent/CN114815409A/zh
Application granted granted Critical
Publication of CN114815409B publication Critical patent/CN114815409B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

本发明提供一种阵列基板及其制备方法、显示面板，阵列基板包括衬底层、绝缘层、多个第一电极以及多个第二电极，多个第一电极位于多个凹槽内，多个第二电极位于多个凹槽外的绝缘层远离衬底层的一侧表面，多个第二电极与多个第一电极绝缘设置；本发明通过在多个凹槽内形成多个第一电极，在多个凹槽外的绝缘层远离衬底层的一侧表面形成多个第二电极，位于凹槽内的第一电极与相邻的位于凹槽外的第二电极在垂直于阵列基板所在平面的方向上具有一定的间距，从而在垂直于阵列基板所在平面的方向上实现第一电极与第二电极分离，从而可以减小甚至取消第一电极在衬底层上的正投影与相邻的第二电极在衬底层上的正投影之间的线距，从而可以大大提高透过率。

Description

阵列基板及其制备方法、显示面板
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制备方法、显示面板。
背景技术
面内转换(In-Plane Switching，IPS)型阵列基板利用与基板面大致平行的电场来驱动液晶分子沿基板面内转动，由于IPS型阵列基板将像素电极和公共电极设计为一次成膜的结构，为保证不同电极之间相互绝缘，电极与电极之间需要设置线距，但这个线距对透过率没有帮助，浪费了开口空间，导致透过率下降。
故，有必要改善这一缺陷。
发明内容
本发明实施例提供一种阵列基板，用于解决现有技术的阵列基板的透过率低的技术问题。
本发明实施例提供一种阵列基板，包括衬底层、绝缘层、多个第一电极以及多个第二电极；所述绝缘层位于所述衬底层上，所述绝缘层远离所述衬底层的一侧设置有多个凹槽；多个所述第一电极位于多个所述凹槽内；多个所述第二电极位于多个所述凹槽外的所述绝缘层远离所述衬底层的一侧表面，多个所述第二电极与多个所述第一电极绝缘设置。
在本发明实施例提供的阵列基板中，多个所述第一电极和多个所述第二电极由同一道金属沉积工艺形成。
在本发明实施例提供的阵列基板中，所述第一电极包括一个第一主干电极和多个平行设置的第一分支电极，多个所述第一分支电极与所述第一主干电极电连接；所述第二电极包括一个第二主干电极和多个平行设置的第二分支电极，多个所述第二分支电极与所述第二主干电极电连接；其中，所述第一分支电极在所述衬底层上的正投影与相邻的所述第二分支电极在所述衬底层上的正投影之间的间距大于或等于0且小于或等于0.5微米。
在本发明实施例提供的阵列基板中，位于中间区域的所述第一分支电极在所述衬底层上的正投影与所述第二主干电极在所述衬底层上的正投影之间的间距大于位于边缘区域的所述第一分支电极在所述衬底层上的正投影与所述第二主干电极在所述衬底层上的正投影之间的间距；和/或位于中间区域的所述第二分支电极在所述衬底层上的正投影与所述第一主干电极在所述衬底层上的正投影之间的间距大于位于边缘区域的所述第二分支电极在所述衬底层上的正投影与所述第一主干电极在所述衬底层上的正投影之间的间距。
在本发明实施例提供的阵列基板中，在垂直于所述衬底层至所述绝缘层的方向上，位于边缘区域的所述第一分支电极的宽度大于位于中间区域的所述第一分支电极的宽度；和/或位于边缘区域的所述第二分支电极的宽度大于位于中间区域的所述第二分支电极的宽度。
在本发明实施例提供的阵列基板中，在所述衬底层至所述绝缘层的方向上，位于中间区域的所述第一分支电极与相邻的所述第二分支电极之间的间距大于位于边缘区域的所述第一分支电极与相邻的所述第二分支电极之间的间距。
在本发明实施例提供的阵列基板中，在所述衬底层至所述绝缘层的方向上，所述第一电极与相邻的所述第二电极之间的间距为第一值，所述第一电极的膜层厚度为第二值，所述第一值与所述第二值的比值大于10。
在本发明实施例提供的阵列基板中，所述凹槽的侧壁与所述凹槽的底面之间形成的夹角大于0且小于或等于90度。
本发明实施例提供一种阵列基板的制备方法，包括：在衬底层上制备绝缘层；在所述绝缘层远离所述衬底层的一侧制备多个凹槽；在所述绝缘层上制备金属层，所述金属层包括相互绝缘的多个第一电极和多个第二电极，其中，多个所述第一电极位于多个所述凹槽内，多个所述第二电极位于多个所述凹槽外的所述绝缘层远离所述衬底层的一侧表面。
本发明实施例还提供一种显示面板，包括彩膜基板和上述的阵列基板，所述彩膜基板与所述阵列基板相对设置。
有益效果：本发明实施例提供的一种阵列基板，包括衬底层、绝缘层、多个第一电极以及多个第二电极；绝缘层位于衬底层上，绝缘层远离衬底层的一侧设置有多个凹槽；多个第一电极位于多个凹槽内；多个第二电极位于多个凹槽外的绝缘层远离衬底层的一侧表面，多个第二电极与多个第一电极绝缘设置；本发明通过在多个凹槽内形成多个第一电极，在多个凹槽外的绝缘层远离衬底层的一侧表面形成多个第二电极，位于凹槽内的第一电极与相邻的位于凹槽外的第二电极在垂直于阵列基板所在平面的方向上具有一定的间距，从而在垂直于阵列基板所在平面的方向上实现第一电极与第二电极分离，从而可以减小甚至取消第一电极在衬底层上的正投影与相邻的第二电极在衬底层上的正投影之间的线距，从而可以大大提高透过率。
附图说明
图1是现有技术的像素电极和公共电极的俯视图。
图2是沿图1中A-A’方向的阵列基板的剖面图。
图3是现有技术的另一像素电极和另一公共电极的俯视图。
图4是沿图3中B-B’方向的另一阵列基板的剖面图。
图5是本发明实施例提供的第一电极和第二电极的俯视图。
图6是本发明实施例提供的沿图5中C-C’方向的阵列基板的剖面图。
图7是本发明实施例提供的另一第一电极和另一第二电极的俯视图。
图8是本发明实施例提供的又一第一电极和又一第二电极的俯视图。
图9是本发明实施例提供的另一阵列基板的剖面图。
图10是本发明实施例提供的又一阵列基板的剖面图。
图11是本发明实施例提供的阵列基板的制备方法流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。在附图中，为了清晰及便于理解和描述，附图中绘示的组件的尺寸和厚度并未按照比例。
如图1和图2所示，分别为现有技术的像素电极和公共电极的俯视图以及沿图1中A-A’方向的阵列基板的剖面图，阵列基板包括衬底层11、位于衬底层11上的绝缘层12、位于绝缘层12上的像素电极13和公共电极14，从图1中可以很明显的看出，像素电极13和公共电极14之间存在线距a，这个线距a的区域没有设置电极，不能发出电场，因此这部分空间没有利用上，造成阵列基板的整体透过率下降，本发明实施例可以解决上述缺陷。
如图5和图6所示，分别为本发明实施例提供的第一电极和第二电极的俯视图以及沿图5中C-C’方向的阵列基板的剖面图，所述阵列基板包括衬底层11、绝缘层12、多个第一电极21以及多个第二电极22；所述绝缘层12位于所述衬底层11上，所述绝缘层12远离所述衬底层11的一侧设置有多个凹槽121；多个所述第一电极21位于多个所述凹槽121内；多个所述第二电极22位于多个所述凹槽121外的所述绝缘层12远离所述衬底层11的一侧表面，多个所述第二电极22与多个所述第一电极21绝缘设置。
可以理解的是，本发明实施例通过在绝缘层12上形成多个凹槽121，使得绝缘层12在垂直于阵列基板所在平面的方向(即垂直方向)上具有两种厚度，通过在多个凹槽121内形成多个第一电极21，在多个凹槽121外的绝缘层12远离衬底层11的一侧表面形成多个第二电极22，位于凹槽121内的第一电极21与相邻的位于凹槽121外的第二电极22在垂直方向上具有一定的间距，从而在垂直方向上实现第一电极21与第二电极22分离，从而可以减小甚至取消第一电极21在衬底层11上的正投影与相邻的第二电极22在衬底层11上的正投影之间(即水平方向)的线距，从而可以大大提高透过率。
需要说明的是，绝缘层12在垂直方向上具有两种厚度是通过半色调掩模(HalfTone Mask，HTM)工艺实现的。在一种实施例中，所述绝缘层12的材料为氮化硅。
需要说明的是，第一电极21和第二电极22分别为像素电极和公共电极中互不相同的一者，即第一电极21为像素电极时，第二电极22为公共电极；第一电极21为公共电极时，第二电极22为像素电极。
在一种实施例中，多个所述第一电极21和多个所述第二电极22由同一道金属沉积工艺形成。
可以理解的是，如图3和图4所示，分别为现有技术的另一像素电极和另一公共电极的俯视图以及沿图3中B-B’方向的另一阵列基板的剖面图，图3和图4的阵列基板通过将像素电极13和公共电极14异层设置，从而取消了图1和图2中的线距a，从而提升了透过率，但图3和图4中的像素电极13和公共电极14需要分开制备，因此，比图1和图2中的像素电极13和公共电极14多一道光罩制程，造成成本和复杂度高。本实施例通过将多个第一电极21和多个第二电极22采用同一道金属沉积工艺形成，具体的，当在绝缘层12上沉积金属层时，部分金属层落入多个凹槽121内形成多个第一电极21，另一部分金属层20落在多个凹槽121外的绝缘层12远离衬底层11的一侧表面形成多个第二电极22，因此，不用额外增加一道光罩制程，降低了制作难度，节约了生产成本。
继续参阅图5，在一种实施例中，所述第一电极21包括一个第一主干电极211和多个平行设置的第一分支电极212，多个所述第一分支电极212与所述第一主干电极211电连接；所述第二电极22包括一个第二主干电极221和多个平行设置的第二分支电极222，多个所述第二分支电极222与所述第二主干电极221电连接；其中，所述第一分支电极212在所述衬底层11(如图6)上的正投影与相邻的所述第二分支电极222在所述衬底层11上的正投影之间的间距大于或等于0且小于或等于0.5微米。可以理解的是，本实施例通过将第一电极21和第二电极22设置为相互啮合，减小了第一电极21和第二电极22之间的距离，增大了第一电极21和第二电极22之间的电场强度。
请参阅图6，在一种实施例中，在所述衬底层11至所述绝缘层12的方向上，所述第一电极21与相邻的所述第二电极22之间的间距为第一值b，所述第一电极21的膜层厚度为第二值c，所述第一值b与所述第二值c的比值b/c大于10。可以理解的是，b/c越大，在所述衬底层11至所述绝缘层12的方向上，第一电极21与第二电极22相距越远，第一电极21和第二电极22之间越容易断开，因此，b/c越大越好。本实施例通过将b/c设置为大于10，可以在不增加光罩制程的前提下，使第一电极21和第二电极22之间断开。
在一种实施例中，所述第一值b大于或等于4000埃且小于或等于20000埃，所述第二值c大于或等于300埃且小于或等于1000埃。
接下来，请参阅图7，为本发明实施例提供的另一第一电极和另一第二电极的俯视图，在本实施例中，位于中间区域的所述第一分支电极212在所述衬底层11(如图6)上的正投影与所述第二主干电极221在所述衬底层11上的正投影之间的间距d大于位于边缘区域的所述第一分支电极212在所述衬底层11上的正投影与所述第二主干电极221在所述衬底层11上的正投影之间的间距e；和/或位于中间区域的所述第二分支电极222在所述衬底层11上的正投影与所述第一主干电极211在所述衬底层11上的正投影之间的间距f大于位于边缘区域的所述第二分支电极222在所述衬底层11上的正投影与所述第一主干电极211在所述衬底层11上的正投影之间的间距g。
可以理解的是，本实施例通过减小边缘区域的第一分支电极212在所述衬底层11上的正投影与第二主干电极221在所述衬底层11上的正投影之间的间距e，和/或边缘区域的第二分支电极222在所述衬底层11上的正投影与第一主干电极211在所述衬底层11上的正投影之间的间距g，从而增大边缘区域的电场强度，从而可以弥补子像素边缘的亮度不足，提高显示均一性。
需要说明的是，位于最边缘的第二分支电极222(即位于g远离f的一侧)在所述衬底层11上的正投影与第一主干电极211在所述衬底层11上的正投影之间的间距为0。
接下来，请参阅图8，为本发明实施例提供的又一第一电极和又一第二电极的俯视图，在本实施例中，在垂直于所述衬底层11(如图6)至所述绝缘层12(如图6)的方向上，位于边缘区域的所述第一分支电极212的宽度k大于位于中间区域的所述第一分支电极212的宽度m；和/或位于边缘区域的所述第二分支电极222的宽度h大于位于中间区域的所述第二分支电极222的宽度j。
可以理解的是，在垂直于所述衬底层11(如图6)至所述绝缘层12(如图6)的方向上，本实施例通过增大边缘区域的第一分支电极212的宽度k，和/或边缘区域的第二分支电极222的宽度h，从而增大边缘区域的电场强度，从而可以弥补子像素边缘的亮度不足，提高显示均一性。
接下来，请参阅图9，为本发明实施例提供的另一阵列基板的剖面图，在本实施例中，在所述衬底层11至所述绝缘层12的方向上，位于中间区域的所述第一分支电极212与相邻的所述第二分支电极222之间的间距n大于位于边缘区域的所述第一分支电极212与相邻的所述第二分支电极222之间的间距p。
可以理解的是，在所述衬底层11至所述绝缘层12的方向上，本实施例通过减小边缘区域的第一分支电极212与相邻的第二分支电极222之间的间距p，从而增大边缘区域的电场强度，从而可以弥补子像素边缘的亮度不足，提高显示均一性。
需要说明的是，在所述衬底层11至所述绝缘层12的方向上，第一分支电极212与相邻的第二分支电极222之间的间距不同，是通过HTM工艺将绝缘层12上的凹槽121的深度设置为不同而实现的。
接下来，请参阅图10，为本发明实施例提供的又一阵列基板的剖面图，在本实施例中，所述凹槽121的侧壁与所述凹槽121的底面之间形成的夹角r大于0且小于或等于90度。
可以理解的是，所述凹槽121是通过将绝缘层12采用HTM工艺形成的，其中，所述凹槽121的侧壁与所述凹槽121的底面之间形成的夹角r越小越好，这样有利于实现在垂直于阵列基板所在平面的方向上，第一电极21与第二电极22断开。
接下来，请参阅图11，为本发明实施例提供的阵列基板的制备方法流程图，所述制备方法包括：
S1、在衬底层上制备绝缘层；
S2、在所述绝缘层远离所述衬底层的一侧制备多个凹槽；
S3、在所述绝缘层上制备金属层，所述金属层包括相互绝缘的多个第一电极和多个第二电极，其中，多个所述第一电极位于多个所述凹槽内，多个所述第二电极位于多个所述凹槽外的所述绝缘层远离所述衬底层的一侧表面。
可以理解的是，本实施例通过采用一道光罩制程在绝缘层上制备多个凹槽，当在绝缘层上沉积金属层时，部分金属层落入多个凹槽内形成多个第一电极，另一部分金属层落在多个凹槽外的绝缘层远离衬底层的一侧表面形成多个第二电极，位于凹槽内的第一电极与相邻的位于凹槽外的第二电极在垂直于阵列基板所在平面的方向分离，从而可以减小甚至取消第一电极在衬底层上的正投影与相邻的第二电极在衬底层上的正投影之间的线距，从而可以大大提高透过率，而且不用额外增加一道光罩制程，降低了制作难度，节约了生产成本。
本发明实施例还提供一种显示面板，包括彩膜基板和上述的阵列基板，所述彩膜基板与所述阵列基板相对设置，所述阵列基板的结构及制备方法请参阅图5至图11，此处不再赘述。
综上所述，本发明实施例提供的一种阵列基板，包括衬底层、绝缘层、多个第一电极以及多个第二电极；绝缘层位于衬底层上，绝缘层远离衬底层的一侧设置有多个凹槽；多个第一电极位于多个凹槽内；多个第二电极位于多个凹槽外的绝缘层远离衬底层的一侧表面，多个第二电极与多个第一电极绝缘设置；本发明通过在多个凹槽内形成多个第一电极，在多个凹槽外的绝缘层远离衬底层的一侧表面形成多个第二电极，位于凹槽内的第一电极与相邻的位于凹槽外的第二电极在垂直于阵列基板所在平面的方向上具有一定的间距，从而在垂直于阵列基板所在平面的方向上实现第一电极与第二电极分离，从而可以减小甚至取消第一电极在衬底层上的正投影与相邻的第二电极在衬底层上的正投影之间的线距，从而可以大大提高透过率，解决了现有技术的阵列基板的透过率低的技术问题。
以上对本发明实施例所提供的一种阵列基板及其制备方法、显示面板进行了详细介绍。应理解，本文所述的示例性实施方式应仅被认为是描述性的，用于帮助理解本发明的方法及其核心思想，而并不用于限制本发明。

Claims (9)

1.一种阵列基板，其特征在于，包括：
衬底层；
绝缘层，位于所述衬底层上，所述绝缘层远离所述衬底层的一侧设置有多个凹槽；
多个第一电极，位于多个所述凹槽内；
多个第二电极，位于多个所述凹槽外的所述绝缘层远离所述衬底层的一侧表面，多个所述第二电极与多个所述第一电极绝缘设置；
其中，所述第一电极包括一个第一主干电极和多个平行设置的第一分支电极，多个所述第一分支电极与所述第一主干电极电连接；
所述第二电极包括一个第二主干电极和多个平行设置的第二分支电极，多个所述第二分支电极与所述第二主干电极电连接；
位于中间区域的所述第一分支电极在所述衬底层上的正投影与所述第二主干电极在所述衬底层上的正投影之间的间距大于位于边缘区域的所述第一分支电极在所述衬底层上的正投影与所述第二主干电极在所述衬底层上的正投影之间的间距；和/或
位于中间区域的所述第二分支电极在所述衬底层上的正投影与所述第一主干电极在所述衬底层上的正投影之间的间距大于位于边缘区域的所述第二分支电极在所述衬底层上的正投影与所述第一主干电极在所述衬底层上的正投影之间的间距。
2.一种阵列基板，其特征在于，包括：
衬底层；
绝缘层，位于所述衬底层上，所述绝缘层远离所述衬底层的一侧设置有多个凹槽；
多个第一电极，位于多个所述凹槽内；
多个第二电极，位于多个所述凹槽外的所述绝缘层远离所述衬底层的一侧表面，多个所述第二电极与多个所述第一电极绝缘设置；
其中，所述第一电极包括一个第一主干电极和多个平行设置的第一分支电极，多个所述第一分支电极与所述第一主干电极电连接；
所述第二电极包括一个第二主干电极和多个平行设置的第二分支电极，多个所述第二分支电极与所述第二主干电极电连接；
在所述衬底层至所述绝缘层的方向上，位于中间区域的所述第一分支电极与相邻的所述第二分支电极之间的间距大于位于边缘区域的所述第一分支电极与相邻的所述第二分支电极之间的间距。
3.如权利要求1或2所述的阵列基板，其特征在于，多个所述第一电极和多个所述第二电极由同一道金属沉积工艺形成。
4.如权利要求1或2所述的阵列基板，其特征在于，所述第一分支电极在所述衬底层上的正投影与相邻的所述第二分支电极在所述衬底层上的正投影之间的间距大于或等于0且小于或等于0.5微米。
5.如权利要求4所述的阵列基板，其特征在于，在所述衬底层至所述绝缘层的方向上，所述第一电极与相邻的所述第二电极之间的间距为第一值，所述第一电极的膜层厚度为第二值，所述第一值与所述第二值的比值大于10。
6.如权利要求1所述的阵列基板，其特征在于，所述凹槽的侧壁与所述凹槽的底面之间形成的夹角大于0且小于或等于90度。
7.一种阵列基板的制备方法，其特征在于，包括：
在衬底层上制备绝缘层；
在所述绝缘层远离所述衬底层的一侧制备多个凹槽；
在所述绝缘层上制备金属层，所述金属层包括相互绝缘的多个第一电极和多个第二电极，其中，多个所述第一电极位于多个所述凹槽内，多个所述第二电极位于多个所述凹槽外的所述绝缘层远离所述衬底层的一侧表面；
其中，所述第一电极包括一个第一主干电极和多个平行设置的第一分支电极，多个所述第一分支电极与所述第一主干电极电连接；
所述第二电极包括一个第二主干电极和多个平行设置的第二分支电极，多个所述第二分支电极与所述第二主干电极电连接；
位于中间区域的所述第一分支电极在所述衬底层上的正投影与所述第二主干电极在所述衬底层上的正投影之间的间距大于位于边缘区域的所述第一分支电极在所述衬底层上的正投影与所述第二主干电极在所述衬底层上的正投影之间的间距；和/或
位于中间区域的所述第二分支电极在所述衬底层上的正投影与所述第一主干电极在所述衬底层上的正投影之间的间距大于位于边缘区域的所述第二分支电极在所述衬底层上的正投影与所述第一主干电极在所述衬底层上的正投影之间的间距。
8.一种阵列基板的制备方法，其特征在于，包括：
在衬底层上制备绝缘层；
在所述绝缘层远离所述衬底层的一侧制备多个凹槽；
在所述绝缘层上制备金属层，所述金属层包括相互绝缘的多个第一电极和多个第二电极，其中，多个所述第一电极位于多个所述凹槽内，多个所述第二电极位于多个所述凹槽外的所述绝缘层远离所述衬底层的一侧表面；
其中，所述第一电极包括一个第一主干电极和多个平行设置的第一分支电极，多个所述第一分支电极与所述第一主干电极电连接；
所述第二电极包括一个第二主干电极和多个平行设置的第二分支电极，多个所述第二分支电极与所述第二主干电极电连接；
在所述衬底层至所述绝缘层的方向上，位于中间区域的所述第一分支电极与相邻的所述第二分支电极之间的间距大于位于边缘区域的所述第一分支电极与相邻的所述第二分支电极之间的间距。
9.一种显示面板，其特征在于，包括彩膜基板和如权利要求1至7任一项所述的阵列基板，所述彩膜基板与所述阵列基板相对设置。
CN202210439899.1A 2022-04-25 2022-04-25 阵列基板及其制备方法、显示面板 Active CN114815409B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202210439899.1A CN114815409B (zh) 2022-04-25 2022-04-25 阵列基板及其制备方法、显示面板
PCT/CN2022/092838 WO2023206629A1 (zh) 2022-04-25 2022-05-13 阵列基板及其制备方法、显示面板
US17/780,112 US12158672B2 (en) 2022-04-25 2022-05-13 Array substrate, manufacturing method thereof, and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210439899.1A CN114815409B (zh) 2022-04-25 2022-04-25 阵列基板及其制备方法、显示面板

Publications (2)

Publication Number Publication Date
CN114815409A CN114815409A (zh) 2022-07-29
CN114815409B true CN114815409B (zh) 2023-09-05

Family

ID=82507744

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210439899.1A Active CN114815409B (zh) 2022-04-25 2022-04-25 阵列基板及其制备方法、显示面板

Country Status (3)

Country Link
US (1) US12158672B2 (zh)
CN (1) CN114815409B (zh)
WO (1) WO2023206629A1 (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980040331A (ko) * 1996-11-29 1998-08-17 김영환 액정 표시 소자 및 그 제조방법
JPH11125840A (ja) * 1997-10-24 1999-05-11 Sharp Corp 液晶表示装置の製造方法及び液晶表示装置
US6392731B1 (en) * 2000-03-02 2002-05-21 Mitsubishi Denki Kabushiki Kaisha Liquid crystal display device
CN103698950A (zh) * 2012-09-27 2014-04-02 乐金显示有限公司 液晶显示面板及其制造方法
CN103969897A (zh) * 2014-04-18 2014-08-06 京东方科技集团股份有限公司 一种狭缝电极、阵列基板及显示装置
CN104503163A (zh) * 2014-12-24 2015-04-08 上海中航光电子有限公司 一种像素结构、显示面板和显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW522570B (en) * 2001-11-06 2003-03-01 Hannstar Display Corp Manufacturing method of thin film transistor array substrate and its structure
CN1293625C (zh) * 2001-11-21 2007-01-03 瀚宇彩晶股份有限公司 薄膜晶体管阵列基板的制造方法及其结构
JP5015274B2 (ja) 2010-01-13 2012-08-29 シャープ株式会社 表示パネルおよび表示装置
CN103293811B (zh) * 2013-05-30 2016-05-04 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN106024808A (zh) 2016-06-08 2016-10-12 京东方科技集团股份有限公司 阵列基板及其制备方法、显示器件
CN106094366B (zh) 2016-08-23 2019-02-01 深圳市华星光电技术有限公司 Ips型阵列基板的制作方法及ips型阵列基板
CN114355685B (zh) 2021-12-30 2023-01-10 绵阳惠科光电科技有限公司 阵列基板、阵列基板的制备方法和显示面板

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980040331A (ko) * 1996-11-29 1998-08-17 김영환 액정 표시 소자 및 그 제조방법
JPH11125840A (ja) * 1997-10-24 1999-05-11 Sharp Corp 液晶表示装置の製造方法及び液晶表示装置
US6392731B1 (en) * 2000-03-02 2002-05-21 Mitsubishi Denki Kabushiki Kaisha Liquid crystal display device
CN103698950A (zh) * 2012-09-27 2014-04-02 乐金显示有限公司 液晶显示面板及其制造方法
CN103969897A (zh) * 2014-04-18 2014-08-06 京东方科技集团股份有限公司 一种狭缝电极、阵列基板及显示装置
CN104503163A (zh) * 2014-12-24 2015-04-08 上海中航光电子有限公司 一种像素结构、显示面板和显示装置

Also Published As

Publication number Publication date
US20240231160A1 (en) 2024-07-11
WO2023206629A1 (zh) 2023-11-02
CN114815409A (zh) 2022-07-29
US12158672B2 (en) 2024-12-03

Similar Documents

Publication Publication Date Title
US9116394B2 (en) Display panel
CN104216183B (zh) 一种阵列基板及其制备方法、显示装置
EP3091577A1 (en) Pixel structure and organic light-emitting display using pixel structure
TW552456B (en) Liquid crystal display having transparent conductive film on interlayer insulating film formed by coating
TW565720B (en) Liquid crystal display with a wide viewing angle
CN101206359A (zh) 液晶显示装置
WO2020215372A1 (zh) 阵列基板
CN108089379B (zh) 显示装置
WO2021227157A1 (zh) 阵列基板和液晶显示面板
WO2021238439A1 (zh) Oled显示面板及其制作方法
WO2022193337A1 (zh) 阵列基板及显示面板
WO2019037185A1 (zh) 显示面板和显示面板的制备方法
CN104765191A (zh) 阵列基板及其制作方法和显示装置
CN111403451A (zh) 显示面板及其制备方法、掩膜板
WO2020088279A1 (zh) 显示基板及显示装置
CN112310319B (zh) 显示面板及其制作方法和显示装置
CN114815409B (zh) 阵列基板及其制备方法、显示面板
WO2021248550A1 (zh) 显示面板及其制作方法
WO2015003406A1 (zh) 一种tft-lcd阵列基板及显示装置
WO2021134867A1 (zh) 显示面板及其制作方法
TWI571685B (zh) 畫素陣列
WO2021082213A1 (zh) 液晶显示面板及液晶显示装置
CN108153033A (zh) 滤光片及其制造方法、掩膜版以及液晶显示装置
CN106773205A (zh) 显示面板及其制作方法以及显示装置
WO2022027772A1 (zh) 像素电极、显示面板以及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant