CN114793107A - 一种高速采样数字模拟装置和方法 - Google Patents

Abstract

本发明提供一种高速采样数字模拟装置和方法，装置包括：标准数据存储模块、并行高速插值模块和数字压控震荡时钟模块；所述并行高速插值模块分别连接并接收标准数据存储模块、数字压控震荡时钟模块的信号，以输出并行数据。所述标准数据存储模块，用于存放标准发送数据的4倍上采样样本。并行高速插值模块，根据时钟将样本数据插值成模拟接收时钟下的波形；数字压控震荡时钟模块，通过数字的方法，生产根据输入压控调整频率的时钟输出。本发明将模拟的采样利用数字并行插值方法实现，从而在数字域模拟采样的时钟偏差，为数字测试提供高效的输入数据生成装置。该结构通过改变并行数量，可以实现50Gbps至500Gbps乃至更高速率的数字采样。

Description

一种高速采样数字模拟装置和方法

技术领域

本发明涉及信息处理领域，特别涉及一种高速采样数字模拟方法及装置。

背景技术

面向5G的50G、100Gbps数据接收测试，需要高速的模拟输入，实现时钟的控制模拟。然而，在数字仿真测试时，无法提供高速的模拟输入。如何实现基于高速时钟的模拟输入，是数字接收仿真测试的难点。如何在几十Ghz主频下，实现数字模拟输入，目前还方兴未艾。

发明内容

本发明所要解决的技术问题是，克服现有技术的不足，提出一种高速采样数字模拟方法及装置。

基于上述目的，本发明提出了一种高速采样数字模拟装置，包括：

标准数据存储模块、并行高速插值模块和数字压控震荡时钟模块；

所述并行高速插值模块分别连接并接收标准数据存储模块、数字压控震荡时钟模块的信号，以输出并行数据。

进一步地，所述标准数据存储模块，用于存放标准发送数据的4倍上采样样本。

进一步地，所述数字压控震荡时钟模块，通过数字的方法，生产根据输入压控调整频率的时钟输出。

进一步地，所述并行高速插值模块，根据时钟将所述上采样样本的数据插值成模拟接收时钟下的波形。

进一步地，所述并行数据为具有时钟偏差的模拟采样数据。

进一步地，所述并行高速插值模块，所述插值通过多通道并行实现，包括：

对并行输入的N个数据，每个插值模块根据其对应的最新存入的4个数据进行插值滤波，得到N个数据并行输出。

进一步地，所述插值是基于定时偏移的插值，即输出信号相对于输入信号的时间偏差随着采样点的增加而逐渐增加，再根据所述时间偏差进行信号的曲线拟合。

进一步地，所述插值通过最新存入的4个数据进行平滑滤波实现。

进一步地，所述插值的公式为：

其中y_k表示第k个插值数据，h_μ(i)表示第i个数据的插值系数，z^-i表示输入数据的第i 个延迟版本。

进一步地，所述数字压控震荡时钟模块通过调整值实现时钟的频率改变。

一种高速采样数字模拟方法，包括：

接收标准发送数据的4倍上采样样本；

通过数字的方法生产时钟输出，所述时钟输出根据输入压控信号调整频率；

根据所述时钟输出将所述上采样样本的数据插值成模拟接收时钟下的波形，以输出并行数据。

总的来说，本发明的优势及给用户带来的体验在于：

本发明将模拟的采样利用数字并行插值方法实现，从而在数字域模拟采样的时钟偏差，为数字测试提供高效的输入数据生成装置。该结构通过改变并行数量，可以实现50Gbps至 500Gbps乃至更高速率的数字采样。

附图说明

在附图中，除非另外规定，否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解，这些附图仅描绘了根据本发明公开的一些实施方式，而不应将其视为是对本发明范围的限制。

图1是本发明实施例的高速采样数字模拟装置的整体结构示意图。

图2是本发明实施例的并行高速插值模块的原理示意图。

图3是本发明实施例的并行高速插值模块通过分数倍重采样实现采样点的任意变化示意图。

图4是本发明实施例的插值通过相近的4个数据进行平滑滤波实现示意图。

图5示出了本发明一实施例所提供的一种电子设备的结构示意图；

图6示出了本发明一实施例所提供的一种存储介质的示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与有关发明相关的部分。

需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。

为达到上述目的，本发明提供了高速采样数字模拟装置，包含标准数据存储模块、并行高速插值模块和数字压控震荡时钟模块，并行高速插值模块分别连接标准数据存储模块、数字压控震荡时钟模块，如图1所示。其中，标准数据存储模块，用于存放标准发送数据的4 倍上采样样本；并行高速插值模块，根据时钟将样本数据插值成模拟接收时钟下的波形；数字压控震荡时钟模块，通过数字的方法，生产根据输入压控调整频率的时钟输出。如此，本发明的高速采样数字模拟装置，通过数字方法生产出具有时钟偏差的模拟采样数据，为数字接收测试提供高效输入。

标准数据存储模块，存放标准发送数据的4倍上采样样本。将无时钟误差数据的4倍上采样样本存入存储，作为测试标准样本。

并行高速插值模块，根据时钟将样本数据插值成模拟接收时钟下的波形。由于实际采样频率可达几十GHz，且与发生数据频率存在一定偏差，因此需要通过多通道并行实现。如图 2所示，对并行输入的N个数据，每个插值模块根据其对应的最新存入的4个数据进行插值滤波，得到N个数据并行输出。例如，图2中，第1个输出由d_-3，d_-2，d_-1，d₀插值得到；第2个输出由d_-2，d_-1，d₀，d₁插值得到；第3个输出由d_-1，d₀，d₁，d₂插值得到；依次类推，最后得到并行的插值输出。

如此，本发明的并行高速插值模块，通过分数倍重采样实现采样点的任意变化，如图3 所示输出信号相对于输入信号分别得到μ，2μ，3μ，4μ，5μ，6μ的时间差。图3是基于定时偏移的插值，即输出信号(即插值信号)相对于输入信号(即采样信号)的时间偏差随着采样点的增加而逐渐增加，其中μ为输出信号的周期与输入信号的周期之差；这样，第一个输出与输入的时间偏差为μ，第二个为2μ，依次类推；而插值，就是在根据时间偏差值进行信号的曲线拟合。

插值通过最新存入的4个数据进行平滑滤波实现，如图4所示。

图4是基于时间偏差值的曲线拟合，即D表示寄存器，代表最新存入的4个采样信号；三角形代表乘法器，代表对输入信号进行曲线拟合时乘的系数；圆内加法代表加法器，就是多个乘积的求和。圆内乘号表示乘法。μ_k＝μ_k+μ，是一个自累加数据。整个来说，就是对时间偏差μ进行累加，得到2μ，3μ，4μ这样的时间偏差，然后时间偏差与输入数据进行插值，公式为：

其中y_k表示第k个插值数据，h_μ(i)表示第i个数据的插值系数，z^-i表示输入数据的第i 个延迟版本。

最终得到拟合的曲线插值数据。

数字压控震荡时钟模块，通过数字的方法，生产根据输入压控调整频率的时钟输出。数字压控震荡时钟模块，调整值(adjust值)实现时钟的频率改变，最终频率为clk(最终)＝clk (初始)+adjust；基于该频率，通过计数方法实现时钟。

与现有技术相比，本发明包括以下优点：

本发明将模拟的采样利用数字并行插值方法实现，从而在数字域模拟采样的时钟偏差，为数字测试提供高效的输入数据生成装置。该结构，通过改变并行数量，可以实现50Gbps 至500Gbps乃至更高速率的数字采样。

当然，实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。

实施例1：50Gbps高速PAM4信号数字采样

50Gbps高速PAM4采样数字模拟方法及装置，包含标准数据存储模块、并行高速插值模块和数字压控震荡时钟模块。其中，标准数据存储模块存放标准50Gbps发送数据的4倍上采样样本；32路并行高速插值模块，根据时钟将样本数据插值成模拟接收时钟下的波形；数字压控震荡时钟模块，通过数字的方法，生产根据输入压控调整频率的时钟输出。本实施例的高速采样数字模拟装置，通过数字方法生产出具有时钟偏差的模拟采样数据，为数字接收测试提供高效输入。

32路并行高速插值模块，根据时钟将样本数据插值成模拟接收时钟下的波形。对并行输入的32个数据，每个插值模块根据其对应的最新存入的4个数据进行插值滤波，得到32个数据并行输出。

32路并行高速插值模块，通过分数倍重采样实现采样点的任意变化。其插值通过最新存入的4个数据进行平滑滤波实现。

数字压控震荡时钟模块，通过数字的方法，生产根据输入压控调整频率的时钟输出。数字压控震荡时钟，通过调整值(adjust值)实现时钟的频率改变，最终频率为clk(最终)＝clk (初始)+adjust；基于该频率，通过计数方法实现时钟。

本发明的上述实施例提供的高速采样数字模拟装置与本发明实施例提供的高速采样数字模拟方法出于相同的发明构思，具有与其存储的应用程序所采用、运行或实现的方法相同的有益效果。

本发明实施方式还提供一种与前述实施方式所提供的高速采样数字模拟方法对应的电子设备，以执行上高速采样数字模拟方法。本发明实施例不做限定。

请参考图5，其示出了本发明的一些实施方式所提供的一种电子设备的示意图。如图5所示，所述电子设备2包括：处理器200，存储器201，总线202和通信接口203，所述处理器200、通信接口203和存储器201通过总线202连接；所述存储器201中存储有可在所述处理器200上运行的计算机程序，所述处理器200运行所述计算机程序时执行本发明前述任一实施方式所提供的高速采样数字模拟方法。

其中，存储器201可能包含高速随机存取存储器(RAM：Random Access Memory)，也可能还包括非不稳定的存储器(non-volatile memory)，例如至少一个磁盘存储器。通过至少一个通信接口203(可以是有线或者无线)实现该系统网元与至少一个其他网元之间的通信连接，可以使用互联网、广域网、本地网、城域网等。

总线202可以是ISA总线、PCI总线或EISA总线等。所述总线可以分为地址总线、数据总线、控制总线等。其中，存储器201用于存储程序，所述处理器200在接收到执行指令后，执行所述程序，前述本发明实施例任一实施方式揭示的所述高速采样数字模拟方法可以应用于处理器200中，或者由处理器200实现。

处理器200可能是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法的各步骤可以通过处理器200中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器200可以是通用处理器，包括中央处理器(Central Processing Unit，简称CPU)、网络处理器(Network Processor，简称NP)等；还可以是数字信号处理器(DSP)、专用集成电路(ASIC)、现成可编程门阵列(FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本发明实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合本发明实施例所公开的方法的步骤可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器201，处理器200读取存储器201中的信息，结合其硬件完成上述方法的步骤。

本发明实施例提供的电子设备与本发明实施例提供的高速采样数字模拟方法出于相同的发明构思，具有与其采用、运行或实现的方法相同的有益效果。

本发明实施方式还提供一种与前述实施方式所提供的高速采样数字模拟方法对应的计算机可读存储介质，请参考图6，其示出的计算机可读存储介质为光盘30，其上存储有计算机程序(即程序产品)，所述计算机程序在被处理器运行时，会执行前述任意实施方式所提供的高速采样数字模拟方法。

需要说明的是，所述计算机可读存储介质的例子还可以包括，但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他光学、磁性存储介质，在此不再一一赘述。

本发明的上述实施例提供的计算机可读存储介质与本发明实施例提供的高速采样数字模拟方法出于相同的发明构思，具有与其存储的应用程序所采用、运行或实现的方法相同的有益效果。

需要说明的是：

在此提供的算法和显示不与任何特定计算机、虚拟系统或者其它设备有固有相关。各种通用系统也可以与基于在此的示教一起使用。根据上面的描述，构造这类系统所要求的结构是显而易见的。此外，本发明也不针对任何特定编程语言。应当明白，可以利用各种编程语言实现在此描述的本发明的内容，并且上面对特定语言所做的描述是为了披露本发明的最佳实施方式。

在此处所提供的说明书中，说明了大量具体细节。然而，能够理解，本发明的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。

类似地，应当理解，为了精简本发明并帮助理解各个发明方面中的一个或多个，在上面对本发明的示例性实施例的描述中，本发明的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释成反映如下意图：即所要求保护的本发明要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如下面的权利要求书所反映的那样，发明方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本发明的单独实施例。

本领域那些技术人员可以理解，可以对实施例中的设备中的模块进行自适应性地改变并且把它们设置在与该实施例不同的一个或多个设备中。可以把实施例中的模块或单元或组件组合成一个模块或单元或组件，以及此外可以把它们分成多个子模块或子单元或子组件。除了这样的特征和/或过程或者单元中的至少一些是相互排斥之外，可以采用任何组合对本说明书(包括伴随的权利要求、摘要和附图)中公开的所有特征以及如此公开的任何方法或者设备的所有过程或单元进行组合。除非另外明确陈述，本说明书(包括伴随的权利要求、摘要和附图)中公开的每个特征可以由提供相同、等同或相似目的的替代特征来代替。

此外，本领域的技术人员能够理解，尽管在此所述的一些实施例包括其它实施例中所包括的某些特征而不是其它特征，但是不同实施例的特征的组合意味着处于本发明的范围之内并且形成不同的实施例。例如，在下面的权利要求书中，所要求保护的实施例的任意之一都可以以任意的组合方式来使用。

本发明的各个部件实施例可以以硬件实现，或者以在一个或者多个处理器上运行的软件模块实现，或者以它们的组合实现。本领域的技术人员应当理解，可以在实践中使用微处理器或者数字信号处理器(DSP)来实现根据本发明实施例的虚拟机的创建系统中的一些或者全部部件的一些或者全部功能。本发明还可以实现为用于执行这里所描述的方法的一部分或者全部的设备或者系统程序(例如，计算机程序和计算机程序产品)。这样的实现本发明的程序可以存储在计算机可读介质上，或者可以具有一个或者多个信号的形式。这样的信号可以从因特网网站上下载得到，或者在载体信号上提供，或者以任何其他形式提供。

应该注意的是上述实施例对本发明进行说明而不是对本发明进行限制，并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。本发明可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。在列举了若干系统的单元权利要求中，这些系统中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到其各种变化或替换，这些都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种高速采样数字模拟装置，其特征在于，包括：

标准数据存储模块、并行高速插值模块和数字压控震荡时钟模块；

所述并行高速插值模块分别连接并接收标准数据存储模块、数字压控震荡时钟模块的信号，以输出并行数据。

2.根据权利要求1所述的一种高速采样数字模拟装置，其特征在于，

所述标准数据存储模块，用于存放标准发送数据的4倍上采样样本。

3.根据权利要求2所述的一种高速采样数字模拟装置，其特征在于，

所述数字压控震荡时钟模块，通过数字的方法生产时钟输出，所述时钟输出根据输入压控信号调整频率。

4.根据权利要求3所述的一种高速采样数字模拟装置，其特征在于，

所述并行高速插值模块，根据所述时钟输出将所述上采样样本的数据插值成模拟接收时钟下的波形。

5.根据权利要求4所述的一种高速采样数字模拟装置，其特征在于，

所述并行数据为具有时钟偏差的模拟采样数据。

6.根据权利要求4或5所述的一种高速采样数字模拟装置，其特征在于，

所述并行高速插值模块中，所述插值通过多通道并行实现，包括：

对并行输入的N个数据，每个插值模块根据其对应的最新存入的4个数据进行插值滤波，得到N个数据并行输出。

7.根据权利要求4或5所述的一种高速采样数字模拟装置，其特征在于，

所述插值是基于定时偏移的插值，即输出信号相对于输入信号的时间偏差随着采样点的增加而增加，再根据所述时间偏差进行信号的曲线拟合。

8.根据权利要求4或5所述的一种高速采样数字模拟装置，其特征在于，

所述插值通过最新存入的4个数据进行平滑滤波实现。

9.根据权利要求4或5所述的一种高速采样数字模拟装置，其特征在于，

所述插值的公式为：

其中y_k表示第k个插值数据，h_μ(i)表示第i个数据的插值系数，z^-i表示输入数据的第i个延迟版本。

10.一种高速采样数字模拟方法，其特征在于，包括：

接收标准发送数据的4倍上采样样本；

通过数字的方法生产时钟输出，所述时钟输出根据输入压控信号调整频率；

根据所述时钟输出将所述上采样样本的数据插值成模拟接收时钟下的波形，以输出并行数据。

Images