[go: up one dir, main page]

CN114783382B - 像素电路、其驱动方法、显示面板及显示装置 - Google Patents

像素电路、其驱动方法、显示面板及显示装置 Download PDF

Info

Publication number
CN114783382B
CN114783382B CN202210303724.8A CN202210303724A CN114783382B CN 114783382 B CN114783382 B CN 114783382B CN 202210303724 A CN202210303724 A CN 202210303724A CN 114783382 B CN114783382 B CN 114783382B
Authority
CN
China
Prior art keywords
transistor
signal
coupled
auxiliary
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210303724.8A
Other languages
English (en)
Other versions
CN114783382A (zh
Inventor
王苗
宋江
肖云升
青海刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202210303724.8A priority Critical patent/CN114783382B/zh
Publication of CN114783382A publication Critical patent/CN114783382A/zh
Application granted granted Critical
Publication of CN114783382B publication Critical patent/CN114783382B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本公开实施例提供的像素电路、其驱动方法、显示面板及显示装置，通过设置与补偿节点耦接的辅助控制电路，可以使辅助控制电路响应于第二扫描信号端的信号，将辅助信号端的辅助电压提供给补偿节点。由于辅助电压与数据电压相关，这样可以在将辅助电压提供给补偿节点后，使补偿节点的电压与数据电压相关，从而可以降低发光驱动晶体管的栅极的电压，由于第一阈值补偿电路和第二阈值补偿电路组成的漏电流路径出现的漏电流，提高发光驱动晶体管的栅极的电压稳定性。尤其是在像素电路应用于显示面板中后，在显示面板采用较低刷新频率驱动时，降低显示面板的闪烁问题。

Description

像素电路、其驱动方法、显示面板及显示装置
技术领域
本公开涉及显示技术领域，特别涉及像素电路、其驱动方法、显示面板及显示装置。
背景技术
有机发光二极管(Organic Light Emitting Diode，OLED)、量子点发光二极管(Quantum Dot Light Emitting Diodes，QLED)、微型发光二极管(Micro Light EmittingDiode，Micro LED)等电致发光二极管具有自发光、低能耗等优点，是当今电致发光显示装置应用研究领域的热点之一。一般电致发光显示装置中采用像素电路来驱动电致发光二极管发光。
发明内容
本公开实施例提供的像素电路、其驱动方法、显示面板及显示装置，可以，提高发光驱动晶体管的栅极的电压稳定性。尤其是在像素电路应用于显示面板中后，在显示面板采用较低刷新频率驱动时，降低显示面板的闪烁(Flicker)问题。
本公开实施例提供的像素电路，包括：
发光器件；
发光驱动晶体管，所述发光驱动晶体管的第一极与所述发光器件耦接，且所述发光驱动晶体管被配置为根据数据电压产生驱动所述发光器件发光的工作电流；
数据输入电路，与所述发光驱动晶体管耦接，且所述数据输入电路被配置为响应于第一扫描信号端的信号，输入加载到数据信号端的数据电压；
第一阈值补偿电路，与所述发光驱动晶体管的第一极和补偿节点耦接，且所述第一阈值补偿电路被配置为响应于所述第一扫描信号端的信号，将所述发光驱动晶体管的第一极和所述补偿节点导通；
第二阈值补偿电路，与所述发光驱动晶体管的栅极和所述补偿节点耦接，且所述第二阈值补偿电路被配置为响应于所述第一扫描信号端的信号，将所述发光驱动晶体管的栅极和所述补偿节点导通；
辅助控制电路，与所述补偿节点耦接，且所述辅助控制电路被配置为响应于第二扫描信号端的信号，将辅助信号端的辅助电压提供给所述补偿节点；其中，所述辅助电压与所述数据电压相关。
在一些示例中，所述辅助控制电路包括第一晶体管；
所述第一晶体管的栅极与所述第二扫描信号端耦接，所述第一晶体管的第一极与所述辅助信号端耦接，所述第一晶体管的第二极与所述补偿节点耦接。
在一些示例中，所述第一阈值补偿电路包括第二晶体管；其中，所述第二晶体管的栅极与所述第一扫描信号端耦接，所述第二晶体管的第一极与所述发光驱动晶体管的第一极耦接，所述第二晶体管的第二极与所述补偿节点耦接；
和/或，所述第二阈值补偿电路包括第三晶体管；其中，所述第三晶体管的栅极与所述第一扫描信号端耦接，所述第三晶体管的第一极与所述补偿节点耦接，所述第二晶体管的第二极与所述发光驱动晶体管的栅极耦接。
在一些示例中，所述数据输入电路包括第四晶体管；其中，所述第四晶体管的栅极与所述第一扫描信号端耦接，所述第四晶体管的第一极与所述数据信号端耦接，所述第四晶体管的第二极与所述发光驱动晶体管的第二极耦接。
在一些示例中，所述像素电路还包括：发光控制电路；其中，所述发光控制电路被配置为响应于第一发光控制信号端的信号，将第一电源端的信号提供给所述发光驱动晶体管的第二极，以及将所述发光驱动晶体管的第一极与所述发光器件导通；
和/或，所述像素电路还包括：存储电路，其中，所述存储电路被配置为存储输入到所述发光驱动晶体管的栅极的电压；
和/或，所述像素电路还包括：初始化电路；其中，所述初始化电路被配置为响应于复位信号端的信号，将第一初始化信号端的信号提供给所述发光驱动晶体管的栅极；
和/或，所述像素电路还包括：发光调节电路；其中，所述发光调节电路被配置为响应于第二发光控制信号端的信号，将第二初始化信号端的信号提供给所述发光器件。
在一些示例中，所述发光控制电路包括第五晶体管和第六晶体管；其中，所述第五晶体管的栅极与所述第一发光控制信号端耦接，所述第五晶体管的第一极与所述第一电源端耦接，所述第五晶体管的第二极与所述发光驱动晶体管的第二极耦接；所述第六晶体管的栅极与所述第一发光控制信号端耦接，所述第六晶体管的第一极与所述发光驱动晶体管的第一极耦接，所述第六晶体管的第二极与所述发光器件耦接。
和/或，所述存储电路包括：存储电容；其中，所述存储电容的第一电极板与所述发光驱动晶体管的栅极耦接，所述存储电容的第二电极板与所述发光驱动晶体管的第二极耦接；
和/或，所述初始化电路包括第七晶体管；其中，所述第七晶体管的栅极与所述复位信号端耦接，所述第七晶体管的第一极与所述第一初始化信号端耦接，所述第七晶体管的第二极与所述发光驱动晶体管的栅极耦接；
和/或，所述发光调节电路包括第八晶体管；其中，所述第八晶体管的栅极与所述第二发光控制信号端耦接，所述第八晶体管的第一极与所述第二初始化信号端耦接，所述第八晶体管的第二极与所述发光器件耦接。
本公开实施例提供的显示面板，包括：
多个子像素；其中，各所述子像素包括上述的像素电路。
在一些示例中，所述显示面板还包括：
多条辅助信号线；其中，一列子像素中的像素电路的辅助信号端与一条辅助信号线耦接；
多条数据信号线；其中，一列子像素中的像素电路的数据信号端与一条数据信号线耦接；
多条第二扫描信号线；其中，一行子像素中的像素电路的第二扫描信号端与一条第二扫描信号线耦接。
在一些示例中，所述显示面板还包括：
多个辅助输入电路，其中，一个所述辅助输入电路对应一列子像素，且所述辅助输入电路分别与对应的子像素耦接的辅助信号线和数据信号线耦接；
所述辅助输入电路被配置为在通过所述数据信号线对耦接的数据信号端加载数据电压时，根据所述数据信号线上的数据电压产生辅助电压，并将产生的所述辅助电压输入到耦接的辅助信号线上。
在一些示例中，所述辅助输入电路包括：
辅助驱动晶体管，所述辅助驱动晶体管的栅极与对应的数据信号端耦接，所述辅助驱动晶体管的第一极与对应的辅助信号线耦接，且所述辅助驱动晶体管被配置为根据所述数据信号线上的数据电压产生辅助电流；
控制电路，与所述辅助驱动晶体管的第一极耦接，被配置为根据所述辅助电流调整所述辅助驱动晶体管的第一极的电压，并将调整后的电压作为所述辅助电压输入到耦接的辅助信号线上。
在一些示例中，所述控制电路包括：第一电阻、第二电阻、第三电阻、第四电阻以及第五电阻；
所述第一电阻的第一端与第一参考信号端耦接，所述第一电阻的第二端与所述辅助驱动晶体管的第一极以及所述辅助信号线耦接；
所述第二电阻的第一端与所述第一参考信号端耦接，所述第二电阻的第二端与所述辅助驱动晶体管的第二极耦接；
所述第三电阻的第一端与所述辅助驱动晶体管的第二极耦接，所述第三电阻的第二端与所述辅助驱动晶体管的第一极耦接；
所述第四电阻的第一端与所述辅助驱动晶体管的第一极耦接，所述第四电阻的第二端与所述辅助驱动晶体管的栅极耦接；
所述第五电阻的第一端与第二参考信号端耦接，所述第五电阻的第二端与所述辅助驱动晶体管的第一极耦接。
在一些示例中，所述辅助输入电路还包括：第六电阻；其中，所述数据信号线通过所述第六电阻与所述辅助驱动晶体管的栅极耦接；
和/或，所述辅助输入电路还包括：辅助控制晶体管和第七电阻；其中，所述辅助驱动晶体管的第一极通过所述辅助控制晶体管与对应的辅助信号线耦接，且所述辅助晶体管的栅极通过所述第七电阻与第三参考信号端耦接。
本公开实施例提供的显示装置，包括上述显示面板。
本公开实施例提供的用于像素电路的驱动方法，包括：
数据写入阶段，所述数据输入电路响应于第一扫描信号端的信号，输入加载到数据信号端的数据电压；所述第一阈值补偿电路响应于所述第一扫描信号端的信号，将所述发光驱动晶体管的第一极和所述补偿节点导通；所述第二阈值补偿电路响应于所述第一扫描信号端的信号，将所述发光驱动晶体管的栅极和所述补偿节点导通；
辅助阶段，所述辅助控制电路响应于第二扫描信号端的信号，将辅助信号端的辅助电压提供给所述补偿节点；
发光阶段，所述发光驱动晶体管根据数据电压产生驱动所述发光器件发光的工作电流，驱动所述发光器件发光。
在一些示例中，在所述数据写入阶段之前，还包括：初始化阶段，所述初始化电路响应于复位信号端的信号，将第一初始化信号端的信号提供给所述发光驱动晶体管的栅极；所述发光调节电路响应于第二发光控制信号端的信号，将第二初始化信号端的信号提供给所述发光器件；
和/或，所述发光阶段包括：发光子阶段和发光调节子阶段；
在所述发光子阶段，所述发光控制电路被配置为响应于第一发光控制信号端的信号，将第一电源端的信号提供给所述发光驱动晶体管的第二极，以及将所述发光驱动晶体管的第一极与所述发光器件导通；所述发光驱动晶体管根据数据电压产生驱动所述发光器件发光的工作电流，驱动所述发光器件发光；
在所述发光调节子阶段，所述发光调节电路响应于第二发光控制信号端的信号，将第二初始化信号端的信号提供给所述发光器件。
本公开实施例提供的像素电路、其驱动方法、显示面板及显示装置，通过设置与补偿节点耦接的辅助控制电路，可以使辅助控制电路响应于第二扫描信号端的信号，将辅助信号端的辅助电压提供给补偿节点。由于辅助电压与数据电压相关，这样可以在将辅助电压提供给补偿节点后，使补偿节点的电压与数据电压相关，从而可以降低发光驱动晶体管的栅极的电压，由于第一阈值补偿电路和第二阈值补偿电路组成的漏电流路径出现的漏电流，提高发光驱动晶体管的栅极的电压稳定性。尤其是在像素电路应用于显示面板中后，在显示面板采用较低刷新频率驱动时，降低显示面板的闪烁(Flicker)问题。
附图说明
图1为本公开实施例中的像素电路的一些结构示意图；
图2为本公开实施例中的像素电路的另一些结构示意图；
图3为本公开实施例中的像素电路的又一些结构示意图；
图4为本公开实施例中的一些信号时序图；
图5为本公开实施例中的另一些信号时序图；
图6为本公开实施例中的像素电路的又一些结构示意图；
图7为本公开实施例中的显示面板的一些结构示意图；
图8为本公开实施例中的显示面板的另一些结构示意图；
图9为本公开实施例中的辅助输入电路的一些结构示意图；
图10为本公开实施例中的辅助输入电路的另一些结构示意图；
图11为本公开实施例中的辅助输入电路的又一些结构示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。并且在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。
需要注意的是，附图中各图形的尺寸和形状不反映真实比例，目的只是示意说明本公开内容。并且自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。
本公开实施例提供的像素电路，如图1所示，可以包括：
发光器件L；
发光驱动晶体管M0，发光驱动晶体管M0的第一极与发光器件L耦接，且发光驱动晶体管M0被配置为根据数据电压产生驱动发光器件L发光的工作电流；
数据输入电路10，与发光驱动晶体管M0耦接，且数据输入电路10被配置为响应于第一扫描信号端GA1的信号，输入加载到数据信号端DA的数据电压；
第一阈值补偿电路20，与发光驱动晶体管M0的第一极和补偿节点N0耦接，且第一阈值补偿电路20被配置为响应于第一扫描信号端GA1的信号，将发光驱动晶体管M0的第一极和补偿节点N0导通；
第二阈值补偿电路30，与发光驱动晶体管M0的栅极和补偿节点N0耦接，且第二阈值补偿电路30被配置为响应于第一扫描信号端GA1的信号，将发光驱动晶体管M0的栅极和补偿节点N0导通；
辅助控制电路40，与补偿节点N0耦接，且辅助控制电路40被配置为响应于第二扫描信号端GA2的信号，将辅助信号端VF的辅助电压提供给补偿节点N0；其中，辅助电压与数据电压相关。
本公开实施例提供的上述像素电路，通过设置与补偿节点耦接的辅助控制电路，可以使辅助控制电路响应于第二扫描信号端的信号，将辅助信号端的辅助电压提供给补偿节点。由于辅助电压与数据电压相关，这样可以在将辅助电压提供给补偿节点后，使补偿节点的电压与数据电压相关，从而可以降低发光驱动晶体管的栅极的电压，由于第一阈值补偿电路和第二阈值补偿电路组成的漏电流路径出现的漏电流，提高发光驱动晶体管的栅极的电压稳定性。尤其是在像素电路应用于显示面板中后，在显示面板采用较低刷新频率驱动时，降低显示面板的闪烁(Flicker)问题。
例如，显示面板可以具有多个刷新频率：240Hz、120Hz、90Hz、60Hz、30Hz、1Hz等，其中，240Hz可以作为最大刷新频率，120Hz、90Hz、60Hz、30Hz、1Hz可以作为较低刷新频率，在将本公开实施例提供的像素电路应用于显示面板中后，在显示面板采用较低刷新频率驱动时，降低显示面板的闪烁(Flicker)问题。
在具体实施时，在具体实施时，在本公开实施例中，发光器件L的第一电极与发光驱动晶体管M0的第一极耦接，发光器件L的第二电极与第二电源端VSS耦接。其中，发光器件L的第一电极可以为其正极，第二电极为其负极。并且，发光器件L一般为电致发光二极管，例如，发光器件L可以包括：微型发光二极管(Micro Light Emitting Diode，Micro LED)、有机电致发光二极管(Organic Light Emitting Diode，OLED)以及量子点发光二极管(Quantum Dot Light Emitting Diodes，QLED)中的至少一种。另外，一般发光器件L具有发光阈值电压，在发光器件L两端的电压大于或等于发光阈值电压时进行发光。在实际应用中，可以根据实际应用环境来设计确定发光器件L的具体结构，在此不作限定。
在具体实施时，在本公开实施例中，如图1所示，发光驱动晶体管M0可以为P型晶体管；其中，发光驱动晶体管M0的第二极为其源极，发光驱动晶体管M0的第一极为其漏极，并且该发光驱动晶体管M0处于饱和状态时，电流由发光驱动晶体管M0的源极流向其漏极。当然，发光驱动晶体管M0也可以为N型晶体管，在此不作限定。
在具体实施时，在本公开实施例中，如图1所示，像素电路还可以包括：发光控制电路50；其中，发光控制电路50被配置为响应于第一发光控制信号端EM1的信号，将第一电源端的信号提供给发光驱动晶体管M0的第二极，以及将发光驱动晶体管M0的第一极与发光器件L导通。
在具体实施时，在本公开实施例中，如图1所示，像素电路还可以包括：存储电路60，其中，存储电路60被配置为存储输入到发光驱动晶体管M0的栅极的电压。
在具体实施时，在本公开实施例中，如图2所示，像素电路还可以包括：初始化电路70；其中，初始化电路70被配置为响应于复位信号端RES的信号，将第一初始化信号端VINIT1的信号提供给发光驱动晶体管M0的栅极。
在具体实施时，在本公开实施例中，如图2所示，像素电路还可以包括：发光调节电路80；其中，发光调节电路80被配置为响应于第二发光控制信号端EM2的信号，将第二初始化信号端VINIT2的信号提供给发光器件L。
在具体实施时，在本公开实施例中，如图3所示，辅助控制电路40可以包括第一晶体管M1；其中，第一晶体管M1的栅极与第二扫描信号端GA2耦接，第一晶体管M1的第一极与辅助信号端VF耦接，第一晶体管M1的第二极与补偿节点N0耦接。
示例性地，如图3所示，第一晶体管M1可以设置为P型晶体管，并且第一晶体管M1在第二扫描信号端GA2加载的信号的低电平的控制下导通，在第二扫描信号端GA2加载的信号的高电平的控制下截止。或者，第一晶体管M1也可以设置为N型晶体管，并且第一晶体管M1在第二扫描信号端GA2加载的信号的高电平的控制下导通，在第二扫描信号端GA2加载的信号的低电平的控制下截止。
在具体实施时，在本公开实施例中，如图3所示，第一阈值补偿电路20可以包括第二晶体管M2；其中，第二晶体管M2的栅极与第一扫描信号端GA1耦接，第二晶体管M2的第一极与发光驱动晶体管M0的第一极耦接，第二晶体管M2的第二极与补偿节点N0耦接。
示例性地，如图3所示，第二晶体管M2可以设置为P型晶体管，并且第二晶体管M2在第一扫描信号端GA1加载的信号的低电平的控制下导通，在第一扫描信号端GA1加载的信号的高电平的控制下截止。或者，第二晶体管M2也可以设置为N型晶体管，并且第二晶体管M2在第一扫描信号端GA1加载的信号的高电平的控制下导通，在第一扫描信号端GA1加载的信号的低电平的控制下截止。
在具体实施时，在本公开实施例中，如图3所示，第二阈值补偿电路30包括第三晶体管M3；其中，第三晶体管M3的栅极与第一扫描信号端GA1耦接，第三晶体管M3的第一极与补偿节点N0耦接，第二晶体管M2的第二极与发光驱动晶体管M0的栅极耦接。
示例性地，如图3所示，第三晶体管M3可以设置为P型晶体管，并且第三晶体管M3在第一扫描信号端GA1加载的信号的低电平的控制下导通，在第一扫描信号端GA1加载的信号的高电平的控制下截止。或者，第三晶体管M3也可以设置为N型晶体管，并且第三晶体管M3在第一扫描信号端GA1加载的信号的高电平的控制下导通，在第一扫描信号端GA1加载的信号的低电平的控制下截止。
在具体实施时，在本公开实施例中，如图3所示，数据输入电路10包括第四晶体管M4；其中，第四晶体管M4的栅极与第一扫描信号端GA1耦接，第四晶体管M4的第一极与数据信号端DA耦接，第四晶体管M4的第二极与发光驱动晶体管M0的第二极耦接。
示例性地，如图3所示，第四晶体管M4可以设置为P型晶体管，并且第四晶体管M4在第一扫描信号端GA1加载的信号的低电平的控制下导通，在第一扫描信号端GA1加载的信号的高电平的控制下截止。或者，第四晶体管M4也可以设置为N型晶体管，并且第四晶体管M4在第一扫描信号端GA1加载的信号的高电平的控制下导通，在第一扫描信号端GA1加载的信号的低电平的控制下截止。
在具体实施时，在本公开实施例中，如图3所示，发光控制电路50包括第五晶体管M5和第六晶体管M6；其中，第五晶体管M5的栅极与第一发光控制信号端EM1耦接，第五晶体管M5的第一极与第一电源端耦接，第五晶体管M5的第二极与发光驱动晶体管M0的第二极耦接；第六晶体管M6的栅极与第一发光控制信号端EM1耦接，第六晶体管M6的第一极与发光驱动晶体管M0的第一极耦接，第六晶体管M6的第二极与发光器件L耦接。具体地，第六晶体管M6的第二极与发光器件L的第一电极耦接。
示例性地，如图3所示，第五晶体管M5可以设置为P型晶体管，并且第五晶体管M5在第一发光控制信号端EM1加载的信号的低电平的控制下导通，在第一发光控制信号端EM1加载的信号的高电平的控制下截止。或者，第五晶体管M5也可以设置为N型晶体管，并且第五晶体管M5在第一发光控制信号端EM1加载的信号的高电平的控制下导通，在第一发光控制信号端EM1加载的信号的低电平的控制下截止。
示例性地，如图3所示，第六晶体管M6可以设置为P型晶体管，并且第六晶体管M6在第一发光控制信号端EM1加载的信号的低电平的控制下导通，在第一发光控制信号端EM1加载的信号的高电平的控制下截止。或者，第六晶体管M6也可以设置为N型晶体管，并且第六晶体管M6在第一发光控制信号端EM1加载的信号的高电平的控制下导通，在第一发光控制信号端EM1加载的信号的低电平的控制下截止。
在具体实施时，在本公开实施例中，如图3所示，存储电路60可以包括：存储电容CST；其中，存储电容CST的第一电极板与发光驱动晶体管M0的栅极耦接，存储电容CST的第二电极板与发光驱动晶体管M0的第二极耦接。
在具体实施时，在本公开实施例中，如图3所示，初始化电路70可以包括第七晶体管M7；其中，第七晶体管M7的栅极与复位信号端RES耦接，第七晶体管M7的第一极与第一初始化信号端VINIT1耦接，第七晶体管M7的第二极与发光驱动晶体管M0的栅极耦接。
示例性地，如图3所示，第七晶体管M7可以设置为P型晶体管，并且第七晶体管M7在复位信号端RES加载的信号的低电平的控制下导通，在复位信号端RES加载的信号的高电平的控制下截止。或者，第七晶体管M7也可以设置为N型晶体管，并且第七晶体管M7在复位信号端RES加载的信号的高电平的控制下导通，在复位信号端RES加载的信号的低电平的控制下截止。进一步地，如图3所示，第七晶体管M7可以采用单栅极结构。
在具体实施时，在本公开实施例中，如图3所示，发光调节电路80包括第八晶体管M8；其中，第八晶体管M8的栅极与第二发光控制信号端EM2耦接，第八晶体管M8的第一极与第二初始化信号端VINIT2耦接，第八晶体管M8的第二极与发光器件L耦接。
示例性地，如图3所示，第八晶体管M8可以设置为P型晶体管，并且第八晶体管M8在第二发光控制信号端EM2加载的信号的低电平的控制下导通，在第二发光控制信号端EM2加载的信号的高电平的控制下截止。或者，第八晶体管M8也可以设置为N型晶体管，并且第八晶体管M8在第二发光控制信号端EM2加载的信号的高电平的控制下导通，在第二发光控制信号端EM2加载的信号的低电平的控制下截止。
在本公开实施例中，结合图3与图4所示，在第五至第八晶体管M8均为P型晶体管时，可以使第二发光控制信号端EM2加载的信号和第一发光控制信号端EM1加载的信号的相位相反。
以上仅是举例说明本公开实施例提供的像素电路中的各电路的具体结构，在具体实施时，上述电路的具体结构不限于本公开实施例提供的上述结构，还可以是本领域技术人员可知的其他结构，这些均在本公开的保护范围之内，具体在此不作限定。
示例性地，为了降低制备工艺，在具体实施时，在本公开实施例中，如图3所示，第一至第八晶体管M8M1～M8可以均为P型晶体管。当然，第一至第八晶体管M8也可以均为N型晶体管，这也可以根据实际应用环境来设计确定，在此不作限定。
需要说明的是，本公开上述实施例中提到的晶体管可以是薄膜晶体管(Thin FilmTransistor，TFT)，也可以是金属氧化物半导体场效应管(Metal Oxide Scmiconductor，MOS)，在此不作限定。
在具体实施中，可以根据晶体管的类型以及其栅极的信号，将晶体管的第一极作为其源极，第二极作为其漏极；或者，反之，将晶体管的第一极作为其漏极，第二极作为其源极，这可以根据实际应用环境来设计确定，具体在此不做具体区分。
在具体实施时，在本公开实施例中，第一电源端的电压Vdd一般为正值，第二电源端的电压Vss一般接地或为负值。在实际应用中，第一电源端的电压Vdd和第二电源端的电压Vss的具体数值可以根据实际应用环境来设计确定，在此不作限定。
本公开实施例还提供了用于像素电路的驱动方法，可以包括如下步骤：
数据写入阶段，数据输入电路10响应于第一扫描信号端GA1的信号，输入加载到数据信号端DA的数据电压；第一阈值补偿电路20响应于第一扫描信号端GA1的信号，将发光驱动晶体管M0的第一极和补偿节点N0导通；第二阈值补偿电路30响应于第一扫描信号端GA1的信号，将发光驱动晶体管M0的栅极和补偿节点N0导通；
辅助阶段，辅助控制电路40响应于第二扫描信号端GA2的信号，将辅助信号端VF的辅助电压提供给补偿节点N0；
发光阶段，发光驱动晶体管M0根据数据电压产生驱动发光器件L发光的工作电流，驱动发光器件L发光。
在本公开一些实施例中，在数据写入阶段之前，还可以包括：初始化阶段，初始化电路70响应于复位信号端RES的信号，将第一初始化信号端VINIT1的信号提供给发光驱动晶体管M0的栅极；发光调节电路80响应于第二发光控制信号端EM2的信号，将第二初始化信号端VINIT2的信号提供给发光器件L。
在本公开一些实施例中，发光阶段包括：发光子阶段和发光调节子阶段；其中，在发光子阶段，发光控制电路50被配置为响应于第一发光控制信号端EM1的信号，将第一电源端的信号提供给发光驱动晶体管M0的第二极，以及将发光驱动晶体管M0的第一极与发光器件L导通；发光驱动晶体管M0根据数据电压产生驱动发光器件L发光的工作电流，驱动发光器件L发光。在发光调节子阶段，发光调节电路80响应于第二发光控制信号端EM2的信号，将第二初始化信号端VINIT2的信号提供给发光器件L。
下面以图3所示的像素电路的结构为例，结合图4所示的信号时序图对本公开实施例提供的像素电路的工作过程作以描述。其中，主要选取图4所示的信号时序图中的初始化阶段T1、数据写入阶段T2、辅助阶段T3、发光阶段T4。其中，发光阶段T4包括发光子阶段T41、发光调节子阶段T42以及发光子阶段T43。并且，res代表加载到复位信号端RES的信号，ga1代表加载到第一扫描信号端GA1的信号，ga2代表加载到第二扫描信号端GA2的信号，em1代表加载到第一发光控制信号端EM1的信号，em2代表加载到第二发光控制信号端EM2的信号，da代表加载到数据信号端DA的信号，vf代表加载到辅助信号端VF的信号。
在初始化阶段T1中，第二晶体管M2、第三晶体管M3以及第四晶体管M4在信号ga1的高电平的控制下截止。第一晶体管M1在信号ga2的高电平的控制下截止。第五晶体管M5以及第六晶体管M6在信号em1的高电平的控制下截止。第七晶体管M7在信号res的低电平的控制下导通，以将第一初始化信号端VINIT1加载的信号提供给发光驱动晶体管M0的栅极，以对发光驱动晶体管M0的栅极进行初始化。第八晶体管M8在信号em2的低电平的控制下导通，以将第二初始化信号端VINIT2加载的信号提供给发光器件L的第一电极，以对发光器件L进行初始化。
在数据写入阶段T2中，第一晶体管M1在信号ga2的高电平的控制下截止。第五晶体管M5以及第六晶体管M6在信号em1的高电平的控制下截止。第七晶体管M7在信号res的高电平的控制下截止。第八晶体管M8在信号em2的低电平的控制下导通，以将第二初始化信号端VINIT2加载的信号提供给发光器件L的第一电极，以对发光器件L进行初始化。并且，第二晶体管M2、第三晶体管M3以及第四晶体管M4在信号ga1的低电平的控制下导通。由于第二晶体管M2和第三晶体管M3导通，则发光驱动晶体管M0形成二极管连接结构。数据信号端DA加载数据电压，并通过导通的第四晶体管M4和形成二极管连接结构的发光驱动晶体管M0，对发光驱动晶体管M0的栅极进行充电，直至发光驱动晶体管M0的栅极电压变为Vda+Vth1(Vda代表数据电压，Vth1代表发光驱动晶体管M0的阈值电压)。
在辅助阶段T3，第二晶体管M2、第三晶体管M3以及第四晶体管M4在信号ga1的高电平的控制下截止。第五晶体管M5以及第六晶体管M6在信号em1的高电平的控制下截止。第七晶体管M7在信号res的高电平的控制下截止。第八晶体管M8在信号em2的低电平的控制下导通，以将第二初始化信号端VINIT2加载的信号提供给发光器件L的第一电极，以对发光器件L进行初始化。并且，第一晶体管M1在信号ga2的低电平的控制下导通，以将辅助信号端VF加载的辅助电压Vvf提供给补偿节点N0，以使补偿节点N0的电压为与数据电压Vda相关的辅助电压。从而可以降低发光驱动晶体管M0的栅极的电压，由于第二晶体管M2和第三晶体管M3组成的漏电流路径出现的漏电流，提高发光驱动晶体管M0的栅极的电压稳定性。尤其是在像素电路应用于显示面板中后，在显示面板采用较低刷新频率驱动时，降低显示面板的闪烁问题。
在发光子阶段T41，第一晶体管M1在信号ga2的高电平的控制下截止。第二晶体管M2、第三晶体管M3以及第四晶体管M4在信号ga1的高电平的控制下截止。第七晶体管M7在信号res的高电平的控制下截止。第八晶体管M8在信号em2的高电平的控制下截止。并且，第五晶体管M5以及第六晶体管M6在信号em1的低电平的控制下导通。导通的第五晶体管M5将第一电源端的信号提供给发光驱动晶体管M0的第二极，以使发光驱动晶体管M0的第二极的电压为Vdd。由于发光驱动晶体管M0的栅极电压为Vda+Vth1，发光驱动晶体管M0产生的工作电流IL为：IL＝K1(Vda+Vth1-Vdd-Vth1)2＝K1(Vda-Vdd)2。导通的第六晶体管M6将发光驱动晶体管M0的第一极与发光器件L的第一电极导通，从而将工作电流IL提供给发光器件L，以驱动发光器件L发光。并且，K1为发光驱动晶体管M0的结构常数。
在发光调节子阶段T42中，第一晶体管M1在信号ga2的高电平的控制下截止。第二晶体管M2、第三晶体管M3以及第四晶体管M4在信号ga1的高电平的控制下截止。第五晶体管M5以及第六晶体管M6在信号em1的高电平的控制下截止。第七晶体管M7在信号res的高电平的控制下截止。第八晶体管M8在信号em2的低电平的控制下导通，以将第二初始化信号端VINIT2加载的信号提供给发光器件L的第一电极，以对发光器件L进行初始化，从而使发光器件L熄灭，停止发光。
在发光子阶段T43中，第一晶体管M1在信号ga2的高电平的控制下截止。第二晶体管M2、第三晶体管M3以及第四晶体管M4在信号ga1的高电平的控制下截止。第七晶体管M7在信号res的高电平的控制下截止。第八晶体管M8在信号em2的高电平的控制下截止。并且，第五晶体管M5以及第六晶体管M6在信号em1的低电平的控制下导通。导通的第五晶体管M5将第一电源端的信号提供给发光驱动晶体管M0的第二极，以使发光驱动晶体管M0的第二极的电压为Vdd。由于发光驱动晶体管M0的栅极电压为Vda+Vth1，发光驱动晶体管M0产生的工作电流IL为：IL＝K[Vda+Vth1-Vdd-Vth1]2＝K[Vda-Vdd]2。导通的第六晶体管M6将发光驱动晶体管M0的第一极与发光器件L的第一电极导通，从而将工作电流IL提供给发光器件L，以驱动发光器件L发光。
需要说明的是，通过在发光阶段中设置发光调节子阶段，可以调节发光器件L的亮度。并且，发光阶段包括的发光子阶段和发光调节子阶段交替设置。并且，发光阶段包括的发光子阶段和发光调节子阶段的具体数量可以根据实际应用想需求进行确定，在此不作限定。
本公开实施例提供了像素电路的另一些信号时序图，如图5所示，其针对上述实施例中的实施方式进行了变形。下面仅说明本实施例与上述实施例的区别之处，其相同之处在此不作赘述。
在本公开实施例中，初始化阶段可以包括第一初始化阶段和第二初始化阶段。其中，第一初始化阶段和第二初始化阶段交替设置。并且，第一初始化阶段和第二初始化阶段的数量可以相同。例如，第一初始化阶段和第二初始化阶段可以分别设置3个。当然，第一初始化阶段和第二初始化阶段的数量可以根据实际应用的需求进行确定。
在本公开实施例中，在第一初始化阶段，初始化电路70响应于复位信号端RES的信号，将第一初始化信号端VINIT1的信号提供给发光驱动晶体管M0的栅极。发光调节电路80响应于第二发光控制信号端EM2的信号，将第二初始化信号端VINIT2的信号提供给发光器件L。
在本公开实施例中，在第二初始化阶段，数据输入电路10响应于第一扫描信号端GA1的信号，将加载到数据信号端DA的复位电压提供给发光驱动晶体管M0的第二极。发光调节电路80响应于第二发光控制信号端EM2的信号，将第二初始化信号端VINIT2的信号提供给发光器件L。
下面以图3所示的像素电路的结构为例，结合图5所示的信号时序图对本公开实施例提供的像素电路的工作过程作以描述。其中，主要选取图5所示的信号时序图中的初始化阶段T1、数据写入阶段T2、辅助阶段T3、发光阶段T4。其中，初始化阶段T1包括第一初始化阶段T11、第二初始化阶段T12、第一初始化阶段T13、第二初始化阶段T14、第一初始化阶段T15。发光阶段T4包括发光子阶段T41、发光调节子阶段T42以及发光子阶段T43。并且，res代表加载到复位信号端RES的信号，ga1代表加载到第一扫描信号端GA1的信号，ga2代表加载到第二扫描信号端GA2的信号，em1代表加载到第一发光控制信号端EM1的信号，em2代表加载到第二发光控制信号端EM2的信号，da代表加载到数据信号端DA的信号，vf代表加载到辅助信号端VF的信号。
在第一初始化阶段T11，第二晶体管M2、第三晶体管M3以及第四晶体管M4在信号ga1的高电平的控制下截止。第一晶体管M1在信号ga2的高电平的控制下截止。第五晶体管M5以及第六晶体管M6在信号em1的高电平的控制下截止。第七晶体管M7在信号res的低电平的控制下导通，以将第一初始化信号端VINIT1加载的信号提供给发光驱动晶体管M0的栅极，以对发光驱动晶体管M0的栅极进行初始化。第八晶体管M8在信号em2的低电平的控制下导通，以将第二初始化信号端VINIT2加载的信号提供给发光器件L的第一电极，以对发光器件L进行初始化。
在第二初始化阶段T12，第一晶体管M1在信号ga2的高电平的控制下截止。第五晶体管M5以及第六晶体管M6在信号em1的高电平的控制下截止。第七晶体管M7在信号res的低电平的控制下截止。第二晶体管M2、第三晶体管M3以及第四晶体管M4在信号ga1的低电平的控制下导通，以将数据信号端DA加载的复位电压提供给发光驱动晶体管M0的栅极、第一极以及第二极，以对发光驱动晶体管M0的栅极、第一极以及第二极进行初始化。第八晶体管M8在信号em2的低电平的控制下导通，以将第二初始化信号端VINIT2加载的信号提供给发光器件L的第一电极，以对发光器件L进行初始化。
在第一初始化阶段T13，像素电路在T13阶段的工作过程与其在T11阶段的工作过程基本相同，在此不作赘述。
在第二初始化阶段T14，像素电路在T14阶段的工作过程与其在T12阶段的工作过程基本相同，在此不作赘述。
在第一初始化阶段T15，像素电路在T15阶段的工作过程与其在T11阶段的工作过程基本相同，在此不作赘述。
像素电路在数据写入阶段T2、辅助阶段T3、发光阶段T4的工作过程与上述实施例中的工作过程基本相同，在此不作赘述。
本公开实施例提供了像素电路的另一些结构示意图，如图6所示，其针对上述实施例中的实施方式进行了变形。下面仅说明本实施例与上述实施例的区别之处，其相同之处在此不作赘述。
在本公开一些实施例中，第七晶体管M7也可以设置为双栅极结构。例如，图6所示，第七晶体管M7可以包括第一子晶体管和第二子晶体管。其中，第一子晶体管的栅极和第二子晶体管的栅极均与复位信号端RES耦接，第一子晶体管的第一极与第一初始化信号端VINIT1耦接，第一子晶体管的第二极与第二子晶体管的第一极耦接，第二子晶体管的第二极与发光驱动晶体管M0的栅极耦接。示例性地，第一子晶体管和第二子晶体管可以均设置为P型晶体管，其受复位信号端RES的信号的低电平控制导通，受复位信号端RES的信号的高电平控制截止。
需要说明的是，图6所示的像素电路对应的信号时序图，如图4与图5所示。并且，图6所示的像素电路的工作过程，可以与上述实施例的工作过程基本相同，在此不作赘述。
本公开实施例还提供了显示面板，如图7所示，可以包括显示区和非显示区。显示区可以包括阵列排布的多个像素单元。示例性地，每个像素单元包括多种不同颜色的子像素spx。每个子像素中可以包括上述任一种像素电路。例如，像素单元可以包括红色子像素，绿色子像素以及蓝色子像素，这样可以通过红绿蓝进行混色，以实现彩色显示。或者，像素单元也可以包括红色子像素，绿色子像素、蓝色子像素以及白色子像素，这样可以通过红绿蓝白进行混色，以实现彩色显示。当然，在实际应用中，像素单元中的子像素的发光颜色可以根据实际应用环境来设计确定，在此不作限定。下面以像素单元包括红色子像素，绿色子像素以及蓝色子像素为例进行说明。
在本公开一些实施例中，如图8所示，显示面板还可以包括：多条辅助信号线VFS、多条数据信号线DAS、多条复位信号线RESS、多条第一发光控制信号线EMS1、多条第二发光控制信号线EMS2、多条第一扫描信号线GAS1以及多条第二扫描信号线GAS2。其中，一列子像素中的像素电路的辅助信号端VF与一条辅助信号线VFS耦接，以通过辅助信号线VFS向辅助信号端VF传输辅助电压。并且，一列子像素中的像素电路的数据信号端DA与一条数据信号线DAS耦接，以通过数据信号线DAS向数据信号端DA传输数据电压和复位电压。并且，一行子像素中的像素电路的复位信号端RES与一条复位信号线RESS耦接，以通过复位信号线RESS向复位信号端RES传输信号。并且，一行子像素中的像素电路的第一扫描信号端GA1与一条第一扫描信号线GAS1耦接，以通过第一扫描信号线GAS1向第一扫描信号端GA1传输信号。并且，一行子像素中的像素电路的第二扫描信号端GA2与一条第二扫描信号线GAS2耦接，以通过第二扫描信号线GAS2向第二扫描信号端GA2传输信号。并且，一行子像素中的像素电路的第一发光控制信号端EM1与一条第一发光控制信号线EMS1耦接，以通过第一发光控制信号线EMS1向第一发光控制信号端EM1传输信号。并且，一行子像素中的像素电路的第二发光控制信号端EM2与一条第二发光控制信号线EMS2耦接，以通过第二发光控制信号线EMS2向第二发光控制信号端EM2传输信号。
在本公开实施例中，如图8所示，显示面板还可以包括：多个辅助输入电路100。该多个辅助输入电路100可以设置在非显示区。其中，一个辅助输入电路100对应一列子像素，且辅助输入电路100分别与对应的子像素耦接的辅助信号线VFS和数据信号线DAS耦接。并且，辅助输入电路100被配置为在通过数据信号线DAS对耦接的数据信号端DA加载数据电压时，根据数据信号线DAS上的数据电压产生辅助电压，并将产生的辅助电压输入到耦接的辅助信号线VFS上。
在本公开实施例中，如图9所示，辅助输入电路100可以包括：辅助驱动晶体管Mf和控制电路110。其中，辅助驱动晶体管Mf的栅极与对应的数据信号端DA耦接，辅助驱动晶体管Mf的第一极与对应的辅助信号线VFS耦接，且辅助驱动晶体管Mf被配置为根据数据信号线DAS上的数据电压产生辅助电流。控制电路110与辅助驱动晶体管Mf的第一极耦接，且控制电路110被配置为根据辅助电流调整辅助驱动晶体管Mf的第一极的电压，并将调整后的电压作为辅助电压输入到耦接的辅助信号线VFS上。示例性地，辅助驱动晶体管Mf可以设置为P型晶体管。其中，辅助驱动晶体管Mf的第二极为其源极，辅助驱动晶体管Mf的第一极为其漏极，并且该辅助驱动晶体管Mf处于饱和状态时，电流由辅助驱动晶体管Mf的源极流向其漏极。当然，辅助驱动晶体管Mf也可以为N型晶体管，在此不作限定。
在本公开实施例中，如图10所示，控制电路110包括：第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4以及第五电阻R5；
第一电阻R1的第一端与第一参考信号端VREF1耦接，第一电阻R1的第二端与辅助驱动晶体管Mf的第一极耦接；
第二电阻R2的第一端与第一参考信号端VREF1耦接，第二电阻R2的第二端与辅助驱动晶体管Mf的第二极耦接；
第三电阻R3的第一端与辅助驱动晶体管Mf的第二极耦接，第三电阻R3的第二端与辅助驱动晶体管Mf的第一极耦接；
第四电阻R4的第一端与辅助驱动晶体管Mf的第一极耦接，第四电阻R4的第二端与辅助驱动晶体管Mf的栅极耦接；
第五电阻R5的第一端与第二参考信号端VREF2耦接，第五电阻R5的第二端与辅助驱动晶体管Mf的第一极耦接。
在本公开实施例中，如图11所示，辅助输入电路100还可以包括：第六电阻R6；其中，数据信号线DAS通过第六电阻R6与辅助驱动晶体管Mf的栅极耦接。
在本公开实施例中，如图11所示，辅助输入电路100还可以包括：辅助控制晶体管Mc和第七电阻R7；其中，辅助驱动晶体管Mf的第一极通过辅助控制晶体管Mc与对应的辅助信号线VFS耦接，且辅助晶体管的栅极通过第七电阻R7与第三参考信号端VREF3耦接。示例性地，辅助控制晶体管Mc可以设置为P型晶体管，并且，第三参考信号端VREF3的信号可以设置为直流的低电平信号，从而可以控制辅助控制晶体管Mc持续导通。或者，辅助控制晶体管Mc也可以设置为N型晶体管，并且，第三参考信号端VREF3的信号可以设置为直流的高电平信号，从而可以控制辅助控制晶体管Mc持续导通。
示例性地，第五电阻R5的电阻值可以大于第四电阻R4的电阻值。例如，可以使第五电阻R5的电阻值远远大于第四电阻R4的电阻值。当然，在实际应用中，第五电阻R5的电阻值和第四电阻R4的电阻值可以根据实际应用的需求进行确定，在此不作限定。
示例性地，第二电阻R2的电阻值、第六电阻R6的电阻值以及第七电阻R7的电阻值可以大致相同。当然，在实际应用中，第二电阻R2的电阻值、第六电阻R6的电阻值以及第七电阻R7的电阻值可以根据实际应用的需求进行确定，在此不作限定。
示例性地，第一电阻R1的电阻值以及第三电阻R3的电阻值可以大致相同。当然，在实际应用中，第一电阻R1的电阻值以及第三电阻R3的电阻值可以根据实际应用的需求进行确定，在此不作限定。
示例性地，第一参考信号端VREF1的信号可以为直流的低电压，第二参考信号端VREF2的信号可以为直流的高电压。当然，在实际应用中，第一参考信号端VREF1的信号和第二参考信号端VREF2的信号的具体电压值可以根据实际应用的需求进行确定，在此不作限定。
下面以图11所示的结构为例进行说明。在数据信号线DAS上加载数据电压Vda时，可以通过第一电阻R1至第六电阻R6的相互作用，可以使辅助驱动晶体管Mf产生辅助电流Id，Id＝K2*(Vda-VN2-Vth2)2。由于辅助控制晶体管Mc常开，通过辅助电流Id的作用，可以调整第一电阻R1的第二端的电压，即可以调整辅助信号线VFS上的辅助电压的电压值。从而可以使辅助信号线VFS上的辅助电压的电压可以与当前的数据电压Vda相关。这样在辅助阶段T3，可以使补偿节点N0的电压为与数据电压Vda相关的辅助电压。从而可以降低发光驱动晶体管M0的栅极的电压，由于第二晶体管M2和第三晶体管M3组成的漏电流路径出现的漏电流，提高发光驱动晶体管M0的栅极的电压稳定性。尤其是在像素电路应用于显示面板中后，在显示面板采用较低刷新频率驱动时，降低显示面板的闪烁问题。
本公开实施例还提供了一种显示装置，包括本公开实施例提供的上述显示面板。该显示装置解决问题的原理与前述显示面板相似，因此该显示装置的实施可以参见前述显示面板的实施，重复之处在此不再赘述。
在具体实施时，在本公开实施例中，显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本公开的限制。
本公开实施例提供的像素电路、其驱动方法、显示面板及显示装置，通过设置与补偿节点耦接的辅助控制电路，可以使辅助控制电路响应于第二扫描信号端的信号，将辅助信号端的辅助电压提供给补偿节点。由于辅助电压与数据电压相关，这样可以在将辅助电压提供给补偿节点后，使补偿节点的电压与数据电压相关，从而可以降低发光驱动晶体管的栅极的电压，由于第一阈值补偿电路和第二阈值补偿电路组成的漏电流路径出现的漏电流，提高发光驱动晶体管的栅极的电压稳定性。尤其是在像素电路应用于显示面板中后，在显示面板采用较低刷新频率驱动时，降低显示面板的闪烁(Flicker)问题。
显然，本领域的技术人员可以对本公开进行各种改动和变型而不脱离本公开的精神和范围。这样，倘若本公开的这些修改和变型属于本公开权利要求及其等同技术的范围之内，则本公开也意图包含这些改动和变型在内。

Claims (10)

1.一种显示面板，其特征在于，包括：
多个子像素；其中，各所述子像素包括像素电路；
其中，所述像素电路包括：
发光器件；发光驱动晶体管，所述发光驱动晶体管的第一极与所述发光器件耦接，且所述发光驱动晶体管被配置为根据数据电压产生驱动所述发光器件发光的工作电流；数据输入电路，与所述发光驱动晶体管耦接，且所述数据输入电路被配置为响应于第一扫描信号端的信号，输入加载到数据信号端的数据电压；第一阈值补偿电路，与所述发光驱动晶体管的第一极和补偿节点耦接，且所述第一阈值补偿电路被配置为响应于所述第一扫描信号端的信号，将所述发光驱动晶体管的第一极和所述补偿节点导通；第二阈值补偿电路，与所述发光驱动晶体管的栅极和所述补偿节点耦接，且所述第二阈值补偿电路被配置为响应于所述第一扫描信号端的信号，将所述发光驱动晶体管的栅极和所述补偿节点导通；辅助控制电路，与所述补偿节点耦接，且所述辅助控制电路被配置为响应于第二扫描信号端的信号，将辅助信号端的辅助电压提供给所述补偿节点；其中，所述辅助电压与所述数据电压相关；其中，所述辅助控制电路包括第一晶体管；所述第一晶体管的栅极与所述第二扫描信号端耦接，所述第一晶体管的第一极与所述辅助信号端耦接，所述第一晶体管的第二极与所述补偿节点耦接；
所述显示面板还包括：
多条辅助信号线；其中，一列子像素中的像素电路的辅助信号端与一条辅助信号线耦接；
多条数据信号线；其中，一列子像素中的像素电路的数据信号端与一条数据信号线耦接；
多条第二扫描信号线；其中，一行子像素中的像素电路的第二扫描信号端与一条第二扫描信号线耦接；
多个辅助输入电路，其中，一个所述辅助输入电路对应一列子像素，且所述辅助输入电路分别与对应的子像素耦接的辅助信号线和数据信号线耦接；
所述辅助输入电路被配置为在通过所述数据信号线对耦接的数据信号端加载数据电压时，根据所述数据信号线上的数据电压产生辅助电压，并将产生的所述辅助电压输入到耦接的辅助信号线上；
其中，所述辅助输入电路包括：
辅助驱动晶体管，所述辅助驱动晶体管的栅极与对应的数据信号端耦接，所述辅助驱动晶体管的第一极与对应的辅助信号线耦接，且所述辅助驱动晶体管被配置为根据所述数据信号线上的数据电压产生辅助电流；
控制电路，与所述辅助驱动晶体管的第一极耦接，被配置为根据所述辅助电流调整所述辅助驱动晶体管的第一极的电压，并将调整后的电压作为所述辅助电压输入到耦接的辅助信号线上。
2.如权利要求1所述的显示面板，其特征在于，所述第一阈值补偿电路包括第二晶体管；其中，所述第二晶体管的栅极与所述第一扫描信号端耦接，所述第二晶体管的第一极与所述发光驱动晶体管的第一极耦接，所述第二晶体管的第二极与所述补偿节点耦接；
和/或，所述第二阈值补偿电路包括第三晶体管；其中，所述第三晶体管的栅极与所述第一扫描信号端耦接，所述第三晶体管的第一极与所述补偿节点耦接，所述第二晶体管的第二极与所述发光驱动晶体管的栅极耦接。
3.如权利要求1所述的显示面板，其特征在于，所述数据输入电路包括第四晶体管；其中，所述第四晶体管的栅极与所述第一扫描信号端耦接，所述第四晶体管的第一极与所述数据信号端耦接，所述第四晶体管的第二极与所述发光驱动晶体管的第二极耦接。
4.如权利要求1-3任一项所述的显示面板，其特征在于，所述像素电路还包括：发光控制电路；其中，所述发光控制电路被配置为响应于第一发光控制信号端的信号，将第一电源端的信号提供给所述发光驱动晶体管的第二极，以及将所述发光驱动晶体管的第一极与所述发光器件导通；
和/或，所述像素电路还包括：存储电路，其中，所述存储电路被配置为存储输入到所述发光驱动晶体管的栅极的电压；
和/或，所述像素电路还包括：初始化电路；其中，所述初始化电路被配置为响应于复位信号端的信号，将第一初始化信号端的信号提供给所述发光驱动晶体管的栅极；
和/或，所述像素电路还包括：发光调节电路；其中，所述发光调节电路被配置为响应于第二发光控制信号端的信号，将第二初始化信号端的信号提供给所述发光器件。
5.如权利要求4所述的显示面板，其特征在于，所述发光控制电路包括第五晶体管和第六晶体管；其中，所述第五晶体管的栅极与所述第一发光控制信号端耦接，所述第五晶体管的第一极与所述第一电源端耦接，所述第五晶体管的第二极与所述发光驱动晶体管的第二极耦接；所述第六晶体管的栅极与所述第一发光控制信号端耦接，所述第六晶体管的第一极与所述发光驱动晶体管的第一极耦接，所述第六晶体管的第二极与所述发光器件耦接；
和/或，所述存储电路包括：存储电容；其中，所述存储电容的第一电极板与所述发光驱动晶体管的栅极耦接，所述存储电容的第二电极板与所述发光驱动晶体管的第二极耦接；
和/或，所述初始化电路包括第七晶体管；其中，所述第七晶体管的栅极与所述复位信号端耦接，所述第七晶体管的第一极与所述第一初始化信号端耦接，所述第七晶体管的第二极与所述发光驱动晶体管的栅极耦接；
和/或，所述发光调节电路包括第八晶体管；其中，所述第八晶体管的栅极与所述第二发光控制信号端耦接，所述第八晶体管的第一极与所述第二初始化信号端耦接，所述第八晶体管的第二极与所述发光器件耦接。
6.如权利要求1-3任一项所述的显示面板，其特征在于，所述控制电路包括：第一电阻、第二电阻、第三电阻、第四电阻以及第五电阻；
所述第一电阻的第一端与第一参考信号端耦接，所述第一电阻的第二端与所述辅助驱动晶体管的第一极以及所述辅助信号线耦接；
所述第二电阻的第一端与所述第一参考信号端耦接，所述第二电阻的第二端与所述辅助驱动晶体管的第二极耦接；
所述第三电阻的第一端与所述辅助驱动晶体管的第二极耦接，所述第三电阻的第二端与所述辅助驱动晶体管的第一极耦接；
所述第四电阻的第一端与所述辅助驱动晶体管的第一极耦接，所述第四电阻的第二端与所述辅助驱动晶体管的栅极耦接；
所述第五电阻的第一端与第二参考信号端耦接，所述第五电阻的第二端与所述辅助驱动晶体管的第一极耦接。
7.如权利要求6所述的显示面板，其特征在于，所述辅助输入电路还包括：第六电阻；其中，所述数据信号线通过所述第六电阻与所述辅助驱动晶体管的栅极耦接；
和/或，所述辅助输入电路还包括：辅助控制晶体管和第七电阻；其中，所述辅助驱动晶体管的第一极通过所述辅助控制晶体管与对应的辅助信号线耦接，且所述辅助控制晶体管的栅极通过所述第七电阻与第三参考信号端耦接。
8.一种显示装置，其特征在于，包括如权利要求1-7任一项所述的显示面板。
9.一种用于如权利要求1-7任一项所述的显示面板的驱动方法，其特征在于，包括：
数据写入阶段，所述数据输入电路响应于第一扫描信号端的信号，输入加载到数据信号端的数据电压；所述第一阈值补偿电路响应于所述第一扫描信号端的信号，将所述发光驱动晶体管的第一极和所述补偿节点导通；所述第二阈值补偿电路响应于所述第一扫描信号端的信号，将所述发光驱动晶体管的栅极和所述补偿节点导通；
辅助阶段，所述辅助控制电路响应于第二扫描信号端的信号，将辅助信号端的辅助电压提供给所述补偿节点；
发光阶段，所述发光驱动晶体管根据数据电压产生驱动所述发光器件发光的工作电流，驱动所述发光器件发光。
10.如权利要求9所述的驱动方法，其特征在于，在所述数据写入阶段之前，还包括：初始化阶段，初始化电路响应于复位信号端的信号，将第一初始化信号端的信号提供给所述发光驱动晶体管的栅极；发光调节电路响应于第二发光控制信号端的信号，将第二初始化信号端的信号提供给所述发光器件；
和/或，所述发光阶段包括：发光子阶段和发光调节子阶段；
在所述发光子阶段，发光控制电路被配置为响应于第一发光控制信号端的信号，将第一电源端的信号提供给所述发光驱动晶体管的第二极，以及将所述发光驱动晶体管的第一极与所述发光器件导通；所述发光驱动晶体管根据数据电压产生驱动所述发光器件发光的工作电流，驱动所述发光器件发光；
在所述发光调节子阶段，所述发光调节电路响应于第二发光控制信号端的信号，将第二初始化信号端的信号提供给所述发光器件。
CN202210303724.8A 2022-03-24 2022-03-24 像素电路、其驱动方法、显示面板及显示装置 Active CN114783382B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210303724.8A CN114783382B (zh) 2022-03-24 2022-03-24 像素电路、其驱动方法、显示面板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210303724.8A CN114783382B (zh) 2022-03-24 2022-03-24 像素电路、其驱动方法、显示面板及显示装置

Publications (2)

Publication Number Publication Date
CN114783382A CN114783382A (zh) 2022-07-22
CN114783382B true CN114783382B (zh) 2023-12-26

Family

ID=82426093

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210303724.8A Active CN114783382B (zh) 2022-03-24 2022-03-24 像素电路、其驱动方法、显示面板及显示装置

Country Status (1)

Country Link
CN (1) CN114783382B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024187379A1 (zh) * 2023-03-14 2024-09-19 京东方科技集团股份有限公司 像素电路、显示装置及驱动方法
WO2025020130A1 (zh) * 2023-07-26 2025-01-30 京东方科技集团股份有限公司 像素电路、显示装置及驱动方法

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106710529A (zh) * 2016-12-19 2017-05-24 上海天马有机发光显示技术有限公司 一种像素驱动电路、驱动方法及有机发光显示面板
CN106910468A (zh) * 2017-04-28 2017-06-30 上海天马有机发光显示技术有限公司 显示面板、显示装置及像素电路的驱动方法
CN108428434A (zh) * 2018-02-27 2018-08-21 上海天马有机发光显示技术有限公司 像素电路、有机发光显示面板及显示装置
CN110752246A (zh) * 2019-11-13 2020-02-04 昆山国显光电有限公司 一种阵列基板及显示面板
CN110767163A (zh) * 2019-11-08 2020-02-07 京东方科技集团股份有限公司 一种像素电路及显示面板
CN110992880A (zh) * 2019-12-19 2020-04-10 武汉天马微电子有限公司 一种显示面板及显示装置
CN111445848A (zh) * 2020-04-30 2020-07-24 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示基板
CN111668263A (zh) * 2019-03-06 2020-09-15 三星显示有限公司 显示面板和包括该显示面板的显示设备
CN112382235A (zh) * 2020-12-01 2021-02-19 合肥维信诺科技有限公司 一种像素电路及其控制方法、显示面板
CN113096604A (zh) * 2021-04-01 2021-07-09 京东方科技集团股份有限公司 像素电路、显示面板及显示设备
CN113421514A (zh) * 2021-06-23 2021-09-21 昆山国显光电有限公司 像素电路及其驱动方法、显示面板及显示装置
CN113516951A (zh) * 2021-04-30 2021-10-19 昆山工研院新型平板显示技术中心有限公司 像素驱动电路及其驱动方法、显示装置
CN113808521A (zh) * 2021-09-22 2021-12-17 昆山国显光电有限公司 像素电路、显示面板及像素电路的驱动方法
CN113936606A (zh) * 2020-07-14 2022-01-14 三星显示有限公司 显示装置

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106710529A (zh) * 2016-12-19 2017-05-24 上海天马有机发光显示技术有限公司 一种像素驱动电路、驱动方法及有机发光显示面板
CN106910468A (zh) * 2017-04-28 2017-06-30 上海天马有机发光显示技术有限公司 显示面板、显示装置及像素电路的驱动方法
CN108428434A (zh) * 2018-02-27 2018-08-21 上海天马有机发光显示技术有限公司 像素电路、有机发光显示面板及显示装置
CN111668263A (zh) * 2019-03-06 2020-09-15 三星显示有限公司 显示面板和包括该显示面板的显示设备
CN110767163A (zh) * 2019-11-08 2020-02-07 京东方科技集团股份有限公司 一种像素电路及显示面板
CN110752246A (zh) * 2019-11-13 2020-02-04 昆山国显光电有限公司 一种阵列基板及显示面板
CN112967682A (zh) * 2019-12-19 2021-06-15 武汉天马微电子有限公司 一种显示面板及显示装置
CN110992880A (zh) * 2019-12-19 2020-04-10 武汉天马微电子有限公司 一种显示面板及显示装置
CN111445848A (zh) * 2020-04-30 2020-07-24 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示基板
CN113936606A (zh) * 2020-07-14 2022-01-14 三星显示有限公司 显示装置
CN112382235A (zh) * 2020-12-01 2021-02-19 合肥维信诺科技有限公司 一种像素电路及其控制方法、显示面板
CN113096604A (zh) * 2021-04-01 2021-07-09 京东方科技集团股份有限公司 像素电路、显示面板及显示设备
CN113516951A (zh) * 2021-04-30 2021-10-19 昆山工研院新型平板显示技术中心有限公司 像素驱动电路及其驱动方法、显示装置
CN113421514A (zh) * 2021-06-23 2021-09-21 昆山国显光电有限公司 像素电路及其驱动方法、显示面板及显示装置
CN113808521A (zh) * 2021-09-22 2021-12-17 昆山国显光电有限公司 像素电路、显示面板及像素电路的驱动方法

Also Published As

Publication number Publication date
CN114783382A (zh) 2022-07-22

Similar Documents

Publication Publication Date Title
US20240119897A1 (en) Pixel Circuit and Driving Method Therefor and Display Panel
US12266308B2 (en) Pixel circuit and driving method thereof, and display device
WO2022222134A1 (zh) 像素电路及其驱动方法、显示装置
WO2020078326A1 (zh) 阵列基板、驱动方法、有机发光显示面板及显示装置
CN104732926B (zh) 一种像素电路、有机电致发光显示面板及显示装置
WO2021043102A1 (zh) 驱动电路及其驱动方法、显示装置
CN109979394B (zh) 像素电路及其驱动方法、阵列基板及显示装置
WO2018192353A1 (zh) 像素驱动电路及其操作方法以及显示面板
CN108492770B (zh) 一种像素补偿电路、其驱动方法及显示面板、显示装置
CN106991968B (zh) 像素补偿电路及补偿方法、显示装置
CN108877669A (zh) 一种像素电路、驱动方法及显示装置
WO2017031909A1 (zh) 像素电路及其驱动方法、阵列基板、显示面板及显示装置
CN114758619A (zh) 一种像素电路及其驱动方法、显示面板及显示装置
CN107346654B (zh) 一种像素电路及其驱动方法、显示装置
CN104809989A (zh) 一种像素电路、其驱动方法及相关装置
CN104658480A (zh) 像素电路及其驱动方法、显示装置
WO2019085485A1 (zh) 一种像素电路及其驱动方法、显示装置
US11170701B2 (en) Driving circuit, driving method thereof, display panel and display device
CN111354308A (zh) 一种像素驱动电路、有机发光显示面板及显示装置
CN106971691A (zh) 一种像素电路、驱动方法及显示装置
CN109559686A (zh) 像素电路、驱动方法、电致发光显示面板及显示装置
CN114783382B (zh) 像素电路、其驱动方法、显示面板及显示装置
CN104933991A (zh) 像素驱动电路、显示基板及其驱动方法、显示装置
GB2620507A (en) Pixel circuit and driving method therefor and display panel
WO2019227989A1 (zh) 像素驱动电路及方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant