[go: up one dir, main page]

CN114746982A - 栅界面工程的新方法 - Google Patents

栅界面工程的新方法 Download PDF

Info

Publication number
CN114746982A
CN114746982A CN202080084121.2A CN202080084121A CN114746982A CN 114746982 A CN114746982 A CN 114746982A CN 202080084121 A CN202080084121 A CN 202080084121A CN 114746982 A CN114746982 A CN 114746982A
Authority
CN
China
Prior art keywords
substrate
oxide
nitrogen
forming
containing precursor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080084121.2A
Other languages
English (en)
Inventor
史蒂文·C·洪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN114746982A publication Critical patent/CN114746982A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C23C16/0245—Pretreatment of the material to be coated by cleaning or etching by etching with a plasma
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02301—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment in-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

可以执行处理方法以产生可以包括高k介电材料的半导体结构。该方法可以包括从基板的表面移除原生氧化物。所述方法可以包括将一氧化二氮传递至基板并热退火表面以形成含氧化物的界面。该方法可以包括将含氮前驱物或含氧前驱物传递到被容纳在半导体处理腔室中的基板。该方法可以包括利用含氮前驱物或含氧前驱物在基板的暴露表面上形成反应性配体。该方法还可包括形成覆盖基板的高k介电材料。

Description

栅界面工程的新方法
相关申请的交叉引用
本申请要求于2019年10月4日提交的第62/910,974号美国临时专利申请的优先权，其内容通过引用全文的方式并入本文以用于所有目的。
技术领域
本技术涉及半导体系统、处理和设备。更具体地，本技术涉及增强栅极结构中的材料形成的处理。
背景技术
逻辑栅的性能与所用材料的特性以及结构层的厚度和面积有关。然而，随着一些栅极特性被调整以适应元件缩放，挑战就出现了。例如，对于氧化硅栅极电介质而言，随着厚度的减小，电容可以提高，这可以导致更高的通道迁移率和更快的元件性能。但是，随着厚度的不断减小，栅极泄漏可能会影响元件，并可能导致元件成品率下降。高k材料已被用作栅极电介质，以减少有效氧化物厚度，同时限制对栅极泄漏的影响。由于与高k材料的形成有关的形态学问题，将特定高k材料最大化的努力已受到限制。
因此，需要可用于最大化高k材料的性能并能够生产高品质元件和结构的改进的系统和方法。这些和其他需求通过本技术解决。
发明内容
可以执行处理方法以产生可以包括高k电介质材料的半导体结构。该方法可以包括从基板的表面移除原生氧化物。所述方法可以包括将一氧化二氮传递至基板并热退火表面以形成含氧化物的界面。该方法可以包括将含氮前驱物或含氧前驱物传递到容纳在半导体处理腔室中的基板。该方法可以包括用含氮前驱物或含氧前驱物在基板的暴露表面上引入反应性配体。该方法还可包括形成覆盖基板的高k介电材料。
在一些实施例中，移除原生氧化物可以包括原位干式化学处理。移除的步骤可以包括在第一处理腔室中执行，并且该方法可以进一步包括在形成高k电介质材料之前将基板从第一处理腔室转移到第二处理腔室。所述方法还可包括在不将基板表面暴露于大气的情况下在一个或多个处理腔室中执行的方法。该方法可以包括从基板的表面移除原生氧化物至高达或约20埃
Figure BDA0003676434850000021
的深度。在一些实施方式中，该方法可以包括将一氧化二氮传递至基板并且对表面进行热退火以形成厚度高达约5埃的含氧化物的界面。该方法可以包括形成高k电介质材料，该高k电介质材料包括执行原子层沉积处理。在一些实施方式中，含氮前驱物可以是氨或包括氨。该方法可以包括在传递氨的同时将基板保持在高于或约300℃的温度。在一些实施方式中，基板可以是或包括含硅材料。在一些实施方式中，高k电介质材料可以是或包括从由以下项所组成的群组中选择的至少一种元素：铪、锆、硅、镧、铝、钛和锶。
本技术的一些实施方式还可以包括形成半导体结构的方法。该方法可以包括从包含在半导体处理腔室中的基板的表面移除原生氧化物。所述方法可以包括将一氧化二氮传递至基板并热退火表面以形成含氧化物的界面。该方法可以包括通过使基板与含氮前驱物或含氧前驱物接触来预加工基板。该方法可以包括在容纳经预加工的基板的第一半导体处理腔室中形成覆盖经预加工的基板的高k介电材料。该方法可以包括将基板转移到第二半导体处理腔室。该方法还可以包括对高k介电材料进行后加工。
在一些实施方式中，移除原生氧化物可以包括原位干式化学处理。移除可以包括在第一处理腔室中执行，并且该方法可以进一步包括在形成高k电介质材料之前将基板从第一处理腔室转移到第二处理腔室。所述方法还可包括在不将基板表面暴露于大气的情况下在一个或多个处理腔室中执行的方法。在一些实施方式中，后加工步骤可包括将基板和高k介电材料暴露于含氧前驱物或含氮前驱物。该方法可以包括在后加工之后，对高k介电材料进行退火。用于预加工的含氮前驱物可以是氨或包括氨。
本技术的一些实施方式还可以包括形成半导体结构的方法。该方法可以从包含在半导体处理腔室中的基板的表面移除原生氧化物。该方法可以包括将一氧化二氮传递到基板上并且对表面进行热退火以形成含氧化物的界面。所述方法可包括通过使基板与含氮前驱物或含氧前驱物接触，同时将基板保持在大于或约400℃的第一温度下，来预加工包括含硅材料的基板。该方法可包括形成覆盖经预加工的基板的高k电介质材料，同时将经预加工的基板保持在小于第一温度的第二温度。该方法还可包括在大于或约等于第一温度的第三温度下通过退火对高k介电材料进行后加工。
这样的技术可以提供优于常规系统和技术的许多益处。例如，该方法可以产生高k介电材料的更优选的结构。另外，与常规形成的相同的高k电介质材料相比，所产生的高k材料的特征在于可以减少栅极泄漏。结合以下描述和附图更详细地描述了这些和其他实施方式以及它们的许多优点和特征。
附图说明
可以通过参考说明书的其余部分和附图来实现对所公开技术的性质和优点的进一步理解。
图1示出了根据本技术的实施方式的示例性处理系统的俯视图。
图2示出了根据本技术实施方式的形成半导体结构的方法中的所选操作。
图3A-3F示出了根据本技术的实施方式的示例性基板的示意性截面视图。
包括几个附图以作为示意图。应当理解，附图仅用于说明目的，除非特别说明是按比例绘制的，否则不应视为按比例绘制的。另外，作为示意图，提供了附图以帮助理解，并且与实际表示相比，附图可能不包括所有方面或信息，并且出于说明目的，附图可能包括夸大的材料。
在附图中，相似的组件和/或特征可以具有相同的附图标记。此外，相同类型的各种组件可以通过在附图标记后面加上一个在相似组件之间进行区分的字母来进行区分。如果在说明书中仅使用第一附体标记，则该描述适用于具有相同的第一附图标记的任何类似部件，而与字母无关。
具体实施方式
随着逻辑栅结构按比例缩小到较小的尺寸，正在寻求新的材料结构来提供改进。与使用诸如氧化硅的材料的常规栅极堆叠相比，高k电介质的使用增加了栅极堆叠的介电常数。然而，类似于氧化硅，随着材料厚度的减小，栅极泄漏增加。例如，栅极泄漏随着有效氧化物厚度的减小而增加。因此，栅极泄漏与有效氧化物厚度之间的反比关系可能会限制晶体管和所生产的元件的性能。
高k介电材料可以在相似的厚度下提供比氧化硅更大的通道迁移率。随着工业界继续寻求降低有效氧化物厚度而又不增加栅极泄漏的情况，由于形态特征的原因，使已知高k材料的k值最大化的努力已达到极限。常规技术一直在努力克服高k材料的自然特性，这种特性可能会设置介电常数的上限，并在随后的元件改造中尝试引入新的薄膜。
本技术通过改善高k介电材料本身的特性克服了这些问题。根据本技术的实施方案，通过生产表现出特定形态或晶粒结构的高k介电材料，可以实现更高的介电常数和随之而来的改善的元件性能。为了控制示例性装置中的晶粒形成，可以进行处理以提供可以引起特定晶粒生长的经活化的基板表面，以及在形成之后稳定薄膜，这可以实现更高的介电常数。
尽管其余的公开内容将利用所公开的技术常规地决定特定的沉积和加工处理，但是将容易理解，该系统和方法同样适用于所描述的腔室中可能发生的多种其他处理。因此，该技术不应被视为仅限于与所述的加工和沉积处理一起使用的技术。本公开将在描述根据本技术的示例性处理序列的操作之前，讨论可以与本技术一起使用以执行沉积或加工操作的某些元素的一种可能的系统。应当理解，该技术不限于所描述的设备，并且所讨论的处理可以在任何数量的处理腔室和系统中执行。
图1示出了根据实施方式的沉积、蚀刻、烘烤和/或固化腔室的处理系统100的一个实施方式的俯视图。图1中描绘的工具或处理系统100可以包含多个处理腔室114A-D、转移腔室110、服务腔室116、整合计量腔室117和一对装载锁定腔室106A-B。处理腔室可包括任何数量的结构或部件，以及任何数量或组合的处理腔室。
为了在各腔室之间传输基板，转移腔室110可以包含机器人传输机构113。传输机构113可以具有一对基板传输叶片113A，其分别附接到可延伸臂113B的远端。叶片113A可用于将单个基板运送至处理腔室和从处理腔室运送出单个基板。在操作中，诸如传输机构113的叶片113A的基板传送叶片可以从诸如腔室106A-B的装载锁定腔室中的一个取回基板W，并将基板W运送至处理的第一阶段，例如，如下所述在腔室114A-D中进行的处理。可以包括这些腔室以执行所描述的技术的单独操作或组合的操作。例如，尽管一个或多个腔室可以被配置为执行沉积或形成操作，但是一个或多个其他腔室可以被配置为执行所描述的预加工操作和/或一个或多个后加工操作。本技术涵盖任何数目的配置，其还可执行通常在半导体处理中执行的任何数目的附加的制造操作。
如果腔室被占用，则机器人可以等待直到处理完成，然后用一个叶片113A从腔室中取出处理过的基板，并可以使用第二个叶片(未示出)插入新的基板。一旦处理了基板，就可以将其移至处理的第二阶段。对于每次移动，传输机构113通常可以具有一个承载基板的叶片和一个空的叶片以执行基板更换。传输机构113可以在每个腔室处等待，直到能够完成更换为止。
一旦在处理腔室内完成处理，传输机构113可以将基板W从最后一个处理腔室移出，并将基板W传送到装载锁定腔室106A-B内的盒子。基板可以从装载锁定腔室106A-B移动到工厂接口104中。工厂接口104通常可用于在大气压清洁环境中的晶盒装载器(podloader)105A-D与装载锁定腔室106A-B之间传送基板。工厂接口104中的清洁环境通常可通过例如HEPA过滤的空气过滤处理来提供。工厂接口104还可以包括基板定向器/对准器(未示出)，其可以用于在处理之前适当地对准基板。至少一个基板机器人(例如机器人108A-B)可以定位在工厂接口104中，以在工厂接口104内的各个位置/位置之间以及在与之连通的其他位置之间传送基板。机器人108A-B可以被配置为沿着工厂接口104内的轨道系统而从工厂接口104的第一端到第二端行进。
处理系统100可以进一步包括整合计量腔室117以提供控制信号，该控制信号可以对在处理腔室中正执行的任何处理提供适应性控制。整合计量腔室117可以包括用于测量各种薄膜性质(例如厚度、粗糙度、成分)的多种计量装置中的任何一种，并且该计量装置还可以能够在真空下以自动方式表征光栅参数，例如临界尺寸、侧壁角度以及特征高度。
每个处理腔室114A-D可以被配置为执行半导体结构的制造中的一个或多个处理步骤，并且任何数量的处理腔室和处理腔室的组合可以在多腔室处理系统100上使用。举例来说，任何处理腔室可经配置以执行许多基板处理操作，包括任何数量的沉积处理，包括循环层沉积、原子层沉积、化学气相沉积、物理气相沉积，以及其他操作，包括蚀刻、预清洁、预加工、后加工、退火、等离子体处理、脱气、定向和其他基板处理。可以在任何腔室或腔室的任何组合中执行的一些特定处理可以是金属沉积、表面清洁和制备，诸如快速热处理的热退火和等离子体处理。如本领域技术人员将容易理解的，可以在并入多腔室处理系统100的特定腔室中类似地执行任何其他处理，包括以下描述的任何处理。
图2示出了形成半导体结构的方法200，该方法的操作可以例如在如先前描述的结合在多腔室处理系统100上的一个或多个腔室中执行。方法200可包括在所述方法操作开始之前的一个或多个操作，包括前端处理、沉积、蚀刻、抛光、清洁或可在所述操作之前执行的任何其他操作。该方法可以包括如图所示的多个可选操作，其可以或可以不具体地与根据本技术的方法相关联。例如，描述了许多操作以提供结构形成处理的更宽的范围，但是这对技术而言不是关键的，或者可以通过替代方法来执行，如将在下面进一步讨论的。方法200描述了图3A-3F中示意性示出的操作，将结合方法200的操作来描述其图示。应当理解，图3仅示出了部分示意图，并且基板可以包含具有如图所示的当面的任何数量的晶体管部分和额外材料。
方法200可涉及将半导体结构开发为特定制造操作的可选操作。尽管在一些实施方式中，方法200可以在基础结构上执行，但是在一些实施方式中，该方法可以在其他材料形成之后执行。如图3A所示，半导体结构可以代表在完成某些处理之后的元件300。例如，基板305可以是平坦材料，或者可以是结构化的装置，其可以包括被配置为或用于界定柱、沟槽或其他结构的一种或多种材料，如将被本技术类似地涵盖的。基板305可以包括任何数量的材料，包括硅或含硅材料，例如硅的氧化物、氮化物和碳化物，以及可以结合在结构内的任何其他材料。
一个或多个材料层可以形成在基板305的一些或全部上，以及至少部分地形成在基板内，以产生在实施方式中可以是平坦化或结构化的材料的结构。作为非限制性示例，基板305可以是硅或可以包括硅，或者可以包括在诸如氧化硅的额外材料上形成的硅的表面量，并且其可以是留下硅暴露表面的氧化硅的还原部分。基板305可以包括如图3A所示的原生氧化物310。在一些实施方式中，可以对基板305的表面处的暴露材料进行蚀刻、平坦化或以其他方式处理以产生断续图案。尽管示出为单个实例，但是应该理解，元件300可以包括较大的处理集成的一小部分，该处理集成可以包括与所示对象相似或不同的任意数量的额外部分。基板305可以被容纳或定位在半导体处理腔室的处理区域中，并且可以执行方法200以在基板上产生半导体材料，例如高k介电材料。
方法200可以包括在操作205中从基板305移除(如图3A所示的)原生氧化物310。移除原生氧化物310可以是或包括使含氟前驱物和含氢前驱物流动。含氟前驱物可以是或包括三氟化氮以及任何其他含氟前驱物。含氢前驱物可以由胺基[-NH2]或其他含氮或含氢基团来表征。例如，含氢的前驱物可以是或包括含氮和氢的前驱物，例如作为非限制性示例的氨。流动可包括使含氟前驱物和含氢前驱物流入远程等离子体区域。远程等离子体区域可以流体耦接至基板处理区域。可以形成等离子体以产生等离子体流出物。含氟前驱物的流量和含氢前驱物的流量可由氢对氟原子的流量比小于1：2来表征。通过使等离子体流出物流入基板处理区域，同时在基板表面上形成固体副产物，来移除原生氧化物310。不受任何特定理论的束缚，该流动可在基板表面上留下一层氟层，该氟层促进在操作210处的界面的形成，其中氟封端用于增强可靠性。通过将基板的温度升高到固体副产物的升华温度以上来升华固体副产物。在升华之后，基板305不含或基本上不含原生氧化物。移除可以是或包括移除原生氧化物至高达或约20埃的深度。
方法200可以包括在操作205中的SiConiTM蚀刻，该蚀刻可以是远程等离子体辅助干式蚀刻处理，该处理涉及同时将基板(例如图3A的基板305)曝光于H2、NF3和/或NH3等离子体副产物中。在操作205中可以通过原位干式化学处理移除原生氧化物，其中基板表面可以不暴露于大气或含氧环境。在方法200的一些实施方式中，可以在第一处理腔室中在操作205中移除原生氧化物。方法200可包括如操作220中那样在形成高k介电材料之前将基板从第一处理腔室转移到第二处理腔室。方法200可包括在不将基板表面暴露于大气或空气的情况下在一个或多个处理腔室中执行操作。方法200可以包括在操作205中的移除期间维持系统100内的真空。保持整体真空可以有利地减少表面污染。转移可以发生在单个平台上的一个或多个腔室之间，或者可以发生在多个平台上的腔室之间。然而，通过利用单个平台，可以更好地确保避免基板暴露于氧气环境。
方法200可以包括在操作210中传递一氧化二氮并对基板表面进行热退火以形成含氧化物的界面。传递到如图3B所示的基板305上的一氧化二氮315可以帮助控制具有无原生氧化物的表面的基板305中有多少可以被氧化以形成如图3C所示的含氧化物的界面320。操作210可包括使用蒸汽的基于热的反应，例如原位蒸汽产生处理，借此可以以较低(与使用氢和/或氧的常规热技术相比)的速率发生氧化。氮可以充当氧的载体，并且可以不成为界面或基板的一部分。所形成的含氧化物的界面可以是高品质和高度有序的，这意味着没有或基本上没有缺陷的晶体结构。这可以提供界面320，该界面320可以防止后续操作(例如操作215中的预加工)中的氮接近通道区域，从而防止泄漏。所获得的含氧化物的界面320可以包括二氧化硅。所形成的含氧化物的界面320可以具有高达或约5埃的厚度。方法200可包括在操作205中移除较厚的原生氧化物，较厚的原生氧化物可在随后的操作中由较薄的含氧化物的界面320代替。
方法200可以包括在操作215中将预加工前驱物传递到基板。预加工前驱物可以是或包括含氮前驱物或含氧前驱物。前驱物可以接触基板并且可以在基板的暴露表面上形成或引入反应性配体，其在图3D中显示为配体320。与常规技术不同，本技术可以利用被配置为在随后的操作中有序生长高k电介质材料的预加工。
例如，在一些实施方式中，基板可以是或包括硅的暴露表面。基板305本身可以是硅，或者可以是一些其他含硅材，其被还原或改性以表现出硅表面。作为一个非限制性示例，其中基板305可以包括氧化硅、初始预加工可以包括(例如利用含氢的前驱物)从结构的表面移除氧。然后可以暴露出薄的硅表面层。不受任何特定理论的束缚，在一些实施方式中，相对于氧化硅，硅可以提供经改良的用于接收含氮前驱物的基本特性。这可以提供某些高k介电材料的优异形成。
预加工前驱物可以是或包括任何含氮或含氧的前驱物。含氧前驱物可以由羟基[-OH]表征，其可以掺入基板305的表面上。含氮前驱物可以由胺基[-NH2]或其他含氮基团表征。例如，含氮前驱物可以是或包括含氮和氢的前驱物，例如作为一个非限制性实例的氨，或含氮和氧的前驱物，或包括氮的任何其他前驱物。
在一些实施方案中，表面封端可以是或包括羟基或胺基封端的表面。方法200然后可以包括在操作220处形成覆盖基板的高k电介质材料。尽管在一些实施方式中，形成操作220可以是或包括原子层沉积或任何其他原子层沉积腔室，但是本技术可以包括高k材料的任何形成或沉积。该形成可以在对基板表面进行预加工之后直接执行，并且可以在与预加工相同的腔室中执行，或者可以在其他腔室中执行，例如在并入同一系统(例如系统100)的其他腔室中执行。在一些实施方式中，当基板从预加工腔室转移到沉积腔室或形成腔室时，可以保持真空条件，这可以对基板暴露于空气加以限制。
在执行原子层沉积处理以形成高k介电材料的情况下，可以将含金属的前驱物传递至基板以与预加工的表面反应。例如，可将含过渡金属的前驱物、含贫金属的前驱物或含镧系金属的前驱物传递至处理腔室，以与由预加工中暴露在基板上的反应性配体相互作用。然后可以在第二操作中传递含氧的前驱物(例如在含金属的前驱物的净化之后)。这可以通过原子层沉积来产生氧化物层，例如如图3E所示的层330a。在一个非限制性实例中，可以在第一操作中传递含铪的前驱物，并且可以在第二操作中传递氧化剂，以生产二氧化铪薄膜。额外的含金属的前驱物可以包括用于生产含锆的材料的含锆的前驱物，以及任何其他数量的用于产生额外的金属氧化物结构的含金属的前驱物。对于含铪的前驱物，并且类似地，对于任何替代金属，该前驱物可以是或包括在其中掺入有铪的含卤素的前驱物、含氧的前驱物、含氢的前驱物或含碳的前驱物。
对于氧化剂，可以使用可以与含金属的材料反应的任何含氧的前驱物。例如，含氧的前驱物可以是或包括水、双原子氧、臭氧、含羟基的前驱物或醇、含氮和氧的前驱物、包括本地或远程增强的氧的等离子体增强的氧或任何其他包括氧的可与金属(例如铪)结合的材料，以产生覆盖基板的金属氧化物材料层。再次，以上提到的任何含金属的材料可以在本技术的实施方式中使用，并且可以包括任何成组的金属，其可以包括但不限于铪、锆、硅、镧、铝、钛、锶或这些材料的组合，例如硅酸铪。
当执行根据本技术的实施方式的预加工时，可以以有序的方式形成或沉积含金属的材料的结构以产生更均匀的晶粒结构。这可以通过在更结构化的表面材料(例如硅)上形成预加工前驱物的反应性配体来产生。另外，通过在某些条件下进行预加工，可以提供其他改进。
预加工可以在被配置为活化前驱物和/或基板表面的温度下进行。例如，在可以将含氮和氢的前驱物用作预加工前驱物的情况下，可以在传递前驱物的同时将基板保持在大于或约300℃的温度下。类似地，也可以在保持基板温度大于或约300℃的同时用含氧前驱物进行预加工。对于任何预加工操作，基板也可以保持在大于或约400℃、大于或约500℃、大于或约600℃、大于或约700℃、大于或约800℃，或更高的温度。随着用于预加工的温度降低到低于或约500℃时，有效性可能降低。类似地，随着温度升高到高于或约700℃，成核性可能不会得到改善，并且多余的前驱物可能会混入表面，这可能会降低元件的迁移率。因此，在一些实施方案中，在预加工期间温度可以维持在约500℃至约700℃之间。
类似地，暴露时间可以影响含氮前驱物的掺入量，且因此为了限制所生产的元件的迁移率损失，前驱物暴露可以小于或约3分钟，并且在一些实施方案中，暴露时间可以为小于或约2.5分钟、小于或约2分钟、小于或约1.5分钟、小于或约1分钟、小于或约45秒、小于或约30秒、小于或约15秒，或更少。一旦掺入了适当量的胺基，就可以进行形成步骤。包括原子层形成步骤的形成步骤可以在任何温度下进行，尽管在一些实施方式中，可以在低于或约为执行预加工的温度下进行原子层沉积，而不管操作是否在相同或不同的腔室中进行。例如，原子层沉积可以在相对于预加工温度的第二温度下执行，并且在实施方式中，形成温度可以小于或约500℃，并且可以小于或约450℃、更小小于或约400℃、小于或约350℃、小于或约300℃、小于或约250℃，或更小。
在已经形成或沉积了高k材料层之后，可以执行一个或多个后加工。在一些实施方式中，可以在可选操作225中将基板从沉积腔室转移到另一腔室或一组腔室中，以对材料进行后加工。与上面说明的类似，转移可以在具有多个腔室的单个处理系统上发生，因此可以在保持真空条件的同时执行从这些腔室中的任何一个或在这些腔室之间所进行的转移。然后，方法200可以包括一个或多个其他可选的后加工操作，如可选操作230所述。后加工操作可以包括在一个或多个腔室中执行的一个或多个操作，所述一个或多个腔室包括同一集群工具上的多个腔室。后加工操作可以包括氧化、氮化和/或热退火。
如上所述，可执行预加工操作以提供足够的封端部分以提供前述的均匀生长，同时限制过量的前驱物与基板结合。例如，经结合的氮界面可降低所产生的晶体管的迁移率，或降低载流子能穿过结构移动的速度。尽管上述预加工可以进一步改善高k薄膜的缩放比例，但是如果不加以控制，则预加工实际上可能会降低元件的迁移率。然而，在一些实施方式中，一个后加工可包括使用相对于可在预加工操作中使用的第一含氧前驱物的第二含氧前驱物氧化形成的高k材料。
例如，可以执行利用上述任何一种含氧前驱物的氧化操作，以在形成之后进一步来氧化薄膜。高k薄膜的沉积或形成可以产生多孔薄膜或在结构中包括有空位的薄膜。通过进行氧化操作，氧物种可渗透到薄膜填充空位中，如层330b所示，并在高k材料的界面上产生氧化物材料，例如如果在上述先前操作中未形成可选层320的情况下。这可以改善来自胺末端基团的下层界面，这可以提高装置的迁移率。为了限制下层氧化物层的过度增加，可以在有限的时间段内执行氧化操作，并且可以在任何先前提到的时间范围内执行氧化操作。
后加工操作(当使用时)可另外包括进一步使基板与相对于预加工的含氮前驱物的第二含氮前驱物接触。第二含氮前驱物可以包括上述的任何含氮前驱物，并且可以包括氮气以及其他地方提到的任何含氮前驱物。第二含氮前驱物可包括等离子体活化或增强的含氮前驱物、热活化氮或一些其他氮前驱物，其可允许氮自由基或氮原子掺入高k结构内，这可以稳定薄膜或使薄膜沉降至平衡状态。与氧化操作不同，氮化可以不增加下层(诸如氧化硅)下层的厚度，并且还可以稍微增加所产生的薄膜的k值。
为了保持结构和电特性，可以控制氮的掺入以限制薄膜中的掺入。在一些实施方式中，后加工氮化可以在高k薄膜的表面区域处掺入少于或约20原子％的氮，并且可以掺入少于或约15原子％的氮、少于或约10原子％的氮、小于或约8原子％的氮、小于或约6原子％的氮、小于或约4原子％的氮、小于或约2原子％的氮或更少。在一些实施方案中，在约3原子％至约7原子％之间的掺入可以相较于较高的氮掺入保持较高的k值，并且可以与较低的氮掺入相比具更好地稳定薄膜。表面区域可以是指材料的暴露表面(尽管氮的掺入可以延伸到薄膜内的任何距离，且可以是一致的，或者形成穿过材料而递减的梯度)。
后加工氧化或氮化可以在先前提到的任何温度下进行，尽管在一些实施方式中，后加工氧化或氮化可以在低于或约500℃的温度范围内进行，并且根据所执行的操作，可以在低于或约400℃、低于或约300℃、低于或约200℃、低于或约100℃或更低的温度范围内进行操作。
后加工退火可以在任何操作之后进行，包括任何所述的后加工操作。后加工退火可在其中执行先前操作的任何腔室中执行，或者可以涉及转移到不同的腔室，例如配置为执行快速热退火处理的腔室。再次，该腔室可以与其他腔室合并在同一平台上，这可以允许在各腔室之间转移同时保持真空条件。后加工退火可以进一步对准薄膜结合，且进一步稳定薄膜。在实施方式中，可以在相对于第一温度的第三温度下执行后加工退火，其中第三温度可以在第一温度之上或约为第一温度。例如，后退火可以在高于或约400℃的温度下进行，并且在实施方式中可以在高于或约500℃、高于或约600℃、高于或约700℃的温度、高于或约800℃、高于或约900℃，或更高的温度下进行。
通过执行根据本技术的实施方式的预加工和/或后加工，可以生产改良的高k材料。高k材料层可以被生成为包括高达或约为几纳米的任何厚度。然而，由于通过本技术产生的优选的晶粒结构，可以产生更薄的有效氧化物厚度而不会损失栅极泄漏性能。根据本技术生产的高k材料可被表征为k值大于或约10，并且可以被表征为k值大于或约15、大于或约20、大于或约21、大于或约22、大于或约23、大于或约24、大于或约25或更大。
如上所述，与常规技术相比，本技术还允许改善的介电常数。另外，出于产生的晶粒结构的原因，与该薄膜相关的栅极漏电流可以小于或约为相似厚度的氧化硅薄膜的栅极漏电流的十分之一，并且栅极漏电流可以小于或约为相似厚度的氧化硅薄膜的栅极泄漏电流的百分之一、小于或约为相似厚度的氧化硅薄膜的千分之一、小于或约为相似厚度的氧化硅薄膜的1/5,000、小于或约为的相似厚度的氧化硅薄膜的1/10,000、小于或约为相似厚度的氧化硅薄膜的1/20,000、小于或约为相似厚度的氧化硅薄膜的1/50,000、小于或约为类似厚度的氧化硅薄膜的1/100,000或更少。通过根据本技术的实施方式生产薄膜，可以生产具有有益形态的成型薄膜，与常规技术相比，其可以增强薄膜的电特性。
在前面的描述中，出于解释的目的，已经阐述了许多细节以便提供对本技术的各种实施方式的理解。然而，对于本领域技术人员将显而易见的是，可以在没有这些细节中的一些或具有其他细节的情况下实践某些实施方式。
已经公开了几个实施方式，本领域技术人员将认识到，在不脱离实施方式的精神的情况下，可以使用各种修改、替代构造和等同物。另外，为了避免不必要地混淆本技术，没有描述许多已知的处理和元件。因此，以上描述不应被视为限制本技术的范围。
在提供值的范围的情况下，应理解的是，除非上下文另外明确指出，否则该范围的上限和下限之间的每个中间值至下限单位的最小分数也被具体地被公开。在规定范围内的任何规定值或未规定中间值之间的较窄范围，以及该规定范围内的任何其他规定或中间值也涵盖在其中。这些较小范围的上限和下限可以独立地包括或排除在该范围内，并且每个范围(其中界限值的任何一个、或两个、或两个都不包含在较小范围中)也都包含在本技术范围内，但受制于规定范围内的任何明确排除的限制。在所述范围包括一个或两个界限制的情况下，还包括排除那些包括的限制中的一个或两个的范围。
如本文和所附权利要求书中所使用，单数形式“一个(a)”、“一种(an)”和“该(the)”包括复数引用，除非上下文另外明确指出。因此，例如，提及“一层”包括多个这样的层，并且提及“前驱物”包括提及本领域技术人员已知的一种或多种前驱物及其等同物，等等。
另外，当在本说明书和随附权利要求书使用时，词语“包含(comprise(s))”、“包含(comprising)”、“含有(contain(s))”、“含有(containing)”、“包括(include(s))”和“包括(including)”旨在指定所陈述的特征、整数、元件或操作的存在，但是它们不排除一个或多个其他特征、整数、元件、操作、动作或群组的存在或增加。

Claims (15)

1.一种形成半导体结构的方法，所述方法包括下列步骤：
从基板的表面移除原生氧化物；
将一氧化二氮传递至所述基板并热退火所述表面以形成含氧化物界面；
将含氮前驱物或含氧前驱物传递至所述基板；
利用所述含氮前驱物或所述含氧前驱物在所述含氧化物界面上引入反应性配体；和
形成覆盖所述含氧化物界面的高k介电材料。
2.根据权利要求1所述的形成半导体结构的方法，其中，所述移除的步骤包括原位干式化学处理，其中所述移除的步骤是在第一处理腔室中执行的，并且其中所述方法还包括下列步骤：在形成所述高k值介电质材料之前，将所述基板从所述第一处理腔室转移到第二处理腔室。
3.根据权利要求1所述的形成半导体结构的方法，其中将一氧化二氮传递至所述基板并对所述表面进行热退火以形成厚度高达约5埃的含氧化物的界面。
4.根据权利要求1所述的形成半导体结构的方法，还包括下列步骤：在形成所述高k介电材料之后，执行热退火。
5.根据权利要求1所述的形成半导体结构的方法，其中形成高k介电材料的步骤包括下列步骤：利用金属卤化物和水执行原子层沉积处理。
6.根据权利要求1所述的形成半导体结构的方法，其中，所述含氮前驱物包括氨，并且其中在传递所述氨的同时，将所述基板保持在高于或约300℃的温度。
7.根据权利要求1所述的形成半导体结构的方法，其中，所述高k介电质材料包括从由以下项所组成的群组中选择的至少一种元素：铪、锆、硅、镧、铝、钛和锶。
8.一种形成一半导体结构的方法，所述方法包括下列步骤：
从包含在第一半导体处理腔室中的基板的表面移除原生氧化物；
在不破坏真空条件的情况下将所述基板转移到第二半导体处理腔室；
将一氧化二氮传递至所述基板，并对所述表面进行热退火，以在所述第二半导体处理腔室中形成含氧化物的界面层；
通过使所述基板与含氮前驱物或含氧前驱物接触来预加工所述含氧化物的界面，同时基本上保持所述含氧化物的界面层的厚度；
在不破坏真空条件的情况下将所述基板转移到第三半导体处理腔室；
在容纳经预加工的所述基板的所述第三半导体处理腔室中，形成覆盖经预加工的所述含氧化物的界面的高k介电质材料；
在不破坏真空条件的情况下将所述基板转移到第四半导体处理腔室；和
利用氮加工对所述高k介电材料进行后加工，以注入约10％至约20％之间的氮。
9.根据权利要求8所述的形成半导体结构的方法，其中，所述移除的步骤包括原位干式化学处理。
10.根据权利要求8所述的形成半导体结构的方法，其进一步包含下列步骤：在移除所述原生氧化物之前执行热退火。
11.根据权利要求8所述的形成半导体结构的方法，其中，在不将所述基板的所述表面暴露于大气的情况下，在一个或多个处理腔室中执行所述方法。
12.根据权利要求8所述的形成半导体结构的方法，其中，所述后加工步骤包括下列步骤：将所述基板和高k介电质材料暴露于含氮前驱物。
13.根据权利要求8所述的形成半导体结构的方法，还包括下列步骤：在所述后加工步骤之后，对所述高k介电质材料进行退火。
14.一种处理系统，包括：
第一处理腔室，所述第一处理腔室被配置成将一氧化二氮传递至基板的表面并热退火所述表面以形成含氧化物的界面；
第二处理腔室，所述第二处理腔室被配置为形成覆盖所述含氧化物的界面的高k介电材料；
第三处理腔室，所述第三处理腔室被配置成将含氮前驱物传递到所述基板；和
机器人，所述机器人被配置为在处理腔室之间转移所述基板而不破坏真空环境。
15.根据权利要求14所述的处理系统，还包括：
第四处理腔室，所述第四处理腔室被配置为执行等离子体处理以从所述基板的表面移除原生氧化物；和
处理腔室，所述处理腔室被配置为将含氮前驱物或含氧前驱物传递至所述基板，其中，所述处理腔室传递所述含氮前驱物或所述含氧前驱物，以利用所述含氮前驱物或所述含氧前驱物在所述含氧化物界面上引入反应性配体。
CN202080084121.2A 2019-10-04 2020-10-02 栅界面工程的新方法 Pending CN114746982A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962910974P 2019-10-04 2019-10-04
US62/910,974 2019-10-04
PCT/US2020/054079 WO2021067813A1 (en) 2019-10-04 2020-10-02 Novel methods for gate interface engineering

Publications (1)

Publication Number Publication Date
CN114746982A true CN114746982A (zh) 2022-07-12

Family

ID=75274969

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080084121.2A Pending CN114746982A (zh) 2019-10-04 2020-10-02 栅界面工程的新方法

Country Status (6)

Country Link
US (1) US20210104401A1 (zh)
JP (1) JP7450026B2 (zh)
KR (1) KR102777145B1 (zh)
CN (1) CN114746982A (zh)
TW (2) TWI837426B (zh)
WO (1) WO2021067813A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12249511B2 (en) 2019-05-03 2025-03-11 Applied Materials, Inc. Treatments to improve device performance
WO2025019233A1 (en) * 2023-07-19 2025-01-23 Applied Materials, Inc. Integrated plasma clean and dielectric passivation deposition processes

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010031556A1 (en) * 2000-01-28 2001-10-18 Pas Sylvia H. System and method for integrated oxide removal and processing of a semiconductor wafer
US20030049942A1 (en) * 2001-08-31 2003-03-13 Suvi Haukka Low temperature gate stack
US20070093012A1 (en) * 2005-10-20 2007-04-26 Applied Materials, Inc. Method for fabricating a gate dielectric of a field effect transistor
US20080005659A1 (en) * 2004-11-12 2008-01-03 Yusuke Fujimaki Data Processing Device, Document Processing Device, and Document Processing Method
JP2009529789A (ja) * 2006-03-09 2009-08-20 アプライド マテリアルズ インコーポレイテッド 低エネルギープラズマシステムを用いた高誘電率トランジスタゲートを製造するための方法及び装置
US20140001573A1 (en) * 2012-06-27 2014-01-02 International Business Machines Corporation Scavenging metal stack for a high-k gate dielectric
US20140199850A1 (en) * 2012-11-30 2014-07-17 Applied Materials, Inc. Dry-etch for selective oxidation removal
US20150249017A1 (en) * 2014-03-03 2015-09-03 Tokyo Electron Limited Spacer material modification to improve k-value and etch properties
US20170110551A1 (en) * 2015-10-20 2017-04-20 Taiwan Semiconductor Manufacturing Co., Ltd. Atomic layer deposition methods and structures thereof
US20170141199A1 (en) * 2015-11-18 2017-05-18 Imec Vzw Method for Forming a Field Effect Transistor Device Having an Electrical Contact

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004044898A2 (en) * 2002-11-08 2004-05-27 Aviza Technology, Inc. Nitridation of high-k dielectrics
JP3974547B2 (ja) 2003-03-31 2007-09-12 株式会社東芝 半導体装置および半導体装置の製造方法
US20040198069A1 (en) * 2003-04-04 2004-10-07 Applied Materials, Inc. Method for hafnium nitride deposition
US20050153571A1 (en) * 2003-11-17 2005-07-14 Yoshihide Senzaki Nitridation of high-k dielectric films
US7115530B2 (en) * 2003-12-03 2006-10-03 Texas Instruments Incorporated Top surface roughness reduction of high-k dielectric materials using plasma based processes
JP4219838B2 (ja) * 2004-03-24 2009-02-04 シャープ株式会社 半導体基板の製造方法、並びに半導体装置の製造方法
US8323754B2 (en) * 2004-05-21 2012-12-04 Applied Materials, Inc. Stabilization of high-k dielectric materials
US7323423B2 (en) * 2004-06-30 2008-01-29 Intel Corporation Forming high-k dielectric layers on smooth substrates
US7964514B2 (en) * 2006-03-02 2011-06-21 Applied Materials, Inc. Multiple nitrogen plasma treatments for thin SiON dielectrics
KR101117450B1 (ko) * 2006-03-09 2012-03-13 어플라이드 머티어리얼스, 인코포레이티드 낮은 에너지 플라즈마 시스템을 이용하여 하이 유전상수 트랜지스터 게이트를 제조하는 방법 및 장치
KR101837648B1 (ko) * 2010-01-07 2018-04-19 어플라이드 머티어리얼스, 인코포레이티드 라디칼-컴포넌트 ｃｖｄ를 위한 인­시츄 오존 경화
US8580699B2 (en) * 2010-09-10 2013-11-12 Applied Materials, Inc. Embedded catalyst for atomic layer deposition of silicon oxide
US8778816B2 (en) * 2011-02-04 2014-07-15 Applied Materials, Inc. In situ vapor phase surface activation of SiO2
WO2017121067A1 (en) * 2016-01-12 2017-07-20 Tsinghua University Semiconductor structure and method for forming the same
KR102627458B1 (ko) * 2016-09-13 2024-01-19 삼성전자주식회사 알루미늄 화합물과 이를 이용한 박막 형성 방법 및 집적회로 소자의 제조 방법

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010031556A1 (en) * 2000-01-28 2001-10-18 Pas Sylvia H. System and method for integrated oxide removal and processing of a semiconductor wafer
US20030049942A1 (en) * 2001-08-31 2003-03-13 Suvi Haukka Low temperature gate stack
US20080005659A1 (en) * 2004-11-12 2008-01-03 Yusuke Fujimaki Data Processing Device, Document Processing Device, and Document Processing Method
US20070093012A1 (en) * 2005-10-20 2007-04-26 Applied Materials, Inc. Method for fabricating a gate dielectric of a field effect transistor
JP2009529789A (ja) * 2006-03-09 2009-08-20 アプライド マテリアルズ インコーポレイテッド 低エネルギープラズマシステムを用いた高誘電率トランジスタゲートを製造するための方法及び装置
US20140001573A1 (en) * 2012-06-27 2014-01-02 International Business Machines Corporation Scavenging metal stack for a high-k gate dielectric
US20140199850A1 (en) * 2012-11-30 2014-07-17 Applied Materials, Inc. Dry-etch for selective oxidation removal
US20150249017A1 (en) * 2014-03-03 2015-09-03 Tokyo Electron Limited Spacer material modification to improve k-value and etch properties
US20170110551A1 (en) * 2015-10-20 2017-04-20 Taiwan Semiconductor Manufacturing Co., Ltd. Atomic layer deposition methods and structures thereof
US20170141199A1 (en) * 2015-11-18 2017-05-18 Imec Vzw Method for Forming a Field Effect Transistor Device Having an Electrical Contact

Also Published As

Publication number Publication date
KR102777145B1 (ko) 2025-03-05
TWI854789B (zh) 2024-09-01
TW202129047A (zh) 2021-08-01
JP2022550561A (ja) 2022-12-02
JP7450026B2 (ja) 2024-03-14
WO2021067813A1 (en) 2021-04-08
KR20220066980A (ko) 2022-05-24
TW202417666A (zh) 2024-05-01
TWI837426B (zh) 2024-04-01
US20210104401A1 (en) 2021-04-08

Similar Documents

Publication Publication Date Title
TWI765747B (zh) 使用摻雜層的閘極界面加工
JP7297932B2 (ja) 材料構造を向上させる処理
TWI854789B (zh) 用於形成半導體結構的處理系統及方法
US12249511B2 (en) Treatments to improve device performance
JP7587716B2 (ja) デバイスのパフォーマンスを向上させるための処理
TWI756885B (zh) 用於鰭式場效電晶體形成之帽氧化
TWI845979B (zh) 用於閘極堆疊開發的整合濕式清潔

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination