CN114696711A - 一种电机位置信号分发系统和方法 - Google Patents

Abstract

本发明公开了一种电机位置信号分发系统和方法，包括：绝对式编码器和现场可编程逻辑门阵列FPGA，所述绝对式编码器在接收到时钟信号时，将位置信号发送至所述FPGA；所述FPGA将所述位置信号发送至外接的控制系统，以使所述控制系统根据所述位置信号确定电机的当前位置信息。上述技术方案，绝对式编码器在接收到时钟信号时，可以将电机的位置信号通过FPGA上传至控制外界的控制系统，实现了电机的位置信号的分发，扩大绝对式编码器的应用范围及应用场景。

Description

一种电机位置信号分发系统和方法

技术领域

本发明实施例涉及电机技术领域，尤其涉及一种电机位置信号分发系统和方法。

背景技术

现代加工技术对加工精度、加工效率的要求，催生了伺服电机控制系统的诞生。为了保证操作对象的精确定位，伺服电机控制系统需要获取电机的精确位置信息。

现有技术中，可以采用编码器获取单机的位置信息。但是，增量式编码器在上电后无法直接获知电机当前实际位置，需要电机运动至电气相位触发限位传感器获取0位之后才能正确的捕捉电机当前位置；绝对式编码器在上电后可以获取当前电机实际位置，不需要通过限位传感器标定位置，但是绝对式编码器通常通过同步/异步协议进行通讯，其信号的一分多相对困难。同时商用电机驱动模组通常不对外公开内部结构，所以无法通过更改其内部硬件或软件架构实时输出位置信号提供给上层控制系统。

所以，亟需一种电机位置信号分发系统，实现获取电机的位置信号并且可以将位置信号上传至控制系统。

发明内容

本发明提供一种电机位置信号分发系统和方法，以实现获取电机的位置信号并且可以将位置信号上传至控制系统。

第一方面，本发明实施例提供了一种电机位置信号分发系统，包括：绝对式编码器和FPGA，

所述绝对式编码器在接收到时钟信号时，将位置信号发送至所述FPGA；

所述FPGA将所述位置信号发送至外接的控制系统，以使所述控制系统根据所述位置信号确定电机的当前位置信息。

进一步地，所述系统还包括：电机驱动器PA，

所述PA接收所述绝对式编码器在接收到时钟信号时发送的位置信号。

进一步地，所述系统还包括第一差分转单端芯片、第二差分转单端芯片、第一单端转差分芯片、第二单端转差分芯片、第三单端转差分芯片和第四单端转差分芯片，

所述绝对式编码器接收的时钟信号为所述PA通过所述第一差分转单端芯片和所述第一单端转差分芯片发送的第一时钟信号；

所述绝对式编码器在接收到所述第一时钟信号时，

通过所述第二差分转单端芯片和所述第三单端转差分芯片将第一位置信号发送至所述PA，以使所述PA基于所述第一位置信息进行电机当前位置信息的确定；

通过所述第二差分转单端芯片和所述第四单端转差分芯片将所述第一位置信号发送至所述FPGA。

进一步地，所述FPGA包括第一解码器和第一增强式编码器仿真器，

所述绝对式编码器接收的时钟信号为所述FPGA通过所述第一解码器发送的第二时钟信号；

相应的，所述绝对式编码器在接收到所述第二时钟信号时，将第二位置信号通过所述第一解码器发送至所述第一增强式编码器仿真器。

进一步地，所述FPGA对所述第二位置信号的操作步骤包括：

通过所述第一解码器将所述第二位置信号发送至所述第一增量式编码器仿真器；

通过所述第一增量式编码器仿真器对所述第二位置信号进行编码，得到增量式编码第二位置信号后，将所述增量式编码第二位置信号发送至所述PA，以使所述PA基于所述增量式编码第二位置信号进行电机当前位置信息的确定。

进一步地，所述FPGA通过所述第一增量式编码器仿真器对所述第二位置信号进行编码，得到增量式编码第二位置信号的步骤包括：

所述FPGA通过所述第一增量式编码器仿真器将所述第二位置信号的预设位确定为判据位；

所述FPGA通过所述第一增量式编码器仿真器，根据所述判据位，确定所述增量式第二位置信号。

进一步地，所述FPGA包括第二解码器和编码器仿真器，

所述绝对式编码器接收的时钟信号为所述FPGA通过第二解码器发送的第三时钟信号；

所述绝对式编码器在接收到所述第三时钟信号时，通过所述第二解码器将所述第三位置信号至发送至所述编码器仿真器。

进一步地，所述FPGA对所述第三位置信号的操作步骤包括：

通过所述第二解码器将所述第三位置信号发送至所述编码器仿真器；

通过所述编码器仿真器对所述第三位置信号进行编码，得到编码第三位置信号；

通过所述编码器仿真器在接收到所述PA发送的第四时钟信号时，将所述编码第三位置信号发送至所述PA，以使所述PA基于所述编码第三位置信号进行电机当前位置信息的确定。

进一步地，所述编码器仿真器包括绝对式编码器仿真器和第二增量式编码器仿真器，所述编码器仿真器对所述第三位置信号进行编码，得到编码第三位置信号的步骤，包括：

所述绝对式编码器仿真器对所述第三位置信号进行编码，得到绝对式编码第三位置信号；

所述第二增量式编码仿真器对所述第三位置信号进行编码，得到增量式编码第三位置信号。

第二方面，本发明实施例还提供了一种电机位置信号分发方法，应用于第一方面所述的电机位置信号分发系统，所述方法包括：

绝对式编码器在接收到时钟信号时，将位置信号发送至FPGA；

所述FPGA，将所述位置信号发送至控制系统，以使所述控制系统根据所述位置信号确定电机的位置信息。

本发明实施例提供了一种电机位置信号分发系统，包括：绝对式编码器和现场可编程逻辑门阵列FPGA，所述绝对式编码器在接收到时钟信号时，将位置信号发送至所述FPGA；所述FPGA将所述位置信号发送至外接的控制系统，以使所述控制系统根据所述位置信号确定电机的当前位置信息。上述技术方案，绝对式编码器在接收到时钟信号时，可以将电机的位置信号通过FPGA上传至控制外界的控制系统，实现了电机的位置信号的分发，扩大绝对式编码器的应用范围及应用场景。

附图说明

图1为本发明实施例一提供的一种电机位置信号分发系统的结构图；

图2为本发明实施例二提供的一种电机位置信号分发系统的结构图；

图3为本发明实施例三提供的一种电机位置信号分发系统的结构图；

图4为本发明实施例三提供的一种第一增量式编码器仿真器的输出信号示意图；

图5为本发明实施例三提供的另一种第一增量式编码器仿真器的输出信号示意图；

图6为本发明实施例四提供的一种电机位置信号分发系统的结构图；

图7为本发明实施例五提供的一种电机位置信号分发方法的流程图；

图8为本发明实施例六提供的一种电机系统的结构示意图。

附图标号：

第一差分转单端芯片-210、第二差分转单端芯片-220、第一单端转差分芯片-230、第二单端转差分芯片-240、第三单端转差分芯片-250和第四单端转差分芯片-260。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

在更加详细地讨论示例性实施例之前应当提到的是，一些示例性实施例被描述成作为流程图描绘的处理或方法。虽然流程图将各项操作(或步骤)描述成顺序的处理，但是其中的许多操作可以被并行地、并发地或者同时实施。此外，各项操作的顺序可以被重新安排。当其操作完成时所述处理可以被终止，但是还可以具有未包括在附图中的附加步骤。所述处理可以对应于方法、函数、规程、子例程、子程序等等。此外，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。

实施例一

图1为本发明实施例一提供的一种电机位置信号分发系统的结构图，本实施例可适用于需要将电机位置信号上传至控制系统的情况，该系统包括：绝对式编码器和FPGA，所述绝对式编码器在接收到时钟信号时，将位置信号发送至所述FPGA；所述FPGA将所述位置信号发送至外接的控制系统，以使所述控制系统根据所述位置信号确定电机的当前位置信息。

其中，编码器是将信号或数据进行编制、转换为可用以通讯、传输和存储的信号形式的设备。编码器把角位移或直线位移转换成电信号，前者称为码盘，后者称为码尺。绝对式编码器的每一个位置对应一个确定的数字码，因此它的示值只与测量的起始和终止位置有关，而与测量的中间过程无关。

FPGA属于专用集成电路中的一种半定制电路，是可编程的逻辑列阵，能够有效的解决原有的器件门电路数较少的问题。

具体地，绝对式编码器在接收到时钟信号时，可以将电机的位置信号通过FPGA发送至外界的控制系统。控制系统可以上位计算机中，对位置信号进行存储和处理。

可以知道的是，时钟信号和位置信号的传输协议可以包括同步单工协议、异步单工协议和半双工协议。

当传输协议为同步单工协议时，绝对式编码器在通过第一信道接收到时钟信号时，可以通过第二信道将位置信号发送至FPGA，FPGA接收到位置信号后，绝对式编码器继续发送位置信号至FPGA；当传输协议为异步单工协议时，绝对式编码器在通过第一信道接收到时钟信号时，可以持续通过第二信道将位置信号发送至FPGA；当传输协议为半双工协议时，绝对式编码器在通过第三信道接收到时钟信号后，可以将位置信号通过第三信道发送至FPGA。

进一步地，所述系统还包括：电机驱动器PA，所述PA，用于接收所述绝对式编码器在接收到时钟信号时发送的位置信号。

其中，不同的PA，可以接收不同协议的位置信号，对应于不同的PA，可以分别采用FPGA或者外接芯片转换其协议类型。

电机驱动器又称伺服驱动器、伺服控制器和伺服放大器，可以用来控制伺服电机，其作用类似于变频器作用于普通交流马达，属于伺服系统的一部分，主要应用于高精度的定位系统。一般是通过位置、速度和力矩三种方式对伺服电机进行控制，实现高精度的传动系统定位，目前是传动技术的高端产品。

本实施例的技术方案，电机位置信号分发系统包括绝对式编码器和FPGA，所述绝对式编码器在接收到时钟信号时，将位置信号发送至所述FPGA；所述FPGA将所述位置信号发送至外接的控制系统，以使所述控制系统根据所述位置信号确定电机的当前位置信息。上述技术方案，绝对式编码器在接收到时钟信号时，可以将电机的位置信号通过FPGA上传至控制外界的控制系统。进一步地，所述系统还包括：电机驱动器PA，所述PA接收所述绝对式编码器在接收到时钟信号时发送的位置信号。实现了将位置信号发送至PA和控制系统，进一步实现了电机的位置信号的分发，扩大绝对式编码器的应用范围及应用场景。

实施例二

图2为本发明实施例二提供的一种电机位置信号分发系统的结构图，本实施例是在上述实施例的基础上进行具体化。在本实施例中，该系统还可以包括：绝对式编码器、现场可编程逻辑门阵列FPGA和电机驱动器PA，所述绝对式编码器在接收到第一时钟信号时，将第一位置信号发送至所述FPGA；所述FPGA将所述第一位置信号发送至外接的控制系统，以使所述控制系统根据所述第一位置信号确定电机的当前位置信息。所述PA接收所述绝对式编码器在接收到第一时钟信号时发送的第一位置信号。

如实施例一所述，绝对式编码器可以将第一位置信号分别发送至PA和控制系统，实现了电机的位置信号的分发，扩大绝对式编码器的应用范围及应用场景。

本实施例中，第一时钟信号和第一位置信号可以采用同步单工的传输协议进行传输。

进一步地，所述系统还包括第一差分转单端芯片210、第二差分转单端芯片220、第一单端转差分芯片230、第二单端转差分芯片240、第三单端转差分芯片250和第四单端转差分芯片260；所述绝对式编码器接收的时钟信号为所述PA通过所述第一差分转单端芯片210和所述第一单端转差分芯片230发送的第一时钟信号；所述绝对式编码器具体用于：在接收到所述第一时钟信号时，通过所述第二差分转单端芯片220和所述第三单端转差分芯片250将第一位置信号发送至所述PA，以使所述PA基于所述第一位置信息进行电机当前位置信息的确定；通过所述第二差分转单端芯片220和所述第四单端转差分芯片260将所述第一位置信号发送至所述FPGA。

另外，PA还可以通过第二单端转差分芯片240将第一时钟信号发送至FPGA。

其中，差分转单端芯片又称为编码器信号转换模块，可以用于解决旋转编码器、光栅尺差模输出与单片机、PLC控制器之间转换接口。能克服工控系统复杂的现场环境下的强干扰，排除强电场、强磁场等电气干扰，可以有效保护较为敏感的电路，并且具有脉冲整形功能，有效地提高了系统之间的抗干扰性能，提供一个安全接口。

差分信号有较强的抗共模干扰能力，适合较长距离传输，单端信号则没有这个功能。单端转差分芯片又称单端-差分转换器。

本实施例中，PA可以作为主站负责输出第一时钟信号并接收来自绝对式编码器的第一位置信号，绝对式编码器可以作为从站负责接收来自PA的第一时钟信号，同时输出与第一时钟信号同步的第一位置信号，FPGA则作为从站接收来自绝对式编码器第一位置信号的同时也要接收来自PA的同步第一时钟信号。

具体地，当PA发出同步第一时钟信号时，时钟+、时钟-在第一差分转单端芯片处210由差分信号转为单端信号，随后分为两路：在第一单端转差分芯片230处转换为时钟1+、时钟1-，发送给绝对式编码器；在第二单端转差分芯片240处转换为时钟2+、时钟2-，发送给FPGA芯片。绝对式编码器在接收到来自PA的第一时钟信号时，绝对式编码器开始输出第一位置信号，数据+、数据-在220第二差分转单端芯片处由差分信号转为单端信号，随后分为两路：在第三单端转差分芯片250处转换为数据1+、数据1-，发送给PA；在第四单端转差分芯片260处转换为数据2+、数据2-，发送给FPGA芯片。FPGA在接收到时钟2+、时钟2-、数据2+、数据2-之后，通过内部编码器信号监控代码对数据进行处理并转化为第一位置信号上传给上层控制系统。

需要说明的是，FPGA在监控到第一位置信号的上升沿时，开始接收第一位置信号，并在完成第一位置信号的接收后将第一位置信号发送给所述控制系统。

具体地，以biss-c协议为例，首先要监控时钟下降沿判定PA时钟信号是否开始；当PA时钟开始时，开始监控编码器信号输出的上升沿，来判定编码器信号转换是否完成；待信号转换完成时，开始信号接收流程。

本发明实施例提供的电机位置信号分发系统包括绝对式编码器、FPGA和电机驱动器PA，所述绝对式编码器在接收到时钟信号时，将位置信号发送至所述FPGA；所述FPGA将所述位置信号发送至外接的控制系统，以使所述控制系统根据所述位置信号确定电机的当前位置信息；所述PA接收所述绝对式编码器在接收到时钟信号时发送的位置信号。

另外，绝对式编码器在通过差分转单端芯片和单端转差分芯片接收到时钟信号时，可以将电机的位置信号通过差分转单端芯片、单端转差分芯片和FPGA上传至控制外界的控制系统，还可以通过差分转单端芯片和单端转差分芯片将位置信号发送至PA，实现了电机的位置信号的一分二，扩大绝对式编码器的应用范围及应用场景。

实施例三

图3为本发明实施例三提供的一种电机位置信号分发系统的结构图，本实施例是在上述实施例的基础上进行具体化。在本实施例中，该系统还可以包括：绝对式编码器、现场可编程逻辑门阵列FPGA和电机驱动器PA，所述绝对式编码器在接收到第二时钟信号时，将第二位置信号发送至所述FPGA；所述FPGA将所述第二位置信号发送至外接的控制系统，以使所述控制系统根据所述第二位置信号确定电机的当前位置信息。所述PA接收所述绝对式编码器在接收到第二时钟信号时发送的第二位置信号。

如实施例一所述，绝对式编码器可以将第二位置信号分别发送至PA和控制系统，实现了电机的位置信号的分发，扩大绝对式编码器的应用范围及应用场景。

本实施例中，第二时钟信号和第二位置信号可以采用同步单工、异步单工或者半双工的传输协议进行传输。

进一步地，所述FPGA包括第一解码器和第一增强式编码器仿真器；所述绝对式编码器接收的时钟信号为所述FPGA通过所述第一解码器发送的第二时钟信号；相应的，所述绝对式编码器具体用于：在接收到所述第二时钟信号时，将第二位置信号通过所述第一解码器发送至所述第一增强式编码器仿真器。

具体地，第一解码器可以将第二时钟信号发送至绝对式编码器，绝对式编码器在接收到第二时钟信号时，可以将第二位置信号发送至第一解码器，进而还可以将第二位置信号发送至第一增强式编码器仿真器。第一增强式编码器仿真器可以对第二位置信号进行重新编码，使得重新编码得到的第二位置信号符合当前PA的传输需求，便于第二位置信号输送至当前PA，进而用于控制当前电机。

进一步地，所述FPGA对所述第二位置信号的操作步骤包括：通过所述第一解码器将所述第二位置信号发送至所述第一增量式编码器仿真器；通过所述第一增量式编码器仿真器对所述第二位置信号进行编码，得到增量式编码第二位置信号后，将所述增量式编码第二位置信号发送至所述PA，以使所述PA基于所述增量式编码第二位置信号进行电机当前位置信息的确定。

其中，增强式编码器仿真器可以位于FPGA内部，用于对绝对式编码器发出的第二位置信号进行重新编码，得到增强式编码第二位置信号，可以与相应的PA进行匹配输出第二位置信号。

具体地，FPGA的第一解码器可以接收第二位置信号，并将第二位置信号发送至第一增量式编码器仿真器。

进一步地，所述FPGA通过所述第一增量式编码器仿真器对所述第二位置信号进行编码，得到增量式编码第二位置信号的步骤包括：

所述FPGA通过所述第一增量式编码器仿真器将所述第二位置信号的预设位确定为判据位。

所述FPGA通过所述第一增量式编码器仿真器，根据所述判据位，确定所述增量式第二位置信号。

图4为本发明实施例三提供的一种第一增量式编码器仿真器的输出信号示意图；如图4所示，如果取绝对式编码器的3、4位为增量式编码器的判据位，则对应的A、B相的信号输出则如图4所示，取第4位信号为A相信号，对3、4位的代码进行异或运算可以得出对应增量式编码器的B相的信号。

图5为本发明实施例三提供的另一种第一增量式编码器仿真器的输出信号示意图，如图5所示，如果取绝对式编码器的3、4位为增量式编码器的判据位，则对应的A或B相的一个完整周期长度为10000(二进制)个绝对式编码器的count位，考虑增量式编码器通常要进行四倍频运算，则对应的增量式编码器信号1count(C_I)等于100(二进制)倍的绝对式编码器信号count(C_A)，换算为十进制则为：

C_I＝(2^2)*C_A

由绝对式编码器转换的增量式第二位置信号的准确性与绝对式编码器的解码周期和电机移动的速度有着直接的关系。如果绝对式编码器1count＝C_A＝50nm，解码周期T_d＝20us，电机最大移动速度V＝100mm/s，则两个相邻周期的绝对式信号最大变化量为(T_d*V)/C_A＝40count。若要保证转换的增量式第二位置信号的真实可靠，则必须保证增量式编码器1count＝C_I＝(2^n)*C_A>2*40*C_A＝4um，也就是说，绝对式编码器信号中用来判定的低位n必须保证(2^n)>40*2＝80，对应的n≥7，则绝对式编码器的判定位最小为8、7位。

按照以上的算法可以确定不同工作环境下由FPGA输出的增量式第二位置信号的最小分辨率。

位置信号的绝对转增量方案主要针对同步单工、异步单工或半双工的编码器协议，此类协议的绝对式编码器与PA之间有双向的信号通讯，因此难以实现前端的一分二。通过上述方法不仅可以实现第二位置信号的一分二，还可以满足第二位置信号的一对多的需求。

本实施例中，FPGA可以作为主站负责输出第二时钟信号并接收来自绝对式编码器的第二位置信号，绝对式编码器可以作为从站负责接收来自FPGA的第二时钟信号，同时输出与第二时钟信号同步的第二位置信号。FPGA还可以将第二位置信号上传至控制系统。

本实施例不需要前端硬件架构，只需要FPGA与PA就可以实现将位置信号一分二的需求。

本发明实施例提供的电机位置信号分发系统包括绝对式编码器、FPGA和电机驱动器PA，所述绝对式编码器在接收到时钟信号时，将位置信号发送至所述FPGA；所述FPGA将所述位置信号发送至外接的控制系统，以使所述控制系统根据所述位置信号确定电机的当前位置信息；所述PA接收所述绝对式编码器在接收到时钟信号时发送的位置信号。

另外，绝对式编码器在接收到第一解码器发送的第二时钟信号时，发送第二位置信号至第一解码器，第一解码器进而将第二位置信号上传至控制系统，并且发送至第一增量式编码器仿真器。所述第一增量式编码器仿真器对所述第二位置信号进行编码，得到增量式编码第二位置信号后，将所述增量式编码第二位置信号发送至所述PA，以使所述PA基于所述增量式编码第二位置信号进行电机当前位置信息的确定。实现了电机的位置信号的一分二，扩大绝对式编码器的应用范围及应用场景。

实施例四

图6为本发明实施例四提供的一种电机位置信号分发系统的结构图，本实施例是在上述实施例的基础上进行具体化。在本实施例中，该系统还可以包括：绝对式编码器、现场可编程逻辑门阵列FPGA和电机驱动器PA，所述绝对式编码器在接收到时钟信号时，将位置信号发送至所述FPGA；所述FPGA将所述位置信号发送至外接的控制系统，以使所述控制系统根据所述位置信号确定电机的当前位置信息。所述PA接收所述绝对式编码器在接收到时钟信号时发送的位置信号。

如实施例一所述，绝对式编码器可以将第一位置信号分别发送至PA和控制系统，实现了电机的位置信号的分发，扩大绝对式编码器的应用范围及应用场景。

本实施例中，第三时钟信号和第三位置信号可以采用同步单工、异步单工或者半双工的传输协议进行传输。

进一步地，所述FPGA包括第二解码器和编码器仿真器；所述绝对式编码器接收的时钟信号为所述FPGA通过第二解码器发送的第三时钟信号；所述绝对式编码器具体用于：在接收到所述第三时钟信号时，通过所述第二解码器将所述第三位置信号至发送至所述编码器仿真器。

具体地，第二解码器可以将第三时钟信号发送至绝对式编码器，绝对式编码器在接收到第三时钟信号时，可以将第三位置信号发送至第二解码器，进而还可以将第三位置信号发送至编码器仿真器。编码器仿真器可以对第二位置信号进行重新编码，使得重新编码得到的第三位置信号符合当前PA的传输需求，便于第三位置信号输送至当前PA，进而用于控制当前电机。

进一步地，所述FPGA对所述第三位置信号的操作步骤包括：通过所述第二解码器将所述第三位置信号发送至所述编码器仿真器；通过所述编码器仿真器对所述第三位置信号进行编码，得到编码第三位置信号；通过所述编码器仿真器在接收到所述PA发送的第四时钟信号时，将所述编码第三位置信号发送至所述PA，以使所述PA基于所述编码第三位置信号进行电机当前位置信息的确定。

其中，编码器仿真器可以位于FPGA内部，用于对绝对式编码器发出的第三位置信号进行重新编码，得到编码第三位置信号，可以与相应的PA进行匹配输出第三位置信号。

具体地，PA可以将第四时钟信号发送至编码器仿真器，编码器仿真器在接收到第四时钟信号时，可以将编码完成得到的编码第三位置信号发送至PA。

进一步地，所述编码器仿真器包括绝对式编码器仿真器和第二增量式编码器仿真器，所述编码器仿真器对所述第三位置信号进行编码，得到编码第三位置信号的步骤，包括：所述绝对式编码器仿真器对所述第三位置信号进行编码，得到绝对式编码第三位置信号；所述第二增量式编码仿真器对所述第三位置信号进行编码，得到增量式编码第三位置信号。

本实施例中，编码器仿真器可以包括绝对式编码器仿真器和第二增量式编码器仿真器。可以知道的是，在进行位置信号一分二或者一分多时，对于不同传输协议的PA，可以采用不同的编码器仿真器，便于对位置信号的传输。

本发明实施例提供的电机位置信号分发系统包括绝对式编码器、FPGA和电机驱动器PA，所述绝对式编码器在接收到时钟信号时，将位置信号发送至所述FPGA；所述FPGA将所述位置信号发送至外接的控制系统，以使所述控制系统根据所述位置信号确定电机的当前位置信息；所述PA接收所述绝对式编码器在接收到时钟信号时发送的位置信号。

另外，绝对式编码器在接收到第二解码器发送的第三时钟信号时，发送第三位置信号至第二解码器，第二解码器进而将第三位置信号上传至控制系统，并且发送至编码器仿真器。编码器仿真器对第三位置信号进行编码，可以得到编码第三位置信号。编码器仿真器在接收到PA发送的第四时钟信号时，可以将编码第三位置信号发送至PA，以使所述PA基于所述增量式编码第二位置信号进行电机当前位置信息的确定。实现了电机的位置信号的一分二，扩大绝对式编码器的应用范围及应用场景。

实施例五

图7为本发明实施例五提供的一种电机位置信号分发方法的流程图，本实施例通过的电机位置信号发放方法应用于实施例一、实施例二、实施例三和实施例四任一所述的电机位置信号分发系统，所述方法包括：

步骤710、绝对式编码器在接收到时钟信号时，将位置信号发送至FPGA。

步骤720、所述FPGA，将所述位置信号发送至控制系统，以使所述控制系统根据所述位置信号确定电机的位置信息。

进一步地，该方法还包括：

步骤730、所述PA接收所述绝对式编码器在接收到时钟信号时发送的位置信号。

本发明实施例提供的技术方案，所述绝对式编码器在接收到时钟信号时，将位置信号发送至所述FPGA；所述FPGA将所述位置信号发送至外接的控制系统，以使所述控制系统根据所述位置信号确定电机的当前位置信息。上述技术方案，绝对式编码器在接收到时钟信号时，可以将电机的位置信号通过FPGA上传至控制外界的控制系统。进一步地，该方法还包括：所述PA接收所述绝对式编码器在接收到时钟信号时发送的位置信号。实现了将位置信号发送至PA和控制系统，进一步实现了电机的位置信号的分发，扩大绝对式编码器的应用范围及应用场景。

在上述技术方案的基础上，所述绝对式编码器接收的时钟信号为所述PA通过所述第一差分转单端芯片和所述第一单端转差分芯片发送的第一时钟信号；

所述绝对式编码器在接收到所述第一时钟信号时，

通过所述第二差分转单端芯片和所述第三单端转差分芯片将第一位置信号发送至所述PA，以使所述PA基于所述第一位置信息进行电机当前位置信息的确定；

通过所述第二差分转单端芯片和所述第四单端转差分芯片将所述第一位置信号发送至所述FPGA。

在上述技术方案的基础上，所述FPGA包括第一解码器和第一增强式编码器仿真器，

所述绝对式编码器接收的时钟信号为所述FPGA通过所述第一解码器发送的第二时钟信号；

相应的，所述绝对式编码器在接收到所述第二时钟信号时，将第二位置信号通过所述第一解码器发送至所述第一增强式编码器仿真器。

所述FPGA对所述第二位置信号的操作步骤包括：

通过所述第一解码器将所述第二位置信号发送至所述第一增量式编码器仿真器；

通过所述第一增量式编码器仿真器对所述第二位置信号进行编码，得到增量式编码第二位置信号后，将所述增量式编码第二位置信号发送至所述PA，以使所述PA基于所述增量式编码第二位置信号进行电机当前位置信息的确定。

进一步地，所述FPGA通过所述第一增量式编码器仿真器对所述第二位置信号进行编码，得到增量式编码第二位置信号的步骤包括：

所述FPGA通过所述第一增量式编码器仿真器将所述第二位置信号的预设位确定为判据位；

所述FPGA通过所述第一增量式编码器仿真器，根据所述判据位，确定所述增量式第二位置信号。

在上述技术方案的基础上，所述FPGA包括第二解码器和编码器仿真器，

所述绝对式编码器接收的时钟信号为所述FPGA通过第二解码器发送的第三时钟信号；

所述绝对式编码器在接收到所述第三时钟信号时，通过所述第二解码器将所述第三位置信号至发送至所述编码器仿真器。

在上述技术方案的基础上，所述FPGA对所述第三位置信号的操作步骤包括：

通过所述第二解码器将所述第三位置信号发送至所述编码器仿真器；

通过所述编码器仿真器对所述第三位置信号进行编码，得到编码第三位置信号；

通过所述编码器仿真器在接收到所述PA发送的第四时钟信号时，将所述编码第三位置信号发送至所述PA，以使所述PA基于所述编码第三位置信号进行电机当前位置信息的确定。

进一步地，所述编码器仿真器包括绝对式编码器仿真器和第二增量式编码器仿真器，所述编码器仿真器对所述第三位置信号进行编码，得到编码第三位置信号的步骤，包括：

所述绝对式编码器仿真器对所述第三位置信号进行编码，得到绝对式编码第三位置信号；

所述第二增量式编码仿真器对所述第三位置信号进行编码，得到增量式编码第三位置信号。

本发明实施例所提供的电机位置信号分发方法可应用于本发明任意实施例所提供的电机位置信号分发系统，具备上述系统相应的功能模块和有益效果。

实施例六

图8为本发明实施例六提供的一种电机系统的结构示意图，如图8所示，该系统包括电机系统和电机；其中伺服电机可以用于控制速度，其位置精度非常准确，可以将电压信号转化为转矩和转速以驱动控制对象；电机系统用于确定电机的位置信号。

本发明实施例提供的电机系统可以包括上述实施例提供的电机位置信号分发系统，具备相应的功能和有益效果。

通过以上关于实施方式的描述，所属领域的技术人员可以清楚地了解到，本发明可借助软件及必需的通用硬件来实现，当然也可以通过硬件实现，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如计算机的软盘、只读存储器(Read-Only Memory,ROM)、随机存取存储器(RandomAccess Memory,RAM)、闪存(FLASH)、硬盘或光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述的方法。

值得注意的是，上述电机位置信号分发系统的实施例中，所包括的各个单元和模块只是按照功能逻辑进行划分的，但并不局限于上述的划分，只要能够实现相应的功能即可；另外，各功能单元的具体名称也只是为了便于相互区分，并不用于限制本发明的保护范围。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种电机位置信号分发系统，其特征在于，包括：绝对式编码器和现场可编程逻辑门阵列FPGA，

所述绝对式编码器在接收到时钟信号时，将位置信号发送至所述FPGA；

所述FPGA将所述位置信号发送至外接的控制系统，以使所述控制系统根据所述位置信号确定电机的当前位置信息。

2.根据权利要求1所述电机位置信号分发系统，其特征在于，所述系统还包括：电机驱动器PA，

所述PA接收所述绝对式编码器在接收到时钟信号时发送的位置信号。

3.根据权利要求2所述的电机位置信号分发系统，其特征在于，所述系统还包括第一差分转单端芯片、第二差分转单端芯片、第一单端转差分芯片、第二单端转差分芯片、第三单端转差分芯片和第四单端转差分芯片，

所述绝对式编码器接收的时钟信号为所述PA通过所述第一差分转单端芯片和所述第一单端转差分芯片发送的第一时钟信号；

所述绝对式编码器在接收到所述第一时钟信号时，

通过所述第二差分转单端芯片和所述第三单端转差分芯片将第一位置信号发送至所述PA，以使所述PA基于所述第一位置信息进行电机当前位置信息的确定；

通过所述第二差分转单端芯片和所述第四单端转差分芯片将所述第一位置信号发送至所述FPGA。

4.根据权利要求2所述的电机位置信号分发系统，其特征在于，所述FPGA包括第一解码器和第一增强式编码器仿真器，

所述绝对式编码器接收的时钟信号为所述FPGA通过所述第一解码器发送的第二时钟信号；

相应的，所述绝对式编码器在接收到所述第二时钟信号时，将第二位置信号通过所述第一解码器发送至所述第一增强式编码器仿真器。

5.根据权利要求4所述的电机位置信号分发系统，其特征在于，所述FPGA对所述第二位置信号的操作步骤包括：

通过所述第一解码器将所述第二位置信号发送至所述第一增量式编码器仿真器；

通过所述第一增量式编码器仿真器对所述第二位置信号进行编码，得到增量式编码第二位置信号后，将所述增量式编码第二位置信号发送至所述PA，以使所述PA基于所述增量式编码第二位置信号进行电机当前位置信息的确定。

6.根据权利要求5所述的电机位置信号分发系统，其特征在于，所述FPGA通过所述第一增量式编码器仿真器对所述第二位置信号进行编码，得到增量式编码第二位置信号的步骤包括：

所述FPGA通过所述第一增量式编码器仿真器将所述第二位置信号的预设位确定为判据位；

所述FPGA通过所述第一增量式编码器仿真器，根据所述判据位，确定所述增量式第二位置信号。

7.根据权利要求2所述的电机位置信号分发系统，其特征在于，所述FPGA包括第二解码器和编码器仿真器，

所述绝对式编码器接收的时钟信号为所述FPGA通过第二解码器发送的第三时钟信号；

所述绝对式编码器在接收到所述第三时钟信号时，通过所述第二解码器将所述第三位置信号至发送至所述编码器仿真器。

8.根据权利要求7所述的电机位置信号分发系统，其特征在于，所述FPGA对所述第三位置信号的操作步骤包括：

通过所述第二解码器将所述第三位置信号发送至所述编码器仿真器；

通过所述编码器仿真器对所述第三位置信号进行编码，得到编码第三位置信号；

通过所述编码器仿真器在接收到所述PA发送的第四时钟信号时，将所述编码第三位置信号发送至所述PA，以使所述PA基于所述编码第三位置信号进行电机当前位置信息的确定。

9.根据权利要求8所述的电机位置信号分发系统，其特征在于，所述编码器仿真器包括绝对式编码器仿真器和第二增量式编码器仿真器，所述编码器仿真器对所述第三位置信号进行编码，得到编码第三位置信号的步骤，包括：

所述绝对式编码器仿真器对所述第三位置信号进行编码，得到绝对式编码第三位置信号；

所述第二增量式编码仿真器对所述第三位置信号进行编码，得到增量式编码第三位置信号。

10.一种电机位置信号分发方法，应用于权利要求1-9中任一所述的电机位置信号分发系统，其特征在于，所述方法包括：

绝对式编码器在接收到时钟信号时，将位置信号发送至FPGA；

所述FPGA，将所述位置信号发送至控制系统，以使所述控制系统根据所述位置信号确定电机的位置信息。

Images