[go: up one dir, main page]

CN114695113A - 一种BiCMOS器件及其中的异质结双极晶体管制造方法 - Google Patents

一种BiCMOS器件及其中的异质结双极晶体管制造方法 Download PDF

Info

Publication number
CN114695113A
CN114695113A CN202011579597.1A CN202011579597A CN114695113A CN 114695113 A CN114695113 A CN 114695113A CN 202011579597 A CN202011579597 A CN 202011579597A CN 114695113 A CN114695113 A CN 114695113A
Authority
CN
China
Prior art keywords
region
layer
silicon
forming
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011579597.1A
Other languages
English (en)
Inventor
季明华
张汝京
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SiEn Qingdao Integrated Circuits Co Ltd
Original Assignee
SiEn Qingdao Integrated Circuits Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SiEn Qingdao Integrated Circuits Co Ltd filed Critical SiEn Qingdao Integrated Circuits Co Ltd
Priority to CN202011579597.1A priority Critical patent/CN114695113A/zh
Priority to US17/516,658 priority patent/US12094873B2/en
Publication of CN114695113A publication Critical patent/CN114695113A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/80—Heterojunction BJTs
    • H10D10/821—Vertical heterojunction BJTs
    • H10D10/891—Vertical heterojunction BJTs comprising lattice-mismatched active layers, e.g. SiGe strained-layer transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/40—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00 with at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of IGFETs with BJTs
    • H10D84/401—Combinations of FETs or IGBTs with BJTs
    • H10D84/403—Combinations of FETs or IGBTs with BJTs and with one or more of diodes, resistors or capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/01—Manufacture or treatment
    • H10D10/021—Manufacture or treatment of heterojunction BJTs [HBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/01—Manufacture or treatment
    • H10D10/051—Manufacture or treatment of vertical BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/80—Heterojunction BJTs
    • H10D10/821—Vertical heterojunction BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/177—Base regions of bipolar transistors, e.g. BJTs or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/881—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being a two-dimensional material
    • H10D62/882—Graphene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0107—Integrating at least one component covered by H10D12/00 or H10D30/00 with at least one component covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating IGFETs with BJTs
    • H10D84/0109—Integrating at least one component covered by H10D12/00 or H10D30/00 with at least one component covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating IGFETs with BJTs the at least one component covered by H10D12/00 or H10D30/00 being a MOS device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/40—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00 with at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of IGFETs with BJTs
    • H10D84/401—Combinations of FETs or IGBTs with BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/137—Collector regions of BJTs

Landscapes

  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种BiCMOS及其中的异质结双极晶体管制造方法，在形成异质结双极晶体管的抬高的非本征基区时，首先在外延硅中原位掺杂C和B，并且同时掺杂金属催化剂，然后对C进行等离子体处理以及激光退火，在Si外延层中形成石墨烯区域，由于石墨烯具有良好的迁移率，由此能够降低SiGe HBT的基极电阻，提高其射频性能。上述方法在传统BiCMOS器件工艺基础上通过对掺杂的C进行等离子体处理及激光退火就能在非本征基区内形成石墨烯区域，整个过程易于控制，易于与传统BiCMOS器件工艺集成。

Description

一种BiCMOS器件及其中的异质结双极晶体管制造方法
技术领域
本发明涉及半导体器件领域，特别是涉及一种BiCMOS器件及其中的异质结双极晶体管制造方法。
背景技术
传统的垂直双极晶体管(vertical bipolar transistor，VBT)技术是高速计算机的主要技术。其显着特点是：1)多晶硅发射极，可将基极宽度缩放至100nm以下；2)发射极-基极自对准以及深、浅沟槽隔离，可减小器件尺寸并减小电容；3)自对准更重掺杂的本征集电极区域以进一步提高速度。如今，采用BiCMOS技术的异质结双极晶体管(heterojunctionbipolar transistors，HBT)已广泛用于汽车雷达，高速无线和光学数据链路以及高精度模拟电路中。HBT的结构与常规VBT相似，不同之处在于用少量的C掺杂的SiGe代替了基极。先进的CMOS技术和SiGe BiCMOS技术可能会解决高达40GHz频率的未来5G通信标准，这是高数据速率无线或光纤回程的强大竞争者。
然而，对于SiGe HBT的射频性能来说，SiGe HBT的基极电阻是影响其射频性能的重要因素，要获得高射频性能的SiGe HBT，就需要减小SiGe HBT的基极电阻。
发明内容
鉴于以上减小SiGe HBT的基极电阻的需求，本发明的目的在于提供一种BiCMOS器件及其中的异质结双极晶体管制造方法。本发明中在形成抬高的非本征基区时，在外延硅中原位掺杂C和B，并且同时掺杂金属催化剂，然后对C进行等离子体处理以及激光退火，在Si外延层中形成石墨烯区域，由于石墨烯具有良好的迁移率，由此能够降低SiGe HBT的基极电阻，提高其射频性能。
为实现上述目的及其它相关目的，本发明提供了一种BiCMOS器件中的异质结双极晶体管的制造方法，该方法包括：
种BiCMOS器件中的异质结双极晶体管的制造方法，其特征在于，包括如下步骤：
提供衬底，所述衬底包括CMOS器件区及HBT器件区；
在所述衬底中形成阱区，相邻阱区之间形成有浅沟槽隔离；
在所述HBT器件区的阱区上方形成第一导电类型的集电区；
在所述集电区上方形成第二导电类型的本征基区；
所述本征基区上方形成第一导电类型的发射区；
在所述发射区两侧形成抬高的第二导电类型的非本征基区，所述非本征基区内形成有石墨烯区域。
可选地，在所述HBT器件区的阱区上方形成第一导电类型的集电区还包括以下步骤：
刻蚀所述HBT器件区的衬底表面的硬掩膜层，形成集电区窗口；
在所述集电区窗口内形成外延硅层；
在所述外延硅层上方形成离子注入窗口；
经所述离子注入窗口在对所述外延硅层进行P离子注入，形成自对准掺杂集电区。
可选地，在所述本征基区上方形成第一导电类型的发射区还包括以下步骤：
在所述本征基区上方形成掩膜层；
对所述掩膜进行图案化，形成发射区窗口；
经所述发射极窗口进行掺杂硅外延生长，形成发射区。
可选地，经所述发射极窗口进行掺杂硅外延生长包括，在所述发射区窗口内进行硅外延生长并进行原位As掺杂。
可选地，在所述集电区上方形成本征基区包括：
在所述发射区上方形成硅缓冲层以及SiGe层；
对所述SiGe层进行C掺杂以及B掺杂；
在所述SiGe层上方形成硅帽层。
可选地，在所述发射区两侧形成抬高的第二导电类型的非本征基区包括以下步骤：
在所述发射区两侧选择性外延生长硅层；
在所述硅层中掺杂C和B；
对掺杂后的C进行等离子体处理；
对掺杂后的所述硅层进行激光退火，在所述硅层中形成石墨烯区域。
可选地，在所述硅层中掺杂C和B时，还包括在所述硅层中注入金属催化剂。
可选地，所述C的掺杂浓度小于10％，B的掺杂浓度小于5％。
可选地，所述金属催化剂为Ti或Zr，所述金属催化剂的注入浓度小于3％。
可选地，对掺杂后的所述硅层进行激光退火的退火温度大于700℃。
可选地，在所述CMOS器件区形成MOS器件。
根据本发明的另一方面，提供了一种BiCMOS器件，该BiCMOS器件包括：
衬底，所述衬底包括CMOS器件区及HBT器件区；
形成在所述衬底中的阱区，相邻阱区之间形成有浅沟槽隔离；
形成在所述HBT器件区的异质结双极晶体管，所述异质结双极晶体管包括：
第一导电类型的集电区，位于所述HBT器件区的阱区的上方；
第二导电类型的本征基区，位于所述集电区上方；
第一导电类型的发射区，位于所述本征基区上方；
抬高的第一导电类型的非本征基区，位于所述发射区两侧，所述非本征基区内形成有石墨烯区域。
可选地，所述集电区包括外延硅层，以及在所述外延硅层中形成的自对准掺杂集电区。
可选地，所述本征基区包括形成在所述集电区上方的硅缓冲层、C掺杂的SiGe层以及硅帽层。
可选地，所述发射区的材料为As掺杂的硅层。
可选地，所述BiCMOS器件还包括：形成在所述CMOS器件区的MOS器件。
如上所述，本发明提供的BiCMOS及其中的异质结双极晶体管制造方法，至少具备如下有益技术效果：
本发明中在形成异质结双极晶体管的抬高的非本征基区时，首先在外延硅中原位掺杂C和B，并且同时掺杂金属催化剂，然后对C进行等离子体处理以及激光退火，在Si外延层中形成石墨烯区域，由于石墨烯具有良好的迁移率，由此能够降低SiGe HBT的基极电阻，提高其射频性能。上述方法在传统BiCMOS器件工艺基础上通过对掺杂的C进行等离子体处理及激光退火就能在非本征基区内形成石墨烯区域，整个过程易于控制，易于与传统BiCMOS器件工艺集成。
经上述方法形成的异质结双极晶体管的非本征基区内具有迁移率更好的石墨烯区域，因此具有较小的基极电阻，由此使得异质结双极晶体管具有更好的视频性能。
附图说明
图1显示为本发明实施例一提供的异质结双极晶体管的制造方法的流程示意图。
图2显示为衬底的示意图。
图3显示为形成集电区之前在衬底表面形成的栅极叠层。
图4显示为在HBT器件区的上方形成集电区的结构示意图。
图5显示为形成本征基区的结构示意图。
图6显示为在本征基区上方形成发射区窗口的结构示意图。
图7显示为形成发射区的结构示意图。
图8显示为刻蚀图7所示的结构直至暴露含氧层的结构示意图。
图9显示为刻蚀图8所示的栅极叠层中硬掩模暴露本征基区的结构示意图。
图10显示为形成抬高的非本征基区的结构示意图。
图11显示为在图10所示结构中形成发射区接触、基区接触以及集电区接触的结构示意图。
附图标记列表
100 衬底 105 本征基区
101 浅沟槽隔离 1051 硅缓冲层
102 阱区 1052 SiGe层
103 栅极叠层 1053 硅帽层
1031 栅氧层 106 掩模层
1032 多晶硅 107 发射区
1033 氮氧化硅层 1070 发射区接触
1034 二氧化硅层 108 氧化层
1040 集电区窗口 109 非本征基区
104 集电区 1090 基区接触
1041 自对准掺杂集电区 110 介质层
1042 集电区接触 111 间隔侧墙
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其它优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量、位置关系及比例可在实现本方技术方案的前提下随意改变，且其组件布局形态也可能更为复杂。
实施例一
石墨烯是碳的同素异形体，由通过sp2杂化键连接的单层碳原子组成。由于其独特的电气、热和机械性能，已经引起人们对其的研究。石墨烯的重要应用是作为下一代大面积透明导电电极(TCE)的锡掺杂氧化铟(ITO)的潜在的替代品。使用石墨烯的一个特殊优势(假设无缺陷)是其在室温下独特的2D电子气特性，从而具有极高的迁移率。目前，生长大面积石墨烯的常见方法是通过化学气相沉积(CVD)。然而，这种方法需要大约1000℃的沉积温度。此外，所产生的石墨烯膜需要转移到专门的衬底上。这就使得石墨烯的制备成本大大增加。为了克服这些局限性，最新方法通过在600℃下进行等离子体表面处理研究非晶态碳(α-C)中石墨烯的生长。因此，了解α-C的石墨化机理对于生产优质石墨烯至关重要。2013年，Barreiro等人报道了通过电流感应退火在无催化剂的条件下α-C中生长石墨烯。他们通过原位TEM和分子动力学模拟观察了结构的演变。同时模拟了α-C团簇。令人兴奋的是，在高温下，形成了由这些团簇构成的长纤维。这些具有纤维的团簇充当碳源，并能够修复石墨烯片材上的缺陷。
鉴于石墨烯的良好电学性能，及其形成方法的研究，本实施例提供一种BiCMOS器件中异质结双极晶体管的制造方法，在异质结双极晶体管中形成具有石墨烯区域的非本征基区，减小基区电阻，提高器件的射频性能。如图1所示，该方法包括如下步骤：
步骤S101：提供衬底，所述衬底包括CMOS器件区及HBT器件区；
步骤S102：在所述衬底中形成阱区，相邻阱区之间形成有浅沟槽隔离；
本实施例的衬底可以根据器件的实际需求进行选择，例如，可以包括硅衬底、锗(Ge)衬底、锗硅(SiGe)衬底、SOI(Silicon-on-insulator，绝缘体上硅)衬底或GOI(Germanium-on-Insulator，绝缘体上锗)衬底等等。如图2所示，在本实施例的优选实施例中，提供的衬底100为硅衬底。该衬底可以划分为用于形成MOS器件的CMOS器件区C以及用于形成HBT器件的HBT器件区H。该CMOS器件区C及HBT器件区H可以根据具体的器件集成需求进行划分，附图2仅简单示例。
同样如图2所示，在衬底100中形成隔离结构101。例如可以首先在衬底100的上方形成氮化硅层，作为后续刻蚀等工艺的阻挡层及停止层，然后旋涂光刻胶，并进行曝光、显影，定义有源区。去除光刻胶，以上述氮化硅层为硬掩膜对衬底100进行干法刻蚀，形成浅沟槽。形成浅沟槽之后进行氧化，在浅沟槽内形成一薄层氧化硅，然后经化学气相沉积CVD在浅沟槽内填充硅氧化物，形成浅沟槽隔离101。还可以对该硅氧化物进行快速热退火RTA，使其更为致密并修复前述步骤对衬底造成的损伤。
形成上述浅沟槽隔离101之后，在衬底表面生长一层热氧化层、牺牲氧化层(未详细示出)，作为形成阱区的遮蔽层。对该遮蔽层进行刻蚀，定义阱区的范围，通过离子注入将掺杂离子推入硅衬底，并通过快速热退火工艺激活掺杂离子并修复由于离子注入造成的晶格损伤。上述阱区包括N-阱区和P阱区。
步骤S103：在所述HBT器件区的阱区上方形成第一导电类型的集电区；
本实施例以形成npn型异质结双极晶体管为例，在衬底中HBT器件区H形成的阱区为n型阱区。在该N型阱区上方形成N型的集电区。具体如下：
首先，仍然参照图3，在衬底表面形成栅极叠层103。例如首先去除用于形成阱区的遮蔽层的牺牲氧化层及热氧化层，对衬底表面进行清洗，然后通过热氧化在衬底表面形成第一栅氧层；之后用湿法刻蚀法去除第一栅氧层和部分硅衬底表面，在核心器件区域进行第二次热氧化形成第二栅氧层，由此在衬底上方形成栅氧层1031。然后在衬底上方沉积多晶硅1032和硬掩模，该硬掩模包括依次形成的氮氧化硅层1033和二氧化硅层1034。
在上述栅极叠层103中的硬掩模(氮氧化硅层1033和二氧化硅层1034)的作用下刻蚀栅极叠层中的多晶硅1032和栅氧层1031，直至暴露衬底表面，形成集电区窗口1040。在集电区窗口中进行选择性硅外延生长，形成集电区104，在本实施例中该集电区104为非掺杂的单晶硅或多晶硅。
同样参照图4，形成上述集电区104之后，在掩膜的遮蔽下，对集电区进行选择性掺杂，在集电区104中形成N型的自对准掺杂集电区1041(SCI，self-aligned collectorimplant)。可选地，可对集电区104进行P离子掺杂，形成上述SIC。
步骤S104：在所述集电区上方形成第二导电类型的本征基区；
形成上述SIC之后，参照图5，在集电区窗口1040中进行非选择性外延生长，形成本征基区105，在本实施例中该本征基区由P型半导体材料形成。例如，首先外延生长硅缓冲层1051，然后生长SiGe外延层1052，并在该SiGe外延层中掺杂碳，形成SiGe:C层。可选地，还可以同时掺杂B。然后在SiGe外延层1052上方形成硅帽层1053。由此，形成本征基区105，其中SiGe:C中Ge的含量比例约为10～15％，C的含量比例约为1～5％。
步骤S105：所述本征基区上方形成第一导电类型的发射区；
首先，如图6所示，在图5所示的结构上方形成一掩模层106，然后刻蚀该掩模层至本征基区的硅帽层停止，或者也可以刻蚀部分硅帽层，形成开口。然后在开口的侧壁上形成间隔侧墙111，以发射区窗口1070。然后如图7所示，在发射区窗口内进行硅外延生长，形成发射区107。在本实施例中，发射区107形成为n型掺杂的外延硅，例如As掺杂的多晶硅。发射区的高度介于10nm～30nm。
步骤S106：在所述发射区两侧形成抬高的第二导电类型的非本征基区，所述非本征基区内形成有石墨烯区域。
如图8所示，首先在图7所示结构的上方形成覆盖发射区的氧化层108，在该氧化层的遮蔽下，向下刻蚀至栅氧层1031停止；之后，如图9所示，采用湿法刻蚀去除栅极叠层中的硬掩模，即依次去除二氧化硅层1034和氮氧化硅层1033，以暴露本征基区中的硅缓冲层1051及SiGe层1052。然后，如图10所示，进行选择性硅外延层，形成抬高的硅外延结构，在该硅外延结构中原位重掺杂C以及B，同时掺杂催化剂金属，然后进行C等离子处理并进行退火，由此在硅外结构中形成石墨烯区域。该具有石墨烯区域的硅外延结构最终形成抬高的非本征基区109。在可选实施例中，硅外延结构中的C掺杂量小于10％，B掺杂量小于5％，金属催化可以是Ti或者Zr，金属催化剂的掺杂量小于3％。对C进行等离子处理之后，在大于700℃的温度下进行激光退火，以在硅外延结构中形成石墨烯区域。
由于石墨烯具有良好的迁移率，由此能够降低SiGe HBT的基极电阻，提高其射频性能。
形成上述发射区、非本征基区及集电区之后，如图11所示，去除衬底表面的栅氧层1031，在器件表面及侧壁上形成介质层110，然后通过刻蚀、沉积等工艺在发射区、非本征基区及集电区对应的介质层中沉积金属层或者金属硅化物层，由此形成发射区接触1071、基区接触1090及集电区接触1042。
形成上述HBT器件之后，还包在衬底的CMOS器件区C对应衬底上方形成MOS器件。例如，对CMOS器件区C上方的栅极叠层中的多晶硅进行图案化，形成覆盖沟道区的多晶硅，并在多晶硅侧壁上形成间隔层。在间隔层的作用下，对鳍片进行光晕掺杂，形成n型或p型掺杂区。然后在晶硅两侧形成外延SiGe，进行原位掺杂或p型重掺杂，形成p型的源极区和漏极区。或者在多晶硅两侧形成外延Si，进行原位掺杂或n型重掺杂，形成n型的源极区和漏极区。之后沉积层间介质层并进行平坦化以暴露多晶硅。然后去除多晶硅形成栅极开口，在栅极开口中沉积高k栅介质层，在栅介质层上方分别形成适用于nMOS或pMOS器件的功函数金属层，最后形成栅极金属层。然后分别形成源极、漏极以及栅极。
本实施例以形成npn型异质结双极晶体管为例，详细描述了在BiCMOS器件工艺中形成异质结双极晶体管的方法，应该理解的是，该方法同样适用于形成pnp型的异质结双极晶体管。
如上所述，本实施例的方法在外延硅中原位掺杂C和B，并且同时掺杂金属催化剂，然后对C进行等离子体处理以及激光退火，在Si外延层中形成石墨烯区域，由此形成具有石墨烯区域的非本征基区。由于石墨烯具有良好的迁移率，由此能够降低SiGe HBT的基极电阻，提高其射频性能。上述方法在传统BiCMOS器件工艺基础上通过对掺杂的C进行等离子体处理及激光退火就能在非本征基区内形成石墨烯区域，整个过程易于控制，易于与传统BiCMOS器件工艺集成。
上述方法易于集成到Fin FET技术平台上，易于实现，形成的异质结双极晶体管具有良好的电学性能。
实施例二
本实施例提供一种BiCMOS器件，同样参照图2至图11，该异质结双极晶体管包括：
衬底，所述衬底包括CMOS器件区及HBT器件区；
该衬底100可以包括硅衬底、锗(Ge)衬底、锗硅(SiGe)衬底、SOI(Silicon-on-insulator，绝缘体上硅)衬底或GOI(Germanium-on-Insulator，绝缘体上锗)衬底等等。如图2所示，在本实施例的优选实施例中，提供的衬底100为硅衬底。该衬底可以划分为用于形成MOS器件的CMOS器件区C以及用于形成HBT器件的HBT器件区H。该CMOS器件区C及HBT器件区H可以根据具体的器件集成需求进行划分，附图2仅简单示例。
形成在所述衬底中的阱区，相邻阱区之间形成有浅沟槽隔离；
如图2及图11所示，衬底100中形成有阱区102，可以通过离子注入将掺杂离子推入硅衬底形成上述阱区。上述阱区包括N阱区和P阱区。阱区之间形成有用作集电区的阱区102，在本实施例中该阱区105为n型掺杂的阱区。
形成在所述HBT器件区的异质结双极晶体管，本实施例以形成npn型异质结双极晶体管为例，在衬底中HBT器件区H形成的阱区为n型阱区。该异质结双极晶体管包括：
第一导电类型的集电区，位于所述HBT器件区的阱区的上方；在本实施例中，集电区104为N型集电区，其中形成有N型的自对准掺杂集电区1041(SCI，self-alignedcollector implant)。可选地，可对集电区104进行P离子掺杂，形成上述SIC。
第二导电类型的本征基区，位于所述集电区上方；该本征基区105为P型本征基区，其中包括硅缓冲层1051、SiGe外延层1052，以及位于SiGe外延层1052上方的硅帽层1053。该SiGe外延层中掺杂有C离子，形成SiGe:C层。可选地，还可以同时掺杂有B离子。其中SiGe:C中Ge的含量比例约为10～15％，C的含量比例约为1～5％。
第一导电类型的发射区，位于所述本征基区上方；在本实施例中，发射区107形成为n型掺杂的外延硅，例如As掺杂的多晶硅。发射区的高度介于10nm～30nm。
抬高的第一导电类型的非本征基区，位于所述发射区两侧，所述非本征基区内形成有石墨烯区域。通过在外延结构中原位重掺杂C以及B，同时掺杂催化剂金属，然后进行C等离子处理并进行退火，非在本征基区109中形成石墨烯区域。在可选实施例中，硅外延结构中的C掺杂量小于10％，B掺杂量小于5％，金属催化可以是Ti或者Zr，金属催化剂的掺杂量小于3％。对C进行等离子处理之后，在大于700℃的温度下进行激光退火，以在硅外延结构中形成石墨烯区域。
本实施例的BiCMOS器件还包括形成在衬底的CMOS器件区C的MOS器件。该MOS器件包括nMOS和/或pMOS器件。该MOS器件包括形成CMOS器件区C的阱区中的沟道区，以及位于沟道区两侧的源极区和漏极区，沟道区外层形成有栅极结构，源极区和漏极区外侧分别形成有源极和漏极。
本实施例同样以npn型异质结双极晶体管进行了描述，应该理解的是上述异质结双极晶体管同样可以是pnp型异质结双极晶体管。
如上所述，本发明提供的BiCMOS及其中的异质结双极晶体管制造方法，至少具备如下有益技术效果：
本发明中在形成异质结双极晶体管的抬高的非本征基区时，首先在外延硅中原位掺杂C和B，并且同时掺杂金属催化剂，然后对C进行等离子体处理以及激光退火，在Si外延层中形成石墨烯区域，由于石墨烯具有良好的迁移率，由此能够降低SiGe HBT的基极电阻，提高其射频性能。上述方法在传统BiCMOS器件工艺基础上通过对掺杂的C进行等离子体处理及激光退火就能在非本征基区内形成石墨烯区域，整个过程易于控制，易于与传统BiCMOS器件工艺集成。
经上述方法形成的异质结双极晶体管的非本征基区内具有迁移率更好的石墨烯区域，因此具有较小的基极电阻，由此使得异质结双极晶体管具有更好的视频性能。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (16)

1.一种BiCMOS器件中的异质结双极晶体管的制造方法，其特征在于，包括如下步骤：
提供衬底，所述衬底包括CMOS器件区及HBT器件区；
在所述衬底中形成阱区，相邻阱区之间形成有浅沟槽隔离；
在所述HBT器件区的阱区上方形成第一导电类型的集电区；
在所述集电区上方形成第二导电类型的本征基区；
所述本征基区上方形成第一导电类型的发射区；
在所述发射区两侧形成抬高的第二导电类型的非本征基区，所述非本征基区内形成有石墨烯区域。
2.根据权利要求1所述的制造方法，其特征在于，在所述HBT器件区的阱区上方形成第一导电类型的集电区还包括以下步骤：
刻蚀所述HBT器件区的衬底表面的硬掩膜层，形成集电区窗口；
在所述集电区窗口内形成外延硅层；
在所述外延硅层上方形成离子注入窗口；
经所述离子注入窗口在对所述外延硅层进行P离子注入，形成自对准掺杂集电区。
3.根据权利要求1所述的制造方法，其特征在于，在所述本征基区上方形成第一导电类型的发射区还包括以下步骤：
在所述本征基区上方形成掩膜层；
对所述掩膜进行图案化，形成发射区窗口；
经所述发射极窗口进行掺杂硅外延生长，形成发射区。
4.根据权利要求3所述的制造方法，其特征在于，经所述发射极窗口进行掺杂硅外延生长包括，在所述发射区窗口内进行硅外延生长并进行原位As掺杂。
5.根据权利要求1所述的制造方法，其特征在于，在所述集电区上方形成本征基区包括：
在所述发射区上方形成硅缓冲层以及SiGe层；
对所述SiGe层进行C掺杂以及B掺杂；
在所述SiGe层上方形成硅帽层。
6.根据权利要求1所述的制造方法，其特征在于，在所述发射区两侧形成抬高的第二导电类型的非本征基区包括以下步骤：
在所述发射区两侧选择性外延生长硅层；
在所述硅层中掺杂C和B；
对掺杂后的C进行等离子体处理；
对掺杂后的所述硅层进行激光退火，在所述硅层中形成石墨烯区域。
7.根据权利要求6所述的制造方法，其特征在于，在所述硅层中掺杂C和B时，还包括在所述硅层中注入金属催化剂。
8.根据权利要求6所述的制造方法，其特征在于，所述C的掺杂浓度小于10％，B的掺杂浓度小于5％。
9.根据权利要求6所述的制造方法，其特征在于，所述金属催化剂为Ti或Zr，所述金属催化剂的注入浓度小于3％。
10.根据权利要求6所述的制造方法，其特征在于，对掺杂后的所述硅层进行激光退火的退火温度大于700℃。
11.根据权利要求1所述的制造方法，其特征在于，在所述CMOS器件区形成MOS器件。
12.一种BiCMOS器件，其特征在于，包括：
衬底，所述衬底包括CMOS器件区及HBT器件区；
形成在所述衬底中的阱区，相邻阱区之间形成有浅沟槽隔离；
形成在所述HBT器件区的异质结双极晶体管，所述异质结双极晶体管包括：
第一导电类型的集电区，位于所述HBT器件区的阱区的上方；
第二导电类型的本征基区，位于所述集电区上方；
第一导电类型的发射区，位于所述本征基区上方；
抬高的第一导电类型的非本征基区，位于所述发射区两侧，所述非本征基区内形成有石墨烯区域。
13.根据权利要求12所述的BiCMOS器件，其特征在于，所述集电区包括外延硅层，以及在所述外延硅层中形成的自对准掺杂集电区。
14.根据权利要求12所述的BiCMOS器件，其特征在于，所述本征基区包括形成在所述集电区上方的硅缓冲层、C掺杂的SiGe层以及硅帽层。
15.根据权利要求12所述的BiCMOS器件，其特征在于，所述发射区的材料为As掺杂的硅层。
16.根据权利要求10所述的BiCMOS器件，其特征在于，还包括：形成在所述CMOS器件区的MOS器件。
CN202011579597.1A 2020-12-28 2020-12-28 一种BiCMOS器件及其中的异质结双极晶体管制造方法 Pending CN114695113A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202011579597.1A CN114695113A (zh) 2020-12-28 2020-12-28 一种BiCMOS器件及其中的异质结双极晶体管制造方法
US17/516,658 US12094873B2 (en) 2020-12-28 2021-11-01 SiGe HBT with graphene extrinsic base and methods

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011579597.1A CN114695113A (zh) 2020-12-28 2020-12-28 一种BiCMOS器件及其中的异质结双极晶体管制造方法

Publications (1)

Publication Number Publication Date
CN114695113A true CN114695113A (zh) 2022-07-01

Family

ID=82119639

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011579597.1A Pending CN114695113A (zh) 2020-12-28 2020-12-28 一种BiCMOS器件及其中的异质结双极晶体管制造方法

Country Status (2)

Country Link
US (1) US12094873B2 (zh)
CN (1) CN114695113A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12217887B2 (en) * 2020-10-23 2025-02-04 Advanced Technology Applications Group, Inc. Composite conductive materials and methods

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5015594A (en) * 1988-10-24 1991-05-14 International Business Machines Corporation Process of making BiCMOS devices having closely spaced device regions
US5321301A (en) * 1992-04-08 1994-06-14 Nec Corporation Semiconductor device
FR2822292B1 (fr) * 2001-03-14 2003-07-18 St Microelectronics Sa Procede de fabrication d'un transistor bipolaire de type double polysilicium a base a heterojonction et transistor correspondant
US8901536B2 (en) * 2010-09-21 2014-12-02 The United States Of America, As Represented By The Secretary Of The Navy Transistor having graphene base
EP3273483B1 (fr) * 2016-07-22 2023-04-26 STMicroelectronics (Crolles 2) SAS Procédé de fabrication d'un transistor bipolaire de type pnp en parallèle de la fabrication d'un transistor bipolaire de type npn et de transistors mos à canal n et à canal p

Also Published As

Publication number Publication date
US12094873B2 (en) 2024-09-17
US20220208756A1 (en) 2022-06-30

Similar Documents

Publication Publication Date Title
KR100621546B1 (ko) 엘리베이티드 소오스/드레인 구조의 모스트랜지스터 및 그제조방법
JP3494638B2 (ja) 半導体装置及び半導体装置の製造方法
KR100486304B1 (ko) 자기정렬을 이용한 바이씨모스 제조방법
CN101960584B (zh) 半导体器件及其制造方法
US8492237B2 (en) Methods of fabricating a bipolar junction transistor with a self-aligned emitter and base
US11322595B2 (en) Heterojunction bipolar transistor and preparation method thereof
CN1466225A (zh) 双载子晶体管及其制造方法
KR20050048179A (ko) ＳＯＩ 기판 위에 구현된 ＳｉＧｅ ＢｉＣＭＯＳ 소자 및그 제조 방법
EP2315238A1 (en) Heterojunction Bipolar Transistor
CN102931232B (zh) Nmos晶体管及其形成方法
CN114695113A (zh) 一种BiCMOS器件及其中的异质结双极晶体管制造方法
JP5545827B2 (ja) シリコンゲルマニウムトランジスタの製造方法
CN211828770U (zh) Fd-soi衬底结构及器件结构
US9397203B2 (en) Lateral silicon-on-insulator bipolar junction transistor process and structure
CN1234157C (zh) 具有磊晶基极双载子连接晶体管的自对准制造方法与结构
CN102790081B (zh) 金属硅化物自对准锗硅异质结双极晶体管及其制备方法
US11855173B2 (en) Transistor with monocrystalline base structures
CN102723331B (zh) 一种基于应变Si回型沟道工艺的应变BiCMOS集成器件及制备方法
JP3278493B2 (ja) 半導体装置およびその製造方法
CN108493240A (zh) 具有轻掺杂漏结构的z型异质结隧穿场效应晶体管及其制备方法
US20240079473A1 (en) Method for forming a transistor with a conductivity doped base structure
CN101257043A (zh) 半导体装置及其制造方法
CN102738151B (zh) 一种SiGe HBT器件应变Si BiCMOS集成器件及制备方法
CN102820307B (zh) 一种基于SOI衬底的双多晶平面应变BiCMOS集成器件及制备方法
US20070063314A1 (en) Integrated circuit bipolar transistor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination