[go: up one dir, main page]

CN114649294B - 半导体结构及半导体结构的形成方法 - Google Patents

半导体结构及半导体结构的形成方法 Download PDF

Info

Publication number
CN114649294B
CN114649294B CN202011521350.4A CN202011521350A CN114649294B CN 114649294 B CN114649294 B CN 114649294B CN 202011521350 A CN202011521350 A CN 202011521350A CN 114649294 B CN114649294 B CN 114649294B
Authority
CN
China
Prior art keywords
layer
conductive
forming
semiconductor structure
top surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011521350.4A
Other languages
English (en)
Other versions
CN114649294A (zh
Inventor
于海龙
荆学珍
韩静利
张田田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202011521350.4A priority Critical patent/CN114649294B/zh
Publication of CN114649294A publication Critical patent/CN114649294A/zh
Application granted granted Critical
Publication of CN114649294B publication Critical patent/CN114649294B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体结构及半导体结构的形成方法，结构包括：衬底；位于衬底上的介质层和位于介质层内的开口；位于开口内的导电结构，所述导电结构包括位于开口底部表面和部分侧壁表面的粘附层，以及位于粘附层上的导电层，所述粘附层顶部表面低于所述介质层顶部表面，所述导电层的顶部表面低于所述粘附层的顶部表面；位于粘附层上和导电层上的阻挡层。所述半导体结构的性能得到提升。

Description

半导体结构及半导体结构的形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体结构及半导体结构的形成方法。
背景技术
金属互连结构是半导体器件中不可或缺的结构，用于实现有源区与有源区之间的互连、晶体管和晶体管之间的互连、或者不同层金属线之间的互连，完成信号的传输和控制。因此，在半导体制造过程中，金属互连结构的形成对半导体器件的性能以及半导体制造成本有着很大的影响。为了增加器件的密度，在集成电路中的半导体器件的尺寸已经被不断减小，为了实现各个半导体器件的电连接，通常需要多层互连结构。
一般的，在半导体器件制造过程的后端互连工艺中，第一层金属层(M1)需要与下层的有源器件结构(包含源漏区域和栅极结构区域)之间形成电学连接。因此，在形成第一层金属层之前，通常需要预先形成半导体器件的局部互连结构(Local Interconnect)。所述局部互连结构包含：与下层的源漏区之间电连接的第零层金属层(M0)、以及与栅极结构之间电连接的第零层栅金属层(M0G)。
然而，现有技术中具有局部互连结构的制造工艺有待提升，且形成的半导体结构的性能有待进一步提高。
发明内容
本发明解决的技术问题是提供一种半导体结构及半导体结构的形成方法，以提升半导体结构的性能。
为解决上述技术问题，本发明技术方案提供一种半导体结构，包括：衬底；位于衬底上的介质层和位于介质层内的开口；位于开口内的导电结构，所述导电结构包括位于开口底部表面和部分侧壁表面的粘附层，以及位于粘附层上的导电层，所述粘附层顶部表面低于所述介质层顶部表面，所述导电层的顶部表面低于所述粘附层的顶部表面；位于粘附层上和导电层上的阻挡层。
可选的，所述粘附层高于所述导电层的范围为大于2纳米。
可选的，所述阻挡层的厚度范围为大于5纳米。
可选的，所述粘附层的厚度范围为大于5纳米。
可选的，所述导电层的材料包括金属；所述金属包括钴。
可选的，所述粘附层的材料包括金属氮化物；所述金属氮化物包括氮化钛。
可选的，所述阻挡层的材料包括介电材料；所述介电材料包括氮化硅、碳化硅、碳氧化硅和氮氧化硅中的一种或多种的组合。
可选的，所述衬底包括：基底；位于基底上的栅极结构；位于栅极结构两侧基底内的源漏掺杂区；所述导电结构位于源漏掺杂区上；所述介质层位于栅极结构顶部和侧壁。
相应地，本发明技术方案还提供一种半导体结构的形成方法，包括：提供衬底；在衬底上形成介质层和位于介质层内的开口；在开口内形成导电结构，所述导电结构包括位于开口底部表面和部分侧壁表面的粘附层，以及位于粘附层上的导电层，所述粘附层顶部表面低于所述介质层顶部表面，所述导电层的顶部表面低于所述粘附层的顶部表面；在粘附层上和导电层上形成阻挡层。
可选的，所述导电结构的形成方法包括：在开口内形成初始导电结构，所述初始导电结构包括位于开口侧壁表面和底部表面的初始粘附层，以及位于初始粘附层上的初始导电层，所述介质层暴露出所述初始导电结构顶部表面；去除部分所述初始粘附层，形成粘附层，所述粘附层顶部表面低于所述介质层顶部表面；形成粘附层之后，去除部分所述初始导电层，形成导电结构，所述导电结构包括粘附层和位于粘附层上的导电层，所述导电层的顶部表面低于所述粘附层的顶部表面。
可选的，去除部分所述初始粘附层的工艺包括湿法刻蚀工艺，所述湿法刻蚀工艺对所述初始粘附层的刻蚀速率大于对所述初始导电层的刻蚀速率；所述湿法刻蚀工艺的工艺参数包括：刻蚀液为双氧水和氨水的混合溶液，温度为大于60摄氏度。
可选的，去除部分所述初始导电层的工艺包括循环的第一步骤和第二步骤，所述第一步骤将所述初始导电层表面氧化，所述第二步骤去除所述被氧化的初始导电层；所述第一步骤的工艺包括湿法刻蚀溶液，所述第二步骤的工艺包括湿法刻蚀溶液。
可选的，所述第一步骤的湿法刻蚀工艺参数包括：刻蚀液为双氧水和氨水的混合溶液，温度为10摄氏度～30摄氏度；所述第二步骤的湿法刻蚀工艺参数包括：刻蚀液为体积比为1:2000的氢氟酸和水的混合溶液，温度为10摄氏度～30摄氏度。
可选的，所述粘附层高于所述导电层的范围为大于2纳米。
可选的，所述阻挡层的厚度范围为大于5纳米。
可选的，所述粘附层的厚度范围为大于5纳米。
可选的，所述导电层的材料包括金属；所述金属包括钴。
可选的，所述粘附层的材料包括金属氮化物；所述金属氮化物包括氮化钛。
可选的，所述阻挡层的材料包括介电材料；所述介电材料包括氮化硅、碳化硅、碳氧化硅和氮氧化硅中的一种或多种的组合。
可选的，所述阻挡层的形成方法包括：在粘附层上、导电层上和介质层上形成阻挡材料层；平坦化所述阻挡材料层，直至暴露出介质层顶部表面，形成所述阻挡层。
可选的，形成所述阻挡材料层的反应温度小于500摄氏度。
可选的，所述衬底包括：基底；位于基底上的栅极结构；位于栅极结构两侧基底内的源漏掺杂区；所述导电结构位于源漏掺杂区上；所述介质层位于栅极结构顶部和侧壁。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明技术方案的半导体结构，所述开口内具有导电结构，所述导电结构包括位于开口底部表面和部分侧壁表面的粘附层，以及位于粘附层上的导电层，所述粘附层顶部表面低于所述介质层顶部表面，所述导电层的顶部表面低于所述粘附层的顶部表面，所述粘附层上和导电层上具有阻挡层。一方面，所述阻挡层的厚度较厚，从而所述阻挡层能够阻挡并削弱导电层的原子的扩散能力，能够缩短所述导电层的原子的扩散距离，从而减少所述导电层的原子穿过阻挡层扩散至后续形成的半导体结构中，进而使得半导体结构发生漏电的情况；另一方面，所述粘附层对所述导电层的原子起到很好的扩散阻挡作用，所述导电层的顶部表面低于所述粘附层的顶部表面，高于导电层的粘附层能够使得导电层的原子从阻挡层内向介质层内扩散的距离变长，从而减小了导电层的原子进入到介质层内后容易发生漏电的情况。综上，提升了半导体结构的性能。
进一步，所述粘附层高于所述导电层的范围为大于2纳米，所述粘附层高于所述导电层的范围较小时，所述导电层的原子从阻挡层内向介质层内扩散的距离变短，所述导电层的原子容易从阻挡层和导电层的界面处扩散至介质层内，从而对所述导电层的原子的阻挡效果不够。
进一步，所述阻挡层的厚度范围为大于5纳米，所述阻挡层的厚度较小时，所述阻挡层的厚度小于所述导电层的原子的扩散距离，所述导电层的原子会穿过阻挡层扩散至后续形成的半导体结构中，从而使得所述阻挡层对所述导电层的原子的阻挡效果不够。
本发明技术方案的半导体结构的形成方法，通过在开口内先形成导电结构，所述导电结构包括位于开口底部表面和部分侧壁表面的粘附层，以及位于粘附层上的导电层，所述粘附层顶部表面低于所述介质层顶部表面，所述导电层的顶部表面低于所述粘附层的顶部表面，再在粘附层上和导电层上形成阻挡层。一方面，所述阻挡层的厚度较厚，从而所述阻挡层能够阻挡并削弱导电层的原子的扩散能力，能够缩短所述导电层的原子的扩散距离，从而减少所述导电层的原子穿过阻挡层扩散至后续形成的半导体结构中，进而使得半导体结构发生漏电的情况；另一方面，所述粘附层对所述导电层的原子起到很好的扩散阻挡作用，所述导电层的顶部表面低于所述粘附层的顶部表面，高于导电层的粘附层能够使得导电层的原子从阻挡层内向介质层内扩散的距离变长，从而减小了导电层的原子进入到介质层内后容易发生漏电的情况。综上，提升了半导体结构的性能。
进一步，所述粘附层高于所述导电层的范围为大于2纳米，所述粘附层高于所述导电层的范围较小时，所述导电层的原子从阻挡层内向介质层内扩散的距离变短，所述导电层的原子容易从阻挡层和导电层的界面处扩散至介质层内，从而对所述导电层的原子的阻挡效果不够。
进一步，所述阻挡层的厚度范围为大于5纳米，所述阻挡层的厚度较小时，所述阻挡层的厚度小于所述导电层的原子的扩散距离，所述导电层的原子会穿过阻挡层扩散至后续形成的半导体结构中，从而使得所述阻挡层对所述导电层的原子的阻挡效果不够。
附图说明
图1和图2是一实施例中半导体结构形成过程的剖面结构示意图；
图3至图8是本发明实施例中半导体结构形成过程的剖面结构示意图。
具体实施方式
如背景技术所述，现有技术中具有局部互连结构的制造工艺有待提升，且形成的半导体结构的性能有待进一步提高。现结合具体的实施例进行分析说明。
图1和图2是一实施例中半导体结构形成过程的剖面结构示意图。
请参考图1，提供衬底100；在衬底100上形成栅极结构101；在栅极结构101两侧的衬底内形成源漏掺杂区102；在衬底100上形成介质层103；在介质层103内形成开口(未图示)，所述开口暴露出源漏掺杂区102表面；在开口内形成初始第一导电结构104。
请参考图2，回刻蚀所述初始第一导电结构104，形成第一导电结构105和位于介质层103内的凹槽(未图示)；在第一导电结构105顶部表面形成保护层106；在保护层106上形成阻挡层107。
所述半导体结构的形成过程中，所述阻挡层107的材料与介质层103的材料不同，所述阻挡层107用于后续在形成与栅极结构101电连接的第二导电结构时，所述第二导电结构能够自对准形成于栅极结构上。所述初始第一导电结构104经过退火处理后为结晶态，回刻蚀后形成的第一导电结构105表面的晶态受到了损伤，再有，所述初始第一导电结构104的材料通常选用钴，金属钴的原子较为活跃，从而表面晶态受到损伤的第一导电结构105的钴原子容易发生迁移到阻挡层107中，使得半导体结构的电性具有不稳定性，以及有发生漏电的风险。因此，通常会在第一导电结构105表面形成保护层106，以阻挡第一导电结构105的钴原子向阻挡层107中扩散。所述保护层106的材料通常选用金属钛，所述金属钛的稳定性较好。所述保护层106的形成工艺通常采用选择性沉积工艺或选择性电镀工艺。
然而，现有的选择性沉积工艺或选择性电镀工艺还会在凹槽侧壁生长保护层106，较难形成只位于第一导电结构105表面的保护层106。所述保护层106位于凹槽侧壁时，由于保护层106具有导电性，因此，所述保护层106容易与后续形成的第二导电结构接触而发生短路的情况，从而影响半导体结构的性能。
为了解决上述问题，本发明技术方案提供一种半导体结构及半导体结构的形成方法，通过在开口内先形成导电结构，所述导电结构包括位于开口底部表面和部分侧壁表面的粘附层，以及位于粘附层上的导电层，所述粘附层顶部表面低于所述介质层顶部表面，所述导电层的顶部表面低于所述粘附层的顶部表面，再在粘附层上和导电层上形成阻挡层。一方面，所述阻挡层的厚度较厚，从而所述阻挡层能够阻挡并削弱导电层的原子的扩散能力，能够缩短所述导电层的原子的扩散距离，从而减少所述导电层的原子穿过阻挡层扩散至后续形成的半导体结构中，进而使得半导体结构发生漏电的情况；另一方面，所述粘附层对所述导电层的原子起到很好的扩散阻挡作用，所述导电层的顶部表面低于所述粘附层的顶部表面，高于导电层的粘附层能够使得导电层的原子从阻挡层内向介质层内扩散的距离变长，从而减小了导电层的原子进入到介质层内后容易发生漏电的情况。综上，提升了半导体结构的性能。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图3至图8是本发明实施例中半导体结构形成过程的剖面结构示意图。
请参考图3，提供衬底；在衬底上形成介质层203。
所述衬底包括：基底200；位于基底200上的栅极结构201；位于栅极结构201两侧基底200内的源漏掺杂区202；所述介质层203位于栅极结构201顶部和侧壁。
在本实施例中，所述栅极结构201包括栅介质层(未图示)和位于栅介质层上的栅极层(未图示)。所述栅介质层的材料包括氧化硅或低K(K小于3.9)材料；所述栅极层的材料包括多晶硅。
在其他实施例中，所述栅极结构还包括功函数层(未图示)，所述功函数层位于所述栅介质层和栅极层之间。
在其他实施例中，所述栅介质层的材料包括高介电常数材料，所述高介电常数材料的介电常数大于3.9，所述高介电常数的材料包括氧化铝或氧化铪；所述栅极层的材料包括金属，所述金属包括钨；所述功函数层的材料包括N型功函数材料或P型功函数材料，所述N型功函数材料包括钛铝，所述P型功函数材料包括氮化钛或氮化钽。
所述源漏掺杂区202内具有掺杂离子，所述掺杂离子的类型为N型或P型；所述N型离子包括磷离子、砷离子或锑离子；所述P型离子包括硼离子、硼氟离子或铟离子。
在本实施例中，所述基底200的材料为硅。
在其他实施例中，所述基底的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗(GOI)。其中，Ⅲ-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP。
在其他实施例中，所述基底上还具有鳍部结构，所述栅极结构和横跨所述鳍部结构，所述源漏掺杂区位于栅极结构两侧的鳍部结构内。
所述介质层203的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。在本实施例中，所述介质层203的材料包括氧化硅。
所述栅极结构201、源漏掺杂区202和介质层203的形成方法及工艺为本领域常见技术手段，在此不再赘述。
请参考图4，在介质层203内形成开口204。
在本实施例中，所述开口204暴露出源漏掺杂区202表面。
在其他实施例中，所述开口还可以暴露出栅极结构表面。
所述开口204的形成方法包括：在介质层203上形成图形化层(未图示)，所述图形化层暴露出源漏掺杂区202上的介质层203表面；以所述图形化层为掩膜刻蚀所述介质层203，直至暴露出源漏掺杂区202表面，在介质层203内形成所述开口204。
刻蚀所述介质层203的工艺包括干法刻蚀工艺或湿法刻蚀工艺，在本实施例中，刻蚀所述介质层203的工艺包括干法刻蚀工艺，所述干法刻蚀工艺能够形成侧壁形貌良好且尺寸精准度较好的开口204。
形成开口204之后，去除所述图形化层。
接下来，在开口204内形成导电结构，所述导电结构包括位于开口204底部表面和部分侧壁表面的粘附层207，以及位于粘附层207上的导电层208，所述粘附层207顶部表面低于所述介质层203顶部表面，所述导电层208的顶部表面低于所述粘附层207的顶部表面。所述导电结构的形成过程请参考图5至图7。
请参考图5，在开口204内形成初始导电结构，所述初始导电结构包括位于开口204侧壁表面和底部表面的初始粘附层205，以及位于初始粘附层205上的初始导电层206，所述介质层203暴露出所述初始导电结构顶部表面。
在本实施例中，所述初始导电结构位于源漏掺杂区202上。
所述初始导电结构的形成方法包括：在开口204侧壁表面和底部表面以及介质层203表面形成粘附材料层(未图示)；在粘附材料层上形成导电材料层(未图示)；平坦化所述导电材料层和粘附材料层，直至暴露出介质层203表面，形成所述初始导电结构。
所述粘附材料层为后续形成的粘附层提供材料层；所述导电材料层为后续形成的导电层提供材料层。
在本实施例中，所述导电材料层的材料包括金属；所述金属包括钴。所述粘附材料层的材料包括金属氮化物；所述金属氮化物包括氮化钛。
所述粘附材料层为形成导电材料层提供种子层，同时作为导电材料层和介质层203之间的界面过渡，所述粘附材料层也用于阻挡导电材料层的原子扩散到介质层203内，避免所述介质层203的绝缘效果受到影响。
在本实施例中，所述粘附材料层的厚度范围为大于5纳米。在此厚度范围的粘附材料层具有较好的阻挡导电材料层的原子扩散到介质层203内的效果。
请参考图6，去除部分所述初始粘附层205，形成粘附层207，所述粘附层207顶部表面低于所述介质层203顶部表面。
在本实施例中，去除部分所述初始粘附层205的工艺包括湿法刻蚀工艺，所述湿法刻蚀工艺对所述初始粘附层205的刻蚀速率大于对所述初始导电层206的刻蚀速率。所述湿法刻蚀工艺的工艺参数包括：刻蚀液为双氧水和氨水的混合溶液，温度为大于60摄氏度。
在其他实施例中，去除部分所述初始粘附层的工艺包括干法刻蚀工艺。
请参考图7，形成粘附层207之后，去除部分所述初始导电层206，形成导电结构，所述导电结构包括粘附层207和位于粘附层207上的导电层208，所述导电层208的顶部表面低于所述粘附层207的顶部表面。
所述导电层208的顶部表面低于所述粘附层207的顶部表面，所述粘附层207对所述导电层208的原子起到很好的扩散阻挡作用，高于导电层208的粘附层207能够使得导电层208的原子从后续形成的阻挡层内向介质层203内扩散的距离变长，从而减小了导电层208的原子进入到介质层203内后容易发生漏电的情况。
去除部分所述初始导电层206的工艺包括循环的第一步骤和第二步骤，所述第一步骤将所述初始导电层206表面氧化，所述第二步骤去除所述被氧化的初始导电层206。
在本实施例中，所述第一步骤的工艺包括湿法刻蚀溶液，所述第二步骤的工艺包括湿法刻蚀溶液。
所述第一步骤的湿法刻蚀工艺参数包括：刻蚀液为双氧水和氨水的混合溶液，温度为10摄氏度～30摄氏度；所述第二步骤的湿法刻蚀工艺参数包括：刻蚀液为体积比为1:2000的氢氟酸和水的混合溶液，温度为10摄氏度～30摄氏度。
在本实施例中，所述粘附层207高于所述导电层208的范围为大于2纳米。若所述粘附层207高于所述导电层的范围较小，所述导电层208的原子从后续形成的阻挡层内向介质层203内扩散的距离变短，所述导电层208的原子容易从阻挡层和导电层208的界面处扩散至介质层203内，从而对所述导电层208的原子的阻挡效果不够。
请参考图8，在粘附层207上和导电层208上形成阻挡层209。
所述阻挡层209的厚度较厚，从而所述阻挡层209能够阻挡并削弱导电层208的原子的扩散能力，能够缩短所述导电层208的原子的扩散距离，从而减少所述导电层208的原子穿过阻挡层209扩散至后续形成的半导体结构中，进而使得半导体结构发生漏电的情况。
所述阻挡层209的形成方法包括：在粘附层207上、导电层208上和介质层203上形成阻挡材料层(未图示)；平坦化所述阻挡材料层，直至暴露出介质层203顶部表面，形成所述阻挡层209。
所述阻挡层209的材料包括介电材料；所述介电材料包括氮化硅、碳化硅、碳氧化硅和氮氧化硅中的一种或多种的组合。在本实施例中，所述阻挡层209的材料包括氮化硅。
在本实施例中，形成所述阻挡材料层的反应温度小于500摄氏度。若所述反应温度较高，则所述导电层208的原子扩散距离变长，从而所述导电层208的原子有扩散出阻挡层209的风险。
在本实施例中，所述阻挡层209的厚度范围为大于5纳米。若所述阻挡层209的厚度较小，所述阻挡层209的厚度小于所述导电层208的原子的扩散距离，所述导电层208的原子会穿过阻挡层209扩散至后续形成的半导体结构中，从而使得所述阻挡层209对所述导电层208的原子的阻挡效果不够。
相应地，本发明实施例还提供一种半导体结构，请继续参考图8，包括：
衬底；
位于衬底上的介质层203和位于介质层203内的开口(未图示)；
位于开口内的导电结构，所述导电结构包括位于开口底部表面和部分侧壁表面的粘附层207，以及位于粘附层207上的导电层208，所述粘附层207顶部表面低于所述介质层203顶部表面，所述导电层208的顶部表面低于所述粘附层207的顶部表面；
位于粘附层207上和导电层208上的阻挡层209。
在本实施例中，所述粘附层207高于所述导电层208的范围为大于2纳米。
在本实施例中，所述阻挡层209的厚度范围为大于5纳米。
在本实施例中，所述粘附层207的厚度范围为大于5纳米。
在本实施例中，所述导电层的材料包括金属；所述金属包括钴。
在本实施例中，所述粘附层208的材料包括金属氮化物；所述金属氮化物包括氮化钛。
在本实施例中，所述阻挡层209的材料包括介电材料；所述介电材料包括氮化硅、碳化硅、碳氧化硅和氮氧化硅中的一种或多种的组合。
在本实施例中，所述衬底包括：基底200；位于基底上的栅极结构201；位于栅极结构两侧基底200内的源漏掺杂区202；所述导电结构位于源漏掺杂区202上；所述介质层203位于栅极结构201顶部和侧壁。
所述半导体结构，所述开口内具有导电结构，所述导电结构包括位于开口底部表面和部分侧壁表面的粘附层207，以及位于粘附层207上的导电层208，所述粘附层207顶部表面低于所述介质层203顶部表面，所述导电层208的顶部表面低于所述粘附层207的顶部表面，所述粘附层207上和导电层208上具有阻挡层209。一方面，所述阻挡层209的厚度较厚，从而所述阻挡层209能够阻挡并削弱导电层208的原子的扩散能力，能够缩短所述导电层208的原子的扩散距离，从而减少所述导电层208的原子穿过阻挡层209扩散至后续形成的半导体结构中，进而使得半导体结构发生漏电的情况；另一方面，所述粘附层207对所述导电层208的原子起到很好的扩散阻挡作用，所述导电层208的顶部表面低于所述粘附层207的顶部表面，高于导电层208的粘附层207能够使得导电层208的原子从阻挡层209内向介质层203内扩散的距离变长，从而减小了导电层的原子进入到介质层203内后容易发生漏电的情况。综上，提升了半导体结构的性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (22)

1.一种半导体结构，其特征在于，包括：
衬底；
位于衬底上的介质层和位于介质层内的开口；
位于开口内的导电结构，所述导电结构包括位于开口底部表面和部分侧壁表面的粘附层，以及位于粘附层上的导电层，所述粘附层顶部表面低于所述介质层顶部表面，所述导电层的顶部表面低于所述粘附层的顶部表面；
位于粘附层上和导电层上的阻挡层，所述阻挡层位于所述介质层内。
2.如权利要求1所述的半导体结构，其特征在于，所述粘附层高于所述导电层的范围为大于2纳米。
3.如权利要求1所述的半导体结构，其特征在于，所述阻挡层的厚度范围为大于5纳米。
4.如权利要求1所述的半导体结构，其特征在于，所述粘附层的厚度范围为大于5纳米。
5.如权利要求1所述的半导体结构，其特征在于，所述导电层的材料包括金属；所述金属包括钴。
6.如权利要求1所述的半导体结构，其特征在于，所述粘附层的材料包括金属氮化物；所述金属氮化物包括氮化钛。
7.如权利要求1所述的半导体结构，其特征在于，所述阻挡层的材料包括介电材料；所述介电材料包括氮化硅、碳化硅、碳氧化硅和氮氧化硅中的一种或多种的组合。
8.如权利要求1所述的半导体结构，其特征在于，所述衬底包括：基底；位于基底上的栅极结构；位于栅极结构两侧基底内的源漏掺杂区；所述导电结构位于源漏掺杂区上；所述介质层位于栅极结构顶部和侧壁。
9.一种半导体结构的形成方法，其特征在于，包括：
提供衬底；
在衬底上形成介质层和位于介质层内的开口；
在开口内形成导电结构，所述导电结构包括位于开口底部表面和部分侧壁表面的粘附层，以及位于粘附层上的导电层，所述粘附层顶部表面低于所述介质层顶部表面，所述导电层的顶部表面低于所述粘附层的顶部表面；
在粘附层上和导电层上形成阻挡层，所述阻挡层位于所述介质层内。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，所述导电结构的形成方法包括：在开口内形成初始导电结构，所述初始导电结构包括位于开口侧壁表面和底部表面的初始粘附层，以及位于初始粘附层上的初始导电层，所述介质层暴露出所述初始导电结构顶部表面；去除部分所述初始粘附层，形成粘附层，所述粘附层顶部表面低于所述介质层顶部表面；形成粘附层之后，去除部分所述初始导电层，形成导电结构，所述导电结构包括粘附层和位于粘附层上的导电层，所述导电层的顶部表面低于所述粘附层的顶部表面。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，去除部分所述初始粘附层的工艺包括湿法刻蚀工艺，所述湿法刻蚀工艺对所述初始粘附层的刻蚀速率大于对所述初始导电层的刻蚀速率；所述湿法刻蚀工艺的工艺参数包括：刻蚀液为双氧水和氨水的混合溶液，温度为大于60摄氏度。
12.如权利要求10所述的半导体结构的形成方法，其特征在于，去除部分所述初始导电层的工艺包括循环的第一步骤和第二步骤，所述第一步骤将所述初始导电层表面氧化，所述第二步骤去除被氧化的初始导电层；所述第一步骤的工艺包括湿法刻蚀溶液，所述第二步骤的工艺包括湿法刻蚀溶液。
13.如权利要求12所述的半导体结构的形成方法，其特征在于，所述第一步骤的湿法刻蚀工艺参数包括：刻蚀液为双氧水和氨水的混合溶液，温度为10摄氏度～30摄氏度；所述第二步骤的湿法刻蚀工艺参数包括：刻蚀液为体积比为1:2000的氢氟酸和水的混合溶液，温度为10摄氏度～30摄氏度。
14.如权利要求9所述的半导体结构的形成方法，其特征在于，所述粘附层高于所述导电层的范围为大于2纳米。
15.如权利要求9所述的半导体结构的形成方法，其特征在于，所述阻挡层的厚度范围为大于5纳米。
16.如权利要求9所述的半导体结构的形成方法，其特征在于，所述粘附层的厚度范围为大于5纳米。
17.如权利要求9所述的半导体结构的形成方法，其特征在于，所述导电层的材料包括金属；所述金属包括钴。
18.如权利要求9所述的半导体结构的形成方法，其特征在于，所述粘附层的材料包括金属氮化物；所述金属氮化物包括氮化钛。
19.如权利要求9所述的半导体结构的形成方法，其特征在于，所述阻挡层的材料包括介电材料；所述介电材料包括氮化硅、碳化硅、碳氧化硅和氮氧化硅中的一种或多种的组合。
20.如权利要求9所述的半导体结构的形成方法，其特征在于，所述阻挡层的形成方法包括：在粘附层上、导电层上和介质层上形成阻挡材料层；平坦化所述阻挡材料层，直至暴露出介质层顶部表面，形成所述阻挡层。
21.如权利要求20所述的半导体结构的形成方法，其特征在于，形成所述阻挡材料层的反应温度小于500摄氏度。
22.如权利要求9所述的半导体结构的形成方法，其特征在于，所述衬底包括：基底；位于基底上的栅极结构；位于栅极结构两侧基底内的源漏掺杂区；所述导电结构位于源漏掺杂区上；所述介质层位于栅极结构顶部和侧壁。
CN202011521350.4A 2020-12-21 2020-12-21 半导体结构及半导体结构的形成方法 Active CN114649294B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011521350.4A CN114649294B (zh) 2020-12-21 2020-12-21 半导体结构及半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011521350.4A CN114649294B (zh) 2020-12-21 2020-12-21 半导体结构及半导体结构的形成方法

Publications (2)

Publication Number Publication Date
CN114649294A CN114649294A (zh) 2022-06-21
CN114649294B true CN114649294B (zh) 2024-11-19

Family

ID=81990371

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011521350.4A Active CN114649294B (zh) 2020-12-21 2020-12-21 半导体结构及半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN114649294B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102237492A (zh) * 2010-04-29 2011-11-09 中芯国际集成电路制造(上海)有限公司 相变存储器单元形成方法
CN105097657A (zh) * 2014-05-09 2015-11-25 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2106713C (en) * 1993-09-22 1999-06-01 Ismail T. Emesh Structure and method of making a capacitor for an integrated circuit
US5998873A (en) * 1998-12-16 1999-12-07 National Semiconductor Corporation Low contact resistance and low junction leakage metal interconnect contact structure
KR102113883B1 (ko) * 2012-03-13 2020-05-22 노벨러스 시스템즈, 인코포레이티드 관통 레지스트 금속 도금을 위한 웨팅 전처리의 방법들 및 장치
CN104979199B (zh) * 2014-04-03 2018-06-01 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
US9478508B1 (en) * 2015-06-08 2016-10-25 Raytheon Company Microwave integrated circuit (MMIC) damascene electrical interconnect for microwave energy transmission
CN106558531B (zh) * 2015-09-25 2020-03-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法
CN108063117B (zh) * 2016-11-09 2020-12-01 中芯国际集成电路制造(上海)有限公司 互连结构及其形成方法
CN109950197B (zh) * 2017-12-21 2021-02-02 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN110010683B (zh) * 2018-01-04 2022-03-18 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN110875371B (zh) * 2018-08-30 2023-10-20 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN112151380B (zh) * 2019-06-28 2023-10-20 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102237492A (zh) * 2010-04-29 2011-11-09 中芯国际集成电路制造(上海)有限公司 相变存储器单元形成方法
CN105097657A (zh) * 2014-05-09 2015-11-25 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Also Published As

Publication number Publication date
CN114649294A (zh) 2022-06-21

Similar Documents

Publication Publication Date Title
TWI608582B (zh) 半導體元件及其製造方法
TWI686880B (zh) 半導體裝置和其製造方法
US7397104B2 (en) Semiconductor integrated circuit device and a method of manufacturing the same
CN114512444A (zh) 半导体结构与其形成方法
CN113451210A (zh) 半导体结构的形成方法
TWI799185B (zh) 半導體結構與其形成方法
CN114649294B (zh) 半导体结构及半导体结构的形成方法
US12068163B2 (en) Method for forming semiconductor structure
CN114429943B (zh) 半导体结构及半导体结构的形成方法
CN114496981B (zh) 半导体结构及半导体结构的形成方法
CN114068710B (zh) 半导体结构及半导体结构的形成方法
CN114203627A (zh) 半导体结构的形成方法
CN114256139B (zh) 半导体结构的形成方法
CN113363321A (zh) 半导体结构及其形成方法
CN113903722B (zh) 半导体结构及半导体结构的形成方法
CN112349651B (zh) 半导体结构及其形成方法
CN114188271B (zh) 半导体结构的形成方法
CN115483153B (zh) 半导体结构及其形成方法
US20220328495A1 (en) Method for manufacturing memory and memory
CN114256139A (zh) 半导体结构的形成方法
CN114823487A (zh) 半导体结构及半导体结构的形成方法
CN114068482A (zh) 半导体结构及半导体结构的形成方法
CN114256137A (zh) 半导体结构的形成方法
CN115513173A (zh) 半导体结构及半导体结构的形成方法
CN118039695A (zh) 半导体器件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant