[go: up one dir, main page]

CN114639599A - 一种半导体器件局域寿命控制方法 - Google Patents

一种半导体器件局域寿命控制方法 Download PDF

Info

Publication number
CN114639599A
CN114639599A CN202210559291.2A CN202210559291A CN114639599A CN 114639599 A CN114639599 A CN 114639599A CN 202210559291 A CN202210559291 A CN 202210559291A CN 114639599 A CN114639599 A CN 114639599A
Authority
CN
China
Prior art keywords
semiconductor device
type region
heavily doped
conductive type
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210559291.2A
Other languages
English (en)
Other versions
CN114639599B (zh
Inventor
曾大杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Shangyangtong Integrated Circuit Co ltd
Original Assignee
Nantong Shangyangtong Integrated Circuit Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Shangyangtong Integrated Circuit Co ltd filed Critical Nantong Shangyangtong Integrated Circuit Co ltd
Priority to CN202210559291.2A priority Critical patent/CN114639599B/zh
Publication of CN114639599A publication Critical patent/CN114639599A/zh
Application granted granted Critical
Publication of CN114639599B publication Critical patent/CN114639599B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2258Diffusion into or out of AIIIBV compounds

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开一种半导体器件局域寿命控制方法,所述半导体器件至少包含一组两个不同导电类型,在所述半导体器件中加入至少两种材料,其中第一种材料的少子寿命相对第二种材料的少子寿命要长;利用少子寿命相对短的所述第二种材料来实现局域寿命控制;所述第二种材料是完全第二导电类型掺杂或者至少包含一部分第二导电类型掺杂。经本申请实现局域寿命控制,它能够降低其二极管在反向恢复中存贮的载流子数目,降低反向恢复过程中的最大反向恢复电流,提高反向恢复的速度。

Description

一种半导体器件局域寿命控制方法
技术领域
本发明涉及半导体器件的少数载流子的寿命的控制方法,特别是涉及一种半导体器件局域寿命控制方法。
背景技术
在最近几十年里,控制平行于两个不同导电类型(PN结)轴向方向上复合中心的空间分布成为一种非常具有吸引力的改善器件折衷性能的新技术,其能够得到比经典寿命控制技术更短的关断时间、更小的反向过冲电流和更大的软度,这优化了器件的性能,即实现了更优的性能折衷。对于传统的寿命控制技术,深能级金属杂质具有很高的扩散系数,而电子辐照产生均匀分布的复合中心,均不能产生局域较窄的复合中心分布。局域寿命可控就为器件性能折衷的优化提供了一个新的设计参数和更大的设计自由度,相对于传统的寿命控制技术在整个器件中大范围引入复合中心,这类新的寿命控制技术被称为局城寿命控制技术。
寿命控制技术,被广泛的用于双极性功率器件中,用来加速多余的电子和空穴的抽取,已获得更高的开关速度。目前常见的寿命控制技术有如下几种:
1.掺重金属离子,如Pt或者是Au,从而在功率器件(主要是硅)的禁带中,形成一些深能级,从而加速电子和空穴的复合,从而降低少子寿命。Au形成的深能级,更接近于禁带的中心,从而其漏电更大。器件的工作结温很难超过150℃;
下面以Pt为例,介绍常见的实现寿命控制的方法:
a. 首先在器件的正面长完ILD(介质层以后),在器件的背面溅射一层Pt的金属,通过高温形成Pt的Silicide(金属硅化物),典型的工艺条件是550℃,30分钟。
b. 湿法刻蚀,将没有完全形成Silicide的Pt,除去。
c. 高温的热过程,推结。典型的条件是950℃,30分钟;
因为Pt在硅里面的扩散速度很快,950℃,30分钟的热过程Pt会完全扩散到Silicon里面。从而采用掺重金属离子的方式,实现的寿命控制也叫全局寿命控制。
采用重金属离子实现寿命控制的缺点是,重金属离子会对产线形成污染。器件做完重金属离子掺杂后,后续的工艺流程都需要单独进行机台管控,防止其污染。这严重的增加了难度。
2.高能量离子注入,通过离子撞击晶圆,形成一些缺陷能级,从而加速电子和空穴的复合。
离子注入形成的缺陷能级,需要进行一个低温的退火,通常温度在300℃附近,时间在1个小时左右,以将一些不稳定的缺陷能级修复掉。但是更高温度的热过程,如400℃以上,会将形成的所有缺陷修复,从而没有任何寿命控制的意义。因此离子注入通常是在正面工艺完全做完后进行。离子注入形成的缺陷能级,取决于离子注入可以到达的地方。
目前常用的方式有电子辐照,He注入等。电子因为很轻,可以很容易的穿透晶圆,因此电子辐照形成的寿命控制,通常是全局寿命控制,电子辐照形成的缺陷能级更加的靠近禁带中央,从而器件的漏电,特别是高温漏电大,器件很难工作在结温超过150℃的情况下。
He注入,因为He比较重,常见的离子注入机台,最高能量只能到1.5MeV,能够注入的深度在5~6um。但是器件做完正面金属后,通常正面金属的厚度是4~5um,在加上1um的介质层厚度,He很难进入硅片表面。除非有更高能量的离子注入机台,如最高能量可以到3MeV,甚至是6MeV;但是这个机台价格更贵,給生产带来了很大的难度。He注入的寿命控制,是一个局域寿命控制的技术。
发明内容
本发明的目的是提供一种半导体器件局域寿命控制方法,能够快速、低成本的通过局城寿命控制技术,改善半导体器件的性能和应用环境。
为实现上述技术目的,本发明提供一种半导体器件局域寿命控制方法,所述半导体器件至少包含一组两个不同导电类型,其中:在所述半导体器件中加入至少两种材料,其中第一种材料的少子寿命相对第二种材料的少子寿命要长,所述第二种材料的少子寿命是所述第一种材料的少子寿命的1/2或以下;利用少子寿命相对短的所述第二种材料用来实现局域寿命控制;所述第二种材料是完全第二导电类型掺杂或者至少包含一部分第二导电类型掺杂;所述第二种材料采用硅锗SiGe、含有晶粒的多晶硅或直接带隙半导体,以降低少子寿命,所述直接带隙半导体为砷化镓GaAs或磷化铟InP。
在本发明中半导体器件至少包含两种材料,一种材料的少子寿命长,另外一种材料的少子寿命短。少子寿命短的用来实现局域寿命控制。器件至少包含一组两个不同导电类型(PN结)。少子寿命短的材料是完全第二导电类型掺杂或者至少包含一部分第二导电类型掺杂。本发明的方案是一种局域寿命控制的技术,它能够降低其二极管在反向恢复中存贮的载流子数目,降低反向恢复过程中的最大反向恢复电流,提高反向恢复的速度。同时因为采用的是局域寿命控制的技术,其反向恢复过程中的软度因子基本上没有恶化。
作为进一步的改进,在不同的材料之间添加额外的缓冲层。
作为进一步的改进,所述半导体器件为二极管,所述二极管具有:位于底部的重掺杂第一导电类型衬底、位于中部的形成第一导电类型漂移区的外延层和位于上部的第二导电类型区域,且在所述外延层和所述第二导电类型区域之间布置一层由所述第二种材料构成的控制层。
作为进一步的改进,在所述第二种材料生长时引入第二导电类型掺杂,或在所述第二种材料生产完以后通过离子注入形成第二导电类型掺杂,所述第二导电类型掺杂在所述控制层的底部或在所述外延层的上部形成两个不同导电类型。
作为进一步的改进,所述半导体器件为二极管,所述二极管具有:位于底部的重掺杂第一导电类型衬底、位于中部的形成第一导电类型漂移区的外延层和位于上部的第二导电类型区域,且在所述第二导电类型区域的上部布置一层由所述第二种材料构成的控制层。
作为进一步的改进,所述半导体器件为绝缘栅双极型晶体管IGBT,其包括:背面第二导电类型区域、背面第一导电类型区域、第一导电类型漂移区、栅极氧化层、栅极、沟道、重掺杂第一导电类型区域、重掺杂第二导电类型区域,在所述背面第二导电类型区域的外侧布置一层由所述第二种材料构成的控制层。
作为进一步的改进,所述半导体器件为用于桥式电路中并实现软开关的金氧半场效晶体管MOSFET,其包括:重掺杂第一导电类型衬底、衬底上面的第一导电类型漂移区、栅极氧化层、栅极、沟道、位于所述沟道上方的重掺杂第一导电类型区域和重掺杂第二导电类型区域,所述重掺杂第二导电类型区域和所述沟道相连,所述重掺杂第一导电类型区域和所述重掺杂第二导电类型区域一起通过源极金属跟源极相连,其中所述沟道的内部的中上层由所述第二种材料构成,所述金氧半场效晶体管MOSFET利用寄生的体二极管导通并来实现零电压开关。
作为进一步的改进,所述第二材料的布置方法包括:在整个硅片上都引入布置,或者对于承受较高的击穿电压的终端区域,通过刻蚀的方法或者是选择性生产的方法,只在半导体器件的有源区引入布置。
本发明控制方法简单,便于生产和实现,并适用于多种半导体器件和功能需求,改善器件和其性能,通过低成本实现半导体器件的局域寿命控制。
附图说明
图1为现有技术中常见的快恢复二极管示意图;
图2为本发明中快恢复二极管的第一实施例示意图;
图3为本发明中快恢复二极管的第二实施例示意图;
图4为本发明中快恢复二极管的第三实施例示意图;
图5为本发明中绝缘栅双极型晶体管的示意图;
图6为本发明中金氧半场效晶体管的示意图;
图7为本发明生产方案示意图。
附图标记:重掺杂第一导电类型衬底1,外延层2,第二导电类型区域3,控制层4,背面第二导电类型区域11,背面第一导电类型区域12,第一导电类型漂移区13,栅极氧化层14,栅极15,沟道16,重掺杂第一导电类型区域17,重掺杂第二导电类型区域18,重掺杂第一导电类型衬底21,有源区22。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
半导体器件领域中,第一导电类型与第二导电类型为相反的导电类型,可以是第一导电类型为N型,第二导电类型为P型;也可以是第一导电类型为P型,第二导电类型为N型。本发明可理解为第一导电类型为N型,第二导电类型为P型。
如图1至图7所示,本发明提供一种半导体器件局域寿命控制方法,所述半导体器件至少包含一组两个不同导电类型(PN结),其中:在所述半导体器件中加入至少两种材料,其中第一种材料的少子寿命相对第二种材料的少子寿命要长,所述第二种材料的少子寿命是所述第一种材料的少子寿命的1/2或以下;利用少子寿命相对短的所述第二种材料用来实现局域寿命控制;所述第二种材料是完全第二导电类型掺杂或者至少包含一部分第二导电类型掺杂;所述第二种材料采用硅锗SiGe、含有晶粒的多晶硅或直接带隙半导体,以降低少子寿命, 所述直接带隙半导体为砷化镓GaAs或磷化铟InP。
在本发明中半导体器件至少包含两种材料,一种材料的少子寿命长,另外一种材料的少子寿命短。第一种材料的少子寿命是标准和普通的半导体器件材料,本发明所提供的控制方法是引入少子寿命短的用来实现局域寿命控制。器件至少包含一组两个不同导电类型(PN结)。少子寿命短的材料是完全第二导电类型掺杂或者至少包含一部分第二导电类型掺杂。本发明的方案是一种局域寿命控制的技术,它能够降低其二极管在反向恢复中存贮的载流子数目,降低反向恢复过程中的最大反向恢复电流,提高反向恢复的速度。同时因为采用的是局域寿命控制的技术,其反向恢复过程中的软度因子基本上没有恶化。
作为进一步的改进,在不同的材料之间添加额外的缓冲层。
作为进一步的改进,所述半导体器件为二极管,所述二极管具有:位于底部的重掺杂第一导电类型衬底、位于中部的形成第一导电类型漂移区的外延层和位于上部的第二导电类型区域,且在所述外延层和所述第二导电类型区域之间布置一层由所述第二种材料构成的控制层。
作为进一步的改进,在所述第二种材料生长时引入第二导电类型掺杂,或在所述第二种材料生产完以后通过离子注入形成第二导电类型掺杂,所述第二导电类型掺杂在所述控制层的底部或在所述外延层的上部形成两个不同导电类型(PN结)。
作为进一步的改进,所述半导体器件为二极管,所述二极管具有:位于底部的重掺杂第一导电类型衬底、位于中部的形成第一导电类型漂移区的外延层和位于上部的第二导电类型区域,且在所述第二导电类型区域的上部布置一层由所述第二种材料构成的控制层。
作为进一步的改进,所述半导体器件为绝缘栅双极型晶体管IGBT,其包括:背面第二导电类型区域、背面第一导电类型区域、第一导电类型漂移区、栅极氧化层、栅极、沟道、重掺杂第一导电类型区域、重掺杂第二导电类型区域,在所述背面第二导电类型区域的外侧布置一层由所述第二种材料构成的控制层。
作为进一步的改进,所述半导体器件为用于桥式电路中并实现软开关的金氧半场效晶体管MOSFET,其包括:重掺杂第一导电类型衬底、衬底上面的第一导电类型漂移区、栅极氧化层、栅极、沟道、位于所述沟道上方的重掺杂第一导电类型区域和重掺杂第二导电类型区域,所述重掺杂第二导电类型区域和所述沟道相连,所述重掺杂第一导电类型区域和所述重掺杂第二导电类型区域一起通过源极金属跟源极相连,其中所述沟道的内部的中上层由所述第二种材料构成,所述金氧半场效晶体管MOSFET利用寄生的体二极管导通并来实现零电压开关。
作为进一步的改进,所述第二种材料的布置方法包括:在整个硅片上都引入布置,或者对于承受较高的击穿电压的终端区域,通过刻蚀的方法或者是选择性生产的方法,只在半导体器件的有源区引入布置。
图1是一个最简单的快恢复反向二极管,衬底是重掺杂第一导电类型衬底1,掺杂浓度高是为了形成很好的欧姆接触。衬底上面的外延层2,来形成第一导电类型漂移区,漂移区的厚度和掺杂浓度取决于器件的击穿电压。但是为了提高快恢复二极管的反向恢复的软度,可在重掺杂第一导电类型衬底1和外延层2之间有一层缓变的区域,掺杂浓度逐渐从高浓度过渡到高低浓度,或者是在加入一层缓冲Buffer区域。第二导电类型区域3是通过离子注入形成的,为了降低二极管在反向恢复过程中,存贮的载流子数目,第二导电类型区域3的掺杂浓度通常做的比较低,常见的掺杂浓度在5e12~5e13/cm2之间。掺杂浓度越低,器件的导通压降越高,反向恢复存贮的载流子数目也越少,这是一个折衷关系。但是过低的掺杂浓度,可能会导致第二导电类型区域的欧姆接触受到影响,此外也会降低器件的浪涌电流能力。这个都是在设计中需要特殊注意的。
为了进一步加快二极管的反向恢复能力,本专利提出了如下局域寿命控制技术。在重掺杂第一导电类型衬底1和外延层2上面,再额外引入一层,其由所述第二种材料构成的控制层4,控制层4跟重掺杂第一导电类型衬底1和外延层2不同,其是一种额外的材料,这个材料的特点是其少子寿命更低。
一些可以选择的材料,如SiGe,SiGe因为在硅中加入了Ge,其少子寿命跟Si相比降低了一个数量级;SiGe中,Ge含量如果超过15%,晶格的变形会比较严重,因此在实际应用中通常会小于15%。也可以是多晶硅,多晶硅因为引入了一些Grain,其少子寿命也会降低。硅是间接带隙半导体,电子和空穴的直接复合很难,因此少子寿命长。如果引入一层直接带隙半导体,如GaAs,InP,可以极大的降低少子寿命。不同的半导体材料,其晶格会存在一些失配,这个时候可能需要添加额外的缓冲层。作为本发明中引入的第二种材料的少子寿命比第一种材料的少子寿命要小,可以是第一种材料少子寿命的1/2、1/3甚至是1/100和1/1000。一个优选的方案是第一种材料少子寿命的1/10。
控制层4材料中需要形成第二导电类型掺杂。这个第二导电类型掺杂,可以是在材料生长时引入,如生长SiGe时,就可以实现第二导电类型掺杂。也可以是材料生产完以后,通过离子注入形成的。
形成的两个不同导电类型(PN结)的位置,如图2的虚线所示。因为结的地方,通常是电场强度最强的地方。电场强度最强的地方在控制层4里面可能会增加器件的漏电,一个更优选的方案如图3中虚线所示,结的位置在控制层4的下方。
作为另一个实施例,如图4所示,控制层4的引入也可以是在器件的重掺杂第一导电类型衬底1,外延层2,第二导电类型区域3都形成好以后,在外延一层控制层4。
本发明还适用于双极性功率器件,在双极性功率器件中,器件需要电子和空穴的注入,来提高漂移区载流子的浓度,从而降低导通电阻,实现低的导通压降。但是器件在承受耐压的时候,需要将其体内多余的电子和空穴抽走。本专利提出了一个新的局域寿命控制的方式,来加速载流子的抽取,从而提高器件的开关速度。本专利同样适合于单极性器件,常见的单极性器件,如MOSFET,有一个寄生的体二极管。当MOSFET用于桥式电路中,为了实现软开关,需要利用其寄生的体二极管导通,来实现ZVS,这个时候也需要降低其少子寿命,来加速MOSFET寄生体二极管的反向恢复。
本发明提供绝缘栅双极型晶体管IGBT的技术应用实施例,如图5所示,在常见的Trench Based FS IGBT的结构中包括:背面第二导电类型区域11,集电极Collector,背面第一导电类型区域12是用来形成场截止的。第一导电类型漂移区13的掺杂浓度和厚度决定了器件的击穿电压。栅极氧化层14和栅极15形成沟槽栅,其中栅极氧化层14通常是二氧化硅,栅极15是多晶硅,用来形成栅极。还包括:沟道16,重掺杂第一导电类型区域17,重掺杂第二导电类型区域18。重掺杂第二导电类型区域18和沟道16相连。重掺杂第一导电类型区域17和重掺杂第二导电类型区域18一起通过源极金属跟源极相连。IGBT为了降低其关闭的损耗,希望背面注入背面第二导电类型区域11,第二导电类型注入尽可能的少,要降低其注入效率。其方法为降低第二导电类型掺杂的剂量,如注入剂量通常在5e12~5e13/cm2之间,和降低第二导电类型区域注入的能量,以加速电子的复合。同时也可以在背面第二导电类型区域中,做局域寿命控制。按照上面的方案,在背面第二导电类型区域11上在加入由所述第二种材料,由所述第二种材料降低了其少子寿命。从而可以降低空穴的注入,从而减小IGBT的关闭的损耗。
本发明还提供金氧半场效晶体管MOSFET的技术应用实施例,特别是用于桥式电路中并实现软开关的MOSFET结构。如图6所示,其包括重掺杂第一导电类型衬底,衬底上面的第一导电类型漂移区、栅极氧化层和栅极形成沟槽栅,栅极氧化层采用二氧化硅,栅极采用多晶硅、沟道、重掺杂第一导电类型区域、重掺杂第二导电类型区域,重掺杂第二导电类型区域和沟道相连,重掺杂第一导电类型区域和重掺杂第二导电类型区域一起通过源极金属跟源极相连。
MOSFET虽然是多子器件,但是为了实现ZVS,其寄生的体二极管需要导通,这个时候也需要局域寿命控制技术。可以引入一个新的材料,来降低寿命控制技术。如图6所示的虚线部分,即内部的中上层由所述第二种材料构成,其是有新材料组成的。新材料的少子寿命低,可以帮助电子、空穴的复合,从而提高反向恢复的速度。
在现有技术中,材料的引入采用在整个硅片上都引入。但是对于终端区域,需要承受比较高的击穿电压,为此,本发明也通过了相应的技术改进。如图7所示,我们可以通过刻蚀的方法,或者是选择性生产的方案,只在器件的有源区22引入新的材料。也有可在某些场合,如RC-IGBT的场合,在RC-IGBT中,是将IGBT和二极管集成在一起。也可以新材料只用在二极管的部分,IGBT部分没有引入这个新材料。
本发明专利的方案是一种局域寿命控制的技术,它能够降低其二极管在反向恢复中存贮的载流子数目,降低反向恢复过程中的最大反向恢复电流,提高反向恢复的速度。同时因为采用的是局域寿命控制的技术,其反向恢复过程中的软度因子基本上没有恶化。其控制方法简单,便于生产和实现,并适用于多种半导体器件和功能需求,改善器件和其性能,通过低成本实现半导体器件的局域寿命控制。本专利介绍的局域寿命控制技术,还可以跟其它的寿命控制技术,如Au/Pt掺杂,和电阻辐照,He注入等协同使用,已获得更好的效果。
应了解本发明所要保护的范围不限于非限制性实施方案,应了解非限制性实施方案仅仅作为实例进行说明。本申请所要要求的实质的保护范围更体现于独立权利要求提供的范围,以及其从属权利要求。

Claims (8)

1.一种半导体器件局域寿命控制方法,所述半导体器件至少包含一组两个不同导电类型,其特征在于:
在所述半导体器件中加入至少两种材料,其中第一种材料的少子寿命相对第二种材料的少子寿命要长,所述第二种材料的少子寿命是所述第一种材料的少子寿命的1/2或以下;
利用少子寿命相对短的所述第二种材料来实现局域寿命控制;
所述第二种材料是完全第二导电类型掺杂或者至少包含一部分第二导电类型掺杂;
所述第二种材料采用硅锗SiGe、含有晶粒的多晶硅或直接带隙半导体,以降低少子寿命,所述直接带隙半导体为砷化镓GaAs或磷化铟InP。
2.根据权利要求1所述的一种半导体器件局域寿命控制方法,其特征在于:在不同的材料之间添加额外的缓冲层。
3.根据权利要求2所述的一种半导体器件局域寿命控制方法,其特征在于:所述半导体器件为二极管,所述二极管具有:位于底部的重掺杂第一导电类型衬底(1)、位于中部的形成第一导电类型漂移区的外延层(2)和位于上部的第二导电类型区域(3),且在所述外延层(2)和所述第二导电类型区域(3)之间布置一层由所述第二种材料构成的控制层(4)。
4.根据权利要求3所述的一种半导体器件局域寿命控制方法,其特征在于:在所述第二种材料生长时引入第二导电类型掺杂,或在所述第二种材料生产完以后通过离子注入形成第二导电类型掺杂,所述第二导电类型掺杂在所述控制层(4)的底部或在所述外延层(2)的上部形成两个不同导电类型。
5.根据权利要求2所述的一种半导体器件局域寿命控制方法,其特征在于:所述半导体器件为二极管,所述二极管具有:位于底部的重掺杂第一导电类型衬底(1)、位于中部的形成第一导电类型漂移区的外延层(2)和位于上部的第二导电类型区域(3),且在所述第二导电类型区域(3)的上部布置一层由所述第二种材料构成的控制层(4)。
6.根据权利要求2所述的一种半导体器件局域寿命控制方法,其特征在于:所述半导体器件为绝缘栅双极型晶体管IGBT,其包括:背面第二导电类型区域(11)、背面第一导电类型区域(12)、第一导电类型漂移区(13)、栅极氧化层(14)、栅极(15)、沟道(16)、重掺杂第一导电类型区域(17)、重掺杂第二导电类型区域(18),在所述背面第二导电类型区域(11)的外侧布置一层由所述第二种材料构成的控制层(4)。
7.根据权利要求2所述的一种半导体器件局域寿命控制方法,其特征在于:所述半导体器件为用于桥式电路中并实现软开关的金氧半场效晶体管MOSFET,其包括:重掺杂第一导电类型衬底(21)、衬底上面的第一导电类型漂移区(13)、栅极氧化层(14)、栅极(15)、沟道(16)、位于所述沟道(16)上方的重掺杂第一导电类型区域(17)和重掺杂第二导电类型区域(18),所述重掺杂第二导电类型区域(18)和所述沟道(16)相连,所述重掺杂第一导电类型区域(17)和所述重掺杂第二导电类型区域(18)一起通过源极金属跟源极相连,其中所述沟道(16)的内部的中上层由所述第二种材料构成,所述金氧半场效晶体管MOSFET利用寄生的体二极管导通并来实现零电压开关。
8.根据权利要求2所述的一种半导体器件局域寿命控制方法,其特征在于:所述第二种材料的布置方法包括:在整个硅片上都引入布置,或者对于承受较高的击穿电压的终端区域,通过刻蚀的方法或者是选择性生产的方法,只在半导体器件的有源区(22)引入布置。
CN202210559291.2A 2022-05-23 2022-05-23 一种半导体器件局域寿命控制方法 Active CN114639599B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210559291.2A CN114639599B (zh) 2022-05-23 2022-05-23 一种半导体器件局域寿命控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210559291.2A CN114639599B (zh) 2022-05-23 2022-05-23 一种半导体器件局域寿命控制方法

Publications (2)

Publication Number Publication Date
CN114639599A true CN114639599A (zh) 2022-06-17
CN114639599B CN114639599B (zh) 2022-08-02

Family

ID=81953263

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210559291.2A Active CN114639599B (zh) 2022-05-23 2022-05-23 一种半导体器件局域寿命控制方法

Country Status (1)

Country Link
CN (1) CN114639599B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104701162A (zh) * 2013-12-06 2015-06-10 江苏物联网研究发展中心 半导体器件、pin二极管和igbt的制作方法
CN107516681A (zh) * 2016-06-15 2017-12-26 全球能源互联网研究院有限公司 一种快速恢复二极管及其制造方法
CN107946360A (zh) * 2017-05-02 2018-04-20 中国电子科技集团公司第二十四研究所 一种带载流子寿命调节区的功率mosfet器件及其制造方法
CN109216472A (zh) * 2018-08-28 2019-01-15 全球能源互联网研究院有限公司 快恢复二极管及其制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104701162A (zh) * 2013-12-06 2015-06-10 江苏物联网研究发展中心 半导体器件、pin二极管和igbt的制作方法
CN107516681A (zh) * 2016-06-15 2017-12-26 全球能源互联网研究院有限公司 一种快速恢复二极管及其制造方法
CN107946360A (zh) * 2017-05-02 2018-04-20 中国电子科技集团公司第二十四研究所 一种带载流子寿命调节区的功率mosfet器件及其制造方法
CN109216472A (zh) * 2018-08-28 2019-01-15 全球能源互联网研究院有限公司 快恢复二极管及其制备方法

Also Published As

Publication number Publication date
CN114639599B (zh) 2022-08-02

Similar Documents

Publication Publication Date Title
US11837629B2 (en) Power semiconductor devices having gate trenches and buried edge terminations and related methods
US7538412B2 (en) Semiconductor device with a field stop zone
US7602045B2 (en) Semiconductor device and inverter device using the same
US7994569B2 (en) Semiconductor device and method for forming the same
WO2011056407A1 (en) Power semiconductor devices having selectively doped jfet regions and related methods of forming such devices
US20080157117A1 (en) Insulated gate bipolar transistor with enhanced conductivity modulation
KR101398125B1 (ko) 자기정렬 고속 회복 다이오드 및 그 제조 방법
JP2000323488A (ja) ダイオードおよびその製造方法
CN114300543B (zh) 一种电子抽取型续流二极管器件及其制备方法
CN101752415A (zh) 一种绝缘栅双极晶体管及其制造方法
CN113571415A (zh) Igbt器件及其制作方法
US8592903B2 (en) Bipolar semiconductor device and manufacturing method
CN116504817A (zh) 开关速度快且损耗低的rc-igbt结构及其制备方法
KR20010094144A (ko) 역방향 차폐 모드에서도 높은 브레이크다운 전압을 갖는절연 게이트 바이폴라 트랜지스터 및 그 제조방법
JPH03155677A (ja) 伝導度変調型mosfet
CN114695519B (zh) 屏蔽层状态自动切换的沟槽型碳化硅igbt器件及制备方法
US20230047794A1 (en) Multi-trench Super-Junction IGBT Device
JP2002261281A (ja) 絶縁ゲートバイポーラトランジスタの製造方法
CN108155230B (zh) 一种横向rc-igbt器件及其制备方法
CN109065608B (zh) 一种横向双极型功率半导体器件及其制备方法
KR20090024596A (ko) 고전압용 절연 게이트 양극성 트랜지스터 및 그 제조방법
JPH1140808A (ja) 半導体装置およびその製造方法
CN114639599B (zh) 一种半导体器件局域寿命控制方法
US20230049926A1 (en) Epitaxial field stop region for semiconductor devices
CN117457729A (zh) 一种集成快速软恢复二极管的高压rc-igbt结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant