[go: up one dir, main page]

CN114610663B - 一种支持多种板卡的装置和服务器 - Google Patents

一种支持多种板卡的装置和服务器 Download PDF

Info

Publication number
CN114610663B
CN114610663B CN202210276086.5A CN202210276086A CN114610663B CN 114610663 B CN114610663 B CN 114610663B CN 202210276086 A CN202210276086 A CN 202210276086A CN 114610663 B CN114610663 B CN 114610663B
Authority
CN
China
Prior art keywords
signal
pin
group
mcio
connector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210276086.5A
Other languages
English (en)
Other versions
CN114610663A (zh
Inventor
赵建杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202210276086.5A priority Critical patent/CN114610663B/zh
Publication of CN114610663A publication Critical patent/CN114610663A/zh
Application granted granted Critical
Publication of CN114610663B publication Critical patent/CN114610663B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0024—Peripheral component interconnect [PCI]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mounting Of Printed Circuit Boards And The Like (AREA)

Abstract

本发明提供了一种支持多种板卡的装置和服务器，装置包括：MCIO连接器的输出端连接外接板卡；选通开关的输出端连接到MCIO连接器的输入端；信号产生单元包括CPU、第一控制总线和第二控制总线，第一控制总线连接到第一组信号端中的一个引脚，第二控制总线连接到第二组信号端的一个引脚，CPU中的告警信号引脚连接到第一组信号端中的一个引脚，CPU中的唤醒信号引脚和降频控制信号引脚分别连接到第二组信号端中的一个引脚；控制器连接到选通开关的使能端，控制器配置为基于连接到MCIO连接器的输出端的外接板卡的类型向选通开关的使能端发送高电平或低电平的控制信号。通过使用本发明的方案，能够解决同一接口只能连接一种板卡的问题，能够节省接口资源。

Description

一种支持多种板卡的装置和服务器
技术领域
本发明涉及计算机领域，并且更具体地涉及一种支持多种板卡的装置和服务器。
背景技术
伴随云计算应用的发展，信息化逐渐覆盖到社会的各个领域，人们的日常工作越来越多的通过网络来交流，网络数据量也在爆发式的增长，服务器作为处理和存储数据的核心设备，对性能和配置的要求也越来越高，为了满足各个领域不同使用者复杂多样化的的应用场景，服务器的配置也需要灵活多变。
现有技术中主板连接的各种板卡所需要的信号是不同的，因此同一接口只能选择其中一种配置，如果需要同时使用这两种配置的话就需要占用多个接口，浪费更多的接口资源。
发明内容
有鉴于此，本发明实施例的目的在于提出一种支持多种板卡的装置和服务器，通过使用本发明的技术方案，能够解决同一接口只能连接一种板卡的问题，能够节省接口资源。
基于上述目的，本发明的实施例的一个方面提供了一种支持多种板卡的装置，包括：
MCIO(mini cool edge input/output，迷你冷边输入输出连接器)连接器，MCIO连接器的输出端连接外接板卡；
选通开关，选通开关的输出端连接到MCIO连接器的输入端，选通开关包括使能端、第一组信号端和第二组信号端；
信号产生单元，信号产生单元包括CPU、第一控制总线和第二控制总线，第一控制总线连接到第一组信号端中的一个引脚，第二控制总线连接到第二组信号端的一个引脚，CPU中的告警信号引脚连接到第一组信号端中的一个引脚，CPU中的唤醒信号引脚和降频控制信号引脚分别连接到第二组信号端中的一个引脚；
控制器，控制器连接到选通开关的使能端，控制器配置为基于连接到MCIO连接器的输出端的外接板卡的类型向选通开关的使能端发送高电平或低电平的控制信号。
根据本发明的一个实施例，外接板卡包括适配器板卡、热插拔背板、PCIE CEM板卡。
根据本发明的一个实施例，控制器配置为检测到连接到MCIO连接器的输出端的外接板卡为适配器板卡或热插拔背板时，向选通开关的使能端发送低电平信号以使选通开关的第一组信号端中的信号输出到MCIO连接器的输入端。
根据本发明的一个实施例，控制器配置为检测到连接到MCIO连接器的输出端的外接板卡为PCIE CEM(PCI Express Card Electromechanical，PCIE卡机电)板卡时，向选通开关的使能端发送高电平信号以使选通开关的第二组信号端中的信号输出到MCIO连接器的输入端。
根据本发明的一个实施例，控制器包括跳帽。
本发明的实施例的另一个方面，还提供了一种服务器，服务器包括支持多种板卡的装置，支持多种板卡的装置包括：
MCIO连接器，MCIO连接器的输出端连接外接板卡；
选通开关，选通开关的输出端连接到MCIO连接器的输入端，选通开关包括使能端、第一组信号端和第二组信号端；
信号产生单元，信号产生单元包括CPU、第一控制总线和第二控制总线，第一控制总线连接到第一组信号端中的一个引脚，第二控制总线连接到第二组信号端的一个引脚，CPU中的告警信号引脚连接到第一组信号端中的一个引脚，CPU中的唤醒信号引脚和降频控制信号引脚分别连接到第二组信号端中的一个引脚；
控制器，控制器连接到选通开关的使能端，控制器配置为基于连接到MCIO连接器的输出端的外接板卡的类型向选通开关的使能端发送高电平或低电平的控制信号。
根据本发明的一个实施例，外接板卡包括适配器板卡、热插拔背板、PCIE CEM板卡。
根据本发明的一个实施例，控制器配置为检测到连接到MCIO连接器的输出端的外接板卡为适配器板卡或热插拔背板时，向选通开关的使能端发送低电平信号以使选通开关的第一组信号端中的信号输出到MCIO连接器的输入端。
根据本发明的一个实施例，控制器配置为检测到连接到MCIO连接器的输出端的外接板卡为PCIE CEM板卡时，向选通开关的使能端发送高电平信号以使选通开关的第二组信号端中的信号输出到MCIO连接器的输入端。
根据本发明的一个实施例，控制器包括跳帽。
本发明具有以下有益技术效果：本发明实施例提供的支持多种板卡的装置，通过设置MCIO连接器，MCIO连接器的输出端连接外接板卡；选通开关，选通开关的输出端连接到MCIO连接器的输入端，选通开关包括使能端、第一组信号端和第二组信号端；信号产生单元，信号产生单元包括CPU、第一控制总线和第二控制总线，第一控制总线连接到第一组信号端中的一个引脚，第二控制总线连接到第二组信号端的一个引脚，CPU中的告警信号引脚连接到第一组信号端中的一个引脚，CPU中的唤醒信号引脚和降频控制信号引脚分别连接到第二组信号端中的一个引脚；控制器，控制器连接到选通开关的使能端，控制器配置为基于连接到MCIO连接器的输出端的外接板卡的类型向选通开关的使能端发送高电平或低电平的控制信号的技术方案，能够解决同一接口只能连接一种板卡的问题，能够节省接口资源。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
图1为根据本发明一个实施例的支持多种板卡的装置的示意图。
具体实施方式
以下描述了本公开的实施例。然而，应该理解，所公开的实施例仅仅是示例，并且其他实施例可以采取各种替代形式。附图不一定按比例绘制；某些功能可能被夸大或最小化以显示特定部件的细节。因此，本文公开的具体结构和功能细节不应被解释为限制性的，而仅仅是作为用于教导本领域技术人员以各种方式使用本发明的代表性基础。如本领域普通技术人员将理解的，参考任何一个附图所示出和描述的各种特征可以与一个或多个其他附图中所示的特征组合以产生没有明确示出或描述的实施例。所示特征的组合为典型应用提供了代表性实施例。然而，与本公开的教导相一致的特征的各种组合和修改对于某些特定应用或实施方式可能是期望的。
基于上述目的，本发明的实施例的第一个方面，提出了一种支持多种板卡的装置的一个实施例。图1示出的是该装置的示意图。
如图1中所示，该装置可以包括：
MCIO连接器，MCIO连接器的输出端连接外接板卡。MCIO连接器的输出端可以连接适配器板卡、热插拔背板和PCIE CEM板卡，其中适配器板卡和热插拔背板需要传输的信号是相同的，PCIE CEM板卡需要传输的信号与另外两种不同，因此需要根据连接的板卡的类型确定MCIO连接器连接的信号类型。
还包括选通开关，选通开关的输出端连接到MCIO连接器的输入端，选通开关包括使能端、第一组信号端和第二组信号端。选通开关可以使用型号为QS3VH257QG的选通开关，器件是一个四路的双通道选通开关，该选通开关包括使能端，使能端根据使能信号选择通道，第一组信号端包括四路信号，第二组信号端包括四路信号。
还包括信号产生单元，信号产生单元包括CPU、第一控制总线和第二控制总线，第一控制总线连接到第一组信号端中的一个引脚，第二控制总线连接到第二组信号端的一个引脚，CPU中的告警信号引脚连接到第一组信号端中的一个引脚，CPU中的唤醒信号引脚和降频控制信号引脚分别连接到第二组信号端中的一个引脚。在外接适配器板卡或者热插拔背板时，需要使用ALERT信号(告警信号)以及第一控制总线(SMBUS1)的SDA和SCL，TP引脚的信号是将该信号悬空，什么也不接。当适配器板卡连接的设备或者SSD硬盘发生故障的时候，会向主板发送一个告警型号，使主板停止数据的储存和信息的传递。在外接PCIE CEM板卡时，需要使用WAKE信号(唤醒信号)和PWRBRK信号(降频控制信号)以及第二控制总线(SMBUS2)的SDA和SCL，WAKE信号和PWRBRK信号也是要传递给CPU的，WAKE信号是一个唤醒信号，当PCIE CEM板卡进入休眠状态，主电源已经停止供电时，PCIE设备使用WAKE信号向处理器系统提交唤醒请求，使处理器系统重新为该PCIE设备提供主电源。PWRBRK信号是降频控制信号，当主板检测到PCIE CEM板卡功耗过高时，会发送该信号给PCIE CEM板卡，PCIE设备会相应地做出降频动作，从而降低功耗。
还包括控制器，控制器连接到选通开关的使能端，控制器配置为基于连接到MCIO连接器的输出端的外接板卡的类型向选通开关的使能端发送高电平或低电平的控制信号。由上述可知，如果检测到连接到MCIO连接器的输出端的外接板卡为适配器板卡或热插拔背板时，需要向选通开关的使能端发送低电平信号以使选通开关的第一组信号端中的信号输出到MCIO连接器的输入端。如果检测到连接到MCIO连接器的输出端的外接板卡为PCIE CEM板卡时，需要向选通开关的使能端发送高电平信号以使选通开关的第二组信号端中的信号输出到MCIO连接器的输入端。
本发明不仅能满足不同配置下的信号需求，还提供了两组SMBUS信号，可以根据需求灵活配置，选择不同的SMBUS信号去控制不同的板卡，确保了SMBUS链路的可靠性和可移植性。
通过本发明的技术方案，能够解决同一接口只能连接一种板卡的问题，能够节省接口资源。
在本发明的一个优选实施例中，外接板卡包括适配器板卡、热插拔背板、PCIE CEM板卡。
在本发明的一个优选实施例中，控制器配置为检测到连接到MCIO连接器的输出端的外接板卡为适配器板卡或热插拔背板时，向选通开关的使能端发送低电平信号以使选通开关的第一组信号端中的信号输出到MCIO连接器的输入端。
在本发明的一个优选实施例中，控制器配置为检测到连接到MCIO连接器的输出端的外接板卡为PCIE CEM板卡时，向选通开关的使能端发送高电平信号以使选通开关的第二组信号端中的信号输出到MCIO连接器的输入端。
在本发明的一个优选实施例中，控制器包括跳帽。根据跳帽开关的位置不同可以输出高电平和低电平信号，进而控制选通开关的通道。控制器还可以使用其他能够发出高电平信号和低电平信号的装置。如图1所示，当跳帽拨到1和2之间，S管脚(使能端)为高电平，选通开关的2通道打开，使用ALERT信号和SMBUS1的SDA和SCL，MCIO连接器可以连接适配器板卡或者热插拔背板。当跳帽拨到2和3之间，S管脚为低电平，选通开关的1通道打开，选择WAKE信号和PWRBRK信号以及SMBUS2的SDA和SCL，MCIO连接器可以连接PCIE CEM板卡。
本发明使MCIO连接器可以同时支持各种适配器板卡或者热插拔背板，以及PCIECEM板卡，提供了两组SMBUS信号，可以根据需求灵活配置，选择不同的SMBUS信号去控制不同的板卡。
可有效解决同一接口只能选择其中一种配置，如果需要同时使用这两种配置的话就需要占用多个接口，浪费更多接口资源的问题。
基于上述目的，本发明的实施例的第二个方面，提出了一种服务器，服务器包括支持多种板卡的装置，支持多种板卡的装置包括：
MCIO连接器，MCIO连接器的输出端连接外接板卡；
选通开关，选通开关的输出端连接到MCIO连接器的输入端，选通开关包括使能端、第一组信号端和第二组信号端；
信号产生单元，信号产生单元包括CPU、第一控制总线和第二控制总线，第一控制总线连接到第一组信号端中的一个引脚，第二控制总线连接到第二组信号端的一个引脚，CPU中的告警信号引脚连接到第一组信号端中的一个引脚，CPU中的唤醒信号引脚和降频控制信号引脚分别连接到第二组信号端中的一个引脚；
控制器，控制器连接到选通开关的使能端，控制器配置为基于连接到MCIO连接器的输出端的外接板卡的类型向选通开关的使能端发送高电平或低电平的控制信号。
在本发明的一个优选实施例中，外接板卡包括适配器板卡、热插拔背板、PCIE CEM板卡。
在本发明的一个优选实施例中，控制器配置为检测到连接到MCIO连接器的输出端的外接板卡为适配器板卡或热插拔背板时，向选通开关的使能端发送低电平信号以使选通开关的第一组信号端中的信号输出到MCIO连接器的输入端。
在本发明的一个优选实施例中，控制器配置为检测到连接到MCIO连接器的输出端的外接板卡为PCIE CEM板卡时，向选通开关的使能端发送高电平信号以使选通开关的第二组信号端中的信号输出到MCIO连接器的输入端。
在本发明的一个优选实施例中，控制器包括跳帽。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。
上述实施例，特别是任何“优选”实施例是实现的可能示例，并且仅为了清楚地理解本发明的原理而提出。可以在不脱离本文所描述的技术的精神和原理的情况下对上述实施例进行许多变化和修改。所有修改旨在被包括在本公开的范围内并且由所附权利要求保护。

Claims (6)

1.一种支持多种板卡的装置，其特征在于，包括：
MCIO连接器，所述MCIO连接器的输出端连接外接板卡；
选通开关，所述选通开关的输出端连接到所述MCIO连接器的输入端，所述选通开关包括使能端、第一组信号端和第二组信号端；
信号产生单元，所述信号产生单元包括CPU、第一控制总线和第二控制总线，所述第一控制总线连接到所述第一组信号端中的一个引脚，所述第二控制总线连接到所述第二组信号端的一个引脚，所述CPU中的告警信号引脚连接到所述第一组信号端中的一个引脚，所述CPU中的唤醒信号引脚和降频控制信号引脚分别连接到所述第二组信号端中的一个引脚；
控制器，所述控制器连接到所述选通开关的使能端，所述控制器配置为基于连接到所述MCIO连接器的输出端的外接板卡的类型向所述选通开关的使能端发送高电平或低电平的控制信号；
所述控制器配置为检测到连接到所述MCIO连接器的输出端的外接板卡为适配器板卡或热插拔背板时，向所述选通开关的使能端发送低电平信号以使所述选通开关的第一组信号端中的信号输出到所述MCIO连接器的输入端；
所述控制器配置为检测到连接到所述MCIO连接器的输出端的外接板卡为PCIE CEM板卡时，向所述选通开关的使能端发送高电平信号以使所述选通开关的第二组信号端中的信号输出到所述MCIO连接器的输入端。
2. 根据权利要求1所述的装置，其特征在于，所述外接板卡包括适配器板卡、热插拔背板、PCIE CEM板卡。
3.根据权利要求1所述的装置，其特征在于，所述控制器包括跳帽。
4.一种服务器，其特征在于，所述服务器包括支持多种板卡的装置，所述支持多种板卡的装置包括：
MCIO连接器，所述MCIO连接器的输出端连接外接板卡；
选通开关，所述选通开关的输出端连接到所述MCIO连接器的输入端，所述选通开关包括使能端、第一组信号端和第二组信号端；
信号产生单元，所述信号产生单元包括CPU、第一控制总线和第二控制总线，所述第一控制总线连接到所述第一组信号端中的一个引脚，所述第二控制总线连接到所述第二组信号端的一个引脚，所述CPU中的告警信号引脚连接到所述第一组信号端中的一个引脚，所述CPU中的唤醒信号引脚和降频控制信号引脚分别连接到所述第二组信号端中的一个引脚；
控制器，所述控制器连接到所述选通开关的使能端，所述控制器配置为基于连接到所述MCIO连接器的输出端的外接板卡的类型向所述选通开关的使能端发送高电平或低电平的控制信号；
所述控制器配置为检测到连接到所述MCIO连接器的输出端的外接板卡为适配器板卡或热插拔背板时，向所述选通开关的使能端发送低电平信号以使所述选通开关的第一组信号端中的信号输出到所述MCIO连接器的输入端；
所述控制器配置为检测到连接到所述MCIO连接器的输出端的外接板卡为PCIE CEM板卡时，向所述选通开关的使能端发送高电平信号以使所述选通开关的第二组信号端中的信号输出到所述MCIO连接器的输入端。
5. 根据权利要求4所述的服务器，其特征在于，所述外接板卡包括适配器板卡、热插拔背板、PCIE CEM板卡。
6.根据权利要求4所述的服务器，其特征在于，所述控制器包括跳帽。
CN202210276086.5A 2022-03-21 2022-03-21 一种支持多种板卡的装置和服务器 Active CN114610663B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210276086.5A CN114610663B (zh) 2022-03-21 2022-03-21 一种支持多种板卡的装置和服务器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210276086.5A CN114610663B (zh) 2022-03-21 2022-03-21 一种支持多种板卡的装置和服务器

Publications (2)

Publication Number Publication Date
CN114610663A CN114610663A (zh) 2022-06-10
CN114610663B true CN114610663B (zh) 2023-08-08

Family

ID=81864528

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210276086.5A Active CN114610663B (zh) 2022-03-21 2022-03-21 一种支持多种板卡的装置和服务器

Country Status (1)

Country Link
CN (1) CN114610663B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103972735A (zh) * 2013-01-30 2014-08-06 鸿富锦精密电子(天津)有限公司 信号切换电路及包括该电路的pcie连接器组合
CN111984486A (zh) * 2020-09-18 2020-11-24 海光信息技术有限公司 一种cpu网络接口性能测试板卡、测试系统及测试方法
CN113448402A (zh) * 2021-05-31 2021-09-28 山东英信计算机技术有限公司 一种支持多背板级联的服务器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109189203B (zh) * 2018-08-15 2021-07-30 英业达科技有限公司 服务器节电系统及其节电方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103972735A (zh) * 2013-01-30 2014-08-06 鸿富锦精密电子(天津)有限公司 信号切换电路及包括该电路的pcie连接器组合
CN111984486A (zh) * 2020-09-18 2020-11-24 海光信息技术有限公司 一种cpu网络接口性能测试板卡、测试系统及测试方法
CN113448402A (zh) * 2021-05-31 2021-09-28 山东英信计算机技术有限公司 一种支持多背板级联的服务器

Also Published As

Publication number Publication date
CN114610663A (zh) 2022-06-10

Similar Documents

Publication Publication Date Title
CN207367115U (zh) 一种基于飞腾处理器的服务器主板及服务器
US7546409B2 (en) Deferring peripheral traffic with sideband control
US11199890B2 (en) Peripheral device expansion card system
CN211427190U (zh) 一种基于飞腾处理器2000+的服务器电路和主板
CN109189203B (zh) 服务器节电系统及其节电方法
CN102708034A (zh) 基于带串口功能cpu的计算机远程及本地监控系统
CN204719749U (zh) 计算机模块
CN115757236A (zh) 一种存储扩展池化设备及系统
US20140229649A1 (en) Implementing io expansion cards
CN112000545A (zh) 一种图形处理器板卡和图形处理器管理方法
CN113703535B (zh) 多节点服务器与ocp卡的连接配置方法、系统
CN202939603U (zh) 外置式数据处理装置
CN114610663B (zh) 一种支持多种板卡的装置和服务器
CN205485799U (zh) 一种可复用sas、sata信号的硬盘背板
CN102707782A (zh) 一种基于多核cpu计算机主板复位系统及方法
US6883105B2 (en) Method and apparatus for configuration control and power management through special signaling
WO2023016379A1 (zh) 计算机系统、基于PCIe设备的控制方法及相关设备
CN111723037A (zh) 一种pcie接口扩展系统及服务器
CN116048233A (zh) 一种电源架构、电源监控方法和装置
CN103984543A (zh) 一种在国产飞腾处理器上实现待机、休眠及唤醒的方法
US10360167B1 (en) Systems and methods for using a bus exchange switch to control processor affinity
CN112000189A (zh) 一种基于s2500处理器的服务器主板
CN112256603B (zh) 一种服务器及基于ocp的扩展设备
CN218122641U (zh) 一种支持热插拔的PCIE X32通道的Riser卡及转接装置
CN218213950U (zh) 基于龙芯ls7a2000控制器的主板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant