CN114594817B - 一种输入输出芯片驱动能力的调节电路及方法 - Google Patents

Abstract

本发明提供一种输入输出芯片驱动能力的调节电路及方法，包括：驱动检测电路；与所述驱动检测电路电连接的驱动设置电路以及驱动自动调节电路；与所述驱动自动调节电路电连接的驱动电路；其中，所述驱动检测电路获取第一值，所述第一值为芯片输出接口的输出信号以及所述输出信号经过所述驱动电路反馈的反馈信号的差值；所述驱动检测电路将所述第一值与所述驱动设置电路输出的配置值进行比较，获得比较结果，将所述比较结果输出至所述驱动自动调节电路；所述驱动自动调节电路根据所述比较结果自动调节所述驱动电路。本发明的技术方案可以降低实际配置值和目标配置值的误差，信号上升沿和下降沿驱动分别配置，通信过程稳定，提升了开发效率。

Description

一种输入输出芯片驱动能力的调节电路及方法

技术领域

本发明涉及芯片技术领域，尤其涉及一种输入输出芯片驱动能力的调节电路及方法。

背景技术

现有技术中，开发人员在进行芯片IO(输入输出芯片)匹配时需要进行繁琐的反复过程，配置完成后需要进行波形信号抓取确认和通信稳定测试，还存在实际配置值和配置值误差较大的情况，从而影响通信稳定性。

现有的技术方案的缺点其主要表现为：

1.芯片IO驱动问题可能设计迭代多。现有的技术方案，芯片IO驱动能力不能很好的适配电路板级的需求，可能需要较多次数的迭代才能满足应用需求。

2.传统的芯片IO驱动调节需要人为参与分析多，比如电信号采集之后需要人工参与分析时序是否满足需求，容易出现错误。

3.电路板存在设计修改的风险，甚至存在可能需要更换芯片的风险，这必将导致电路板定型时间延长。

4.传统IO驱动调节上，调整的间隔较大，难以适配芯片生产环节各流程要求，对于生产环境适配性不好将会导致生产过程错误率高。

发明内容

本发明实施例提供一种输入输出芯片驱动能力的调节电路及方法，用于降低实际配置值和目标配置值的误差，信号上升沿和下降沿驱动分别配置，通信过程稳定，同时，提升了开发人员的开发效率。

为了上述技术问题，本发明实施例提供如下技术方案：

一种输入输出芯片驱动能力的调节电路，包括：

驱动检测电路；

与所述驱动检测电路电连接的驱动设置电路以及驱动自动调节电路；

与所述驱动自动调节电路电连接的驱动电路；

其中，所述驱动检测电路获取第一值，所述第一值为芯片输出接口的输出信号以及所述输出信号经过所述驱动电路反馈的反馈信号的差值；

所述驱动检测电路将所述第一值与所述驱动设置电路输出的配置值进行比较，获得比较结果，将所述比较结果输出至所述驱动自动调节电路；

所述驱动自动调节电路根据所述比较结果自动调节所述驱动电路。

可选的，所述驱动电路包括：

低电平驱动电路和高电平驱动电路。

可选的，所述高电平驱动电路包括：

至少2个次级高电平电路；

所述次级高电平电路的有效个数通过所述的驱动自动调节电路输出的驱动控制信号控制。

可选的，所述低电平驱动电路包括：

至少2个次级低电平电路；

所述次级低电平电路的有效个数通过所述的驱动自动调节电路输出的驱动控制信号控制。

可选的，所述反馈信号包括：

所述驱动自动调节电路输出驱动控制信号，所述驱动控制信号控制所述驱动电路输出调节后的信号以获得所述反馈信号并反馈至所述驱动检测电路。

本发明实施例还提供一种输入输出芯片驱动能力的调节方法，应用于如上所述的调节电路；所述方法包括：

通过驱动检测电路获取第一值，所述第一值为芯片输出接口的输出信号以及所述输出信号经过所述驱动电路反馈的反馈信号的差值；

通过驱动检测电路将所述第一值与所述驱动设置电路输出的配置值进行比较，获得比较结果，将所述比较结果输出至所述驱动自动调节电路；

通过驱动自动调节电路根据所述比较结果自动调节所述驱动电路。

可选的，所述驱动电路包括：

低电平驱动电路和高电平驱动电路。

可选的，所述高电平驱动电路包括：

至少2个次级高电平电路；

所述次级高电平电路的有效个数通过所述的驱动自动调节电路输出的驱动控制信号控制。

可选的，所述低电平驱动电路包括：

至少2个次级低电平电路；

所述次级低电平电路的有效个数通过所述的驱动自动调节电路输出的驱动控制信号控制。

可选的，所述反馈信号包括：

所述驱动自动调节电路输出驱动控制信号，所述驱动控制信号控制所述驱动电路输出调节后的信号以获得所述反馈信号并反馈至所述驱动检测电路。

本发明的实施例，具有如下技术效果：

本发明的技术方案，可以降低实际配置值和目标配置值的误差，信号上升沿和下降沿驱动分别配置，通信过程稳定，同时，提升了开发人员的开发效率。将芯片IO的驱动范围覆盖生产环节和应用环节，即芯片IO的驱动能力需要覆盖芯片生产以及应用的各种环境，提升芯片IO电路的适用范围。将芯片IO驱动能力调节，由传统的复杂调整方式，调整为芯片内部电路自动化完成，即通过IO驱动能力检测电路、驱动能力自动调节电路。芯片IO驱动能力的自动化检测，即通过对比输出给IO电路的内部信号和IO压焊点信号之间的延迟等信息，通过检测电路得到当前IO的驱动能力。

附图说明

图1为本发明实施例提供的输入输出芯片自动调节电路结构示意图；

图2为本发明实施例提供的驱动电路示意图；

图3为本发明实施例提供的输入输出芯片的驱动自动调节电路的工作流程示意图。

具体实施方式

为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。

如图1所示，本发明实施例提供一种输入输出芯片驱动能力的调节电路，包括：

驱动检测电路；

与所述驱动检测电路电连接的驱动设置电路以及驱动自动调节电路；

与所述驱动自动调节电路电连接的驱动电路；

其中，所述驱动检测电路获取第一值，所述第一值为芯片输出接口的输出信号以及所述输出信号经过所述驱动电路反馈的反馈信号的差值；

所述驱动检测电路将所述第一值与所述驱动设置电路输出的配置值进行比较，获得比较结果，将所述比较结果输出至所述驱动自动调节电路；

所述驱动自动调节电路根据所述比较结果自动调节所述驱动电路。

具体的，1)驱动检测电路用于检测芯片IO(输入输出芯片)当前的驱动配置是否符合需要，通过检测芯片内部输出信号和传输到外部的信号之间的时间差等信息。

驱动检测电路检测通信信号从芯片IO内部传输到外部压焊点的延迟，检测是否满足应用和生产环节要求，芯片IO外部信号的上升时间和下降时间的要求。

驱动检测电路在启动驱动自动调节电路之后开始工作，分别检测信号的上升沿和下降沿的驱动能力，将检测结果传输给驱动自动调节电路进行下一次调节。

2)驱动设置电路用于配置通信输出信号传输延迟和时序要求，当配置完成之后，配置值提供给驱动自动调节电路，和驱动检测电路检测的值进行比较，然后将比较值提供给驱动自动调节电路进行驱动能力的调节。

3)驱动自动调节电路用于根据驱动设置电路设置的配置值与驱动检测电路检测的当前值，进行配置值与当前值的匹配。当不匹配的时候需要进行驱动能力的增加或者减小，当匹配成功的时候则停止自动调节，输出匹配完成标志。

其中，自动调节电路中的检测值和配置值允许存在一定误差，误差值对于应用的影响可以忽略。

自动调节电路如果调节值已经调至最大或者最小，仍不能达到设置值，则输出错误信号，通知给系统进行处理。

在驱动自动调节电路启动之后，输出信号自动产生上升沿和下降沿信号，提供给驱动检测电路进行当前驱动能力的检测。

本发明的该实施例，可以降低实际配置值和目标配置值的误差，信号上升沿和下降沿驱动分别配置，通信过程稳定，同时，将芯片IO和电路板的驱动能力配置，采用自动化的方法完成，提升了开发人员的开发效率。

本发明一可选的实施例，所述驱动电路包括：

低电平驱动电路和高电平驱动电路。

具体的，在芯片IO输出由低电平转换为高电平时，高电平驱动实现对外部负载充电，而低电平驱动电路关断，以保持输出信号为高电平。在芯片IO输出由高电平转换为低电平时，低电平驱动电路实现对外部负载放电，而高电平驱动电路关断，以保持输出信号为低电平。

本发明一可选的实施例，如图2所示，所述高电平驱动电路包括：

至少2个次级高电平电路；

所述次级高电平电路的有效个数通过所述的驱动自动调节电路输出的驱动控制信号控制。

具体的，次级高电平电路的个数根据实际需要可以设计N个，N≧2，N为正整数。

本发明一可选的实施例，所述低电平驱动电路包括：

至少2个次级低电平电路；

所述次级低电平电路的有效个数通过所述的驱动自动调节电路输出的驱动控制信号控制。

具体的，驱动电路包括高电平驱动电路和低电平驱动电路，分别都由若干个小驱动电路组成。在实际驱动调节的时候，根据配置值，确定次级高电平驱动电路和次级低电平驱动电路的有效个数，其余则保持无效状态。

具体的，次级低电平电路的个数根据实际需要可以设计N个，N≧2，N为正整数。

本发明的该实施例，可以实现对芯片IO进行不同的驱动能力的调节需求，降低目标配置值与实际配置值之间的误差，提高通信过程的稳定性。

本发明一可选的实施例，所述反馈信号包括：

所述驱动自动调节电路输出驱动控制信号，所述驱动控制信号控制所述驱动电路输出调节后的信号以获得所述反馈信号并反馈至所述驱动检测电路。

本发明的上述实施例中，输出信号指从芯片内部传输到外部的通信电信号，通常满足某种通信的物理层电信号要求。

芯片IO负责通信信号的输入和输出，由于芯片内部电信号电平和外部电信号电平通常不同，所以IO需要将电信号的电平进行相互转换。实际应用环境中，外部负载的不同，需要调整驱动电流能力。

在常用的芯片通信协议中，对于速率和时序会有一定要求，通常会对IO输出能力进行适配，满足通信中功耗、速率、时序的约束。

在自动调节功能启动之后，输出信号自动产生上升沿和下降沿信号，提供给驱动检测电路进行当前驱动能力的检测。

高低电平驱动电路，现在芯片IO中通常都会有IO的输出驱动电路，分为高电平驱动电路和低电平驱动电路。在芯片IO输出由低电平转换为高电平时，高电平驱动实现对外部负载充电，而低电平驱动电路关断，以保持输出信号为高电平。在芯片IO输出由高电平转换为低电平时，低电平驱动电路实现对外部负载放电，而高电平驱动电路关断，以保持输出信号为低电平。

如图2所示，高电平驱动电路和低电平驱动电路，为了达到可以调整不同驱动能力的要求，分别都由若干个小驱动电路组成。在实际驱动调节的时候，根据应用需求，确定小的高电平驱动电路和低电平驱动电路的有效个数，其余则保持无效状态。

驱动检测电路的功能主要是检测芯片IO当前的驱动配置是否符合需要，方法是通过检测芯片内部输出信号和传输到外部的信号之间的时间差等信息。

驱动检测电路检测通信信号从芯片内部传输到外部压焊点的延迟，检测是否满足应用和生产环节要求，芯片外部信号的上升时间和下降时间的要求。

驱动检测电路在启动驱动自动调节功能之后开始工作，分别检测信号的上升沿和下降沿的驱动能力，将检测结果传输给驱动自动调节电路进行下一次调节。

驱动设置电路的功能是配置通信输出信号传输延迟和时序要求，当配置完成之后，配置值提供给驱动自动调节电路，和驱动检测电路检测的值进行比较，然后将比较值提供给驱动自动调节电路进行驱动能力的调节。

驱动自动调节电路主要功能为根据驱动设置电路设置的目标值与驱动检测电路检测的当前值，进行目标值与当前值的匹配。当不匹配的时候需要进行驱动能力的增加或者减小，当匹配成功的时候则停止自动调节，输出匹配完成标志。

自动调节电路中检测值和目标值允许存在一定误差，误差值对于应用的影响可以忽略。

自动调节电路如果调节值已经调至最大或者最小，仍不能达到设置值，则输出错误信号，通知给系统进行处理。

本发明实施例的驱动自动调节电路，具体包括以下工作流程：

如图3所示，选取芯片IO，确定芯片IO的大致驱动能力；

1)根据时序要求，驱动配置电路配置驱动能力的配置值，启动驱动自动调节电路，输出信号自动产生上升沿和下降沿信号，驱动检测电路对所述上升沿和下降沿信号进行通信测试，获取输出信号的第一传输时间，输出信号经过驱动电路获取反馈信号并反馈至所述驱动检测电路，获取输出信号的第二传输时间，驱动检测电路将第一传输时间与第二传输时间作比较，获得差值也即检测值，将检测值与配置值作比较，若比较值不等于零，分析配置值，若配置值在芯片IO的驱动能力的可调节范围内，分析配置值，重新进行芯片IO驱动能力的自动调节，若比较值等于零则通信测试成功，确认满足需求，对芯片IO进行设计定型；或者：

2)根据时序要求，驱动配置电路配置驱动能力的配置值，启动驱动自动调节电路，输出信号自动产生上升沿和下降沿信号，驱动检测电路对所述上升沿和下降沿信号进行通信测试，获取输出信号的第一传输时间，输出信号经过驱动电路获取反馈信号并反馈至所述驱动检测电路，获取输出信号的第二传输时间，驱动检测电路将第一传输时间与第二传输时间作比较，获得差值也即检测值，将检测值与配置值作比较，若比较值不等于零，分析配置值，若配置值超出所述芯片IO的驱动能力的可调节范围，则配置失败。

本发明实施例的上述技术方案，相比于现有技术的芯片IO的驱动调节，本发明实施例采用更加灵活的多个次级驱动电路实现，调节范围更大适用范围更广。

本发明实施例还提供一种输入输出芯片驱动能力的调节方法，应用于如上所述的调节电路；所述方法包括：

通过驱动检测电路获取第一值，所述第一值为芯片输出接口的输出信号以及所述输出信号经过所述驱动电路反馈的反馈信号的差值；

通过驱动检测电路将所述第一值与所述驱动设置电路输出的配置值进行比较，获得比较结果，将所述比较结果输出至所述驱动自动调节电路；

通过驱动自动调节电路根据所述比较结果自动调节所述驱动电路。

可选的，所述驱动电路包括：

低电平驱动电路和高电平驱动电路。

可选的，所述高电平驱动电路包括：

至少2个次级高电平电路；

所述次级高电平电路的有效个数通过所述的驱动自动调节电路输出的驱动控制信号控制。

可选的，所述低电平驱动电路包括：

至少2个次级低电平电路；

所述次级低电平电路的有效个数通过所述的驱动自动调节电路输出的驱动控制信号控制。

可选的，所述反馈信号包括：

所述驱动自动调节电路输出驱动控制信号，所述驱动控制信号控制所述驱动电路输出调节后的信号以获得所述反馈信号并反馈至所述驱动检测电路。

本发明人上述实施例可以自动完成芯片驱动能力的自动配置。

在配置驱动能力的目标时序配置值之后，启动自动配置功能。配置成功并通过通信测试即完成当前电路板适用性驱动配置，整个驱动配置过程自动化完成。

当通信测试不通过时，则需要分析驱动配置电路的目标配置值是否存在不合理情况，可以重新进行一轮驱动自动配置。当通信测试不通过而且已经调至最大值或者最小值，则输出错误标记，然后进行详细分析原因。

当通信测试通过，则芯片IO驱动配置定型。

本发实施例的上述技术方案，芯片IO输出的信号波形可以精确调整，降低了芯片输出信号驱动不匹配引起的干扰问题，有利于整个电路板级的稳定性。

以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种输入输出芯片驱动能力的调节电路，其特征在于，包括：

驱动检测电路；

与所述驱动检测电路电连接的驱动设置电路以及驱动自动调节电路；

与所述驱动自动调节电路电连接的驱动电路；

其中，所述驱动检测电路获取第一值，所述第一值为芯片输出接口的输出信号以及所述输出信号经过所述驱动电路反馈的反馈信号的差值；所述第一值包括检测值，所述检测值是第一传输时间与第二传输时间的差值，所述第一传输时间是所述输出信号的传输时间，所述第二传输时间是所述输出信号经过驱动电路获取反馈信号并反馈至所述驱动检测电路的传输时间；

所述驱动检测电路将所述检测值与所述驱动设置电路输出的配置值进行比较，获得比较结果，将所述比较结果输出至所述驱动自动调节电路；

所述驱动自动调节电路根据所述比较结果自动调节所述驱动电路；

其中，根据所述比较结果自动调节所述驱动电路，包括：

在所述比较结果不等于零的情况下，分析配置值，若所述配置值在所述芯片的驱动能力的可调节范围内，进行所述芯片的驱动能力的自动调节，若所述配置值超出所述芯片的驱动能力的可调节范围，则配置失败。

2.根据权利要求1所述的输入输出芯片驱动能力的调节电路，其特征在于，所述驱动电路包括：

低电平驱动电路和高电平驱动电路。

3.根据权利要求2所述的输入输出芯片驱动能力的调节电路，其特征在于，所述高电平驱动电路包括：

至少2个次级高电平电路；

所述次级高电平电路的有效个数通过所述的驱动自动调节电路输出的驱动控制信号控制。

4.根据权利要求2所述的输入输出芯片驱动能力的调节电路，其特征在于，所述低电平驱动电路包括：

至少2个次级低电平电路；

所述次级低电平电路的有效个数通过所述的驱动自动调节电路输出的驱动控制信号控制。

5.根据权利要求1所述的输入输出芯片驱动能力的调节电路，其特征在于，

所述反馈信号包括：

所述驱动自动调节电路输出驱动控制信号，所述驱动控制信号控制所述驱动电路输出调节后的信号以获得所述反馈信号并反馈至所述驱动检测电路。

6.一种输入输出芯片驱动能力的调节方法，其特征在于，应用于如权利要求1至5任一项所述的调节电路；所述方法包括：

通过驱动检测电路获取第一值，所述第一值为芯片输出接口的输出信号以及所述输出信号经过所述驱动电路反馈的反馈信号的差值；所述第一值包括检测值，所述检测值是第一传输时间与第二传输时间的差值，所述第一传输时间是所述输出信号的传输时间，所述第二传输时间是所述输出信号经过驱动电路获取反馈信号并反馈至所述驱动检测电路的传输时间；

通过驱动检测电路将所述检测值与所述驱动设置电路输出的配置值进行比较，获得比较结果，将所述比较结果输出至所述驱动自动调节电路；

通过驱动自动调节电路根据所述比较结果自动调节所述驱动电路；

其中，根据所述比较结果自动调节所述驱动电路，包括：

在所述比较结果不等于零的情况下，分析配置值，若所述配置值在所述芯片的驱动能力的可调节范围内，进行所述芯片的驱动能力的自动调节，若所述配置值超出所述芯片的驱动能力的可调节范围，则配置失败。

7.根据权利要求6所述的输入输出芯片驱动能力的调节方法，其特征在于，所述驱动电路包括：

低电平驱动电路和高电平驱动电路。

8.根据权利要求7所述的输入输出芯片驱动能力的调节方法，其特征在于，所述高电平驱动电路包括：

至少2个次级高电平电路；

所述次级高电平电路的有效个数通过所述的驱动自动调节电路输出的驱动控制信号控制。

9.根据权利要求7所述的输入输出芯片驱动能力的调节方法，其特征在于，所述低电平驱动电路包括：

至少2个次级低电平电路；

所述次级低电平电路的有效个数通过所述的驱动自动调节电路输出的驱动控制信号控制。

10.根据权利要求9所述的输入输出芯片驱动能力的调节方法，其特征在于，

所述反馈信号包括：

所述驱动自动调节电路输出驱动控制信号，所述驱动控制信号控制所述驱动电路输出调节后的信号以获得所述反馈信号并反馈至所述驱动检测电路。