CN114586148A - 半导体器件 - Google Patents
半导体器件 Download PDFInfo
- Publication number
- CN114586148A CN114586148A CN202080074018.XA CN202080074018A CN114586148A CN 114586148 A CN114586148 A CN 114586148A CN 202080074018 A CN202080074018 A CN 202080074018A CN 114586148 A CN114586148 A CN 114586148A
- Authority
- CN
- China
- Prior art keywords
- conductor
- wiring
- power supply
- top surface
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 623
- 239000004020 conductor Substances 0.000 claims abstract description 2108
- 239000000758 substrate Substances 0.000 claims abstract description 628
- 229920005989 resin Polymers 0.000 claims abstract description 378
- 239000011347 resin Substances 0.000 claims abstract description 378
- 238000007789 sealing Methods 0.000 claims abstract description 79
- 239000010410 layer Substances 0.000 description 301
- 238000004519 manufacturing process Methods 0.000 description 103
- 238000005520 cutting process Methods 0.000 description 71
- 238000000034 method Methods 0.000 description 61
- 239000000463 material Substances 0.000 description 47
- 230000004048 modification Effects 0.000 description 42
- 238000012986 modification Methods 0.000 description 42
- 229910000679 solder Inorganic materials 0.000 description 40
- 238000007747 plating Methods 0.000 description 37
- 238000000227 grinding Methods 0.000 description 26
- 239000010949 copper Substances 0.000 description 25
- 238000010586 diagram Methods 0.000 description 18
- 230000004888 barrier function Effects 0.000 description 17
- 230000000694 effects Effects 0.000 description 15
- 230000015572 biosynthetic process Effects 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 13
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 13
- 239000003822 epoxy resin Substances 0.000 description 12
- 229920000647 polyepoxide Polymers 0.000 description 12
- 239000011241 protective layer Substances 0.000 description 12
- 239000010931 gold Substances 0.000 description 10
- 238000009713 electroplating Methods 0.000 description 9
- 238000012545 processing Methods 0.000 description 9
- 239000010936 titanium Substances 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 7
- 238000005304 joining Methods 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- 238000007772 electroless plating Methods 0.000 description 5
- 238000000465 moulding Methods 0.000 description 5
- 230000000149 penetrating effect Effects 0.000 description 5
- 238000005498 polishing Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000008646 thermal stress Effects 0.000 description 5
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000000748 compression moulding Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 229920003002 synthetic resin Polymers 0.000 description 4
- 239000000057 synthetic resin Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000009719 polyimide resin Substances 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 229920001187 thermosetting polymer Polymers 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000011247 coating layer Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000010292 electrical insulation Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 230000002452 interceptive effect Effects 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000035882 stress Effects 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000001721 transfer moulding Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 229910020836 Sn-Ag Inorganic materials 0.000 description 1
- 229910020935 Sn-Sb Inorganic materials 0.000 description 1
- 229910020988 Sn—Ag Inorganic materials 0.000 description 1
- 229910008757 Sn—Sb Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000000306 component Substances 0.000 description 1
- 238000009833 condensation Methods 0.000 description 1
- 230000005494 condensation Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000012777 electrically insulating material Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- -1 for example Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- JEIPFZHSYJVQDO-UHFFFAOYSA-N iron(III) oxide Inorganic materials O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
- H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
- H01L25/165—Containers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05541—Structure
- H01L2224/05547—Structure comprising a core and a coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/05698—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/05699—Material of the matrix
- H01L2224/057—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05738—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05747—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/16258—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the bump connector connecting to a bonding area protruding from the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本发明提供一种半导体器件，其包括：具有基板主面和基板背面的基板；配置在所述基板主面且包含第一驱动配线和第二驱动配线的配线；与所述第一和第二驱动配线电连接的半导体元件；第一驱动导体，其在所述厚度方向上看在比所述半导体元件靠外方的部分相对于所述基板配置在与所述半导体元件相同侧，且与所述第一驱动配线电连接；第二驱动导体，其在所述厚度方向上看在比所述半导体元件靠外方的部分相对于所述基板配置在与所述半导体元件相同侧，且与所述第二驱动配线电连接；和密封树脂，其密封所述配线和所述半导体元件，且以在所述厚度方向上所述第一驱动导体和所述第二驱动导体之中的与所述基板相反侧的面露出的方式覆盖所述第一驱动导体和所述第二驱动导体。所述第一驱动导体和所述第二驱动导体在沿着所述基板主面的方向中的规定方向上彼此隔开间隔地排列。所述第一驱动导体的体积比所述第二驱动导体的体积小。
Description
技术领域
本发明涉及半导体器件。另外，本发明还涉及半导体器件的制造方法。
背景技术
作为半导体器件，公知的结构是包括：具有多个电极的半导体元件；绝缘层，其覆盖半导体元件之中的形成多个电极的背面；和形成在绝缘层并且与多个电极电连接的多个配线(例如参照专利文献1)。
另外，近年来，微型机械(MEMS：Micro Electro Mechanical Systems)正在普及。在其制造工序中，Si(硅)基板被精细加工，在该Si基板搭载有各种半导体元件。例如，专利文献2中公开的半导体器件包括Si基板(基体)、半导体元件(发光元件)和配线层(配线图案)，在Si基板搭载有半导体元件。配线层形成在Si基板上，与半导体元件导通。配线层成为在将半导体器件安装在电子设备等的电路基板时的端子。配线层形成在Si基板的上表面。
具有上述结构的半导体器件的制造方法例如具有以下的工序。即：在Si晶片形成配线层的工序；在Si晶片上搭载多个半导体元件的工序；将Si晶片进行切割而分割为每个半导体元件的单片的工序。
现有技术文献
专利文献
专利文献1：日本特开2013-239740号公报。
专利文献2：日本特开2009-94409号公报。
发明内容
发明要解决的技术问题
作为上述的半导体器件(段落[0002])的一例，考虑有包括以下部件的结构：由Si(硅)构成的基板；形成在作为基板的厚度方向的一侧的面的基板主面上的多个配线；配置在基板主面的中央部，且形成在多个配线上的半导体元件；配置在比半导体元件靠外方，且形成在多个配线上的多个导体；以及密封半导体元件和多个导体的密封树脂。多个导体在厚度方向上从密封树脂之中的与基板相反侧的面露出。
多个导体具有驱动半导体元件的多个驱动导体，和控制半导体元件的驱动的多个控制导体。在厚度方向上看，多个驱动导体配置在半导体元件的规定方向的两侧，在与规定方向和厚度方向正交的方向上排列。多个控制导体在多个驱动导体排列的方向上配置在半导体元件的两侧，并被排列在上述规定方向上。
多个驱动导体优选流通比较大的电流。因此，各驱动导体的体积，例如设为比仅流通比较小的电流即可的控制导体的体积大。由此，驱动导体的电阻变小。
但是，当使各驱动导体的体积较大时，在半导体器件的制造过程中，在构成多个基板的被单片化前的基材的主面所形成的配线上形成了各驱动导体后，由于密封树脂的形成等而被加热，由此基材有可能发生翘曲。由此，有可能使基材搬送变得困难，并且变得难以将基材准确地单片化等，稳定地制造半导体器件变得困难。
另外，在上述的现有的制造方法(段落[0004])中，在配线层的形成后，因为切割为每个半导体元件的单片，所以在通过切割而形成的Si基板的侧面没有形成配线层。因此，在使用焊料将半导体器件安装到电子器件等的电路基板时，为了确认该焊料的接合状态，需要使用X射线检查装置等。
鉴于上述的事实，本发明的一个目的在于，提供能够稳定地制造的半导体器件。另外，本发明的另一目的在于，提供一种在安装到电路基板时，能够容易地确认焊料的接合状态的半导体器件。另外，本发明的又一目的在于，提供适合于制造这样的半导体器件的制造方法。
用于解决问题的技术手段
基于本发明的第一方面的一个实施方式提供的半导体器件，其包括：基板，其在厚度方向上具有彼此朝向相反侧的基板主面和基板背面；配线，其配置在所述基板主面，包含第一驱动配线和第二驱动配线；半导体元件，其与所述第一驱动配线和所述第二驱动配线电连接；第一驱动导体，其在所述厚度方向上看在比所述半导体元件靠外方的部分配置在所述基板的与所述半导体元件相同侧，且与所述第一驱动配线电连接；第二驱动导体，其在所述厚度方向上看在比所述半导体元件靠外方的部分配置在所述基板的与所述半导体元件相同侧，且与所述第二驱动配线电连接；和密封树脂，其密封所述配线和所述半导体元件，并且以在所述厚度方向上所述第一驱动导体和所述第二驱动导体中的与所述基板相反侧的面露出的方式覆盖所述第一驱动导体和所述第二驱动导体，所述第一驱动导体和所述第二驱动导体在沿着所述基板主面的方向中的规定方向上彼此隔开间隔地排列，所述第一驱动导体的体积比所述第二驱动导体的体积小。
本申请发明者发现，当随着第一驱动导体的体积和第二驱动导体的体积变大，在半导体器件的制造工序中由于密封树脂等的形成等而被加热的情况下，构成多个基板的基材容易发生翘曲。
因此，本半导体器件中，使第一驱动导体的体积形成得比第二驱动导体的体积小。由此，在半导体器件的制造工序中，即使由于密封树脂等的形成等而被加热，也能够减少构成多个基板的基材的翘曲。因此，能够稳定地制造半导体器件。
基于本发明的第一方面的另一实施方式提供的半导体器件，其包括：基板，其在厚度方向上具有彼此朝向相反侧的基板主面和基板背面；配线，其配置在所述基板主面，包含第一驱动配线和第二驱动配线；半导体元件，其搭载在所述基板主面，与所述第一驱动配线和所述第二驱动配线电连接；第一驱动导体，其以露出于所述基板主面和所述基板背面的方式在所述厚度方向上贯通所述基板，且与所述第一驱动配线电连接；第二驱动导体，其以露出于所述基板主面和所述基板背面的方式在所述厚度方向上贯通所述基板，且与所述第二驱动配线电连接；和密封所述配线和所述半导体元件的密封树脂，所述第一驱动导体和所述第二驱动导体，从所述基板背面看在规定方向上彼此隔开间隔地排列，所述第一驱动导体的体积比所述第二驱动导体的体积小。
本申请发明者发现，当随着第一驱动导体的体积和第二驱动导体的体积变大，在半导体器件的制造工序中由于密封树脂等的形成等而被加热的情况下，构成多个基板的基材容易发生翘曲
因此，本半导体器件中，使第一驱动导体的体积形成得比第二驱动导体的体积小。由此，在半导体器件的制造工序中，即使由于密封树脂等的形成等而被加热，也能够减少构成多个基板的基材的翘曲。因此，能够稳定地制造半导体器件。
基于本发明的第二方面的一个实施方式提供的半导体器件，其包括：形成有元件电极的半导体元件；配线层，其位于比所述半导体元件靠所述半导体元件的厚度方向的一侧，且与所述元件电极导通；从所述配线层向所述厚度方向的另一侧突出的第一柱状电极；和覆盖所述半导体元件的树脂部件，所述树脂部件具有：在所述厚度方向上隔开间隔的树脂主面和树脂背面；与所述树脂主面相连的第一树脂侧面；以及与所述树脂背面相连的第二树脂侧面，所述第一树脂侧面在所述厚度方向上看位于比所述第二树脂侧面靠内方，所述第一柱状电极具有：从所述树脂部件露出的第一露出侧面；被所述树脂部件覆盖的第一覆盖侧面；以及与所述第一露出侧面相连且与所述树脂主面成同一平面的第一顶面，所述第一露出侧面在所述厚度方向上看位于比所述第一覆盖侧面靠内方，并且与所述第一树脂侧面成同一平面，所述第一覆盖侧面和所述第二树脂侧面分别朝向与所述厚度方向正交的第一方向，所述第一覆盖侧面在所述第一方向上看与所述第二树脂侧面重叠。
基于本发明的第二方面的另一实施方式提供的半导体器件的制造方法，其包括：基板准备工序，准备具有在厚度方向上彼此隔开间隔的基板主面和基板背面的基板；在所述基板主面上形成配线层的配线层形成工序；在所述配线层上形成第一柱状电极的第一柱状电极形成工序；搭载半导体元件的元件搭载工序；形成覆盖所述半导体元件并且形成在所述基板上的树脂部件的树脂形成工序；第一切削工序，使缺口分别形成于所述第一柱状电极和所述树脂部件直至所述第一柱状电极和所述树脂部件的所述厚度方向的途中，从而形成第一缺口部；和第二切削工序，在所述第一缺口部中，将所述树脂部件在所述树脂部件的所述厚度方向上全部切断，通过所述第一切削工序，在所述第一柱状电极形成从所述树脂部件露出的第一露出侧面和被所述树脂部件覆盖的第一覆盖侧面，并且在所述树脂部件形成第一树脂侧面，通过所述第二切削工序，在所述树脂部件形成第二树脂侧面，所述第一树脂侧面在所述厚度方向上看位于比所述第二树脂侧面靠内方，所述第一露出侧面在所述厚度方向上看位于比所述第一覆盖侧面靠内方，并且与所述第一树脂侧面成同一平面，所述第一覆盖侧面和所述第二树脂侧面分别朝向与所述厚度方向正交的第一方向，所述第一覆盖侧面在所述第一方向上看与所述第二树脂侧面重叠。
发明效果
依据上述的结构，例如能够稳定地制造半导体器件。另外，在将半导体器件安装到电路基板时，能够通过目视容易地确认焊料的接合状态。
附图说明
图1是基于第一方面的第一实施方式的半导体器件的立体图。
图2是从与图1不同的方向看的半导体器件的立体图。
图3是图1的半导体器件的底面图。
图4是从图3除去了密封树脂的状态的半导体器件的底面图。
图5是从图4除去了半导体元件的状态的半导体器件的底面图。
图6是图5的一部分的放大图。
图7是图5的一部分的放大图。
图8是具有密封树脂和端子的状态的图4的8-8线的截面图。
图9是具有密封树脂和端子的状态的图4的9-9线的截面图。
图10是具有密封树脂和端子的状态的图4的10-10线的截面图。
图11是图8的半导体元件的1个元件电极与配线的接合部分及其周边的放大图。
图12是图10的半导体元件的1个元件电极与配线的接合部分及其周边的放大图。
图13是表示上述第一实施方式的半导体器件的制造方法的一个工序的一例的说明图。
图14是表示上述第一实施方式的半导体器件的制造方法的一个工序的一例的说明图。
图15是表示上述第一实施方式的半导体器件的制造方法的一个工序的一例的说明图。
图16是表示上述第一实施方式的半导体器件的制造方法的一个工序的一例的说明图。
图17是图16的平面图。
图18是表示上述第一实施方式的半导体器件的制造方法的一个工序的一例的说明图。
图19是表示上述第一实施方式的半导体器件的制造方法的一个工序的一例的说明图。
图20是表示上述第一实施方式的半导体器件的制造方法的一个工序的一例的说明图。
图21是表示上述第一实施方式的半导体器件的制造方法的一个工序的一例的说明图。
图22是图21的平面图。
图23是表示上述第一实施方式的半导体器件的制造方法的一个工序的一例的说明图。
图24是表示上述第一实施方式的半导体器件的制造方法的一个工序的一例的说明图。
图25是表示上述第一实施方式的半导体器件的制造方法的一个工序的一例的说明图。
图26是基于第一方面的第二实施方式的半导体器件的底面图。
图27是从图26除去了密封树脂的状态的半导体器件的底面图。
图28是从图27除去了半导体元件的状态的半导体器件的底面图。
图29是关于变形例的半导体器件，除去了密封树脂、端子和半导体元件的状态的半导体器件的底面图。
图30是关于变形例的半导体器件，除去了密封树脂、端子和半导体元件的状态的半导体器件的底面图。
图31是关于变形例的半导体器件，半导体器件的一部分的底面图。
图32是关于变形例的半导体器件，半导体器件的一部分的底面图。
图33是关于变形例的半导体器件，半导体器件的一部分的底面图。
图34是关于变形例的半导体器件，半导体器件的一部分的底面图。
图35是关于变形例的半导体器件，半导体器件的一部分的底面图。
图36是表示变形例的半导体器件的制造方法的一个工序的一例的说明图。
图37是变形例的半导体器件的底面图。
图38是图37的38-38线的截面图。
图39是表示变形例的半导体器件的制造方法的一个工序的一例的说明图。
图40是表示变形例的半导体器件的制造方法的一个工序的一例的说明图。
图41是表示变形例的半导体器件的制造方法的一个工序的一例的说明图。
图42是表示变形例的半导体器件的制造方法的一个工序的一例的说明图。
图43是表示变形例的半导体器件的制造方法的一个工序的一例的说明图。
图44是表示变形例的半导体器件的制造方法的一个工序的一例的说明图。
图45是表示变形例的半导体器件的制造方法的一个工序的一例的说明图。
图46是表示变形例的半导体器件的制造方法的一个工序的一例的说明图。
图47是关于变形例的半导体器件，半导体器件的一部分的底面图。
图48是关于变形例的半导体器件，半导体器件的一部分的底面图。
图49是表示基于第二方面的第一实施方式的半导体器件的立体图。
图50是表示上述半导体器件(第二方面)的平面图。
图51是表示在图50的平面图中，省略了外部电极，并且将半导体元件和树脂部件用假想线表示的图。
图52是表示上述半导体器件(第二方面)的正面图。
图53是表示上述半导体器件(第二方面)的侧面图(左侧面图)。
图54是沿着图51的54-54线的截面图。
图55是将图54的一部分放大的部分放大截面图。
图56是沿着图51的56-56线的截面图。
图57是将图56的一部分放大的部分放大截面图。
图58是沿着图51的58-58线的截面图。
图59是将图58的一部分放大的部分放大截面图。
图60是表示上述半导体器件(第二方面)的制造方法的一个工序的截面图。
图61是表示上述半导体器件(第二方面)的制造方法的一个工序的截面图。
图62是表示上述半导体器件(第二方面)的制造方法的一个工序的截面图。
图63是表示上述半导体器件(第二方面)的制造方法的一个工序的截面图。
图64是表示上述半导体器件(第二方面)的制造方法的一个工序的截面图。
图65是表示上述半导体器件(第二方面)的制造方法的一个工序的截面图。
图66是表示上述半导体器件(第二方面)的制造方法的一个工序的截面图。
图67是表示上述半导体器件(第二方面)的制造方法的一个工序的截面图。
图68是表示上述半导体器件(第二方面)的制造方法的一个工序的截面图。
图69是将图68的一部分放大了的部分放大截面图。
图70是表示上述半导体器件(第二方面)的制造方法的一个工序的截面图。
图71是表示上述半导体器件(第二方面)的制造方法的一个工序的截面图。
图72是表示上述半导体器件(第二方面)的制造方法的一个工序的截面图。
图73是将图72的一部分放大了的部分放大截面图。
图74是表示基于第二方面的第二实施方式的半导体器件的截面图。
图75是表示基于第二方面的第三实施方式的半导体器件的截面图。
图76是表示第二方面的变形例的接合部的部分放大截面图。
具体实施方式
以下，参照图1～图48，对基于本发明的第一方面的各种实施方式和变形例的半导体器件(和制造方法)进行说明。另外，参照图49～76，对基于本发明的第二方面的各种实施方式和变形例的半导体器件(和制造方法)进行说明。图1～图48(第一方面)中的参照符号与图49～图76(第二方面)中的参照符号相互独立地使用，存在相同的符号表示不同的构成要素的情况，也存在不同的符号表示相同的(或者类似的)构成要素的情况。关于相同方面涉及的实施方式，相同或者类似的构成要素存在标注相同的符号而适当地省略其说明的情况。以下所示的第一和第二方面涉及的各实施方式和变形例，是例示用于将技术思想具体化的结构或方法的例子，各构成部件的材质、形状、构造、配置、尺寸等不限于下述的内容。以下的各实施方式和变形例能够施加各种变更。
<第一实施方式(第一方面)>
参照图1～图11，基于第一方面的第一实施方式的半导体器件1A的结构进行说明。如图1和图2所示，半导体器件1A形成为矩形平板状。半导体器件1A包括平板状的基板10、多个端子20和密封树脂30。多个端子20设置在密封树脂30之中的与配置基板10的一侧的面相反侧的面。如图2和图3所示，多个端子20设置在密封树脂30之中的比设置有多个端子20的面的周边缘靠内侧。像这样，本实施方式的半导体器件1A为表面安装型的半导体器件。
如图3和图4所示，半导体器件1A包括多个配线40、多个导体50和半导体元件60。多个配线40和多个导体50构成将半导体元件60与多个端子20电连接的导电路径。多个配线40分别与半导体元件60电连接，多个导体50分别与多个配线40和多个端子20电连接。这些多个配线40、多个导体50和半导体元件60由密封树脂30密封。
如图4所示，半导体元件60具有：包括进行电力转换的多个开关电路的第一电路61；和包括用于控制第一电路61的开关电路的控制电路的第二电路62。第二电路62基于从半导体器件1A的外部输入的电信号控制第一电路61的开关电路。
半导体器件1A构成DC/DC转换器等的电力转换装置的一部分。半导体器件1A是基于在成为对象的电力转换装置的配线基板被表面安装的树脂封装形式的装置。该封装形式为QFN(Quad Flat Non-leaded)封装。
在以下的说明中，将基板10的厚度方向作为z方向，将与z方向正交的方向之中的彼此正交的2个方向分别作为x方向和y方向。在本实施方式中，在z方向上看，半导体器件1A是具有长边方向和短边方向的矩形形状。在此，本实施方式中，将半导体器件1A的长边方向作为x方向，将短边方向作为y方向。另外，为了方便，将在z方向上从基板10向密封树脂30的方向作为“上方”，将从密封树脂30向基板10的防锈作为“下方”。
如图1所示，基板10由单晶的本征半导体材料构成。本实施方式中，作为基板10使用了Si(硅)。基板10具有在z方向上朝向相反侧的基板主面11和基板背面12。在基板主面11和基板背面12的z方向之间，设置有4个基板侧面13、14、15、16。如图4所示，基板侧面13、14在x方向上彼此隔开间隔，是在x方向上彼此朝向相反侧的面。基板侧面13、14分别沿着y方向延伸。基板侧面15、16是在y方向上彼此隔开间隔，在y方向上彼此朝向相反侧的面。基板侧面15、16分别沿着x方向延伸。如图4所示，在z方向上看的基板10的形状是以x方向为长边方向、以y方向为短边方向的矩形形状。因此，基板侧面13、14构成在z方向上看的基板10的短边，基板侧面15、16构成长边。像这样，x方向可以说是构成基板10的长边方向的第一方向，y方向可以说是构成基板10的短边方向的第二方向。
如图4、图8～图10所示，在基板主面11配置有多个配线40、多个导体50和半导体元件60。如图8～图10所示，在基板主面11中以密封多个配线40、多个导体50和半导体元件60的方式设置有密封树脂30。在本实施方式中，如图1和图2所示，密封树脂30遍及基板主面11的整体而形成。基板背面12是在半导体器件1A安装在配线基板的状态下构成上表面的面。如图8所示，在z方向上的基板10之中密封树脂30侧的端部形成有绝缘膜17。绝缘膜17由氧化膜(SiO2)、和层叠在该氧化膜的氮化膜(Si3N4)构成。基板主面11是指绝缘膜17的表面。因此，多个配线40形成在绝缘膜17的表面。
如图11和图12所示，多个配线40分别由基底层40A和镀覆层40B构成。基底层40A与绝缘膜17(基板主面11)相接。基底层40A由与基板主面11相接的阻挡层、层叠在该阻挡层的种子层构成。阻挡层例如由Ti(钛)形成。种子层例如由Cu(铜)形成。镀覆层40B层叠在基底层40A。镀覆层40B的厚度比基底层40A的厚度厚。多个配线40的各自中，镀覆层40B成为主要的导电路径。镀覆层40B例如由Cu构成。
如图5所示，多个配线40具有第一电源配线41A、41B、第一输出配线42A、42B、第一接地配线43、第二电源配线44A、44B、第二输出配线45A、45B、第二接地配线46和多个控制配线47。在本实施方式中，第一电源配线41A、41B和第二电源配线44A、44B对应于第一驱动配线，第一输出配线42A、42B、第一接地配线43、第二输出配线45A、45B和第二接地配线46对应于第二驱动配线。
第一电源配线41A、41B、第一输出配线42A、42B、第一接地配线43、第二电源配线44A、44B、第二输出配线45A、45B和第二接地配线46分别与第一电路61(参照图4)电连接。第一电源配线41A、41B和第二电源配线44A、44B分别是对半导体元件60的第一电路61供给电流的配线。第一输出配线42A、42B和第二输出配线45A、45B分别是用于将从半导体元件60的第一电路61输出的电流供给到半导体器件1A的外部的配线。第一接地配线43和第二接地配线46适用于设定第一电路61的接地的配线。多个控制配线47分别与半导体元件60的第二电路62(参照图4)电连接。多个控制配线47是用于将来自半导体器件1A的外部的电信号输入到第二电路62的配线、或者是用于将从第二电路62输出的电信号输出到半导体器件1A的外部的配线。
如图5所示，第一电源配线41A、41B、第一输出配线42A、42B和第一接地配线43在x方向上靠近基板侧面13地配置。第一电源配线41A、41B、第一输出配线42A、42B和第一接地配线43以在x方向上彼此对齐的状态在y方向上彼此隔开间隔地排列。第一接地配线43在第一电源配线41A、41B、第一输出配线42A、42B和第一接地配线43之中配置在y方向的中央部。在本实施方式中，第一接地配线43配置在基板10的y方向的中央部。第一输出配线42A、42B分散地配置在第一接地配线43的y方向的两侧。在本实施方式中，第一输出配线42A在y方向上相对于第一接地配线43靠近基板侧面15地配置。第一输出配线42B在y方向上相对于第一接地配线43靠近基板侧面16地配置。第一电源配线41A在y方向上相对于第一输出配线42A配置在与第一接地配线43相反侧。第一电源配线41B在y方向上相对于第一输出配线42B配置在与第一接地配线43相反侧。像这样，第一电源配线41A、41B相对于第一输出配线42A、42B和第一接地配线43分散地配置在y方向的外侧。
第一电源配线41A、41B、第一输出配线42A、42B和第一接地配线43分别沿着x方向延伸。更详细而言，第一电源配线41A、41B、第一输出配线42A、42B和第一接地配线43，分别从基板10的x方向的两端部之中的靠近基板侧面13一方的端部向基板10的x方向的中央沿着x方向延伸。如图5所示，第一电源配线41A、41B、第一输出配线42A、42B和第一接地配线43分别在x方向上从半导体元件60的外侧延伸至半导体元件60的内侧。因此，第一电源配线41A、41B、第一输出配线42A、42B和第一接地配线43分别在z方向上看，具有与半导体元件60重叠的部分。
如图5所示，第二电源配线44A、44B、第二输出配线45A、45B和第二接地配线46在x方向上靠近基板侧面14地配置。第二电源配线44A、44B、第二输出配线45A、45B和第二接地配线46以在x方向上彼此对齐的状态在y方向上彼此隔开间隔地排列。第二接地配线46在第二电源配线44A、44B、第二输出配线45A、45B和第二接地配线46之中配置在y方向的中央部。在本实施方式中，第二接地配线46配置在基板10的y方向的中央部。第二输出配线45A、45B分散地配置在第二接地配线46的y方向的两侧。在本实施方式中，第二输出配线45A在y方向上相对于第二接地配线46靠近基板侧面15地配置。第二输出配线45B在y方向上相对于第二接地配线46靠近基板侧面16地配置。第二电源配线44A在y方向上相对于第二输出配线45A配置在与第二接地配线46相反侧。第二电源配线44B在y方向上相对于第二输出配线45B配置在与第二接地配线46相反侧。像这样，第二电源配线44A、44B相对于第二输出配线45A、45B和第二接地配线46分散地配置在y方向的外侧。
第二电源配线44A、44B、第二输出配线45A、45B和第二接地配线46分别沿着x方向延伸。更详细而言，第二电源配线44A、44B、第二输出配线45A、45B和第二接地配线46，分别从基板10的x方向的两端部之中的靠近基板侧面14一方的端部向基板10的x方向的中央沿着x方向延伸。如图5所示，第二电源配线44A、44B、第二输出配线45A、45B和第二接地配线46分别在x方向上从半导体元件60的外侧延伸至半导体元件60的内侧。因此，第二电源配线44A、44B、第二输出配线45A、45B和第二接地配线46分别在z方向上看具有与半导体元件60重叠的部分。
如图5所示，第一电源配线41A、41B、第一输出配线42A、42B和第一接地配线43，与第二电源配线44A、44B、第二输出配线45A、45B和第二接地配线46，在x方向上彼此隔开间隔地配置。在x方向看，第一电源配线41A以与第二电源配线44A重叠的方式配置，第一电源配线41B以与第二电源配线44B重叠的方式配置。在x方向上看，第一输出配线42A以与第二输出配线45A重叠的方式配置，第一输出配线42B以与第二输出配线45B重叠的方式配置。在x方向上看，第一接地配线43以与第二接地配线46重叠的方式配置。另外，如图5所示，在x方向上看，第一电源配线41A、41B、第一输出配线42A、42B和第一接地配线43，与第二电源配线44A、44B、第二输出配线45A、45B和第二接地配线46分别以与半导体元件60重叠的方式配置。
如图5所示，多个控制配线47在基板10的y方向的两端部在x方向上彼此隔开间隔地排列。多个控制配线47在y方向上分散地配置在第一电源配线41A、41B、第一输出配线42A、42B和第一接地配线43的两侧。另外，多个控制配线47在y方向上分散地配置在第二电源配线44A、44B、第二输出配线45A、45B和第二接地配线46的两侧。为了方便，将排列在基板10的y方向的两端部之中的靠近基板侧面15一方的端部上的多个控制配线47分别作为“控制配线47A”，将排列在基板10的y方向的两端部之中的靠近基板侧面16一方的端部上的多个控制配线47分别称为“控制配线47B”。控制配线47A具有：在基板10的y方向的两端部之中的靠近基板侧面15一方的端部配置的矩形形状的配线端部47a；从配线端部47a向基板10的内方延伸的连接配线部47b；和设置在连接配线部47b的前端部的连接端部47c。控制配线47B具有：在基板10的y方向的两端部之中的靠近基板侧面16一方的端部配置的矩形形状的配线端部47a；从配线端部47a向基板10的内方延伸的连接配线部47b；和设置在接配线部47b的前端部的连接端部47c。如图5所示，控制配线47A、47B的配线端部47a分别在y方向上位于半导体元件60的外侧。控制配线47A的配线端部47a在z方向上看，在y方向上配置在半导体元件60与基板侧面15之间。控制配线47B的配线端部47a在z方向上看，在y方向上配置在半导体元件60与基板侧面16之间。控制配线47A、47B的连接配线部47b分别在z方向上看，从半导体元件60的外部向半导体元件60的内部延伸。控制配线47A、47B的连接端部47c分别在z方向上看，配置在与半导体元件60重叠的位置。
像这样，半导体器件1A为，多个配线40从与半导体元件60在z方向上重叠的部分向半导体元件60的外方延伸，多个导体50配置在半导体元件60的外方的、所谓Fan-Out型的半导体器件。
如图4和图8所示，半导体元件60搭载在多个配线40。如图8所示，半导体元件60具有在z方向上彼此朝向相反侧的元件主面60s和元件背面60r。元件主面60s为在z方向上与基板主面11朝向相同侧的面，元件背面60r为在z方向上与基板背面12朝向相同侧的面。在元件背面60r形成有绝缘膜60x和多个元件电极60a。如图4和图8所示，在本实施方式中，半导体元件60为倒装芯片安装型的半导体元件。
如图8、图11和图12所示，在多个配线40经由焊料层48接合有多个元件电极60a。多个元件电极60a包括导电部60b和阻挡层60c。导电部60b例如由Cu构成。阻挡层60c由Ni层构成。阻挡层60c以覆盖导电部60b的线端面的方式层叠在导电部60b。元件电极60a中，通过设置有阻挡层60c，能够抑制由Cu构成的导电部60b浸透到焊料层48。此外，阻挡层60c可以由彼此层叠的Ni层、Pd(钯)层和Au层构成。
绝缘膜60x覆盖元件背面60r，并且覆盖元件电极60a的周边缘部。绝缘膜60x例如由聚酰亚胺树脂构成。绝缘膜60x覆盖元件电极60a的一部分，将元件电极60a的表面的一部分作为连接端子露出。此外，绝缘膜60x也可以由SiN(氮化硅)构成。
如图4～图10所示，多个导体50独立地配置在多个配线40。如图4所示，在z方向上看，多个导体50配置在半导体元件60的外侧。半导体元件60可以说由多个导体50包围。如图8～图10所示，导体50在z方向上层叠在配线40之中与基板10相反侧的面。因此，导体50可以说在z方向上向与基板主面11远离的方向突出。如图4和图5所示，多个导体50在z方向上看位于比基板侧面13～16靠内方。即多个导体50在z方向上看配置在与基板主面11重叠的位置。因此，如图3所示，多个导体50在z方向上看，位于比密封树脂30的周边缘靠内方。多个导体50分别例如由Cu构成。多个导体50分别在z方向上具有与基板主面11朝向相同侧的顶面50A。多个导体50的顶面50A分别是在z方向上从密封树脂30露出的面。
如图4所示，多个导体50具有第一电源导体51A、51B、第一输出导体52A、52B、第一接地导体53、第二电源导体54A、54B、第二输出导体55A、55B、第二接地导体56和多个控制导体57。第一电源导体51A、51B、第一输出导体52A、52B、第一接地导体53、第二电源导体54A、54B、第二输出导体55A、55B和第二接地导体56分别与半导体元件60的第一电路61电连接。多个控制导体57与半导体元件60的第二电路62电连接。在本实施方式中，第一电源导体51A、51B和第二电源导体54A、54B与第一驱动导体对应，第一输出导体52A、52B、第一接地导体53、第二输出导体55A、55B和第二接地导体56与第二驱动导体对应。
如图4所示，在z方向上看的第一电源导体51A、51B、第一输出导体52A、52B、第一接地导体53、第二电源导体54A、54B、第二输出导体55A、55B和第二接地导体56的顶面50A的形状分别为，x方向成为长边方向且y方向成为短边方向的矩形形状。另外，在z方向上看的各控制导体57的形状为具有沿着x方向的边和沿着y方向的边的矩形形状。
此外，在z方向上看的第一电源导体51A、51B、第一输出导体52A、52B、第一接地导体53、第二电源导体54A、54B、第二输出导体55A、55B和第二接地导体56的顶面50A的形状分别能够任意地变更。在一个例子中，在z方向上看的第一电源导体51A、51B、第一输出导体52A、52B、第一接地导体53、第二电源导体54A、54B、第二输出导体55A、55B和第二接地导体56的顶面50A的形状分别为，x方向成为长轴且y方向成为短轴的椭圆形。另外，在z方向看的各控制导体57的形状为圆形或者椭圆形。
第一电源导体51A与配线40的第一电源配线41A电连接。即第一电源导体51A经由第一电源配线41A与第一电路61电连接。第一电源导体51B与配线40的第一电源配线41B电连接。即第一电源导体51B经由第一电源配线41B与第一电路61电连接。
第一输出导体52A与配线40的第一输出配线42A电连接。即第一输出导体52A经由第一输出配线42A与第一电路61电连接。第一输出导体52B与配线40的第一输出配线42B电连接。即第一输出导体52B经由第一输出配线42B与第一电路61电连接。
第一接地导体53与配线40的第一接地配线43电连接。即第一接地导体53经由第一接地配线43与第一电路61电连接。
第二电源导体54A与配线40的第二电源配线44A电连接。即第二电源导体54A经由第二电源配线44A与第一电路61电连接。第二电源导体54B与配线40的第二电源配线44B电连接。即第二电源导体54B经由第二电源配线44B与第一电路61电连接。
第二输出导体55A与配线40的第二输出配线45A电连接。即第二输出导体55A经由第二输出配线45A与第一电路61电连接。第二输出导体55B与配线40的第二输出配线45B电连接。即第二输出导体55B经由第二输出配线45B与第一电路61电连接。
第二接地导体56与配线40的第二接地配线46电连接。即第二接地导体56经由第二接地配线46与第一电路61电连接。
多个控制导体57与配线40的多个控制配线47独立地电连接。即多个控制导体57经由多个控制配线47与第二电路62电连接。
第一电源导体51A、51B、第一输出导体52A、52B和第一接地导体53，在x方向上配置在基板主面11之中靠近基板侧面13的端部。第一电源导体51A、51B、第一输出导体52A、52B和第一接地导体53，以在x方向上彼此对齐的状态在y方向上彼此隔开间隔地排列。第二电源导体54A、54B、第二输出导体55A、55B和第二接地导体56在x方向上配置在基板主面11之中靠近基板侧面14的端部。第二电源导体54A、54B、第二输出导体55A、55B和第二接地导体56，以在x方向上彼此对齐的状态在y方向上彼此隔开间隔地排列。
像这样，第一电源导体51A、51B、第一输出导体52A、52B和第一接地导体53，在基板10的短边方向即y方向上排列，在基板10的长边方向即x方向上延伸。另外，第二电源导体54A、54B、第二输出导体55A、55B和第二接地导体56，在基板10的短边方向即y方向上排列，在基板10的长边方向即x方向上延伸。
如图1和图2所示，密封树脂30形成为与基板主面11相接的矩形平板状。密封树脂30的厚度比基板10的厚度薄。换言之，基板10的厚度比密封树脂30的厚度厚。密封树脂30由具有电绝缘性的树脂材料构成。密封树脂30例如使用热固化树脂。在本实施方式中，密封树脂30使用了黑色的环氧树脂。
如图2、图3和图8～图10所示，密封树脂30具有在z方向上与基板主面11朝向相同侧的安装面31和4个树脂侧面32～35。如图3所示，树脂侧面32、33是在x方向上彼此隔开间隔且在x方向上彼此朝向相反侧的面。树脂侧面32、33分别沿着y方向延伸。树脂侧面34、35是在y方向上彼此隔开间隔且在y方向上彼此朝向相反侧的面。树脂侧面34、35分别沿着x方向延伸。如图3所示，在z方向上看的密封树脂30的形状为x方向成为长边方向且y方向成为短边方向的矩形形状。因此，树脂侧面32、33构成在z方向上看的密封树脂30的短边，树脂侧面34、35构成长边。在本实施方式中，如图9所示，基板侧面13和树脂侧面32成同一平面，基板侧面14和树脂侧面33成同一平面。如图10所示，基板侧面15和树脂侧面34成同一平面，基板侧面16和树脂侧面35成同一平面。
如图3和图8～图10所示，安装面31在半导体器件1A被安装在配线基板的状态下，是与配线基板面对的面。多个导体50的顶面50A分别从安装面31露出。在从安装面31露出的多个导体50的顶面50A独立地配置有多个端子20。此外，各导体50的顶面50A是在z方向上与安装面31(基板主面11)朝向相同方向的面。
如图2和图3所示，多个端子20分别露出到半导体器件1A的外部。换言之，如图3和图8～图10所示，多个导体50的顶面50A虽然从安装面31露出，但由多个端子20独立地覆盖，因此没有露出于半导体器件1A的外部。多个端子20例如经由焊料接合于配线基板，由此半导体器件1A被安装在配线基板。多个端子20分别由多个金属层构成，该多个金属层是从靠近多个导体50的顶面50A一侧起依次层叠的Ni层、Pd层、Au(金)层。
接着，关于半导体元件60的详细结构，以及半导体元件60、多个配线40、多个导体50和多个端子20的详细的连接结构分别进行说明。如图4所示，在本实施方式中，第一电路61具有第一开关部61A、第二开关部61B、第三开关部61C和第四开关部61D。各开关部61A～61D包括：作为进行电力转换的多个开关电路彼此串联连接的2个开关元件；和使2个开关元件的各自驱动的2个驱动电路。第二电路62具有例如分别控制各开关部61A～61D的控制电路。作为这些开关元件，例如使用MOSFET(Metal-Oxide-Semiconductor Field-EffectTransistor)。在该情况下，各开关部61A～61D为连接有构成上臂的MOSFET的源极、构成下臂的MOSFET的漏极的结构。作为开关元件使用MOSFET的情况下，各驱动电路对MOSFET的栅极供给用于控制MOSFE的驱动的电信号。此外，开关元件不限于MOSFET，也可以是IGBT(Insulated Gate Bipolar Transistor)等的其他的晶体管。此外，第一开关部61A的驱动电路也可以是使第一开关部61A的2个开关元件之中的1个开关元件驱动的驱动电路、与使另一个开关元件驱动的驱动电路独立地设置的结构。关于各开关部61B～61D的驱动电路也可以与第一开关部61A的驱动电路同样地变更。
在本实施方式中，如图4所示，形成第二电路62的电路区域RD在z方向上看形成为具有在x方向上彼此向相反侧凹陷的2个凹部RD1、RD2的H字状。电路区域RD在z方向上看遍及半导体元件60的大致整体而形成。凹部RD1为从电路区域RD的x方向的两端缘之中的靠近基板侧面13一方的端缘向半导体元件60的x方向的中央部凹陷的矩形凹部。凹部RD2为从电路区域RD的x方向的两端缘之中的靠近基板侧面14一方的端缘向半导体元件60的x方向的中央部凹陷的矩形凹部。
将形成第一开关部61A的电路区域作为电路区域RSA，形成第二开关部61B的电路区域作为电路区域RSB，形成第三开关部61C的电路区域作为电路区域RSC，以及形成第四开关部61D的电路区域作为电路区域RSD。在本实施方式中，在z方向上看的电路区域RSA～RSD的形状分别为矩形形状。另外，在z方向上看的电路区域RSA～RSD的大小彼此相等。
电路区域RSA、RSB分别配置在电路区域RD的凹部RD1内。电路区域RSA、RSB以在x方向上彼此对齐的状态在y方向上彼此隔开间隔地排列。电路区域RSA在x方向上比电路区域RSB更靠近基板侧面15地配置。换言之，电路区域RSB在x方向上比电路区域RSA更靠近基板侧面16地配置。
电路区域RSC、RSD分别配置在电路区域RD的凹部RD2内。电路区域RSC、RSD以在x方向上彼此对齐的状态在y方向上彼此隔开间隔地排列。电路区域RSC在x方向上比电路区域RSD更靠近基板侧面15地配置。换言之，电路区域RSD在x方向上比电路区域RSC更靠近基板侧面16地配置。在x方向上看，电路区域RSC与电路区域RSA重叠，电路区域RSD与电路区域RSB重叠。
如图4所示，第二电路62在z方向上看在半导体元件60的四角中与多个控制配线47电连接。在此，将形成第二电路62的电路区域RD之中的分别靠近基板侧面13、15的区域作为第一区域R1，将分别靠近基板侧面13、16的区域作为第二区域R2，将分别靠近基板侧面14、15的区域作为第三区域R3，将分别靠近基板侧面15、16的区域作为第四区域R4。
控制配线47A在第一区域R1和第三区域R3中与第二电路62连接。控制配线47A之中更靠近基板侧面13地配置的控制配线47A，在第一区域R1中与第二电路62连接，控制配线47A之中更靠近基板侧面14地配置的控制配线47A，在第三区域R3中与第二电路62连接。控制配线47B在第二区域R2和第四区域R4中与第二电路62连接。控制配线47B之中更靠近基板侧面13地配置的控制配线47B，在第二区域R2中与第二电路62连接，控制配线47B之中更靠近基板侧面14地配置的控制配线47B，在第四区域R4中与第二电路62连接。
如图4所示，第一开关部61A与第一电源配线41A、第一输出配线42A和第一接地配线43电连接。第二开关部61B与第一电源配线41B、第一输出配线42B和第一接地配线43电连接。
如图6所示，第一接地配线43沿着x方向延伸。在本实施方式中，第一接地配线43的宽度在x方向上是一定的。另外，第一接地配线43的宽度比控制配线47的连接配线部47b的宽度大。在此，第一接地配线43的宽度是指，在z方向上看在与第一接地配线43延伸的方向正交的方向的第一接地配线43的长度。在本实施方式中，第一接地配线43的宽度为第一接地配线43的y方向的长度。在第一接地配线43的y方向的中央部形成有沿着x方向延伸的槽缝43a。槽缝43a在x方向上从第一接地配线43之中基板10的x方向的中央部侧的端缘至基板侧面13侧的部分形成。将以通过槽缝43a在y方向上分离的方式被分割的第一接地配线43分别作为第一配线部43b和第二配线部43c。第一配线部43b比第二配线部43c更靠近第一输出配线42A地配置。换言之，第二配线部43c比第一配线部43b更靠近第一输出配线42B地配置。
在z方向上看在第一配线部43b之中的与半导体元件60重叠的部分，接合有多个(本实施方式中为5个)元件电极60a。这些元件电极60a以在y方向上彼此对齐的状态在x方向上彼此隔开间隔地排列。
在z方向上看在第二配线部43c之中的与半导体元件60重叠的部分，接合有多个(本实施方式中为5个)元件电极60a。这些元件电极60a以在y方向上彼此对齐的状态在x方向上彼此隔开间隔地排列。
第一输出配线42A具有宽度宽的宽幅配线部42a和宽度窄的窄幅配线部41b。第一输出配线42A的宽度比控制配线47的连接配线部47b的宽度大。第一输出配线42A的宽度，在z方向上看为在与第一输出配线42A延伸的方向正交的方向上的第一输出配线42A的长度。
宽幅配线部42a在x方向上比窄幅配线部42b更靠近基板侧面13地配置。换言之，窄幅配线部42b在x方向上比宽幅配线部42a更靠近半导体元件60地配置。宽幅配线部42a在z方向上看比半导体元件60更靠近基板侧面13地配置。窄幅配线部42b在z方向上看与半导体元件60重叠。
窄幅配线部42b沿着x方向延伸。在窄幅配线部42b接合有多个(本实施方式中为10个)元件电极60a。如图5所示，10个元件电极60a之中，以在y方向上对齐的状态在x方向上彼此隔开间隔地排列的5个元件电极60a的排，在y方向上彼此隔开间隔地配置。
在宽幅配线部42a之中的靠近窄幅配线部42b的部分，形成有在x方向上随着向窄幅配线部42b去宽幅配线部42a的宽度变窄的倾斜部42c。倾斜部42c在y方向上在宽幅配线部42a之中形成于第一电源配线41A侧。像这样，在第一输出配线42A，通过倾斜部42c和窄幅配线部42b形成有向y方向凹陷的凹陷区域42d。
第一电源配线41A具有宽度宽的宽幅配线部41a、宽度窄的窄幅配线部41b、和连接宽幅配线部41a与窄幅配线部41b的连接配线部41c。第一电源配线41A的宽度比控制配线47的连接配线部47b的宽度大。在此，第一电源配线41A的宽度为，在z方向上看在与第一电源配线41A延伸的方向正交的方向上的第一电源配线41A的长度。连接配线部47b的宽度为，在z方向上看在与连接配线部47b延伸的方向正交的方向上的连接配线部47b的长度。
宽幅配线部41a在x方向上比窄幅配线部41b更靠近基板侧面13地配置。换言之，窄幅配线部41b在x方向上比宽幅配线部41a更靠近半导体元件60地配置。宽幅配线部41a位于比半导体元件60靠近基板侧面13的位置。宽幅配线部41a在基板主面11的基板侧面13侧的端部沿着x方向延伸。宽幅配线部41a的宽度比第一输出配线42A的宽幅配线部42a的宽度小。换言之，宽幅配线部42a的宽度比第一电源配线41A的宽幅配线部41a的宽度大。宽幅配线部41a的宽度为，在z方向上看在与宽幅配线部41a延伸的方向正交的方向上的宽幅配线部41a的长度。本实施方式中，宽幅配线部41a的宽度为宽幅配线部41a的y方向的长度。宽幅配线部42a的宽度为，在z方向上看在与宽幅配线部42a延伸的方向正交的方向上的宽幅配线部42a的长度。本实施方式中，宽幅配线部42a的宽度为宽幅配线部42a的y方向的长度。
窄幅配线部41b在y方向上比宽幅配线部41a更靠近第一输出配线42A地配置。窄幅配线部41b在z方向上看与半导体元件60重叠。窄幅配线部41b沿着x方向延伸。窄幅配线部41b的宽度比第一输出配线42A的窄幅配线部42b的宽度小。换言之，窄幅配线部42b的宽度比第一电源配线41A的窄幅配线部41b的宽度大。窄幅配线部41b的宽度为，在z方向上看在与窄幅配线部41b延伸的方向正交的方向上的窄幅配线部41b的长度。本实施方式中，窄幅配线部41b的宽度为窄幅配线部41b的y方向的长度。窄幅配线部42b的宽度为，在z方向上看在与窄幅配线部42b延伸的方向正交的方向上的窄幅配线部42b的长度。本实施方式中，窄幅配线部42b的宽度为窄幅配线部42b的y方向的长度。
在窄幅配线部41b接合有多个(本实施方式中为5个)元件电极60a。这些元件电极60a以在y方向上彼此对齐的状态在x方向上彼此隔开间隔地排列。
连接配线部41c以随着在x方向上从宽幅配线部41a向窄幅配线部41b去而在y方向上靠近第一输出配线42A的方式倾斜地延伸。连接配线部41c的一部分，在z方向上看与半导体元件60重叠。在y方向上看，连接配线部41c与第一输出配线42A的倾斜部42c重叠。连接配线部41c的宽度(在y方向上的连接配线部41c的长度)比窄幅配线部41b的宽度大。
在第一电源配线41A，通过窄幅配线部41b和连接配线部41c形成有在y方向上凹陷的凹陷区域41d。凹陷区域41d为在z方向上看与半导体元件60重叠的区域。在凹陷区域41d中配置有控制配线47A之中的靠近基板侧面13的5个控制配线47A的连接端部47c。像这样，为了确保用于配置控制配线47A的连接端部47c的空间而设置凹陷区域41d，由此第一电源配线41A之中的靠近基板10的x方向的中央部侧的部分的宽度变窄。如此一来，形成第一电源配线41A的窄幅配线部41b。
窄幅配线部41b和连接配线部41c进入到第一输出配线42A的凹陷区域42d。由此，由于窄幅配线部41b能够比宽幅配线部41a更靠近基板10的y方向的中央部地配置，控制配线47A之中的靠近基板侧面13的5个控制配线47A的连接端部47c，能够配置于在z方向上看与半导体元件60的第一区域R1(参照图4)重叠的位置。
第一输出配线42B相对于在基板主面11的y方向的中央部沿着x方向延伸的假想中心线成为与第一输出配线42A对称的形状。因此，第一输出配线42B与第一输出配线42A同样地，具有宽幅配线部42a、窄幅配线部42b和倾斜部42c。另外，在第一输出配线42B形成有凹陷区域42d。在窄幅配线部42b接合有10个元件电极60a。该10个元件电极60a的排列方式与第一输出配线42A的窄幅配线部42b的10个元件电极60a的排列方式相同。
第一电源配线41B相对于在基板主面11的y方向的中央部沿着x方向延伸的假想中心线成为与第一电源配线41A对称的形状。因此，第一电源配线41B与第一电源配线41A同样地具有宽幅配线部41a、窄幅配线部41b和连接配线部41c。在窄幅配线部41b接合有5个元件电极60a。该5个元件电极60a的排列方式，与第一电源配线41A的窄幅配线部41b的5个元件电极60a的排列方式相同。窄幅配线部41b和连接配线部41c分别与第一电源配线41A的窄幅配线部41b和连接配线部41c同样地，进入第一输出配线42B的凹陷区域42d中。由此，控制配线47B之中的靠近基板侧面13的4个控制配线47B的连接端部47c，能够配置于在z方向上看与半导体元件60的第二区域R2(参照图4)重叠的位置。
如图6所示，在z方向上看的第一输出配线42A的面积和在z方向上看的第一接地配线43的面积，比在z方向上看的第一电源配线41A的面积大。在z方向上看的第一输出配线42B的面积和在z方向上看的第一接地配线43的面积，比在z方向上看的第一电源配线41B的面积大。
如图4所示，第三开关部61C与第二电源配线44A、第二输出配线45A和第二接地配线46电连接。第四开关部61D与第二电源配线44B、第二输出配线45B和第二接地配线46电连接。
如图7所示，第二接地配线46沿着x方向延伸。更详细而言，在z方向上看的第二接地配线46的形状，相对于在基板10的x方向的中央部沿着y方向延伸的假想线成为与在z方向上看的第一接地配线43的形状对称的形状。因此，第二接地配线46具有：与第一接地配线43的槽缝43a对应的槽缝46a；以及与第一配线部43b和第二配线部43c对应的第一配线部46b和第二配线部46c。第一配线部46b比第二配线部46c更靠近第二输出配线45A地配置。换言之，第二配线部46c比第一配线部46b更靠近第二输出配线45B地配置。
在z方向上看在第一配线部46b之中与半导体元件60重叠的部分，接合有多个(本实施方式中为5个)元件电极60a。这些元件电极60a以在y方向上彼此对齐的状态在x方向上彼此隔开间隔地排列。
在z方向上看在第二配线部46c之中与半导体元件60重叠的部分，接合有多个(本实施方式中为5个)元件电极60a。这些元件电极60a以在y方向上彼此对齐的状态在x方向上彼此隔开间隔地排列。
第二输出配线45A沿着x方向延伸。更详细而言，在z方向上看的第二输出配线45A的形状，相对于在基板10的x方向的中央部沿着y方向延伸的假想线成为与在z方向上看的第一输出配线42A的形状对称的形状。因此，第二输出配线45A具有与第一输出配线42A的宽幅配线部42a、窄幅配线部42b和倾斜部42c对应的宽幅配线部45a、窄幅配线部45b和倾斜部45c。另外，在第二输出配线45A形成有与第一输出配线42A的凹陷区域42d对应的凹陷区域45d。
宽幅配线部45a在x方向上比窄幅配线部45b更靠近基板侧面14地配置。换言之，窄幅配线部45b在x方向上比宽幅配线部45a更靠近半导体元件60(参照图4)地配置。宽幅配线部45a在z方向上看，比半导体元件60更靠近基板侧面14地配置。窄幅配线部45b在z方向上看与半导体元件60重叠。
在窄幅配线部45b接合有多个(本实施方式中为10个)元件电极60a。该元件电极60a的排列方式与第一输出配线42A的10个元件电极60a的排列方式相同。
第二电源配线44A沿着x方向延伸。更详细而言，在z方向上看的第二电源配线44A的形状，相对于在基板10的x方向的中央部沿着y方向延伸的假想线为与在z方向上看的第一电源配线41A的形状对称的形状。因此，第二电源配线44A具有与第一电源配线41A的宽幅配线部41a、窄幅配线部41b和连接配线部41c对应的宽幅配线部44a、窄幅配线部44b和连接配线部44c。另外，在第二电源配线44A形成有与第一电源配线41A的凹陷区域41d对应的凹陷区域44d。
宽幅配线部44a在x方向上比窄幅配线部44b更靠近基板侧面14地配置。换言之，窄幅配线部44b在x方向上比宽幅配线部44a更靠近半导体元件60地配置。宽幅配线部44a具有位于比半导体元件60更靠近基板侧面14的位置的部分。
窄幅配线部44b在y方向上比宽幅配线部44a更靠近第二输出配线45A地配置。在窄幅配线部44b接合有多个(本实施方式中为5个)元件电极60a。这些元件电极60a以在y方向上彼此对齐的状态在x方向上彼此隔开间隔地排列。
连接配线部44c以在x方向上随着从宽幅配线部44a向窄幅配线部44b去而在y方向上靠近第二输出配线45A的方式倾斜地延伸。在凹陷区域44d中配置有控制配线47A之中的靠近基板侧面14的4个控制配线47A的连接端部47c。像这样，为了确保用于配置控制配线47A的连接端部47c的空间而设置凹陷区域44d，由此，第二电源配线44A之中的靠近基板10的x方向的中央部侧的部分的宽度变窄。如此一来，形成第二电源配线44A的窄幅配线部44b。
窄幅配线部44b和连接配线部44c配置在第二输出配线45A的凹陷区域44d中。由此，窄幅配线部44b能够比宽幅配线部44a更靠近基板10的y方向的中央部地配置，控制配线47A之中靠近基板侧面14的4个控制配线47A的连接端部47c能够配置于在z方向上看与半导体元件60的第三区域R3(参照图4)重叠的位置。
第二输出配线45B相对于在基板主面11的y方向的中央部沿着x方向延伸的假想中心线成为与第二输出配线45A对称的形状。因此，第二输出配线45B与第二输出配线45A同样地，具有宽幅配线部45a、窄幅配线部45b和倾斜部45c。另外，在第二输出配线45B形成有凹陷区域45d。在窄幅配线部45b接合有10个元件电极60a。该10个元件电极60a的排列方式与第二输出配线45A的窄幅配线部45b的10个元件电极60a的排列方式相同。
第二电源配线44B相对于在基板主面11的y方向的中央部沿着x方向延伸的假想中心线成为与第二电源配线44A对称的形状。因此，第二电源配线44B与第二电源配线44A同样地具有宽幅配线部44a、窄幅配线部44b和连接配线部44c。宽幅配线部44a在z方向上看比半导体元件60更靠近基板侧面14地配置。窄幅配线部44b在z方向上看与半导体元件60重叠。
在窄幅配线部44b接合有5个元件电极60a。该5个元件电极60a的排列方式与第二电源配线44B的窄幅配线部44b的5个元件电极60a的排列方式相同。窄幅配线部44b和连接配线部44c分别与第二电源配线44A的窄幅配线部44b和连接配线部44c同样地，配置在第二输出配线45B的凹陷区域45d中。由此，控制配线47B之中靠近基板侧面14的4个控制配线47B的连接端部47c，能够配置于在z方向上看与半导体元件60的第四区域R4(参照图4)重叠的位置。
如图7所示，在z方向上看的第二输出配线45A的面积和在z方向上看的第二接地配线46的面积，比在z方向上看的第二电源配线44A的面积大。在z方向上看的第二输出配线45B的面积和在z方向上看的第二接地配线46的面积，比在z方向上看的第二电源配线44B的面积大。
如图5所示，控制配线47A之中的配置在x方向的两端的控制配线47A的配线端部47a的在z方向上看的面积，比除此以外的控制配线47A的配线端部47a的在z方向上看的面积大。控制配线47A之中的配置在x方向的中央的控制配线47A的配线端部47a的在z方向上看的面积，比控制配线47A之中的配置在y方向的两端的控制配线47A以外的控制配线47A的配线端部47a的在z方向上看的面积大。控制配线47A之中的配置在x方向的中央的控制配线47A的配线端部47a的在z方向上看的形状为，x方向成为长边方向且y方向成为短边方向的矩形形状。
控制配线47A之中的与配置在x方向的中央的控制配线47A在x方向的基板侧面13侧相邻的控制配线47A，具有2个连接配线部47b和2个连接端部47c。该控制配线47A具有：1个从连接端部47c向第二电源配线44B延伸的延长配线部47d；设置在延长配线部47d的前端部的连接端部47e；从另外的1个连接端部47c向第一电源配线41B延伸的延长配线部47f；和设置在延长配线部47f的前端部的连接端部47g。在连接端部47e，通过焊料层48接合有半导体元件60的第四区域R4(参照图4)的元件电极60a。在连接端部47g，通过焊料层48接合有半导体元件60的第二区域R2(参照图4)的元件电极60a。
如图6所示，第一电源导体51A配置在第一电源配线41A的宽幅配线部41a。在本实施方式中，第一电源导体51A在x方向上配置在第一电源配线41A的宽幅配线部41a之中的靠近基板侧面13的端部。具体而言，在z方向上看，第一电源导体51A的x方向的两端缘之中的靠近基板侧面13一方的端缘，在x方向上与第一电源配线41A的宽幅配线部41a之中的靠近基板侧面13的端缘对齐。
第一电源导体51A的顶面50A的y方向的长度，比第一电源配线41A的宽幅配线部41a的宽度短。第一电源导体51A偏靠第一电源配线41A的宽幅配线部41a的y方向的两端缘之中靠近基板侧面16(第一输出配线42A)一方的端缘而配置。因此，第一电源导体51A与第一电源配线41A的宽幅配线部41a的y方向两端缘之中靠近基板侧面16(第一输出配线42A)一方的端缘之间的距离，比第一电源导体51A与第一电源配线41A的宽幅配线部41a的y方向的两端缘之中靠近基板侧面15一方的端缘之间的距离小。在本实施方式中，在z方向上看第一电源导体51A的y方向的两端缘之中靠近基板侧面16一方的端缘，与第一电源配线41A中的宽幅配线部41a的y方向的两端缘之中靠近基板侧面16一方的端缘对齐。
第一电源导体51A的顶面50A的x方向的长度，比第一电源配线41A的宽幅配线部41a的x方向的长度短。本实施方式中，第一电源导体51A的顶面50A的x方向的长度为，第一电源配线41A的宽幅配线部41a的x方向的长度的1/2以下。
第一电源导体51B配置在第一电源配线41B的宽幅配线部41a。本实施方式中，第一电源导体51B在x方向上配置在第一电源配线41B的宽幅配线部41a之中靠近基板侧面13的端部。具体而言，在z方向上看第一电源导体51B的x方向的两端缘之中靠近基板侧面13一方的端缘，与在x方向上的第一电源配线41B的宽幅配线部41a之中靠近基板侧面13的端缘对齐。
第一电源导体51B的顶面50A的y方向的长度，比第一电源配线41B的宽幅配线部41a的宽度短。第一电源导体51B偏靠第一电源配线41B的宽幅配线部41a的y方向的两端部之中靠近基板侧面15一方的端缘而配置。因此，第一电源导体51B与第一电源配线41B的宽幅配线部41a的y方向的两端缘之中靠近基板侧面15一方的端缘之间的距离，比第一电源导体51B与第一电源配线41B的宽幅配线部41a的y方向的两端缘之中靠近基板侧面16一方的端缘之间的距离小。本实施方式中，在z方向上看，第一电源导体51B的y方向的两端缘之中靠近基板侧面15一方的端缘，与第一电源配线41B的宽幅配线部41a的y方向的两端缘之中靠近基板侧面15一方的端缘对齐。
第一电源导体51B的顶面50A的x方向的长度，比第一电源配线41B的宽幅配线部41a的x方向的长度短。本实施方式中，第一电源导体51B的顶面50A的x方向的长度为，第一电源配线41B的宽幅配线部41a的x方向的长度的1/2以下。
第一电源导体51B的顶面50A的x方向的长度与第一电源导体51A的顶面50A的x方向的长度相等，第一电源导体51B的顶面50A的y方向的长度与第一电源导体51A的顶面50A的y方向的长度相等。因此，第一电源导体51B的顶面50A的面积，与第一电源导体51A的顶面50A的面积相等。在此，第一电源导体51B的顶面50A的面积与第一电源导体51A的顶面50A的面积之差，如果例如是第一电源导体51A的顶面50A的面积的5％以内，则可以说第一电源导体51B的顶面50A的面积与第一电源导体51A的顶面50A的面积相等。在此，由于第一电源导体51A、51B均为长方体，第一电源导体51A中比顶面50A靠近基板10的部分的x方向的长度、y方向的长度，与第一电源导体51A的顶面50A的x方向的长度、y方向的长度相等，第一电源导体51B中比顶面50A靠近基板10的部分的x方向的长度、y方向的长度，与第一电源导体51A的顶面50A的x方向的长度、y方向的长度相等。
虽然未图示，第一电源导体51B的厚度与第一电源导体51A的厚度相等。因此，第一电源导体51B的体积与第一电源导体51A的体积相等。在此，第一电源导体51B的体积与第一电源导体51A的体积之差如果例如为第一电源导体51A的体积的5％以内，则可以说第一电源导体51B的体积与第一电源导体51A的体积相等。
如图6所示，第一输出导体52A配置在第一输出配线42A的宽幅配线部42a。本实施方式中，第一输出导体52A配置于在x方向上第一输出配线42A的宽幅配线部42a之中靠近基板侧面13的端部。具体而言，在z方向上看，第一输出导体52A的x方向的两端缘之中靠近基板侧面13一方的端缘，在x方向上与第一输出配线42A的宽幅配线部42a之中靠近基板侧面13的端缘对齐。
第一输出导体52A的顶面50A的y方向长度，比第一输出配线42A的宽幅配线部42a的宽度短。第一输出导体52A的顶面50A的y方向的长度，为第一输出配线42A的宽幅配线部42a的宽度的1/2以上且2/3以下。第一输出导体52A偏靠第一输出配线42A的宽幅配线部42a的y方向的两端缘之中靠近基板侧面16(第一接地配线43)一方的端缘而配置。因此，第一输出导体52A与第一输出配线42A的宽幅配线部42a的y方向的两端缘之中靠近基板侧面16(第一接地配线43)一方的端缘之间的距离，比第一输出导体52A与第一输出配线42A的宽幅配线部42a的y方向的两端缘之中靠近基板侧面15(第一电源配线41A)一方的端缘之间的距离小。
第一输出导体52A的x方向的长度，比第一输出配线42A的宽幅配线部42a的x方向的长度短。第一输出导体52A在x方向上比第一输出配线42A的倾斜部42c更靠近基板侧面13地配置。
第一输出导体52A的顶面50A的x方向的长度，比第一电源导体51A的顶面50A的x方向的长度长。换言之，第一电源导体51A的顶面50A的x方向的长度，比第一输出导体52A的顶面50A的x方向的长度短。本实施方式中，第一电源导体51A的顶面50A的x方向的长度为，第一输出导体52A的顶面50A的x方向的长度1/2以上且2/3以下。第一输出导体52A的顶面50A的y方向的长度与第一电源导体51A的顶面50A的y方向的长度相等。因此，第一电源导体51A的顶面50A的面积比第一输出导体52A的顶面50A的面积小。由于第一电源导体51A的顶面50A的面积与第一电源导体51B的顶面50A的面积相等，因此，第一电源导体51B的顶面50A的面积比第一输出导体52A的顶面50A的面积小。换言之，第一输出导体52A的顶面50A的面积，比第一电源导体51A的顶面50A的面积大，也比第一电源导体51B的顶面50A的面积大。在此，由于第一输出导体52A为长方体，因此第一输出导体52A中比顶面50A靠近基板10的部分的x方向的长度、y方向的长度，与第一输出导体52A的顶面50A的x方向的长度、y方向的长度相等。
虽然未图示，第一输出导体52A的厚度与第一电源导体51A的厚度相等。因此，第一输出导体52A的体积比第一电源导体51A的体积大。换言之，第一电源导体51A的体积比第一输出导体52A的体积小。在此，第一输出导体52A的体积与第一电源导体51A的体积之差如果例如为第一电源导体51A的体积的5％以内，则可以说第一输出导体52A的体积与第一电源导体51A的体积相等。由于第一电源导体51A的体积与第一电源导体51B的体积相等，因此可以说第一电源导体51B的体积比第一输出导体52A的体积小。
如图6所示，第一输出导体52B配置在第一输出配线42B的宽幅配线部42a。在本实施方式中，第一输出导体52B配置于在x方向上第一输出配线42B的宽幅配线部42a之中靠近基板侧面13的端部。具体而言，在z方向上看，第一输出导体52B的x方向的两端缘之中靠近基板侧面13一方的端缘，与在x方向上第一输出配线42B的宽幅配线部42a之中靠近基板侧面13的端缘对齐。
第一输出导体52B的顶面50A的y方向的长度，比第一输出配线42B的宽幅配线部42a的宽度短。第一输出导体52B的顶面50A的y方向的长度为，第一输出配线42B的宽幅配线部42a的宽度的1/2以上且2/3以下。第一输出导体52B偏靠第一输出配线42B的宽幅配线部42a的y方向的两端缘之中靠近基板侧面15(第一接地配线43)一方的端缘而配置。因此，第一输出导体52B与第一输出配线42B的宽幅配线部42a的y方向的两端缘之中靠近基板侧面15(第一接地配线43)一方的端缘之间的距离，比第一输出导体52B与第一输出配线42B的宽幅配线部42a的y方向的两端缘之中靠近基板侧面16(第一电源配线41B)一方的端缘之间的距离小。
第一输出导体52B的x方向的长度，比第一输出配线42B的宽幅配线部42a的x方向的长度短。第一输出导体52B在x方向上比第一输出配线42B的倾斜部42c更靠近基板侧面13地配置。
第一输出导体52B的顶面50A的x方向的长度与第一输出导体52A的顶面50A的x方向的长度相等，第一输出导体52B的顶面50A的y方向的长度与第一输出导体52A的顶面50A的y方向的长度相等。因此，第一输出导体52B的顶面50A的面积与第一输出导体52A的顶面50A的面积相等。在此，第一输出导体52B的顶面50A的面积与第一输出导体52A的顶面50A的面积之差如果例如是第一输出导体52A的顶面50A的面积的5％以内，则可以说第一输出导体52B的顶面50A的面积与第一输出导体52A的顶面50A的面积相等。由于第一输出导体52B的顶面50A的面积与第一输出导体52A的顶面50A的面积相等，因此第一输出导体52B的顶面50A的面积也比第一电源导体51A的顶面50A的面积和第一电源导体51B的顶面50A的面积大。换言之，第一电源导体51A的顶面50A的面积和第一电源导体51B的顶面50A的面积分别比第一输出导体52B的顶面50A的面积小。在此，由于第一输出导体52B为长方体，因此在第一输出导体52B中比顶面50A靠近基板10的部分的x方向的长度、y方向的长度，与第一输出导体52B的顶面50A的x方向的长度、y方向的长度相等。
虽然未图示，第一输出导体52B的厚度与第一输出导体52A的厚度相等。因此，第一输出导体52B的体积与第一输出导体52A的体积相等。在此，第一输出导体52B的体积与第一输出导体52A的体积之差如果例如是第一输出导体52A的体积的5％以内，则可以说第一输出导体52B的体积与第一输出导体52A的体积相等。由于第一输出导体52B的体积与第一输出导体52A的体积相等，所以第一输出导体52B的体积比第一电源导体51A的体积和第一电源导体51B的体积大。换言之，第一电源导体51A的体积和第一电源导体51B的体积分别比第一输出导体52B的体积小。
如图6所示，第一接地导体53配置在第一接地配线43的x方向的两端部之中靠近基板侧面13一方的端部。具体而言，在z方向上看，第一接地导体53的x方向的两端缘之中靠近基板侧面13一方的端缘，与第一接地配线43的x方向的两端缘之中靠近基板侧面13一方的端缘对齐。
第一接地导体53的顶面50A的y方向的长度，比第一接地配线43的宽度短。第一接地导体53的顶面50A的y方向的长度，为第一接地配线43的宽度的1/2以上且2/3以下。第一接地导体53在y方向上配置在第一接地配线43的中央部。
第一接地导体53的顶面50A的x方向的长度与第一输出导体52A的顶面50A的x方向的长度相等。第一接地导体53的顶面50A的y方向的长度与第一输出导体52A的顶面50A的y方向的长度相等。因此，第一接地导体53的顶面50A的面积与第一输出导体52A的顶面50A的面积相等。在此，第一接地导体53的顶面50A的面积与第一输出导体52A的顶面50A的面积之差如果例如在第一输出导体52A的顶面50A的面积的5％以内，则可以说第一接地导体53的顶面50A的面积与第一输出导体52A的顶面50A的面积相等。像这样，由于第一接地导体53的顶面50A的面积与第一输出导体52A的顶面50A的面积相等，因此第一接地导体53的顶面50A的面积比第一电源导体51A的顶面50A的面积和第一电源导体51B的顶面50A的面积大。换言之，第一电源导体51A的顶面50A的面积和第一电源导体51B的顶面50A的面积分别比第一接地导体53的顶面50A的面积小。在此，由于第一接地导体53为长方体，因此第一接地导体53中比顶面50A靠近基板10的部分的x方向的长度、y方向的长度，与第一接地导体53的顶面50A的x方向的长度、y方向的长度相等。
虽然未图示，第一接地导体53的厚度与第一输出导体52A的厚度相等。因此，第一接地导体53的体积与第一输出导体52A的体积相等。在此，第一接地导体53的体积与第一输出导体52A的体积之差如果例如在第一输出导体52A的体积的5％以内，则可以说第一接地导体53的体积与第一输出导体52A的体积相等。像这样，由于第一接地导体53的体积与第一输出导体52A的体积相等，因此第一接地导体53的体积比第一电源导体51A的体积和第一电源导体51B的体积大。换言之，第一电源导体51A的体积和第一电源导体51B的体积分别比第一接地导体53的体积小。
如图7所示，第二电源导体54A配置在第二电源配线44A的宽幅配线部44a。本实施方式中，第二电源导体54A配置于在x方向上第二电源配线44A的宽幅配线部44a之中靠近基板侧面14的端部。具体而言，在z方向上看，第二电源导体54A的x方向的两端缘之中靠近基板侧面14一方的端缘，在x方向上与第二电源配线44A的宽幅配线部44a之中靠近基板侧面14的端缘对齐。
第二电源导体54A的顶面50A的y方向的长度比第二电源配线44A的宽幅配线部44a的宽度短。第二电源配线44A的宽幅配线部44a的宽度为，在z方向上看与第二电源配线44A的宽幅配线部44a延伸的方向正交的方向上的第二电源配线44A的宽幅配线部44a的大小。本实施方式中，第二电源配线44A的宽幅配线部44a的宽度为，第二电源配线44A的宽幅配线部44a的y方向的长度。第二电源导体54A偏靠第二电源配线44A的宽幅配线部44a的y方向的两端缘之中靠近基板侧面16(第二输出配线45A)一方的端缘而配置。因此，第二电源导体54A与第二电源配线44A中的宽幅配线部44a的y方向的两端缘之中靠近基板侧面16(第二输出配线45A)一方的端缘之间的距离，比第二电源导体54A与第二电源配线44A中的宽幅配线部44a的y方向的两端缘之中靠近基板侧面15一方的端缘之间的距离小。本实施方式中，在z方向上看，第二电源导体54A的y方向的两端缘之中靠近基板侧面16一方的端缘，与第二电源配线44A中的宽幅配线部44a的y方向的两端缘之中靠近基板侧面16(第二输出配线45A)一方的端缘对齐。
第二电源导体54A的x方向的长度比第二电源配线44A的宽幅配线部44a的x方向的长度短。本实施方式中，第二电源导体54A的x方向的长度为第二电源配线44A的宽幅配线部44a的x方向的长度的1/2以下。
如图5所示，第二电源导体54A的顶面50A的x方向的长度，与第一电源导体51A的顶面50A的x方向的长度相等，第二电源导体54A的顶面50A的y方向的长度与第一电源导体51A的顶面50A的y方向的长度相等。因此，第二电源导体54A的顶面50A的面积与第一电源导体51A的顶面50A的面积相等。在此，第二电源导体54A的顶面50A的面积与第一电源导体51A的顶面50A的面积之差如果例如在第一电源导体51A的顶面50A的面积的5％以内，则可以说第二电源导体54A的顶面50A的面积与第一电源导体51A的顶面50A的面积相等。因此，第二电源导体54A的顶面50A的面积，比第一输出导体52A的顶面50A的面积、第一输出导体52B的顶面50A的面积和第一接地导体53的顶面50A的面积小。在此，由于第二电源导体54A为长方体，因此在第二电源导体54A中比顶面50A更靠近基板10的部分的x方向的长度、y方向的长度，与第二电源导体54A的顶面50A的x方向的长度、y方向的长度相等。
虽然未图示，第二电源导体54A的厚度与第一电源导体51A的厚度相等。因此，第二电源导体54A的体积与第一电源导体51A的体积相等。在此，第二电源导体54A的体积与第一电源导体51A的体积之差如果例如在第一电源导体51A的体积的5％以内，则可以说第二电源导体54A的体积与第一电源导体51A的体积相等。因此，第二电源导体54A的体积，比第一输出导体52A的体积、第一输出导体52B的体积和第一接地导体53的体积小。
如图7所示，第二电源导体54B配置在第二电源配线44B的宽幅配线部44a。本实施方式中，第二电源导体54B配置于在x方向上第二电源配线44B的宽幅配线部44a之中靠近基板侧面14的端部。具体而言，在z方向上看，第二电源导体54B的x方向的两端缘之中靠近基板侧面14一方的端缘，在x方向上与第二电源配线44B的宽幅配线部44a之中靠近基板侧面14的端缘对齐。
第二电源导体54B的顶面50A的y方向的长度，比第二电源配线44B的宽幅配线部44a的宽度短。第二电源配线44B的宽幅配线部44a的宽度为，在z方向上看与第二电源配线44B的宽幅配线部44a延伸的方向正交的方向上的第二电源配线44B的宽幅配线部44a的大小。本实施方式中，第二电源配线44B的宽幅配线部44a的宽度为第二电源配线44B的宽幅配线部44a的y方向的长度。第二电源导体54B偏靠第二电源配线44B中的宽幅配线部44a的y方向的两端部之中靠近基板侧面15(第二输出配线45B)一方的端缘而配置。因此，第二电源导体54B与第二电源配线44B的宽幅配线部44a的y方向的两端缘之中靠近基板侧面15(第二输出配线45)一方的端缘之间的距离，比第二电源导体54B与第二电源配线44B的宽幅配线部44a的y方向的两端缘之中靠近基板侧面16一方的端缘之间的距离小。本实施方式中，在z方向上看，第二电源导体54B的y方向的两端缘之中靠近基板侧面15(第二输出配线45)一方的端缘，与第二电源配线44B的宽幅配线部44a的y方向的两端缘之中靠近基板侧面15(第二输出配线45)一方的端缘对齐。
第二电源导体54B的x方向的长度，比第二电源配线44B的宽幅配线部44a的x方向的长度短。本实施方式中，第二电源导体54B的x方向的长度为，第二电源配线44B的宽幅配线部44a的x方向的长度的1/2以下。
如图5所示，第二电源导体54B的顶面50A的x方向的长度与第二电源导体54A的顶面50A的x方向的长度相等，第二电源导体54B的顶面50A的y方向的长度与第二电源导体54A的顶面50A的y方向的长度相等。因此，第二电源导体54B的顶面50A的面积与第二电源导体54A的顶面50A的面积相等。在此，第二电源导体54B的顶面50A的面积与第二电源导体54A的顶面50A的面积之差如果例如在第二电源导体54A的顶面50A的面积的5％以内，则可以说第二电源导体54B的顶面50A的面积与第二电源导体54A的顶面50A的面积相等。由于第二电源导体54A的顶面50A的面积与第一电源导体51A的顶面50A的面积相等，因此第二电源导体54A的顶面50A的面积，比第一输出导体52A的顶面50A的面积、第一输出导体52B的顶面50A的面积和第一接地导体53的顶面50A的面积小。在此，由于第二电源导体54B为长方体，在第二电源导体54B中比顶面50A更靠近基板10的部分的x方向的长度、y方向的长度，与第二电源导体54B的顶面50A的x方向的长度、y方向的长度相等。
虽然未图示，第二电源导体54B的厚度与第二电源导体54A的厚度相等。因此，第二电源导体54B的体积与第二电源导体54A的体积相等。在此，第二电源导体54B的体积与第二电源导体54A的体积之差如果例如在第二电源导体54A的体积的5％以内，则可以说第二电源导体54B的体积与第二电源导体54A的体积相等。由于第二电源导体54A的体积与第一电源导体51A的体积相等，因此第二电源导体54B的体积，比第一输出导体52A的体积、第一输出导体52B的体积和第一接地导体53的体积小。
第二输出导体55A配置于第二输出配线45A的宽幅配线部45a。本实施方式中，第二输出导体55A配置于在x方向上第二输出配线45A的宽幅配线部45a之中靠近基板侧面14的端部。具体而言，在z方向上看，第二输出导体55A的x方向的两端缘之中靠近基板侧面14一方的端缘，在x方向上与第二输出配线45A的宽幅配线部45a之中靠近基板侧面14一方的端缘对齐。
第二输出导体55A的顶面50A的y方向的长度，比第二输出配线45A的宽幅配线部45a的宽度短。第二输出导体55A的顶面50A的y方向的长度为第二输出配线45A的宽幅配线部45a的宽度的1/2以上且2/3以下。第二输出配线45A的宽幅配线部45a的宽度为，在z方向上看与第二输出配线45A的宽幅配线部45a延伸的方向正交的方向上的第二输出配线45A的宽幅配线部45a的大小。本实施方式中，第二输出配线45A的宽幅配线部45a的宽度为第二输出配线45A的宽幅配线部45a的y方向的长度。第二输出导体55A偏靠第二输出配线45A中的宽幅配线部45a的y方向的两端缘之中靠近基板侧面16一方的端缘而配置。因此，第二输出导体55A与第二输出配线45A的宽幅配线部45a的y方向的两端缘之中靠近基板侧面16一方的端缘之间的距离，比第二输出导体55A与第二输出配线45A的宽幅配线部45a的y方向的两端缘之中靠近基板侧面15一方的端缘之间的距离小。
第二输出导体55A的x方向的长度比第二输出配线45A的宽幅配线部45a的x方向的长度短。第二输出导体55A在x方向上比第二输出配线45A的倾斜部45c更靠近基板侧面14地配置。
第二输出导体55A的顶面50A的x方向的长度，比第二电源导体54A的顶面50A的x方向的长度长。换言之，第二电源导体54A的顶面50A的x方向的长度比第二输出导体55A的顶面50A的x方向的长度短。第二电源导体54A的顶面50A的x方向的长度，为第二输出导体55A的顶面50A的x方向的长度的1/2以上且2/3以下。第二输出导体55A的顶面50A的y方向的长度与第二电源导体54A的顶面50A的y方向的长度相等。因此，第二电源导体54A的顶面50A的面积，比第二输出导体55A的顶面50A的面积小。由于第二电源导体54A的顶面50A的面积与第二电源导体54B的顶面50A的面积相等，因此第二电源导体54B的顶面50A的面积比第二输出导体55A的顶面50A的面积小。换言之，第二输出导体55A的顶面50A的面积，比第二电源导体54A的顶面50A的面积和第二电源导体54B的顶面50A的面积大。在此，由于第二输出导体55A为长方体，因此第二输出导体55A中比顶面50A靠近基板10的部分的x方向的长度、y方向的长度，与第二输出导体55A的顶面50A的x方向的长度、y方向的长度相等。
虽然未图示，第二输出导体55A的厚度与第二电源导体54A的厚度相等。因此，第二输出导体55A的体积比第二电源导体54A的体积大。换言之，第二电源导体54A的体积比第二输出导体55A的体积小。在此，第二输出导体55A的体积与第二电源导体54A的体积之差如果例如在第二电源导体54A的体积的5％以内，则可以说第二输出导体55A的体积与第二电源导体54A的体积相等。由于第二电源导体54A的体积与第二电源导体54B的体积相等，因此可说第二电源导体54B的体积比第二输出导体55A的体积小。
如图5所示，第二输出导体55A的顶面50A的x方向的长度与第一输出导体52A的顶面50A的x方向的长度相等，第二输出导体55A的顶面50A的y方向的长度与第一输出导体52A的顶面50A的y方向的长度相等。因此，第二输出导体55A的顶面50A的面积与第一输出导体52A的顶面50A的面积相等。在此，第二输出导体55A的顶面50A的面积与第一输出导体52A的顶面50A的面积之差如果例如在第一输出导体52A的顶面50A的面积的5％以内，则可以说第二输出导体55A的顶面50A的面积与第一输出导体52A的顶面50A的面积相等。因此，第二输出导体55A的顶面50A的面积，比第一电源导体51A的顶面50A的面积和第一电源导体51B的顶面50A的面积大。换言之，第一电源导体51A的顶面50A的面积和第一电源导体51B的顶面50A的面积分别比第二输出导体55A的顶面50A的面积小。
虽然未图示，第二输出导体55A的厚度与第一输出导体52A的厚度相等。因此，第二输出导体55A的体积与第一输出导体52A的体积相等。在此，第二输出导体55A的体积与第一输出导体52A的体积之差如果例如在第一输出导体52A的体积的5％以内，则可以说第二输出导体55A的体积与第一输出导体52A的体积相等。因此，第二输出导体55A的体积，比第一电源导体51A的体积和第一电源导体51B的体积大。换言之，第一电源导体51A的体积和第一电源导体51B的体积分别比第二输出导体55A的体积小。
第二输出导体55B配置在第二输出配线45B的宽幅配线部45a。本实施方式中，第二输出导体55B配置于在x方向上第二输出配线45B的宽幅配线部45a之中靠近基板侧面14的端部。具体而言，在z方向上看，第二输出导体55B的x方向的两端缘之中靠近基板侧面14一方的端缘，在x方向上与第二输出配线45B的宽幅配线部45a之中靠近基板侧面14的端缘对齐。
第二出导体55B的顶面50A的y方向的长度比第二输出配线45B的宽幅配线部45a的宽度小。第二输出导体55B的顶面50A的y方向的长度为，第二输出配线45B的宽幅配线部45a的宽度的1/2以上且2/3以下。第二输出配线45B的宽幅配线部45a的宽度为，在z方向上看与第二输出配线45B的宽幅配线部45a延伸的方向正交的方向上的第二输出配线45B的宽幅配线部45a的大小。本实施方式中，第二输出配线45B的宽幅配线部45a的宽度为第二输出配线45B的宽幅配线部45a的y方向的长度。第二输出导体55B偏靠在第二输出配线45B的宽幅配线部45a的y方向的两端缘之中靠近基板侧面15一方的端缘而配置。因此，第二输出导体55B与第二输出配线45B的宽幅配线部45a的y方向的两端缘之中靠近基板侧面15一方的端缘之间的距离，比第二输出导体55B与第二输出配线45B的宽幅配线部45a的y方向的两端缘之中靠近基板侧面16一方的端缘之间的距离小。
第二输出导体55B的x方向的长度，比第二输出配线45B的宽幅配线部45a的x方向的长度短。第二输出导体55B在x方向上比第二输出配线45B的倾斜部45c更靠近基板侧面14地配置。
第二输出导体55B的顶面50A的x方向的长度与第二输出导体55A的顶面50A的x方向的长度相等，第二输出导体55B的顶面50A的y方向的长度与第二输出导体55A的顶面50A的y方向的长度相等。因此，第二输出导体55B的顶面50A的面积与第二输出导体55A的顶面50A的面积相等。在此，第二输出导体55B的顶面50A的面积与第二输出导体55A的顶面50A的面积之差如果例如在第二输出导体55A的顶面50A的面积的5％以内，则可以说第二输出导体55B的顶面50A的面积与第二输出导体55A的顶面50A的面积相等。由于第二输出导体55B的顶面50A的面积与第二输出导体55A的顶面50A的面积相等，因此第二输出导体55B的顶面50A的面积比第二电源导体54A的顶面50A的面积和第二电源导体54B的顶面50A的面积大。换言之，第二电源导体54A的顶面50A的面积和第二电源导体54B的顶面50A的面积分别比第二输出导体55B的顶面50A的面积小。在此，由于第二输出导体55B为长方体，因此第二输出导体55B中比顶面50A更靠近基板10的部分的x方向的长度、y方向的长度，与第二输出导体55B的顶面50A的x方向的长度、y方向的长度相等。
虽然未图示，第二输出导体55B的厚度与第二输出导体55A的厚度相等。因此，第二输出导体55B的体积与第二输出导体55A的体积相等。在此，第二输出导体55B的体积与第二输出导体55A的体积之差如果例如在第二输出导体55A的体积的5％以内，则可以说第二输出导体55B的体积与第二输出导体55A的体积相等。由于第二输出导体55B的体积与第二输出导体55A的体积相等，因此第二输出导体55B的体积比第二电源导体54A的体积和第二电源导体54B的体积大。换言之，第二电源导体54A的体积和第二电源导体54B的体积分别比第二输出导体55B的体积小。
如图5所示，第二输出导体55B的顶面50A的x方向的长度与第一输出导体52B的顶面50A的x方向的长度相等，第二输出导体55B的顶面50A的y方向的长度与第一输出导体52B的顶面50A的y方向的长度相等。因此，第二输出导体55B的顶面50A的面积与第一输出导体52B的顶面50A的面积相等。在此，第二输出导体55B的顶面50A的面积与第一输出导体52B的顶面50A的面积之差如果例如在第一输出导体52B的顶面50A的面积的5％以内，则可以说第二输出导体55B的顶面50A的面积与第一输出导体52B的顶面50A的面积相等。因此，第二输出导体55B的顶面50A的面积，比第一电源导体51A的顶面50A的面积和第一电源导体51B的顶面50A的面积大。换言之，第一电源导体51A的顶面50A的面积和第一电源导体51B的顶面50A的面积分别比第二输出导体55B的顶面50A的面积小。
虽然未图示，第二输出导体55B的厚度与第一输出导体52B的厚度相等。因此，第二输出导体55B的体积与第一输出导体52B的体积相等。在此，第二输出导体55B的体积与第一输出导体52B的体积之差如果例如在第一输出导体52B的体积的5％以内，则可以说第二输出导体55B的体积与第一输出导体52B的体积相等。因此，第二输出导体55B的体积，比第一电源导体51A的体积和第一电源导体51B的体积大。换言之，第一电源导体51A的体积和第一电源导体51B的体积分别比第二输出导体55B的体积小。
如图7所示，第二接地导体56配置在第二接地配线46的x方向的两端部之中靠近基板侧面14一方的端部。具体而言，在z方向上看，第二接地导体56的x方向的两端缘之中靠近基板侧面14一方的端缘，与第二接地配线46的x方向的两端缘之中靠近基板侧面14一方的端缘对齐。
第二接地导体56的顶面50A的y方向的长度比第二接地配线46的宽度小。第二接地导体56的顶面50A的y方向的长度为第二接地配线46的宽度的1/2以上且2/3以下。第二接地配线46的宽度为，在z方向上看与第二接地配线46延伸的方向正交的方向上的第二接地配线46的大小。本实施方式中，第二接地配线46的宽度为第二接地配线46的y方向的长度。第二接地导体56在y方向上配置在第二接地配线46的中央部。
第二接地导体56的顶面50A的x方向的长度与第二输出导体55A的顶面50A的x方向的长度相等。第二接地导体56的顶面50A的y方向的长度与第二输出导体55A的顶面50A的y方向的长度相等。因此，第二接地导体56的顶面50A的面积与第二输出导体55A的顶面50A的面积相等。在此，第二接地导体56的顶面50A的面积与第二输出导体55A的顶面50A的面积之差如果例如在第二输出导体55A的顶面50A的面积的5％以内，则可以说第二接地导体56的顶面50A的面积与第二输出导体55A的顶面50A的面积相等。像这样，由于第二接地导体56的顶面50A的面积与第二输出导体55A的顶面50A的面积相等，因此第二接地导体56的顶面50A的面积比第二电源导体54A的顶面50A的面积和第二电源导体54B的顶面50A的面积大。换言之，第二电源导体54A的顶面50A的面积和第二电源导体54B的顶面50A的面积分别比第二接地导体56的顶面50A的面积小。在此，由于第二接地导体56为长方体，因此第二接地导体56中比顶面50A更靠近基板10的部分的x方向的长度、y方向的长度，与第二接地导体56的顶面50A的x方向的长度、y方向的长度相等。
虽然未图示，第二接地导体56的厚度与第二输出导体55A的厚度相等。因此，第二接地导体56的体积与第二输出导体55A的体积相等。在此，第二接地导体56的体积与第二输出导体55A的体积之差如果例如在第二输出导体55A的体积的5％以内，则可以说第二接地导体56的体积与第二输出导体55A的体积相等。像这样，由于第二接地导体56的体积与第二输出导体55A的体积相等，因此第二接地导体56的体积比第二电源导体54A的体积和第二电源导体54B的体积大。换言之，第二电源导体54A的体积和第二电源导体54B的体积分别比第二接地导体56的体积小。
如图5所示，第二接地导体56的顶面50A的x方向的长度与第一接地导体53的顶面50A的x方向的长度相等，第二接地导体56的顶面50A的y方向的长度与第一接地导体53的顶面50A的y方向的长度相等。因此，第二接地导体56的顶面50A的面积与第一接地导体53的顶面50A的面积相等。在此，第二接地导体56的顶面50A的面积与第一接地导体53的顶面50A的面积之差如果例如在第一接地导体53的顶面50A的面积的5％以内，则可以说第二接地导体56的顶面50A的面积与第一接地导体53的顶面50A的面积相等。因此，第二接地导体56的顶面50A的面积比第一电源导体51A的顶面50A的面积和第一电源导体51B的顶面50A的面积大。换言之，第一电源导体51A的顶面50A的面积和第一电源导体51B的顶面50A的面积分别比第二接地导体56的顶面50A的面积小。
虽然未图示，第二接地导体56的厚度与第一接地导体53的厚度相等。因此，第二接地导体56的体积与第一接地导体53的体积相等。在此，第二接地导体56的体积与第一接地导体53的体积之差如果例如在第一接地导体53的体积的5％以内，则可以说第二接地导体56的体积与第一接地导体53的体积相等。因此，第二接地导体56的体积比第一电源导体51A的体积和第一电源导体51B的体积大。换言之，第一电源导体51A的体积和第一电源导体51B的体积分别比第二接地导体56的体积小。
如图5所示，多个控制导体57具有：独立地配置在多个控制配线47A的配线端部47a的多个(本实施方式中为9个)控制导体57A；和独立地配置在多个控制配线47B的配线端部47a的多个(本实施方式中为9个)控制导体57B。此外，控制导体57A、57B的个数分别能够任意地变更。在一个例子中，控制导体57A的个数与控制导体57B的个数可以彼此不同。
多个控制导体57A具有2个端部控制导体57C、1个中央控制导体57D和6个中间控制导体57E。各端部控制导体57C、中央控制导体57D和各中间控制导体57E分别作为长方体形成。在z方向上看的端部控制导体57C的顶面50A的形状为，具有沿着x方向的边和沿着y方向的边的矩形形状，本实施方式中为正方形。在z方向上看的中央控制导体57D的顶面50A的形状为，具有沿着x方向的边和沿着y方向的边的矩形形状，在本实施方式中为，x方向成为长边方向且y方向成为短边方向的大致矩形形状。在z方向上看的中间控制导体57E的顶面50A的形状为，具有沿着x方向的边和沿着y方向的边的矩形形状，在本实施方式中为正方形。
此外，在z方向上看的端部控制导体57C的顶面50A的形状、中央控制导体57D的顶面50A的形状和中间控制导体57E的顶面50A的形状分别能够任意变更。在一个例子中，在z方向上看的端部控制导体57C的顶面50A的形状、中央控制导体57D的顶面50A的形状和中间控制导体57E的顶面50A的形状分别为圆形或者椭圆形。
2个端部控制导体57C位于在x方向上的多个控制导体57A的两端。在x方向上靠近基板侧面13的端部控制导体57C，以在x方向上与第一电源导体51A对齐的状态在y方向上与第一电源导体51A隔开间隔地配置。端部控制导体57C的顶面50A的x方向的长度与第一电源导体51A的顶面50A的x方向的长度相等，端部控制导体57C的顶面50A的y方向的长度比第一电源导体51A的顶面50A的y方向的长度长。因此，端部控制导体57C的顶面50A的面积比第一电源导体51A的顶面50A的面积大。换言之，第一电源导体51A的顶面50A的面积比端部控制导体57C的顶面50A的面积小。另外，端部控制导体57C的顶面50A的面积，比第一输出导体52A的顶面50A的面积、第一输出导体52B的顶面50A的面积和第一接地导体53的顶面50A的面积小。在此，由于各端部控制导体57C为长方体，在端部控制导体57C中比顶面50A更靠近基板10的部分的x方向的长度、y方向的长度，与端部控制导体57C的顶面50A的x方向的长度、y方向的长度相等。
虽然未图示，端部控制导体57C的厚度与第一电源导体51A的厚度相等。因此，端部控制导体57C的体积比第一电源导体51A的体积大。换言之，第一电源导体51A的体积比端部控制导体57C的体积小。另外，在y方向上靠近基板侧面13的端部控制导体57C的体积，比第一输出导体52A的体积、第一输出导体52B的体积和第一接地导体53的体积小。
在x方向上靠近基板侧面14的端部控制导体57C，以在x方向上与第二电源导体54A对齐的状态在y方向上与第二电源导体54A隔开间隔地配置。端部控制导体57C的顶面50A的x方向的长度与第二电源导体54A的顶面50A的x方向的长度相等，端部控制导体57C的顶面50A的y方向的长度比第二电源导体54A的顶面50A的y方向的长度长。因此，端部控制导体57C的顶面50A的面积比第二电源导体54A的顶面50A的面积大。另外，端部控制导体57C的顶面50A的面积，比第二输出导体55A的顶面50A的面积、第二输出导体55B的顶面50A的面积和第二接地导体56的顶面50A的面积小。
虽然未图示，端部控制导体57C的厚度与第一电源导体51B的厚度相等。因此，端部控制导体57C的体积比第一电源导体51B的体积大。换言之，第一电源导体51B的体积比端部控制导体57C的体积小。另外，在y方向上靠近基板侧面14的端部控制导体57C的体积，比第一输出导体52A的体积、第一输出导体52B的体积和第一接地导体53的体积小。
中央控制导体57D在x方向上配置在各电源导体51A、51B、各输出导体52A、52B和第一接地导体53与各电源导体54A、54B、各输出导体55A、55B和第二接地导体56之间。中央控制导体57D具有用于表示半导体器件1B的朝向的缺口部57x。中央控制导体57D的顶面50A的x方向的长度比第一电源导体51A的顶面50A的x方向的长度长，中央控制导体57D的顶面50A的y方向的长度与第一电源导体51A的顶面50A的y方向的长度相等。因此，中央控制导体57D的顶面50A的面积比第一电源导体51A的顶面50A的面积大。换言之，第一电源导体51A的顶面50A的面积比中央控制导体57D的顶面50A的面积小。另外，中央控制导体57D的顶面50A的面积，比第一输出导体52A的顶面50A的面积、第一输出导体52B的顶面50A的面积和第一接地导体53的顶面50A的面积小。在此，由于中央控制导体57D为长方体，因此在中央控制导体57D中比顶面50A更靠近基板10的部分的x方向的长度、y方向的长度，与中央控制导体57D的顶面50A的x方向的长度、y方向的长度相等。
虽然未图示，中央控制导体57D的厚度与第一电源导体51A的厚度相等。因此，中央控制导体57D的体积比第一电源导体51A的体积大。换言之，第一电源导体51A的体积比中央控制导体57D的体积小。另外，中央控制导体57D的体积比第一输出导体52A的体积、第一输出导体52B的体积和第一接地导体53的体积小。
6个中间控制导体57E之中的3个中间控制导体57E，在x方向上靠近基板侧面13的端部控制导体57C与中央控制导体57D之间，以在y方向上彼此对齐的状态在x方向上相互隔开间隔地排列。
剩余的3个中间控制导体57E，在x方向上靠近基板侧面14的端部控制导体57C与中央控制导体57D之间，以在y方向上彼此对齐的状态在x方向上彼此隔开间隔地排列。
各中间控制导体57E的顶面50A的x方向的长度比第一电源导体51A的顶面50A的x方向的长度短，各中间控制导体57E的顶面50A的y方向的长度与第一电源导体51A的顶面50A的y方向的长度相等。因此，各中间控制导体57E的顶面50A的面积比第一电源导体51A的顶面50A的面积小。换言之，第一电源导体51A的顶面50A的面积比各中间控制导体57E的顶面50A的面积大。在此，由于各中间控制导体57E是长方体，比中间控制导体57E的顶面50A更靠近基板10的部分的x方向的长度、y方向的长度，与中间控制导体57E的顶面50A的x方向的长度、y方向的长度相等。
虽然未图示，各中间控制导体57E的厚度与第一电源导体51A的厚度相等。因此，各中间控制导体57E的体积比第一电源导体51A的体积小。换言之，第一电源导体51A的体积比各中间控制导体57E的体积小。
多个控制导体57B具有2个端部控制导体57C和7个中间控制导体57E。各端部控制导体57C和各中间控制导体57E分别作为长方体形成。2个端部控制导体57C位于在x方向上的多个控制导体57A的两端。7个中间控制导体57E配置于在x方向上2个端部控制导体57C之间。7个中间控制导体57E以在y方向上彼此对齐的状态在x方向上彼此隔开间隔地排列。
控制导体57B的端部控制导体57C的顶面50A的面积与控制导体57A的端部控制导体57C的顶面50A的面积相等。因此，靠近基板侧面13地配置的控制导体57B的端部控制导体57C的顶面50A的面积，比第一电源导体51B的顶面50A的面积大。另外，靠近基板侧面14地配置的控制导体57B的端部控制导体57C的顶面50A的面积，比第二电源导体54B的顶面50A的面积大。另外，靠近基板侧面13的端部控制导体57C的顶面50A的面积，比第一输出导体52A的顶面50A的面积、第一输出导体52B的顶面50A的面积和第一接地导体53的顶面50A的面积小。另外，靠近基板侧面14的端部控制导体57C的顶面50A的面积，比第二输出导体55A的顶面50A的面积、第二输出导体55B的顶面50A的面积和第二接地导体56的顶面50A的面积小。
虽然未图示，各端部控制导体57C的厚度与第一电源导体51B的厚度和第二电源导体54B的厚度相等。因此，各端部控制导体57C的体积，比第一电源导体51B的体积和第二电源导体54B的体积大。换言之，第一电源导体51B的体积和第二电源导体54B的体积分别比各端部控制导体57C的体积小。另外，靠近基板侧面13的端部控制导体57C的体积，比第一输出导体52A的体积、第一输出导体52B的体积和第一接地导体53的体积小。另外，靠近基板侧面14的端部控制导体57C的体积，比第二输出导体55A的体积、第二输出导体55B的体积和第二接地导体56的体积小。
控制导体57B的各中间控制导体57E的顶面50A的面积与控制导体57A的各中间控制导体57E的顶面50A的面积相等。因此，控制导体57B的各中间控制导体57E的顶面50A的面积比第一电源导体51A的顶面50A的面积小。
虽然未图示，控制导体57B的各中间控制导体57E的厚度与控制导体57A的各中间控制导体57E的厚度相等。因此，控制导体57B的各中间控制导体57E的体积与控制导体57A的各中间控制导体57E的体积相等。因此，控制导体57B的各中间控制导体57E的体积比第一电源导体51A的体积小。
如图3所示，多个端子20具有第一电源端子21A、21B、第一输出端子22A、22B、第一接地端子23、第二电源端子24A、24B、第二输出端子25A、25B、第二接地端子26和多个控制端子27。本实施方式中，第一电源端子21A、21B和第二电源端子24A、24B对应于第一驱动端子，第一输出端子22A、22B、第一接地端子23、第二输出端子25A、25B和第二接地端子26对应于第二驱动端子。
第一电源端子21A覆盖多个导体50的第一电源导体51A的顶面50A。第一电源端子21B覆盖第一电源导体51B的顶面50A。第一输出端子22A覆盖多个导体50的第一输出导体52A的顶面50A。第一输出端子22B覆盖多个导体50的第一输出导体52B的顶面50A。第一接地端子23覆盖多个导体50的第一接地导体53的顶面50A。第二接地端子26覆盖多个导体50的第二接地导体56的顶面50A。多个控制端子27独立地覆盖多个控制导体57的顶面50A。
在z方向上看的第一电源端子21A、21B、第一输出端子22A、22B、第一接地端子23、第二电源端子24A、24B、第二输出端子25A、25B、第二接地端子26和多个控制端子27的面积的大小关系，与在z方向上看的第一电源导体51A、51B、第一输出导体52A、52B、第一接地导体53、第二电源导体54A、54B、第二输出导体55A、55B、第二接地导体56和多个控制导体57的顶面50A的面积的大小关系相同。
参照图13～图25，对半导体器件1A的制造方法的一例进行说明。如图13所示，半导体器件1A的制造方法具有在基材810形成绝缘膜817的工序。更详细而言，首先，准备平板状的基材810。本实施方式中，基材810使用硅晶片。接着，在基材810的厚度方向上的基材810的一侧的表面形成绝缘膜817。绝缘膜817通过在基材810的厚度方向上的基材810的一侧的表面利用热氧化法使氧化膜成膜后，在该氧化膜上利用等离子体CVD(Chemical VaporDeposition)使氮化膜成膜而形成。此外，将在该工序中所形成的绝缘膜817的朝向厚度方向的表面作为基材主面811。将基材810中的厚度方向上的与基材主面811朝向相反侧的面作为基材背面812。
如图14和图15所示，半导体器件1A的制造方法具有形成多个配线840的工序。更详细而言，首先如图14所示，形成覆盖基材主面811的基底层840A。基底层840A通过在基材主面811的整体利用溅射法使阻挡层成膜后，在该阻挡层上利用溅射法使种子层成膜而形成。此外，阻挡层由厚度为100nm以上且300nm以下的Ti构成。种子层由厚度为200nm以上且600nm以下的Cu构成。接着，如图15所示，在基底层840A上形成多个镀覆层840B。多个镀覆层840B在基底层840A上实施光刻图案化后，通过以基底层840A作为导电路径的电解电镀而形成。此外，多个镀覆层840B由厚度为5μm以上且25μm以下的Cu构成。
如图16所示，半导体器件1A的制造方法具有形成多个导体850的工序。更详细而言，在多个镀覆层840B上形成多个导体850。导体850例如由Cu构成。多个导体850在多个镀覆层840B实施了光刻图案化后，通过将基底层840A和镀覆层840B作为导电路径的电解电镀而形成。
多个导体850的厚度方向的尺寸彼此相等。另外，如图17所示，在厚度方向上看的多个导体850的形状为具有长边和短边的矩形形状。多个导体850之中一部分的长边的长度比其余的导体850的长边的长度短。像这样，多个导体850作为长方体形成。
更详细而言，如图17所示，多个导体850具有第一电源导体851A、851B、第一输出导体852A、852B、第一接地导体853、第二电源导体854A、854B、第二输出导体855A、855B、第二接地导体856和多个控制导体857。另外，多个配线840具有第一电源配线841A、841B、第一输出配线842A、842B、第一接地配线843、第二电源配线844A、844B、第二输出配线845A、845B、第二接地配线846和多个控制配线847。第一电源导体851A连接于第一电源配线841A，第一电源导体851B连接于第一电源配线841B。第一输出导体852A连接于第一输出配线842A，第一输出导体852B连接于第一输出配线842B。第一接地导体853连接于第一接地配线843。第二电源导体854A连接于第二电源配线844A，第二电源导体854B连接于第二电源配线844B。第二输出导体855A连接于第二输出配线845A，第二输出导体855B连接于第二输出配线845B。第二接地导体856连接于第二接地配线846。多个控制导体857独立地连接于多个控制配线847。因此，第一电源导体851A、851B、第一输出导体852A、852B和第一接地导体853的排列方式，与如图3所示的第一电源导体51A、51B、第一输出导体52A、52B和第一接地导体53的排列方式相同。第二电源导体854A、854B、第二输出导体855A、855B和第二接地导体856的排列方式，与图3所示的第二电源导体54A、54B、第二输出导体55A、55B和第二接地导体56的排列方式相同。
如图17所示，在z方向上看的第一电源导体851A、851B、第一输出导体852A、852B、第一接地导体853、第二电源导体854A、854B、第二输出导体855A、855B和第二接地导体856的各自的形状为，x方向成为长边方向且y方向成为短边方向的矩形形状。
第一电源导体851A、851B的顶面850A的x方向的长度分别，比第一输出导体852A、852B的顶面850A的x方向的长度和第一接地导体853的顶面850A的x方向的长度短。第一电源导体851A、851B的顶面850A的y方向的长度分别与第一输出导体852A、852B的顶面850A的y方向的长度和第一接地导体853的顶面850A的y方向的长度相等。虽然未图示，多个导体850的厚度彼此相等。因此，第一电源导体851A、851B的体积分别比第一输出导体852A、852B的体积和第一接地导体853的体积小。
第二电源导体854A、854B的顶面850A的x方向的长度分别比第二输出导体855A、855B的顶面850A的x方向的长度和第二接地导体856的顶面850A的x方向的长度短。第二电源导体854A、854B的顶面850A的y方向的长度分别与第二输出导体855A、855B的顶面850A的y方向的长度和第二接地导体856的顶面850A的y方向的长度相等。另外，如上所述多个导体850的厚度彼此相等，因此，第二电源导体854A、854B的体积分别比第二输出导体855A、855B的体积和第二接地导体856的体积小。
如图18所示，半导体器件1A的制造方法具有将基底层840A的一部分除去的工序。更详细而言，将基底层840A之中没有被镀覆层840B覆盖的部分除去。没有被镀覆层840B覆盖的基底层840A，通过使用H2SO4(硫酸)和H2O2(过氧化氢)的混合溶液的湿蚀刻被除去。其结果是，剩余的基底层840A和层叠在该基底层840A的多个镀覆层840B成为半导体器件1A的多个配线40。
如图19所示，半导体器件1A的制造方法具有安装半导体元件60的工序。更详细而言，在多个配线40上经由焊料层48接合半导体元件60。本实施方式中，通过倒装芯片键合将半导体元件60接合于多个配线40。具体而言，首先，在半导体元件60的各元件电极60a涂布焊料层48(参照图12)。接着，使用夹头(省略图示)将半导体元件60的多个元件电极60a经由焊料层48独立地临时安装在多个配线40。接着，通过回流焊处理使多个焊料层48熔融。最后，通过将多个焊料层48冷却固化而将半导体元件60接合于多个配线40。
如图20所示，半导体器件1A的制造方法具有形成树脂层830的工序。更详细而言，以与基材主面811相接并且覆盖多个配线40、半导体元件60和多个导体850的方式形成树脂层830。树脂层830例如使用热固化树脂，本实施方式中使用黑色的环氧树脂。树脂层830通过压模成型形成。
如图21所示，半导体器件1A的制造方法具有将树脂层830在厚度方向上除去的工序。更详细而言，通过机械研磨将树脂层830之中在厚度方向上的与基板主面11相反侧的部分除去。这时，通过机械研磨将多个导体850之中在厚度方向上的与基材主面811相反侧的部分也一并除去。由此，树脂层830的厚度变薄，并且形成多个导体50。
如图22所示，多个导体50从树脂层830的安装面831露出。即，多个第一电源导体51A、51B、多个第一输出导体52A、52B、多个第一接地导体53、多个第二电源导体54A、54B、多个第二输出导体55A、55B、多个第二接地导体56和多个控制导体57的顶面50A分别从安装面831露出。在此，安装面831为通过机械研磨除去树脂层830时而形成的面，是与基材主面811(参照图21)朝向相同侧的面。
如图23所示，半导体器件1A的制造方法具有将基材810在厚度方向上除去的工序。更详细而言，通过机械研磨将基材810之中包含基材背面812的部分除去。由此，基材810的厚度变薄。
如图24所示，半导体器件1A的制造方法具有形成多个端子20的工序。更详细而言，在多个导体50中从树脂层830的安装面831露出的顶面50A形成独立地相接的多个端子20。多个端子20分别通过无电解电镀形成。
如图25所示，半导体器件1A的制造方法具有作为半导体器件1A进行单片化的工序。更详细而言，使用切割刀将基材810和树脂层830沿着切断线CL切断，由此分割为多个单片。这些单片中包括1个半导体元件60，构成半导体器件1A。通过以上的工序，制造半导体器件1A。
半导体器件1A的制造方法中的多个导体850分别由Cu构成。在该制造方法中，在多个配线840上独立地形成多个导体850之后，将树脂层830进行模塑成型。树脂层830使用黑色的环氧树脂，通过压模成型而形成。
在形成树脂层830的情况下，在z方向上层叠有基材810和树脂层830的组装体中有时发生翘曲。该组装体的翘曲是指，相对于组装体的中央部，组装体的外周部向z方向上浮起的变形。在后工序中将组装体利用吸附装置进行吸附而搬送，由于组装体的翘曲，存在不能良好地吸附的情况。另外，由于组装体翘曲，在利用切割刀将组装体进行单片化的情况下也存在不能准确地进行单片化的情况。像这样，有可能不能稳定地制造半导体器件1A。
作为这样的组装体的翘曲，本实施方式中，由第一电源导体51A、51B、第一输出导体52A、52B和第一接地导体53构成的第一组，以及由第二电源导体54A、54B、第二输出导体55A、55B和第二接地导体56构成的第二组被排列的方向即x方向的组装体的翘曲，比控制导体57A、57B被排列的方向即y方向的组装体的翘曲大。鉴于这一点，本申请发明者发现，随着第一电源导体51A、51B、第一输出导体52A、52B、第一接地导体53、第二电源导体54A、54B、第二输出导体55A、55B和第二接地导体56的总计体积变大，组装体的翘曲变大的事实。认为其理由如下。
在压模成型时，在构成树脂层830的环氧树脂的填充时或环氧树脂的固化时，模具的空气内的温度变高。由此，形成多个导体850的Cu再结晶化。在该Cu的再结晶化时Cu凝缩，组装体会因为多个导体50凝缩时施加于基材810和树脂层830的应力而发生翘曲。此外，多个配线40也由Cu构成，由于比多个导体50的体积小，认为与多个导体50相比，关于组装体的翘曲的影响较小。
因此，在多个导体850中构成为将组装体的翘曲较大的第一电源导体851A、851B、第一输出导体852A、852B、第一接地导体853、第二电源导体854A、854B、第二输出导体855A、855B和第二接地导体856的总计体积减少的结构。具体而言，使第一电源导体851A、851B和第二电源导体854A、854B的体积分别比第一输出导体852A、852B的体积、第一接地导体853的体积、第二输出导体855A、855B的体积和第二接地导体856的体积小。由此，在树脂层830的形成时，由多个导体850的凝缩导致的应力降低，能够降低组装体的翘曲。
依据本实施方式的半导体器件1A，能够获得以下的效果。
(1-1)在半导体元件60的第一电路61中流通的电流，比在第二电路62中流通的电流变大。因此，为了降低第一电路61与连接于第一电路61的端子20之间的导电路径的电阻，使多个导体50之中与第一电路61电连接的第一电源导体51A、51A、第一输出导体52A、52B、第一接地导体53、第二电源导体54A、54B、第二输出导体55A、55B和第二接地导体56的体积比控制导体57的体积大。另一方面，通过如上所述的作用，当增大第一电源导体51A、51A、第一输出导体52A、52B、第一接地导体53、第二电源导体54A、54B、第二输出导体55A、55B和第二接地导体56的体积，在半导体器件1A的制造工序中形成树脂层830时，基材810与树脂层830的组装体的翘曲变大。
因此，本实施方式中，使第一电源导体51A、51B的各自的体积比第一输出导体52A、52B的体积和第一接地导体53的体积小。使第二电源导体54A、54B的各自的体积比第二输出导体55A、55B的体积和第二接地导体56的体积小。依据该结构，在半导体器件1A的制造工序中的形成多个导体850的工序中，由于第一电源导体851A、851B的体积比第一输出导体852A、852B的体积和第一接地导体853的体积小，第二电源导体854A、854B的体积比第二输出导体855A、855B的体积和第二接地导体856的体积小，因此形成树脂层830时能够降低基材810和树脂层830的组装体的翘曲。因此，在后工序中，组装体的搬送变得容易，另外在进行单片化时能够容易地进行切割。因此，能够降低第一电路61与连接于第一电路61的端子20之间的导电路径中的电阻，并且能够稳定地制造半导体器件1A。
(1-2)相对于密封树脂30在z方向上露出的第一电源导体51A、51B的顶面50A的面积分别比相对于密封树脂30在z方向上露出的第一输出导体52A、52B的顶面50A的面积和第一接地导体53的顶面50A的面积小。相对于密封树脂30在z方向上露出的第二电源导体54A、54B的顶面50A的面积，比相对于密封树脂30在z方向上露出的第二输出导体55A、55B的顶面50A的面积和第二接地导体56的顶面50A的面积小。依据该结构，在半导体器件1A的制造工序中的形成多个导体850的工序中，使第一电源导体851A、851B的体积比第一输出导体852A、852B的体积和第一接地导体853的体积小，并且使第二电源导体854A、854B的体积比第二输出导体855A、855B的体积和第二接地导体856的体积小。并且，在切除树脂层830的工序中通过使树脂层830的厚度较薄，相对于密封树脂30在z方向上露出的第一电源导体51A、51B的顶面50A的面积分别，比相对于密封树脂30在z方向上露出的第一输出导体52A、52B的顶面50A的面积和第一接地导体53的顶面50A的面积小，相对于密封树脂30在z方向上露出的第二电源导体54A、54B的顶面50A的面积，比相对于密封树脂30在z方向上露出的第二输出导体55A、55B的顶面50A的面积和第二接地导体56的顶面50A的面积小。像这样，对树脂层830进行研磨的结果是，通过从树脂层830在z方向上露出的导体850的面积关系，实现降低组装体的翘曲的构造，因此，能够使各导体850的形状简单化，容易形成各导体850。
(1-3)第一输出导体52A、52B、第一接地导体53、第二输出导体55A、55B和第二接地导体56的体积分别比控制导体57的体积大。依据该结构，能够降低在流通较大的电流的第一电路61与电连接于第一电路61的端子20之间的导电路径中的电阻，能够实现半导体器件1A的散热性的提高。
(1-4)第一输出导体52A、52B的顶面50A、第一接地导体53的顶面50A、第二输出导体55A、55B的顶面50A和第二接地导体56的顶面50A的面积，比控制导体57的顶面50A的面积大。依据该结构，第一输出导体52A、52B、第一接地导体53、第二输出导体55A、55B和第二接地导体56分别成为比控制导体57更适合于流通较大的电流的结构。
而且，在z方向上看的第一输出端子22A、22B、第一接地端子23、第二输出端子25A、25B和第二接地端子26的面积变得比在z方向上看的控制端子27的面积大。由此，在将半导体器件1A安装于配线基板(省略图示)时，配线基板的配线图案与第一输出端子22A、22B、第一接地端子23、第二输出端子25A、25B和第二接地端子26的接合面积，变得比配线基板的配线图案与控制端子27的接合面积大。因此，配线基板与第一输出端子22A、22B、第一接地端子23、第二输出端子25A、25B和第二接地端子26之间的电阻，变得比配线基板与控制端子27之间的电阻小。因此，第一输出端子22A、22B、第一接地端子23、第二输出端子25A、25B和第二接地端子26分别成为比控制端子27更适合于流通较大的电流的结构。
(1-5)多个控制导体57相比第一电源导体51A、51B、第一输出导体52A、52B、第一接地导体53、第二电源导体54A、54B、第二输出导体55A、55B和第二接地导体56在y方向上配置于外方。依据该结构，使第一输出导体52A、52B、第一接地导体53、第二输出导体55A、55B和第二接地导体56的x方向的长度分别形成得较大，由此能够使第一输出导体52A、52B、第一接地导体53、第二输出导体55A、55B和第二接地导体56的体积形成得较大。因此，能够抑制半导体器件1A的y方向的大小的大型化，并且能够增大第一输出导体52A、52B、第一接地导体53、第二输出导体55A、55B和第二接地导体56的体积。
而且，在y方向上看，在与第一电源导体51A、51B、第一输出导体52A、52B和第一接地导体53重叠的位置能够配置多个控制导体57，在与第二电源导体54A、54B、第二输出导体55A、55B和第二接地导体56重叠的位置能够配置多个控制导体57，因此，能够确保在x方向上的多个控制导体57的配置空间。
(1-6)控制导体57具有：设置在基板10的四角的4个端部控制导体57C；和在x方向上隔开间隔的2个端部控制导体57C之间所设置的中间控制导体57E。端部控制导体57C的顶面50A的面积比中间控制导体57E的顶面50A的面积大。依据该结构，通过使端部控制导体57C的面积增大，在将半导体器件1A利用焊料等安装在配线基板的状态下，基板10的四角的控制导体57与配线基板的接合力变大。因此，能够缓和伴随半导体器件1A的使用时产生的热的影响的、在基板10的四角的热应力集中。其结果是，能够抑制在半导体器件1A与配线基板之间存在的焊料中发生皲裂。
(1-7)第一输出导体52A、52B、第一接地导体53、第二输出导体55A、55B和第二接地导体56的顶面50A的x方向的长度，比控制导体57的顶面50A的x方向的长度长。换言之，第一输出导体52A、52B和第一接地导体53的顶面50A中，分别使与第一电源导体51A、51B、第一输出导体52A、52B和第一接地导体53的排列方向即y方向正交的x方向的长度长。第二输出导体55A、55B和第二接地导体56的顶面50A中，分别使与第一电源导体51A、51B、第一输出导体52A、52B和第一接地导体53的排列方向即y方向正交的x方向的长度长。依据该结构，能够抑制半导体器件1A的y方向的大小的大型化，并且能够降低第一输出导体52A、52B、第一接地导体53、第二输出导体55A、55B和第二接地导体56的电阻。
另外，通过使在x方向上与第一电路61相对的第一输出导体52A、52B和第一接地导体53的x方向的长度长，能够使第一输出导体52A、52B和第一接地导体53靠近第一电路61。由此，第一输出端子22A、22B和第一接地端子23与第一电路61之间的导电路径变短，因此第一输出端子22A、22B和第一接地端子23与第一电路61之间的电阻变小。
另外，同样地，通过使在x方向上与第一电路61相对的第二输出导体55A、55B和第二接地导体56的x方向的长度长，能够使第二输出导体55A、55B和第二接地导体56靠近第一电路61。由此，第二输出端子25A、25B和第二接地端子26与第一电路61之间的导电路径变短，因此第二输出端子25A、25B和第二接地端子26与第一电路61之间的电阻变小。
(1-8)多个配线40之中第一电源配线41A、41B、第一输出配线42A、42B、第一接地配线43、第二电源配线44A、44B、第二输出配线45A、45B和第二接地配线46的宽度，比控制配线47的连接配线部47b的宽度大。依据该结构，能够降低与流通比第二电路62大的电流的第一电路61连接的配线40的电阻。
(1-9)在基板10的x方向的两端部中在y方向上排列的多个导体50之中与体积较大的导体50连接的配线40的宽度，比与体积较小的导体50连接的配线40的宽度大。本实施方式中，第一输出配线42A、42B的宽度和第一接地配线43的宽度分别比第一电源配线41A、41B的宽度大。第二输出配线45A、45B的宽度和第二接地配线46的宽度分别比第二电源配线44A、44B的宽度大。依据该结构，通过使靠近第一电路61的配线40的宽度增大，能够降低第一电路61与端子20之间的导电路径的电阻。
(1-10)多个控制导体57分别相比半导体元件60位于y方向的外方。依据该结构，在x方向上，能够确保多个控制导体57的配置空间。因此，能够确保在x方向上相邻的控制导体57之间的空间，在半导体器件1A安装在配线基板的状态下，能够抑制控制导体57彼此的短路的发生。
(1-11)第一输出配线42A、42B分别具有倾斜部42c，第二输出配线45A、45B分别具有倾斜部45c。依据该结构，能够降低在x方向上第一输出配线42A、42B的宽幅配线部42a之中靠近窄幅配线部42b的端部的面积的减少，能够降低在x方向上第二输出配线45A、45B的宽幅配线部45a之中靠近窄幅配线部45b的端部的面积的减少。因此，能够降低第一输出配线42A、42B和第二输出配线45A、45B的电阻。
(1-12)第一电源配线41A、41B的窄幅配线部41b配置在比宽幅配线部41a靠近y方向上的基板10的中央部，第二电源配线44A、44B的窄幅配线部44b配置在比宽幅配线部44a更靠近y方向上的基板10的中央部。依据该结构，能够使第一输出配线42A、42B的宽幅配线部42a的宽度增大，能够使第二输出配线45A、45B的宽幅配线部45a的宽度增大。因此，能够使第一输出配线42A、42B的各自的电阻和第二输出配线45A、45B的各自的电阻降低。
(1-13)半导体元件60相对于多个配线40通过倒装芯片键合而接合。依据该结构，与将半导体元件60的元件主面60s与多个配线40例如通过导线连接的结构相比较，能够使密封树脂30的厚度较薄。因此，能够实现半导体器件1A的低高度化。
(1-14)第一接地配线43具有槽缝43a。半导体元件60的元件电极60a在第一接地配线43中夹着槽缝43a分别接合于两侧。依据该结构，半导体元件60之中第一开关部61A的元件电极60a接合于第一接地配线43之中比槽缝43a靠近基板侧面15的部分，第二开关部61B的元件电极60a接合于第一接地配线43之中比槽缝43a靠近基板侧面16的部分。由此，在半导体器件1A的使用时，能够抑制由第一开关部61A和第二开关部61B这两者产生的噪声在这两个开关部中彼此干扰。
第二接地配线46具有槽缝46a。半导体元件60的元件电极60a在第二接地配线46中夹着槽缝46a分别接合于两侧。依据该结构，半导体元件60之中第三开关部61C的元件电极60a接合于第二接地配线46之中比槽缝46a更靠近基板侧面15的部分，第四开关部61D的元件电极60a接合于第二接地配线46之中比槽缝46a更靠近基板侧面16的部分。由此，在半导体器件1A的使用时，能够抑制由第三开关部61C和第四开关部61D这两者产生的噪声在这两个开关部彼此干扰。
(1-15)多个导体50在z方向上看位于比密封树脂30的周边缘靠内方。由此，在半导体器件1A的制造工序中切断树脂层830和基材810来进行单片化的工序中，由于切割刀没有切断多个导体50，因此能够抑制在多个导体50发生缺损。
<第二实施方式(第一侧面)>
参照图26～图28，对基于第一方面的第二实施方式的半导体器件1B进行说明。本实施方式的半导体器件1B与上述第一实施方式的半导体器件1A相比较，多个端子、多个配线、多个导体和半导体元件的结构不同。在以下的说明中，存在对于与第一实施方式的半导体器件1A共通的构成要素标注相同的附图标记，省略其说明的情况。
如图27和图28所示，半导体器件1B具有多个配线40X、多个导体50X和半导体元件60X。半导体元件60X具有第一电路61和第二电路62。第一电路61与第一实施方式的第一电路61(参照图4)相比较，开关部的数量较少。第一电路61具有第一开关部61A和第二开关部61B。换言之，本实施方式的第一电路61不具有第三开关部61C和第四开关部61D。各开关部61A、61B的结构与第一实施方式的各开关部61A、61B的结构相同。第二电路62具有控制各开关部61A、61B的控制电路。
本实施方式中，如图27所示，形成第二电路62的电路区域RD与第一实施方式的电路区域RD为相同的大小和形状。即本实施方式的电路区域RD具有2个凹部RD1、RD2和各区域R1～R4。
本实施方式的形成第一开关部61A的电路区域即电路区域RSA比第一实施方式的电路区域RSA大。本实施方式的电路区域RSA的面积为第一实施方式的电路区域RSA的面积的大约2倍。本实施方式的电路区域RSA的在z方向上看的形状为y方向成为长边方向且x方向成为短边方向的矩形形状。
本实施方式的形成第二开关部61B的电路区域即电路区域RSB，比第一实施方式的电路区域RSB大。本实施方式的电路区域RSB的面积为第一实施方式的电路区域RSB的面积的大约2倍。本实施方式的电路区域RSB的在z方向上看的形状为y方向成为长边方向且x方向成为短边方向的矩形形状。电路区域RSB的大小与电路区域RSA的大小相等。
电路区域RSA配置在电路区域RD的凹部RD1内，电路区域RSB配置在电路区域RD的凹部RD2内。电路区域RSA以与电路区域RSB在y方向上对齐的状态在x方向上隔开间隔地配置。
多个配线40X具有第一电源配线41、第一输出配线42、第一接地配线43、第二电源配线44、第二输出配线45和第二接地配线46。即本实施方式的多个配线40X与第一实施方式的多个配线40相比较，不同点在于第一电源配线、第一输出配线、第二电源配线和第二输出配线的数量变成1个。另外，多个配线40X具有多个控制配线47。多个控制配线47的数量与第一实施方式的多个配线40的多个控制配线47的数量相等。本实施方式中，第一电源配线41和第二电源配线44与第一驱动配线对应，第一输出配线42、第一接地配线43、第二输出配线45和第二接地配线46与第二驱动配线对应。
第一电源配线41、第一输出配线42和第一接地配线43与第一开关部61A电连接。即，第一电源配线41是用于对第一开关部61A供给来自外部电源(省略图示)的电流的配线，第一输出配线42是用于从第一开关部61A向半导体器件1B的外部输出电流的配线，第一接地配线43是用于设定第一开关部61A的接地的配线。
第一电源配线41、第一输出配线42和第一接地配线43在y方向上配置在基板侧面13附近。第一电源配线41、第一输出配线42和第一接地配线43以在x方向上彼此对齐的状态在y方向上彼此隔开间隔地排列。第一接地配线43在y方向上配置在基板主面11的中央部。第一电源配线41和第一输出配线42在y方向上分散地配置在第一接地配线43的两侧。第一电源配线41在y方向上比第一接地配线43更靠近基板侧面15地配置。第一输出配线42在y方向上比第一接地配线43更靠近基板侧面16地配置。
第二电源配线44、第二输出配线45和第二接地配线46与第二开关部61B电连接。即，第二电源配线44是用于对第二开关部61B供给来自外部电源(省略图示)的电流的配线，第二输出配线45是用于从第二开关部61B向半导体器件1B的外部输出电流的配线，第二接地配线46是用于设定第二开关部61B的接地的配线。
第二电源配线44、第二输出配线45和第二接地配线46在y方向上配置在基板侧面14附近。第二电源配线44、第二输出配线45和第二接地配线46以在x方向上彼此对齐的状态在y方向上彼此隔开间隔地排列。第二接地配线46在y方向上配置在基板主面11的中央部。第二电源配线44和第二输出配线45在y方向上分散地配置在第二接地配线46两侧。第二电源配线44在y方向上比第二接地配线46更靠近基板侧面15地配置。第二输出配线45在y方向上比第二接地配线46更靠近基板侧面16地配置。
第二电源配线44、第二输出配线45和第二接地配线46在y方向上与第一电源配线41、第一输出配线42和第一接地配线43隔开间隔地配置。在x方向上看，第二电源配线44与第一电源配线41重叠，第二输出配线45与第一输出配线42重叠，第二接地配线46与第一接地配线43重叠。
另外，与第一实施方式的多个配线40相比较，第一电源配线41、第一输出配线42、第一接地配线43、第二电源配线44、第二输出配线45和第二接地配线46的形状不同。
如图28所示，第一电源配线41具有宽幅配线部41a和窄幅配线部41b。即第一电源配线41与第一实施方式的第一电源配线41A、41B不同，不具有连接配线部41c。宽幅配线部41a的宽度比第一实施方式的第一电源配线41A、41B的宽幅配线部41a的宽度大。窄幅配线部41b的宽度比第一实施方式的第一电源配线41A、41B的窄幅配线部41b的宽度大。在窄幅配线部41b接合有半导体元件60X的8个元件电极60a。8个元件电极60a包括2排以在y方向上对齐的状态在x方向上彼此隔开间隔地排列的4个元件电极60a的排。这2排的元件电极60a以在x方向上对齐的状态在y方向上彼此隔开间隔。
窄幅配线部41b在y方向上相对于宽幅配线部41a更靠近第一接地配线43(靠近基板侧面16)地配置。由此，在第一电源配线41形成有凹陷区域41d。在凹陷区域41d中配置有与第二电路62的第一区域R1(参照图27)电连接的控制配线47的连接端部47c。
在z方向上看的第一输出配线42的形状，相对于在基板10的y方向的中央部沿着x方向延伸的假想中心线为与在z方向上看的第一电源配线41的形状大致对称的形状。因此，第一输出配线42与第一电源配线41的宽幅配线部41a和窄幅配线部41b同样地，具有宽幅配线部42a和窄幅配线部42b。在窄幅配线部42b接合有8个元件电极60a。窄幅配线部42b的8个元件电极60a的排列方式，与窄幅配线部41b的8个元件电极60a的排列方式相同。另外，在第一输出配线42中，与第一电源配线41的凹陷区域41d同样地形成有凹陷区域42d。在凹陷区域42d中配置有与第二电路62的第二区域R2(参照图27)电连接的控制配线47的连接端部47c。
第一接地配线43沿着x方向延伸。第一接地配线43不具有槽缝43a。在z方向上看的第二电源配线44的形状为，相对于在基板10的y方向的中央部沿着x方向延伸的假想中心线与在z方向上看的第一电源配线41的形状对称的形状。因此，第二电源配线44与第一电源配线41的宽幅配线部41a和窄幅配线部41b同样地，具有宽幅配线部44a和窄幅配线部44b。在窄幅配线部44b接合有8个元件电极60a。设置于窄幅配线部44b的8个元件电极60a的排列方式，与窄幅配线部41b的8个元件电极60a的排列方式是相同的。另外，在第二电源配线44中，与第一电源配线41的凹陷区域41d同样地形成有凹陷区域44d。在凹陷区域44d中配置有与第二电路62的第三区域R3(参照图27)电连接的控制配线47的连接端部47c。
在z方向上看的第二输出配线45的形状为，相对于在基板10的y方向的中央部沿着x方向延伸的假想中心线与在z方向上看的第一输出配线42的形状对称的形状。因此，第二输出配线45与第一输出配线42的宽幅配线部42a和窄幅配线部42b同样地具有宽幅配线部45a和窄幅配线部45b。另外，在第二输出配线45中与第一输出配线42的凹陷区域42d同样地形成有凹陷区域45d。在凹陷区域45d中，配置有与第二电路62的第四区域R4电连接的控制配线47的连接端部47c。
在z方向上看的第二接地配线46的形状为，相对于在基板10的y方向的中央部沿着x方向延伸的假想中心线与在z方向上看的第一接地配线43的形状对称的形状。第二接地配线46不具有槽缝46a。此外，与各配线41～46接合的元件电极60a的数量能够任意地变更。
本实施方式的多个导体50X包括第一电源导体51、第一输出导体52、第一接地导体53、第二电源导体54、第二输出导体55和第二接地导体56。即本实施方式的多个导体50X与第一实施方式的多个导体50相比较，不同点在于第一电源配线、第一输出配线、第二电源配线和第二输出配线的数量分别成为1个。另外，多个导体50X具有多个控制导体57。多个控制导体57的数量与第一实施方式的多个导体50的多个控制导体57的数量相等。本实施方式中，第一电源导体51和第二电源导体54与第一驱动导体对应，第一输出导体52、第一接地导体53、第二输出导体55和第二接地导体56与第二驱动导体对应。
第一电源导体51的大小和形状与第一实施方式的第一电源导体51A的大小和形状相等。即，第一电源导体51的顶面50A的面积与第一电源导体51A的顶面50A的面积相等。第一电源导体51的体积与第一电源导体51A的体积相等。
第一输出导体52的大小和形状与第一实施方式的第一输出导体52A的大小和形状相等。即，第一输出导体52的顶面50A的面积与第一输出导体52A的顶面50A的面积相等。第一输出导体52的体积与第一输出导体52A的体积相等。
第一接地导体53的大小和形状与第一实施方式的第一接地导体53的大小和形状相等。即本实施方式的第一接地导体53的顶面50A的面积与第一实施方式的第一接地导体53的顶面50A的面积相等。本实施方式的第一接地导体53的体积与第一实施方式的第一接地导体53的体积相等。
因此，第一电源导体51的顶面50A的面积，比第一输出导体52的顶面50A和第一接地导体53的顶面50A的面积小。第一输出导体52的顶面50A的面积与第一接地导体53的顶面50A的面积相等。第一电源导体51的体积比第一输出导体52的体积和第一接地导体53的体积小。第一输出导体52的体积与第一接地导体53的体积相等。
另外，本实施方式中，与第一实施方式相比较减少了第一电源配线和第一输出配线的数量，与此相应地将第一电源配线41的宽度和第一输出配线42的宽度分别增大。
如图28所示，第一电源配线41的宽度为第一电源导体51的顶面50A的y方向的长度的2倍以上。本实施方式中，第一电源配线41的宽度为第一电源导体51的2倍以上且3倍以下。第一输出配线42的宽度为第一输出导体52的顶面50A的y方向的长度的2倍以上。本实施方式中，第一输出配线42的宽度为第一输出导体52的顶面50A的y方向的长度的2倍以上且3倍以下。
第二电源导体54的大小和形状与第一实施方式的第二电源导体54A的大小和形状相等。即，第二电源导体54的顶面50A的面积与第二电源导体54A的顶面50A的面积相等。第二电源导体54的体积与第二电源导体54A的体积相等。
第二输出导体55的大小和形状与第一实施方式的第二输出导体55A的大小和形状相等。即，第二输出导体55的顶面50A的面积与第二输出导体55A的顶面50A的面积相等。第二输出导体55的体积与第二输出导体55A的体积相等。
第二接地导体56的大小和形状与第一实施方式的第二接地导体56的大小和形状相等。即本实施方式的第二接地导体56的顶面50A的面积与第一实施方式的第二接地导体56的顶面50A的面积相等。本实施方式的第二接地导体56的体积与第一实施方式的第二接地导体56的体积相等。
因此，第二电源导体54的顶面50A的面积，比第二输出导体55的顶面50A和第二接地导体56的顶面50A的面积小。第二输出导体55的顶面50A的面积与第二接地导体56的顶面50A的面积相等。第二电源导体54的体积比第二输出导体55的体积和第二接地导体56的体积小。第二输出导体55的体积与第二接地导体56的体积相等。
另外，本实施方式中，与第一实施方式相比较减少了第二电源配线和第二输出配线的数量，与此相应地使第二电源配线44的宽度和第二输出配线45的宽度分别增加。
如图28所示，第二电源配线44的宽度为第二电源导体54的顶面50A的y方向的长度的2倍以上。本实施方式中，第二电源配线44的宽度为第二电源导体54的顶面50A的y方向的长度的2倍以上且3倍以下。第二输出配线45的宽度为第二输出导体55的顶面50A的y方向的长度的2倍以上。本实施方式中，第二输出配线45的宽度为第二输出导体55的顶面50A的y方向的长度的2倍以上且3倍以下。
如图26所示，半导体器件1B包括多个端子20X。多个端子20X具有第一电源端子21、第一输出端子22、第一接地端子23、第二电源端子24、第二输出端子25和第二接地端子26。即本实施方式的多个端子20X与第一实施方式的多个端子20相比较，不同点在于第一电源端子、第一输出端子、第二电源端子和第二输出端子的数量变成1个。另外多个端子20X具有多个控制端子27。多个控制端子27的数量与第一实施方式的多个端子20的多个控制端子27的数量相等。本实施方式中，第一电源端子21和第二电源端子24与第一驱动端子对应，第一输出端子22、第一接地端子23、第二输出端子25和第二接地端子26与第二驱动端子对应。
依据本实施方式的半导体器件1B，除了第一实施方式的效果以外还能够获得以下的效果。
(2-1)在密封树脂30的x方向的一侧的端部排列有第一电源导体51、第一输出导体52和第一接地导体53，在密封树脂30的x方向的另一侧的端部排列有第二电源导体54、第二输出导体55和第二接地导体56。依据该结构，使体积比控制导体57的体积大的导体50的数量比第一实施方式变少，由此能够减少树脂层830和基材810(均参照图25)的组装体的翘曲。
而且，连接于第一电路61的配线40的数量也比第一实施方式减少，因此在y方向上排列的配线40的数量减少。由此，本实施方式中，使第一电源配线41的宽度和第一输出配线42的宽度分别增大。另外，使第二电源配线44的宽度和第二输出配线45的宽度分别增大。因此，能够使第一电源配线41、第一输出配线42、第二电源配线44和第二输出配线45的电阻分别降低。
(2-2)第一电源配线41的宽度为第一电源导体51的顶面50A的y方向的长度的2倍以上，第二电源配线44的宽度为第二电源导体54的顶面50A的y方向的长度的2倍以上。依据该结构，能够使第一电源配线41和第二电源配线44的各自的电阻降低。因此，构成为使第一电路61的第一开关部61A和第二开关部61B的各自中适合流通较大的电流的结构。
(2-3)第一输出配线42的宽度为第一输出导体52的顶面50A的y方向的长度的2倍以上，第二输出配线45的宽度为第二输出导体55的顶面50A的y方向的长度的2倍以上。依据该结构，能够将第一输出配线42和第二输出配线45各自的电阻降低。因此，构成为在第一电路61的第一开关部61A和第二开关部61B的各自中适合流通较大的电流的结构。
<变形例(第一方面)>
上述各实施方式例示了本发明涉及的半导体器件能够获得的方式的例子，意图不在于限制其方式。本发明涉及的半导体器件能够获得与上述各实施方式所例示的方式不同的方式。其一例为，将上述各实施方式的结构的一部分进行置换、变更或者省略的方式，或者对上述各实施方式追加了新的结构的方式。另外，以下的各变形例只要没有技术上的矛盾，就能够相互组合。在以下的各变形例中，关于与上述各实施方式共通的部分，标注与上述各实施方式相同的附图标记而省略其说明。
在上述第一实施方式中，第一电源配线41A、41B、第一输出配线42A、42B、第一接地配线43、第二电源配线44A、44B、第二输出配线45A、45B和第二接地配线46的形状分别能够变更。例如，可以将这些配线的形状如图29所示的第一例和图30所示的第二例所示的方式进行变更。
如图29所示，在第一例中，多个配线40的宽度比第一实施方式的多个配线40的宽度窄。具体而言，第一电源配线41A、41B分别与第一实施方式的第一电源配线41A同样地，具有宽幅配线部41a、窄幅配线部41b和连接配线部41c。第一电源配线41A的宽幅配线部41a的宽度比第一实施方式的第一电源配线41A的宽幅配线部41a的宽度窄，第一电源配线41B的宽幅配线部41a的宽度比第一实施方式的第一电源配线41B的宽幅配线部41a的宽度窄。在图示的例子中，第一电源配线41A的宽幅配线部41a的宽度与第一电源导体51A的顶面50A的y方向的长度相等，第一电源配线41B的宽幅配线部41a的宽度与第一电源导体51B的顶面50A的y方向的长度相等。在此，第一电源配线41A的宽幅配线部41a的宽度与第一电源导体51A的顶面50A的y方向的长度之差如果例如在第一电源导体51A的顶面50A的y方向的长度的5％以内，则可以说第一电源配线41A的宽幅配线部41a的宽度与第一电源导体51A的顶面50A的y方向的长度相等。另外，第一电源配线41B的宽幅配线部41a的宽度与第一电源导体51B的顶面50A的y方向的长度之差如果例如在第一电源导体51B的顶面50A的y方向的长度的5％以内，则可以说第一电源配线41B的宽幅配线部41a的宽度与第一电源导体51B的顶面50A的y方向的长度相等。
在图示的例子中，第一电源配线41A的连接配线部41c的宽度比第一实施方式的第一电源配线41A的连接配线部41c的宽度窄，第一电源配线41B的连接配线部41c的宽度比第一实施方式的第一电源配线41B的连接配线部41c的宽度窄。在图示的例子中，第一电源配线41A的连接配线部41c的宽度与第一电源配线41A的窄幅配线部41b的宽度相等，第一电源配线41B的连接配线部41c的宽度与第一电源配线41B的窄幅配线部41b的宽度相等。
第一输出配线42A、42B具有外方配线部42e和内方配线部42f。第一输出配线42A的内方配线部42f与第一实施方式的第一输出配线42A的窄幅配线部42b对应，第一输出配线42B的内方配线部42f与第一实施方式的第一输出配线42B的窄幅配线部42b对应。第一输出配线42A的外方配线部42e在x方向上配置在比第一输出配线42A的内方配线部42f更靠外方(靠近基板侧面13)。第一输出配线42B的外方配线部42e在x方向上配置在比第一输出配线42B的内方配线部42f更靠外方(靠近基板侧面13)。
在图示的例子中，第一输出配线42A的外方配线部42e的宽度比第一输出配线42A的内方配线部42f的宽度小。在该外方配线部42e配置有第一输出导体52A。外方配线部42e的宽度与第一输出导体52A的顶面50A的y方向的长度相等。在此，外方配线部42e的宽度与第一输出导体52A的顶面50A的y方向的长度之差如果例如在第一输出导体52A的顶面50A的y方向的长度的5％以内，则可以说外方配线部42e的宽度与第一输出导体52A的顶面50A的y方向的长度相等。
在图示的例子中，第一输出配线42B的外方配线部42e的宽度比第一输出配线42B的内方配线部42f的宽度小。在该外方配线部42e配置有第一输出导体52B。外方配线部42e的宽度与第一输出导体52B的顶面50A的y方向的长度相等。在此，外方配线部42e的宽度与第一输出导体52B的顶面50A的y方向的长度之差如果例如在第一输出导体52B的顶面50A的y方向的长度的5％以内，则可以说外方配线部42e的宽度与第一输出导体52B的顶面50A的y方向的长度相等。
第一接地配线43具有外方配线部43d和内方配线部43e。在内方配线部43e形成有在x方向上延伸的槽缝43a。内方配线部43e为在x方向上形成槽缝43a的部分，且为在z方向上看与半导体元件60(参照图4)重叠的部分。内方配线部43e具有由槽缝43a划分的第一配线部43b和第二配线部43c。外方配线部43d配置在比内方配线部43e靠x方向的外方(靠近基板侧面13)。外方配线部43d也可以说配置在比槽缝43a靠x方向的外方(靠近基板侧面13)。
在图示的例子中，内方配线部43e的宽度比第一实施方式的第一接地配线43的宽度小。外方配线部43d的宽度比内方配线部43e的宽度小。外方配线部43d的宽度与第一接地导体53的顶面50A的y方向的长度相等。因此，外方配线部43d的宽度与第一接地导体53的顶面50A的y方向的长度之差如果例如在第一接地导体53的顶面50A的y方向的长度的5％以内，则可以说外方配线部43d的宽度与第一接地导体53的顶面50A的y方向的长度相等。
在z方向上看的第二电源配线44A、44B的形状为，相对于在基板10的x方向的中央部沿着y方向延伸的假想中心线成与在z方向上看的第一电源配线41A、41B的形状对称的形状。因此，第二电源配线44A的宽幅配线部44a与第一电源配线41A的宽幅配线部41a对应，第二电源配线44A的窄幅配线部44b与第一电源配线41A的窄幅配线部41b对应，第二电源配线44A的连接配线部44c与第一电源配线41A的连接配线部41c对应。另外，第二电源配线44B的宽幅配线部44a与第一电源配线41B的宽幅配线部41a对应，第二电源配线44B的窄幅配线部44b与第一电源配线41B的窄幅配线部41b对应，第二电源配线44B的连接配线部44c与第一电源配线41B的连接配线部41c对应。
在第二电源配线44A的宽幅配线部44a配置有第二电源导体54A，在第二电源配线44B的宽幅配线部44a配置有第二电源导体54B。第二电源配线44A的宽幅配线部44a的宽度与第二电源导体54A的顶面50A的y方向的长度相等，第二电源配线44B的宽幅配线部44a的宽度与第二电源导体54B的顶面50A的y方向的长度相等。在此，第二电源配线44A的宽幅配线部44a的宽度与第二电源导体54A的顶面50A的y方向的长度之差如果例如在第二电源导体54A的顶面50A的y方向的长度的5％以内，则可以说第二电源配线44A的宽幅配线部44a的宽度与第二电源导体54A的顶面50A的y方向的长度相等。另外，第二电源配线44B的宽幅配线部44a的宽度与第二电源导体54B的顶面50A的y方向的长度之差如果例如在第二电源导体54B的顶面50A的y方向的长度的5％以内，则可以说第二电源配线44B的宽幅配线部44a的宽度与第二电源导体54B的顶面50A的y方向的长度相等。
在z方向上看的第二输出配线45A、45B的形状为，相对于基板10的在x方向的中央部沿着y方向延伸的假想中心线成与在z方向上看的第一输出配线42A、42B的形状对称的形状。因此，第二输出配线45A、45B分别具有外方配线部45e和内方配线部45f。外方配线部45e与外方配线部42e对应，内方配线部45f与内方配线部42f对应。
在第二输出配线45A的外方配线部45e中配置与第二输出导体55A，在第二输出配线45B的外方配线部45e中配置有第二输出导体55B。第二输出配线45A的外方配线部45e的宽度与第二输出导体55A的顶面50A的y方向的长度相等，第二输出配线45B的外方配线部45e的宽度与第二输出导体55B的顶面50A的y方向的长度相等。在此，第二输出配线45A的外方配线部45e的宽度与第二输出导体55A的顶面50A的y方向的长度之差如果例如在第二输出导体55A的顶面50A的y方向的长度的5％以内，则可以说第二输出配线45A的外方配线部45e的宽度与第二输出导体55A的顶面50A的y方向的长度相等。另外，第二输出配线45B的外方配线部45e的宽度与第二输出导体55B的顶面50A的y方向的长度之差如果例如在第二输出导体55B的顶面50A的y方向的长度的5％以内，则可以说第二输出配线45B的外方配线部45e的宽度与第二输出导体55B的顶面50A的y方向的长度相等。
在z方向上看的第二接地配线46的形状为，相对于在基板10的x方向的中央部沿着y方向延伸的假想中心线与在z方向上看的第一接地配线43的形状对称的形状。因此，第二接地配线46具有外方配线部46d和内方配线部46e。外方配线部46d与外方配线部43d对应，内方配线部46e与内方配线部43e对应。
在外方配线部46d中配置有第二接地导体56。外方配线部46d的宽度与第二接地导体56的顶面50A的y方向的长度相等。在此，外方配线部46d的宽度与第二接地导体56的顶面50A的y方向的长度之差如果例如在第二接地导体56的顶面50A的y方向的长度的5％以内，则可以说外方配线部46d的宽度与第二接地导体56的顶面50A的y方向的长度相等。依据该结构，能够获得与第一实施方式的(1-1)～(1-8)、(1-11)和(1-15)相同的效果。
如图30所示，在第二例中，在z方向上看的第一电源配线41A、41B、第一输出配线42A、42B、第二电源配线44A、44B和第二输出配线45A、45B的形状与第一实施方式中的在z方向上看的第一电源配线41A、41B、第一输出配线42A、42B、第二电源配线44A、44B和第二输出配线45A、45B的形状不同。
在第一电源配线41A中，与第一实施方式的第一电源配线41A相比较，省略了连接配线部41c，窄幅配线部41b相对宽幅配线部41a的y方向的位置不同，宽幅配线部41a的宽度不同。具体而言，窄幅配线部41b从宽幅配线部41a在x方向上向基板10的中央部延伸。在x方向上看窄幅配线部41b以与宽幅配线部41a重叠的方式配置。窄幅配线部41b在y方向上相对于宽幅配线部41a向第一输出配线42A稍微偏移地配置。宽幅配线部41a的宽度比第一实施方式的第一电源配线41A的宽幅配线部41a的宽度大。在图示的例子中，宽幅配线部41a的宽度为第一电源导体51A的顶面50A的y方向的长度的大约1.5倍。第一电源导体51A在y方向上配置在宽幅配线部41a之中的靠近基板侧面15(第一输出配线42A的相反侧)的部分。宽幅配线部41a之中在x方向上靠近窄幅配线部41b的部分形成有倾斜部41g。倾斜部41g在y方向上形成在宽幅配线部41a之中靠近基板侧面15(第一输出配线42A的相反侧)的部分，在x方向上随着向窄幅配线部41b去向第一输出配线42A(基板侧面16)倾斜地延伸。
在窄幅配线部41b设置有窄幅配线部41b的宽度变宽的宽幅部41f。宽幅部41f在y方向上向与第一输出配线42A相反侧从窄幅配线部41b突出。在z方向上看的宽幅部41f的形状为梯形。
第一电源配线41B与第一实施方式的第一电源配线41B相比较，窄幅配线部41b相对宽幅配线部41a的y方向的位置不同，宽幅配线部41a的宽度不同。具体而言，在x方向上看窄幅配线部41b以与宽幅配线部41a重叠的方式配置。窄幅配线部41b在y方向上相对于宽幅配线部41a向第一输出配线42B稍微偏移地配置。宽幅配线部41a的宽度比第一实施方式的第一电源配线41B的宽幅配线部41a的宽度大。在图示的例子中，宽幅配线部41a的宽度为第一电源导体51B的顶面50A的y方向的长度的大约1.5倍。第一电源导体51B在y方向上配置在宽幅配线部41a之中的靠近基板侧面16(第一输出配线42B的相反侧)的部分。宽幅配线部41a之中在x方向上靠近窄幅配线部41b的部分形成有倾斜部41g。倾斜部41g在y方向上形成在宽幅配线部41a之中靠近基板侧面16(第一输出配线42B的相反侧)的部分，在x方向上随着向窄幅配线部41b去而向第一输出配线42B(基板侧面15)倾斜地延伸。
在窄幅配线部41b中，与第一电源配线41A的窄幅配线部41b同样地设置有宽幅部41f。宽幅部41f在y方向上向与第一输出配线42B相反侧从窄幅配线部41b突出。在z方向上看的宽幅部41f的形状为梯形。
在第一输出配线42A中，宽幅配线部42a的形状与第一实施方式的第一输出配线42A的宽幅配线部42a的形状不同。图30的第一输出配线42A的宽幅配线部42a的宽度，比第一实施方式的第一输出配线42A的宽幅配线部42a的宽度窄。第一输出配线42A的宽幅配线部42a的宽度，比第一输出导体52A的顶面50A的y方向的长度大，且比第一输出导体52A的顶面50A的y方向的长度的1.5倍小。宽幅配线部42a的宽度比窄幅配线部42b的宽度稍大。
在第一输出配线42B中，宽幅配线部42a的形状与第一实施方式的第一输出配线42B的宽幅配线部42a的形状不同。图30的第一输出配线42B的宽幅配线部42a的宽度比第一实施方式的第一输出配线42B的宽幅配线部42a的宽度窄。第一输出配线42B的宽幅配线部42a的宽度，比第一输出导体52B的顶面50A的y方向的长度大，且比第一输出导体52B的顶面50A的y方向的长度的1.5倍小。宽幅配线部42a的宽度比窄幅配线部42b的宽度稍大。
在z方向上看的第二电源配线44A、44B的形状为，相对于在基板10的x方向的中央部沿着y方向延伸的假想中心线与在z方向上看的第一电源配线41A、41B的形状对称的形状。因此，第二电源配线44A、44B分别在宽幅配线部44a形成有倾斜部44g，在窄幅配线部44b形成有宽幅部44f。
第二电源配线44A的倾斜部44g在y方向上形成在宽幅配线部44a中的靠近基板侧面15(与第二输出配线45A相反侧)的部分，在x方向上随着向窄幅配线部44b去而向第二输出配线45A(基板侧面16)倾斜地延伸。第二电源配线44A的宽幅部44f从窄幅配线部44b向与第二输出配线45A相反侧从窄幅配线部44b突出。
第二电源配线44B的倾斜部44g，在y方向上形成在宽幅配线部44a中的靠近基板侧面16(与第二输出配线45B相反侧)的部分，在x方向上随着向窄幅配线部44b去而向第二输出配线45B(基板侧面15)倾斜地延伸。第二电源配线44B的宽幅部44f从窄幅配线部44b向与第二输出配线45B相反侧从窄幅配线部44b突出。
在z方向上看的第二输出配线45A、45B的形状为，相对于在基板10的x方向的中央部沿着y方向延伸的假想中心线与在z方向上看的第一输出配线42A、42B的形状对称的形状。第二输出配线45A的宽幅配线部45a的宽度与第一输出配线42A的宽幅配线部45a的宽度相等，第二输出配线45B的宽幅配线部45a的宽度与第一输出配线42B的宽幅配线部42a的宽度相等。
依据该结构，除了与第一实施方式的(1-1)～(1-8)、(1-11)和(1-15)同样的效果以外，还能够获得以下的效果。即，在第一电源配线41A、41B的宽幅配线部41a之中的靠近窄幅配线部41b的部分形成有倾斜部41g。由此，能够抑制宽幅配线部41a与窄幅配线部41b之间的面积的减少，因此能够降低第一电源配线41A、41B的电阻。另外，在第二电源配线44A、44B的宽幅配线部44a之中的靠近窄幅配线部44b的部分形成有倾斜部44g。由此，与第一电源配线41A、41B同样地能够降低第二电源配线44A、44B的电阻。
另外，第一电源配线41A、41B的窄幅配线部41b具有宽幅部41f，第二电源配线44A、44B的窄幅配线部44b具有宽幅部44f。由此，能够降低第一电源配线41A、41B和第二电源配线44A、44B的电阻。
此外，在图30所示的变形例中，在第一电源配线41A、41B的宽幅部41f也可以接合有半导体元件60的元件电极60a。另外，在第二电源配线44A、44B的宽幅部44f也可以接合有元件电极60a。另外，关于第二实施方式的半导体器件1B的多个配线40X，也可以如图29和图30所示的多个配线40那样使配线的宽度较窄。
在第一实施方式中，从密封树脂30向z方向上露出的第一电源导体51A、51B的顶面50A、第一输出导体52A、52B的顶面50A、第一接地导体53的顶面50A、第二电源导体54A、54B的顶面50A、第二输出导体55A、55B的顶面50A和第二接地导体56的顶面50A的形状分别能够任意变更。例如，可以使这些顶面50A的形状如图31所示的第一例、图32所示的第二例、图33所示的第三例、图34所示的第四例和图35所示的第五例那样变更。此外，在图31～图35中，为了说明的方便，省略了多个端子20的表示。
如图31所示，在第一例中，第一电源导体51A、51B的顶面50A的x方向的长度分别与第一输出导体52A、52B的顶面50A的x方向的长度和第一接地导体53的顶面50A的x方向的长度相等。另一方面，第一电源导体51A、51B的顶面50A的y方向的长度分别比第一输出导体52A、52B的顶面50A的y方向的长度和第一接地导体53的顶面50A的y方向的长度小。由此，第一电源导体51A、51B的顶面50A的面积分别比第一输出导体52A、52B的顶面50A的面积和第一接地导体53的顶面50A的面积小。
虽然未图示，第一电源导体51A、51B的厚度与第一输出导体52A、52B的厚度和第一接地导体53的厚度相等。由此，第一电源导体51A、51B的体积分别比第一输出导体52A、52B的体积和第一接地导体53的体积小。
另外，如图31所示，第二电源导体54A、54B的顶面50A的x方向的长度分别与第二输出导体55A、55B的顶面50A的x方向的长度和第二接地导体56的顶面50A的x方向的长度相等。另一方面，第二电源导体54A、54B的顶面50A的y方向的长度分别比第二输出导体55A、55B的顶面50A的y方向的长度和第二接地导体56的顶面50A的y方向的长度小。由此，第二电源导体54A、54B的顶面50A的面积分别比第二输出导体55A、55B的顶面50A的面积和第二接地导体56的顶面50A的面积小。
虽然未图示，第二电源导体54A、54B的厚度与第二输出导体55A、55B的厚度和第二接地导体56的厚度相等。由此，第二电源导体54A、54B的体积分别比第二输出导体55A、55B的体积和第二接地导体56的体积小。依据该结构，能够获得第一实施方式的(1-1)和(1-2)的效果。
如图32所示，在第二例中，第一电源导体51A、51B的顶面50A的x方向的长度分别与第一输出导体52A、52B的顶面50A的x方向的长度和第一接地导体53的顶面50A的x方向的长度相等。另一方面，第一电源导体51A、51B的顶面50A之中在x方向上的靠近基板10的中央部的部分成为在x方向上随着向基板10的中央部去而前端变细的锥形形状。由此，第一电源导体51A、51B的顶面50A的面积分别比第一输出导体52A、52B的顶面50A的面积和第一接地导体53的顶面50A的面积变小。
虽然未图示，第一电源导体51A、51B的厚度与第一输出导体52A、52B的厚度和第一接地导体53的厚度相等。由此，第一电源导体51A、51B的体积分别比第一输出导体52A、52B的体积和第一接地导体53的体积小。
另外，如图32所示，第二电源导体54A、54B的顶面50A的x方向的长度分别与第二输出导体55A、55B的顶面50A的x方向的长度和第二接地导体56的顶面50A的x方向的长度相等。另一方面，第二电源导体54A、54B的顶面50A之中在x方向上的靠近基板10的中央部的部分成为在x方向上随着向基板10的中央部去而前端变细的锥形形状。由此，第一电源导体51A、51B的顶面50A的面积分别比第一输出导体52A、52B的顶面50A的面积和第一接地导体53的顶面50A的面积变小。
虽然未图示，第一电源导体51A、51B的厚度与第一输出导体52A、52B的厚度和第一接地导体53的厚度相等。由此，第一电源导体51A、51B的体积分别比第一输出导体52A、52B的体积和第一接地导体53的体积小。依据该结构，能够获得第一实施方式的(1-1)和(1-2)的效果。
如图33所示，在第三例中，第一电源导体51A、51B的顶面50A的x方向的长度分别与第一输出导体52A、52B的顶面50A的x方向的长度和第一接地导体53的顶面50A的x方向的长度相等。另一方面，形成为第一电源导体51A、51B的顶面50A之中在x方向上的靠近基板10的中央部的部分的y方向上的长度变短的台阶形状。由此，第一电源导体51A、51B的顶面50A的面积分别比第一输出导体52A、52B的顶面50A的面积和第一接地导体53的顶面50A的面积变小。
虽然未图示，第一电源导体51A、51B的厚度与第一输出导体52A、52B的厚度和第一接地导体53的厚度相等。由此，第一电源导体51A、51B的体积分别比第一输出导体52A、52B的体积和第一接地导体53的体积小。
另外，如图33所示，第二电源导体54A、54B的顶面50A的x方向的长度分别与第二输出导体55A、55B的顶面50A的x方向的长度和第二接地导体56的顶面50A的x方向的长度相等。另一方面，形成为第二电源导体54A、54B的顶面50A之中在x方向上的靠近基板10的中央部的部分的y方向的长度变短的台阶形状。由此，第一电源导体51A、51B的顶面50A的面积分别比第一输出导体52A、52B的顶面50A的面积和第一接地导体53的顶面50A的面积变小。
虽然未图示，第一电源导体51A、51B的厚度与第一输出导体52A、52B的厚度和第一接地导体53的厚度相等。由此，第一电源导体51A、51B的体积分别比第一输出导体52A、52B的体积和第一接地导体53的体积小。依据该结构，能够获得第一实施方式的(1-1)的效果。
此外，在图31～图33所示的第一例～第三例中，第一电源导体51A、51B的顶面50A的x方向的长度分别能够任意变更。例如，第一电源导体51A、51B的顶面50A的x方向的长度也可以比第一输出导体52A、52B的顶面50A的x方向的长度和第一接地导体53的顶面50A的x方向的长度短。另外，以第一电源导体51A、51B的顶面50A的面积比第一输出导体52A、52B的顶面50A的面积和第一接地导体53的顶面50A的面积小作为前提，第一电源导体51A、51B的顶面50A的x方向的长度也可以比第一输出导体52A、52B的顶面50A的x方向的长度和第一接地导体53的顶面50A的x方向的长度长。
另外，第二电源导体54A、54B的顶面50A的x方向的长度分别能够任意变更。例如，第二电源导体54A、54B的顶面50A的x方向的长度也可以比第二输出导体55A、55B的顶面50A的x方向的长度和第二接地导体56的顶面50A的x方向的长度短。另外，以第二电源导体54A、54B的顶面50A的面积比第二输出导体55A、55B的顶面50A的面积和第二接地导体56的顶面50A的面积小为前提，第二电源导体54A、54B的顶面50A的x方向的长度也可以比第二输出导体55A、55B的顶面50A的x方向的长度和第二接地导体56的顶面50A的x方向的长度长。
如图34所示，在第四例中，第一输出导体52A、52B的顶面50A的x方向的长度分别比第一接地导体53的顶面50A的x方向的长度短。在图示的例子中，第一输出导体52A、52B的顶面50A的x方向的长度分别比第一电源导体51A、51B的顶面50A的x方向的长度长。换言之，第一电源导体51A、51B的顶面50A的x方向的长度比第一输出导体52A、52B的顶面50A的x方向的长度短。由此，第一输出导体52A、52B的顶面50A的面积分别比第一接地导体53的顶面50A的面积小，且比第一电源导体51A、51B的顶面50A的面积大。换言之，第一电源导体51A、51B的顶面50A的面积比第一输出导体52A、52B的顶面50A的面积和第一接地导体53的顶面50A的面积小。
虽然未图示，第一输出导体52A、52B的厚度分别与第一电源导体51A、51B的厚度和第一接地导体53的厚度相等。由此，第一输出导体52A、52B的体积比第一接地导体53的体积小，且比第一电源导体51A、51B的体积大。换言之，第一电源导体51A、51B的体积分别比第一输出导体52A、52B的体积和第一接地导体53的体积小。
另外，如图34所示，第二输出导体55A、55B的顶面50A的x方向的长度分别比第二接地导体56的顶面50A的x方向的长度短。在图示的例子中，第二输出导体55A、55B的顶面50A的x方向的长度分别比第二电源导体54A、54B的顶面50A的x方向的长度长。换言之，第二电源导体54A、54B的顶面50A的x方向的长度比第二输出导体55A、55B的顶面50A的x方向的长度短。由此，第二输出导体55A、55B的顶面50A的面积分别比第二接地导体56的顶面50A的面积小，且比第二电源导体54A、54B的顶面50A的面积大。换言之，第二电源导体54A、54B的顶面50A的面积比第二输出导体55A、55B的顶面50A的面积和第二接地导体56的顶面50A的面积小。
虽然未图示，第二输出导体55A、55B的厚度分别与第二电源导体54A、54B的厚度和第二接地导体56的厚度相等。由此，第二输出导体55A、55B的体积比第二接地导体56的体积小，且比第二电源导体54A、54B的体积大。换言之，第二电源导体54A、54B的体积分别比第二输出导体55A、55B的体积和第二接地导体56的体积小。依据该结构，能够获得第一实施方式的(1-1)和(1-2)的效果。
如图35所示，在第五例中，第一接地导体53的顶面50A的x方向的长度比第一输出导体52A、52B的顶面50A的x方向的长度短。在图示的例子中，第一接地导体53的顶面50A的x方向的长度比第一电源导体51A、51B的顶面50A的x方向的长度长。由此，第一接地导体53的顶面50A的面积分别比第一输出导体52A、52B的顶面50A的面积小，且比第一电源导体51A、51B的顶面50A的面积大。换言之，第一电源导体51A、51B的顶面50A的面积比第一输出导体52A、52B的顶面50A的面积和第一接地导体53的顶面50A的面积小。
虽然未图示，第一接地导体53的厚度分别与第一电源导体51A、51B的厚度和第一输出导体52A、52B的厚度相等。由此，第一接地导体53的体积比第一输出导体52A、52B的体积小，且比第一电源导体51A、51B的体积大。换言之，第一电源导体51A、51B的体积比第一输出导体52A、52B的体积和第一接地导体53的体积小。
另外，如图35所示，第二接地导体56的顶面50A的x方向的长度比第二输出导体55A、55B的顶面50A的x方向的长度短。在图示的例子中，第二接地导体56的顶面50A的x方向的长度比第二电源导体54A、54B的顶面50A的x方向的长度长。由此，第二接地导体56的顶面50A的面积分别比第二输出导体55A、55B的顶面50A的面积小，且比第二电源导体54A、54B的顶面50A的面积大。换言之，第二电源导体54A、54B的顶面50A的面积比第二输出导体55A、55B的顶面50A的面积和第二接地导体56的顶面50A的面积小。
虽然未图示，第二接地导体56的厚度分别与第二电源导体54A、54B的厚度和第二输出导体55A、55B的厚度相等。由此，第二接地导体56的体积比第二输出导体55A、55B的体积小，且比第二电源导体54A、54B的体积大。换言之，第二电源导体54A、54B的体积比第二输出导体55A、55B的体积和第二接地导体56的体积小。依据该结构，能够获得第一实施方式的(1-1)和(1-2)的效果。此外，图31～图35中所示的变更也可以适用于第二实施方式的半导体器件1B中的多个导体50X。
各实施方式的半导体器件1A、1B的制造方法中，形成多个导体850的工序中的各导体850的厚度彼此相等，但并不限定于此。例如，如图36所示，也可以是多个导体850之中第一电源导体851A、851B的厚度比第一输出导体852A、852B的厚度和第一接地导体853的厚度薄。并且，在将树脂层830在厚度方向上除去的工序中，以第一电源导体851A、851B的厚度、第一输出导体852A、852B的厚度和第一接地导体853的厚度彼此相等的方式除去树脂层830。
依据该结构，能够获得第一实施方式的(1-1)的效果。此外，虽然未图示，第二电源导体的厚度也可以比第二输出导体的厚度和第二接地导体的厚度薄。
各实施方式中，构成为多个导体50相对于密封树脂30在z方向上露出的结构，但不限于此。例如，也可以相对于支承半导体元件60的基板在z方向上露出。
在一个例子中，如图37和图38所示，半导体器件1C包括基板210、多个端子20、密封树脂230、多个配线40、多个导体50和半导体元件60。
基板210由具有电绝缘材料的材料构成，是成为半导体器件1C的基础的支承部件。作为该材料，例如能够使用以环氧树脂等为主剂的合成树脂、陶瓷、玻璃等。在图示的例子中，基板210使用以环氧树脂为主剂的合成树脂。基板210具有在z方向上彼此朝向相反侧的基板主面211和基板背面212。在此，z方向也可以说是基板210的厚度方向。在z方向上看的基板10的形状为x方向成为长边方向且y方向成为短边方向的矩形形状。
多个配线40形成在基板主面211。多个配线40与第一实施方式同样地具有第一电源配线41A、41B、第一输出配线42A、42B、第一接地配线43、第二电源配线44A、44B、第二输出配线45A、45B、第二接地配线46和多个控制配线47。另外，在z方向上看的多个配线40的形状与第一实施方式中的在z方向上看的多个配线40的形状相同。多个配线40与第一实施方式同样地，从半导体元件60的内方延伸至比半导体元件60靠外方。
如图38所示，半导体元件60在z方向上相对于多个配线40配置在与基板210相反侧，经由焊料层48与多个配线40接合。
多个导体50在z方向上相对于多个配线40配置在与半导体元件60相反侧。多个导体50以在z方向上贯通基板210的方式设置。由此，多个导体50在基板主面211和基板背面212分别露出。在基板主面211露出的多个导体50与多个配线40独立地接合。由此，多个导体50与多个配线40独立地电连接。如图37所示，在z方向上看，多个导体50在比半导体元件60靠外方以包围半导体元件60的方式配置。
多个导体50与第一实施方式同样地具有第一电源导体51A、51B、第一输出导体52A、52B、第一接地导体53、第二电源导体54A、54B、第二输出导体55A、55B、第二接地导体56和多个控制导体57。
如图37所示，在z方向上从基板背面212看的多个导体50和多个端子20的结构，与例如图3所示的第一实施方式的多个导体50和多个端子20的结构相同。多个导体50分别具有从基板背面212露出的顶面50A。
具体而言，第一电源导体51A、51B的顶面50A的x方向的长度，比第一输出导体52A、52B的顶面50A的x方向的长度和第一接地导体53的顶面50A的x方向的长度短。第一电源导体51A、51B的顶面50A的y方向的长度，与第一输出导体52A、52B的顶面50A的y方向的长度和第一接地导体53的顶面50A的y方向的长度相等。由此，第一电源导体51A、51B的顶面50A的面积，比第一输出导体52A、52B的顶面50A的面积和第一接地导体53的顶面50A的面积小。在此，第一电源导体51A、51B的顶面50A的y方向的长度与第一输出导体52A、52B的顶面50A的y方向的长度之差如果在第一输出导体52A、52B的顶面50A的y方向的长度的5％以内，则可以说第一电源导体51A、51B的顶面50A的y方向的长度与第一输出导体52A、52B的顶面50A的y方向的长度相等。另外，第一电源导体51A、51B的顶面50A的y方向的长度与第一接地导体53的顶面50A的y方向的长度之差如果在第一接地导体53的顶面50A的y方向的长度的5％以内，则可以说第一电源导体51A、51B的顶面50A的y方向的长度与第一接地导体53的顶面50A的y方向的长度相等。
另外，由于第一电源导体51A、51B的厚度、第一输出导体52A、52B的厚度和第一接地导体53的厚度彼此相等，因此第一电源导体51A、51B的体积比第一输出导体52A、52B的体积和第一接地导体53的体积小。
另外，第二电源导体54A、54B的顶面50A的x方向的长度，比第二输出导体55A、55B的顶面50A的x方向的长度和第二接地导体56的顶面50A的x方向的长度短。第二电源导体54A、54B的顶面50A的y方向的长度，与第二输出导体55A、55B的顶面50A的y方向的长度和第二接地导体56的顶面50A的y方向的长度相等。由此，第二电源导体54A、54B的顶面50A的面积，比第二输出导体55A、55B的顶面50A的面积和第二接地导体56的顶面50A的面积小。在此，第二电源导体54A、54B的顶面50A的y方向的长度与第二输出导体55A、55B的顶面50A的y方向的长度之差如果在第二输出导体55A、55B的顶面50A的y方向的长度的5％以内，则可以说第二电源导体54A、54B的顶面50A的y方向的长度与第二输出导体55A、55B的顶面50A的y方向的长度相等。另外，第二电源导体54A、54B的顶面50A的y方向的长度与第二接地导体56的顶面50A的y方向的长度之差如果在第二接地导体56的顶面50A的y方向的长度的5％以内，则可以说第二电源导体54A、54B的顶面50A的y方向的长度与第二接地导体56的顶面50A的y方向的长度相等。
另外，由于第二电源导体54A、54B的厚度、第二输出导体55A、55B的厚度和第二接地导体56的厚度彼此相等，因此第二电源导体54A、54B的体积，比第二输出导体55A、55B的体积和第二接地导体56的体积小。
接着，参照图39～图46，对半导体器件1C的制造方法进行说明。如图39所示，半导体器件1C的制造方法具有准备支承基板900的工序。支承基板900例如由Si的本征单晶材料构成。支承基板900具有在z方向上朝向相反侧的上表面901和下表面902。
如图39所示，半导体器件1C的制造方法具有形成端子柱950的工序。更详细而言，在支承基板900的上表面901形成多个端子柱950。各端子柱950例如由Cu或者Cu合金构成，利用电解电镀形成。
具体而言，各端子柱950例如经由形成种子层的工序、对种子层利用光刻形成掩模的工序、形成与种子层相接的端子柱950的工序而形成。例如利用溅射法在支承基板900的上表面901形成种子层。接着，例如利用具有感光性的抗蚀剂层覆盖种子层，将该抗蚀剂层进行感光及显影，形成具有开口的掩模。接着，通过将种子层作为导电路径的电解电镀法使镀覆金属析出到从掩模露出的种子层的表面，形成端子柱950。在端子柱950的形成后，除去掩模。此外，也可以利用Cu的柱材料形成端子柱950。多个端子柱950的厚度彼此相等。
虽然未图示，多个端子柱950是成为多个导体50的部件。因此，成为第一电源导体51A、51B的端子柱950的体积，比成为第一输出导体52A、52B的端子柱950的体积和成为第一接地导体53的端子柱950的体积小。具体而言，在z方向上看，成为第一电源导体51A、51B、第一输出导体52A、52B和第一接地导体53的多个端子柱950的在z方向上看的形状为，x方向成为长边方向且y方向成为短边方向的矩形形状。成为第一电源导体51A、51B的端子柱950的x方向的长度，比成为第一输出导体52A、52B的端子柱950的x方向的长度和成为第一接地导体53的端子柱950的x方向的长度短。成为第一电源导体51A、51B的端子柱950的y方向的长度，与成为第一输出导体52A、52B的端子柱950的y方向的长度和成为第一接地导体53的端子柱950的y方向的长度相等。
如图40所示，半导体器件1C的制造方法具有形成基材910的工序。基材910以覆盖端子柱950的上表面的方式形成。作为该基材910的材料，能够使用构成图38所示的基板210的材料。在图示的例中，作为基材910的材料使用了以环氧树脂为主剂的合成树脂。
如图41所示，将基材910和端子柱950的z方向的一部分磨削，形成在基材910的上表面911中露出的多个导体50。在基材910的磨削中，使基材910成为与基板210相同的厚度。
如图42所示，在基材910的上表面911和从上表面911露出的多个导体50的上表面形成多个配线40。多个配线40相对于多个导体50独立地形成。更详细而言，多个配线40经由形成金属层的工序、对于金属层利用形成掩模的工序、形成与金属层相接的导电层的工序而形成。
首先，例如利用溅射法形成金属层。例如在基材910的上表面911和多个导体50的上表面形成Ti层，形成与该Ti层相接的Cu层。接着，例如具有感光性的抗蚀剂层覆盖金属层，对该抗蚀剂层进行曝光及显影，形成具有开口的掩模。接着，利用例如以金属层作为导电路径的电解电镀法使镀覆层析出到从掩模露出的金属层的上表面来将导电层卡止。通过这些工序，形成多个配线40。在多个配线40的形成后，除去掩模。
如图43所示，半导体器件1C的制造方法具有安装半导体元件60的工序。安装半导体元件60的工序与安装第一实施方式的半导体元件60的工序相同。
如图44所示，半导体器件1C的制造方法具有形成树脂层930的工序。树脂层930是成为图42所示的密封树脂230的构件。树脂层930例如是以环氧树脂为主剂的合成树脂。例如利用传递模塑成型形成树脂层930。此外，在图示的例子中，对于1个半导体元件60形成有1个树脂层930，但不限于此，例如也可以形成覆盖全部的半导体元件60的树脂层930。
如图45所示，半导体器件1C的制造方法具有除去如图44所示的支承基板900的工序。此外，图45相对于图44上下翻转来表示。例如利用磨削除去支承基板900。
如图45所示，半导体器件1C的制造方法具有形成多个端子20的工序。多个端子20由镀覆金属构成。例如，通过无电解电镀使镀覆金属例如Ni、Pd、Au按该顺序析出，由此形成多个端子20。
如图46所示，半导体器件1C的制造方法具有进行单片化而形成半导体器件1C的工序。更详细而言，在树脂层930的下表面粘贴切割带DT。接着，沿着由虚线所示的切断线CL例如利用切割刀按照基材910和树脂层930的顺序进行切断。经过以上的工序，制造半导体器件1C。
此外，如图37和图38所示，半导体器件1C与第一实施方式的多个端子20、多个配线40和多个导体50是同样的结构，但不限于此，也可以是第二实施方式的多个端子20X、多个配线40X和多个导体50X的结构。即，半导体器件1C可以具有第一电源配线41、第一输出配线42、第一接地配线43、第二电源配线44、第二输出配线45、第二接地配线46和多个控制配线47。半导体器件1C也可以具有第一电源导体51、第一输出导体52、第一接地导体53、第二电源导体54、第二输出导体55、第二接地导体56和多个控制导体57。半导体器件1C也可以具有第一电源端子21、第一输出端子22、第一接地端子23、第二电源端子24、第二输出端子25、第二接地端子26和多个控制端子27。
第一实施方式中，使第一电源导体51A、51B的体积比第一输出导体52A、52B和第一接地导体53的体积小，但不限于此。例如也可以使第一输出导体52A、52B的体积比第一电源导体51A、51B和第一接地导体53的体积小，也可以使第一接地导体53的体积比第一电源导体51A、51B和第一输出导体52A、52B的体积小。此外，关于第二电源导体54A、54B、第二输出导体55A、55B和第二接地导体56也能够同样地变更。
另外，使体积形成得较小的导体的种类不限于1种，也可以是2种。在一个例子中，也可以使第一电源导体51A、51B的体积和第一输出导体52A、52B的体积比第一接地导体53的体积小。也可以使第一电源导体51A、51B的体积和第一接地导体53的体积比第一输出导体52A、52B的体积小。也可以使第一输出导体52A、52B的体积和第一接地导体53的体积比第一电源导体51A、51B的体积小。此外，关于第二电源导体54A、54B、第二输出导体55A、55B和第二接地导体56也能够同样地变更。另外，使导体的体积形成得较小的结构，能够使用各实施方式中的结构和各变形例中的结构的任意者。
第一实施方式中，第一电源导体51A、51B的体积比第一输出导体52A、52B和第一接地导体53的体积小这样的使相同种类的导体的体积形成得较小，但不限于此。例如使体积形成得较小的导体的种类也可以彼此不同。换言之，可以使第一电源导体51A、51B、第一输出导体52A、52B和第一接地导体53这5个导体之中任意的1～4个导体的体积比其余的导体的体积小。在一个例子中，使第一电源导体51A的体积和第一输出导体52A的体积比第一电源导体51B、第一输出导体52B和第一接地导体53的体积小。此外，关于第二电源导体54A、54B、第二输出导体55A、55B和第二接地导体56也能够同样地变更。另外，使导体的体积形成得较小的结构，能够使用各实施方式中的结构和各变形例中的结构的任意者。
第一实施方式中，如使第一电源导体51A、51B的体积和第二电源导体54A、54B的体积分别形成得较小的方式所示，使靠近基板侧面13的导体和靠近基板侧面14的导体之中的体积形成得较小的导体的种类是相同的，但不限于此。也可以使靠近基板侧面13的导体和靠近基板侧面14的导体之中的体积形成得较小的导体的种类彼此不同。换言之，第一电源导体51A、51B、第一输出导体52A、52B和第一接地导体53之中的体积形成得较小的导体的种类，与第二电源导体54A、54B、第二输出导体55A、55B和第二接地导体56之中的体积形成得较小的导体的种类可以彼此不同。在一个例子中，可以使第一电源导体51A、51B的体积比第一输出导体52A、52B的体积和第一接地导体53的体积小，使第二输出导体55A、55B的体积比第二电源导体54A、54B的体积和第二接地导体56的体积小。此外，导体的体积形成得较小的结构，能够使用各实施方式中的结构和各变形例中的结构的任意者。
第二实施方式中，使第一电源导体51的体积比第一输出导体52和第一接地导体53的体积小，但不限于此。例如也可以使第一输出导体52的体积比第一电源导体51和第一接地导体53的体积小，也可以使第一接地导体53的体积比第一电源导体51和第一输出导体52的体积小。
另外，体积形成得较小的导体的种类不限于1种，也可以是2种。在一个例子中，也可以使第一电源导体51的体积和第一输出导体52的体积比第一接地导体53的体积小。也可以使第一电源导体51的体积和第一接地导体53的体积比第一输出导体52的体积小。也可以使第一输出导体52的体积和第一接地导体53的体积比第一电源导体51小。此外，关于第二电源导体54、第二输出导体55和第二接地导体56也能够同样地变更。另外，导体的体积形成得较小的结构，能够使用各实施方式中的结构和各变形例中的结构的任意者。
在第二实施方式中，以将第一电源导体51的体积和第二电源导体54的体积分别形成得较小的方式，使靠近基板侧面13的导体与靠近基板侧面14的导体之中的体积形成得较小的导体的种类为相同种类，但不限于此。也可以使靠近基板侧面13的导体和靠近基板侧面14的导体之中的体积形成得较小的导体的种类彼此不同。换言之，也可以使第一电源导体51、第一输出导体52和第一接地导体53之中的体积形成得较小的导体的种类、与第二电源导体54、第二输出导体55和第二接地导体56之中的体积形成得较小的导体的种类彼此不同。在一个例子中，可以使第一电源导体51的体积比第一输出导体52的体积和第一接地导体53的体积小，使第二输出导体55的体积比第二电源导体54的体积和第二接地导体56的体积小。此外，将导体的体积形成得较小的结构，能够使用各实施方式中的结构和各变形例中的结构的任意者。
在第一实施方式中，第一电源配线41A、41B、第一输出配线42A、42B和第一接地配线43的在y方向的排列方式能够任意变更。在一个例子中，在y方向上在配置于基板10的中央部的第一接地配线43的两侧分散地配置有第一电源配线41A、41B，也可以相对于第一电源配线41A与第一接地配线43在y方向的相反侧配置第一输出配线42A，相对于第一电源配线41B与第一接地配线43在y方向的相反侧配置第一输出配线42B。伴随着该变更而变更第一电源导体51A、51B、第一输出导体52A、52B和第一接地导体53的在y方向的排列方式。
另外，第二电源配线44A、44B、第二输出配线45A、45B和第二接地配线46的在y方向的排列方式能够任意变更。在一个例子中，在y方向上配置在基板10的中央部的第二接地配线46的两侧分散地配置有第二电源配线44A、44B，也可以相对于第二电源配线44A与第二接地配线46在y方向的相反侧配置第二输出配线45A，相对于第二电源配线44B与第二接地配线46在y方向的相反侧配置第二输出配线45B。伴随该变更而变更第二电源导体54A、54B、第二输出导体55A、55B和第二接地导体56的y方向的排列方式。另外，第二电源配线44A、44B、第二输出配线45A、45B和第二接地配线46的y方向的排列方式也可以与第一电源配线41A、41B、第一输出配线42A、42B和第一接地配线43的排列方式不同。
各实施方式中，控制导体57具有顶面50A的面积不同的端部控制导体57C、中央控制导体57D和中间控制导体57E，但并不限定于此。例如，控制导体57也可以由端部控制导体57C和中间控制导体57E构成。即，也可以将中央控制导体57D变更为中间控制导体57E。另外，控制导体57也可以仅由中间控制导体57E构成。即，将端部控制导体57C和中央控制导体57D分别变更为中间控制导体57E。
在各实施方式中，关于4个端部控制导体57C的顶面50A的各自，x方向的长度和y方向的长度分别能够任意变更。例如，端部控制导体57C的顶面50A的x方向的长度既可以比第一电源导体51A、51B的顶面50A的x方向的长度和第二电源导体54A、54B的顶面50A的x方向的长度长也可以短。另外，端部控制导体57C的顶面50A的y方向的长度也可以与第一电源导体51A、51B的顶面50A的x方向的长度和第二电源导体54A、54B的顶面50A的x方向的长度相等。另外，端部控制导体57C的顶面50A的y方向的长度也可以比第一电源导体51A、51B的顶面50A的x方向的长度和第二电源导体54A、54B的顶面50A的x方向的长度短。
在各实施方式中，关于多个中间控制导体57E的顶面50A的各自，x方向的长度和y方向的长度分别能够任意变更。例如，中间控制导体57E的顶面50A的x方向的长度也可以与第一电源导体51A、51B的顶面50A的x方向的长度和第二电源导体54A、54B的顶面50A的x方向的长度相等。另外，中间控制导体57E的顶面50A的x方向的长度也可以比第一电源导体51A、51B的顶面50A的x方向的长度和第二电源导体54A、54B的顶面50A的x方向的长度长。中间控制导体57E的顶面50A的y方向的长度既可以比第一电源导体51A、51B的顶面50A的y方向的长度和第二电源导体54A、54B的顶面50A的y方向的长度长也可以短。
在各实施方式中，中央控制导体57D的x方向的长度和y方向的长度分别能够任意变更。例如，中央控制导体57D的x方向的长度也可以与第一电源导体51A、51B的顶面50A的x方向的长度和第二电源导体54A、54B的顶面50A的x方向的长度相等。另外，中央控制导体57D的顶面50A的x方向的长度也可以比第一电源导体51A、51B的顶面50A的x方向的长度和第二电源导体54A、54B的顶面50A的x方向的长度短。中央控制导体57D的顶面50A的y方向的长度既可以比第一电源导体51A、51B的顶面50A的y方向的长度和第二电源导体54A、54B的顶面50A的y方向的长度长也可以短。
在各实施方式中，第一电源导体51A、51B的顶面50A的面积和第二电源导体54A、54B的顶面50A的面积的至少一方也可以与控制导体57的顶面50A的面积相等。另外，第一电源导体51A、51B的顶面50A的面积和第二电源导体54A、54B的顶面50A的面积的至少一方也可以与控制导体57之中的中间控制导体57E的顶面50A的面积相等。
在各实施方式中，第一电源导体51A、51B的体积和第二电源导体54A、54B的体积的至少一方也可以与控制导体57的体积相等。另外，第一电源导体51A、51B的体积和第二电源导体54A、54B的体积的至少一方也可以与控制导体57之中的中间控制导体57E的体积相等。
在各实施方式中，第一电源导体51A、51B相对于第一输出导体52A、52B和第一接地导体53的x方向的位置能够任意变更。第二电源导体54A、54B相对于第二输出导体55A、55B和第二接地导体56的x方向的位置能够任意变更。例如，也可以将第一电源导体51A、51B和第二电源导体54A、54B的x方向的位置按图47所示的第一例和图48所示的第二例的方式变更。
如图47和图48所示，将第一电源导体51A、51B的顶面50A的x方向的两端缘之中靠近树脂侧面32的端缘设为端缘51a，与树脂侧面32相反侧的端缘设为端缘51b。将第一输出导体52A、52B的顶面50A的x方向的两端缘之中靠近树脂侧面32的端缘设为端缘52a，与树脂侧面32相反侧的端缘设为端缘52b。将第一接地导体53的顶面50A的x方向的两端缘之中靠近树脂侧面32的端缘设为端缘53a，与树脂侧面32相反侧的端缘设为端缘53b。将第二电源导体54A、54B的顶面50A的x方向的两端缘之中靠近树脂侧面33的端缘设为端缘54a，与树脂侧面33相反侧的端缘设为端缘54b。将第二输出导体55A、55B的顶面50A的x方向的两端缘之中靠近树脂侧面33的端缘设为端缘55a，与树脂侧面33相反侧的端缘设为端缘55b。将第二接地导体56的顶面50A的x方向的两端缘之中靠近树脂侧面33的端缘设为端缘56a，与树脂侧面33相反侧的端缘设为端缘56b。
如图47所示，在第一例中，在x方向上第一电源导体51A、51B的端缘51b与第一输出导体52A、52B的端缘52b和第一接地导体53的端缘53b对齐。在x方向上第二电源导体54A、54B的端缘54b与第二输出导体55A、55B的端缘55b和第二接地导体56的端缘56b对齐。
如图48所示，在第二例中，在x方向上第一电源导体51A、51B的端缘51b位于比第一输出导体52A、52B的端缘52b和第一接地导体53的端缘53b更靠近基板侧面13的位置。另外，在x方向上第一电源导体51A、51B的端缘51a相对于基板侧面13位于比第一输出导体52A、52B的端缘52a和第一接地导体53的端缘51a更远的位置。即，如图48的点划线所示，第一电源导体51A、51B、第一输出导体52A、52B和第一接地导体53，以与第一电源导体51A、51B的x方向的中央部、第一输出导体52A、52B的x方向的中央部、第一接地导体53的x方向的中央部在x方向上彼此对齐的方式配置。
在x方向上第二电源导体54A、54B的端缘54b位于比第二输出导体55A、55B的端缘55b和第二接地导体56的端缘56b更靠近基板侧面14的位置。另外，在x方向上第二电源导体54A、54B的端缘54a相对于基板侧面14位于比第二输出导体55A、55B的端缘55a和第二接地导体56的端缘56a较远的位置。即，如图48的点划线所示，第二电源导体54A、54B、第二输出导体55A、55B和第二接地导体56，以与第二电源导体54A、54B的x方向的中央部、第二输出导体55A、55B的x方向的中央部、第二接地导体56的x方向的中央部在x方向上彼此对齐的方式配置。
此外，在图47和图48中表示了，通过将第一电源导体51A、51B和第二电源导体54A、54B的体积形成得较小，而变更了第一电源导体51A、51B的x方向的位置和第二电源导体54A、54B的x方向的位置的例子，但不限于此。通过将第一电源导体51A、51B、第一输出导体52A、52B和第一接地导体53之中顶面50A的x方向的长度缩短而可以变更体积形成得较小的导体的x方向的位置。另外，通过将第二电源导体54A、54B、第二输出导体55A、55B和第二接地导体56之中顶面50A的x方向的长度缩短而可以变更体积形成得较小的导体的x方向的位置。另外，关于第二实施方式的第一电源导体51、第一输出导体52、第一接地导体53、第二电源导体54、第二输出导体55和第二接地导体56也能够同样地变更。
将根据上述第一方面涉及的各实施方式和上述各变形例能够掌握的技术思想作为附记在以下进行记载。
附记A1.一种半导体器件的制造方法，其包括：
配线形成工序，在具有在厚度方向上彼此朝向相反侧的基材主面和基材背面的基材的所述基材主面，形成包含第一驱动配线和第二驱动配线的配线；
导体形成工序，在所述第一驱动配线上形成第一驱动导体，并且在所述第二驱动配线上形成第二驱动导体；
元件安装工序，在所述第一驱动配线和所述第二驱动配线安装半导体元件；和
树脂层形成工序，形成密封所述配线、所述半导体元件、所述第一驱动导体和所述第二驱动导体的树脂层，
在所述导体形成工序中，以使所述第一驱动导体的体积比所述第二驱动导体的体积小的方式形成所述第一驱动导体。
依据该结构，使第一驱动导体的体积比第二驱动导体的体积小。由此，即使在树脂层形成工序中在树脂层的形成时被加热，也能够减少构成基板的基材的翘曲。因此，能够稳定地制造半导体器件。
附记A2.在附记A1记载的半导体器件的制造方法中，还包括使所述树脂层的厚度减小的树脂层加工工序，在所述树脂层加工工序中，以所述第一驱动导体的厚度方向的端面和所述第二驱动导体的厚度方向的端面从所述树脂层露出的方式加工所述树脂层。
附记B1.一种半导体器件的制造方法，其包括：
配线形成工序，在具有在厚度方向上彼此朝向相反侧的基材主面和基材背面的基材的所述基材主面，形成包含第一驱动配线和第二驱动配线的配线；
导体形成工序，在所述第一驱动配线上形成第一驱动导体，并且在所述第二驱动配线上形成第二驱动导体；
元件安装工序，在所述第一驱动配线和所述第二驱动配线安装半导体元件；
树脂层形成工序，形成密封所述配线、所述半导体元件、所述第一驱动导体和所述第二驱动导体的树脂层；和
树脂层加工工序，使所述树脂层的厚度、所述第一驱动导体的厚度和所述第二驱动导体的厚度分别减小，
在所述导体形成工序中使所述第一驱动导体的厚度比所述第二驱动导体的厚度小，在所述树脂层加工工序中，使所述第一驱动导体的厚度与所述第二驱动导体的厚度彼此相等。
依据该结构，在比树脂层形成工序靠前的工序中，使第一驱动导体的体积比第二驱动导体的体积小。由此，即使在树脂层形成工序中在树脂层的形成时被加热，也能够减少基材的翘曲。因此，能够稳定地制造半导体器件。
附记C1.一种半导体器件的制造方法，其包括：
在具有在厚度方向上彼此朝向相反侧的基材主面和基材背面的基材的所述基材主面，形成多个端子柱的端子柱形成工序；
基板形成工序，以将所述多个端子柱彼此绝缘的方式利用电绝缘树脂进行模塑而形成基板；
配线形成工序，在所述基板的厚度方向的一侧的面形成与所述端子柱电连接的多个配线；和
在多个配线上安装半导体元件的元件安装工序，
所述多个端子柱具有所述半导体元件的驱动电流流通的第一驱动端子柱和第二驱动端子柱，在所述端子柱形成工序中，使所述第一驱动端子柱的体积比所述第二驱动端子柱的体积小。
依据该结构，使第一驱动端子柱的体积比第二驱动端子柱的体积小。由此，即使在基板形成工序中的模塑时被加热，也能够减少构成基板的基材的翘曲。因此，能够稳定地制造半导体器件。
附记C2.在附记C1所记载的半导体器件的制造方法中，还包括减小所述基板的厚度的基板加工工序，在所述基板加工工序中，以所述多个端子柱的厚度方向的端面从所述基板露出的方式加工所述基板。
附记D1.一种半导体器件，其包括：
基板，其在厚度方向上具有彼此朝向相反侧的基板主面和基板背面；
配线，其配置在所述基板主面，包含第一驱动配线和第二驱动配线；
半导体元件，其与所述第一驱动配线和所述第二驱动配线电连接；
第一驱动导体，其在所述厚度方向上看在比所述半导体元件靠外方的部分配置在所述基板的与所述半导体元件相同侧，且与所述第一驱动配线电连接；
第二驱动导体，其在所述厚度方向上看在比所述半导体元件靠外方的部分配置在所述基板的与所述半导体元件相同侧，且与所述第二驱动配线电连接；和
密封树脂，其密封所述配线和所述半导体元件，并且以在所述厚度方向上所述第一驱动导体和所述第二驱动导体中的与所述基板相反侧的面露出的方式覆盖所述第一驱动导体和所述第二驱动导体，
所述第一驱动导体和所述第二驱动导体在沿着所述基板主面的方向中的规定方向上彼此隔开间隔地排列，
所述第一驱动导体的体积比所述第二驱动导体的体积小。
附记D2.在附记D1所记载的半导体器件中，
所述第一驱动导体和所述第二驱动导体分别具有相对于所述密封树脂从所述厚度方向上的与所述基板相反侧露出的顶面，
所述第一驱动导体的顶面的面积比所述第二驱动导体的顶面的面积小。
附记D3.在附记D2所记载的半导体器件中，
令所述第一驱动导体和所述第二驱动导体的排列方向为第一方向，令与所述厚度方向和所述第一方向正交的方向为第二方向，
在所述厚度方向上看的所述第一驱动导体和所述第二驱动导体的顶面的形状分别为，所述第一方向成为短边方向且所述第二方向成为长边方向的矩形形状，所述第一驱动导体的顶面中的所述第二方向的长度比所述第二驱动导体的顶面中的所述第二方向的长度短。
附记D4.在附记D2所记载的半导体器件中，
令所述第一驱动导体和所述第二驱动导体的排列方向为第一方向，令与所述厚度方向和所述第一方向正交的方向为第二方向，
在所述厚度方向上看的所述第一驱动导体和所述第二驱动导体的顶面的形状分别为，所述第一方向成为短边方向且所述第二方向成为长边方向的矩形形状，所述第一驱动导体的顶面中的所述第一方向的长度比所述第二驱动导体的顶面中的所述第一方向的长度短。
附记D5.在附记D1～D4中任一项记载的半导体器件中，
所述第二驱动导体配置在比所述第一驱动导体靠近所述第一驱动导体和所述第二驱动导体的排列方向上的所述基板主面的中央部的位置。
附记D6.在附记D1～D5中任一项记载的半导体器件中，
令所述第一驱动导体和所述第二驱动导体的排列方向为第一方向，令与所述厚度方向和所述第一方向正交的方向为第二方向，
所述半导体元件具有控制电路，
所述半导体器件具有与所述控制电路电连接的多个控制导体，
所述多个控制导体在所述第二方向上彼此隔开间隔地排列，
所述第二驱动导体的体积比所述控制导体的体积大。
附记D7.在附记D6记载的半导体器件中，
所述第一驱动导体、所述第二驱动导体和所述控制导体分别具有相对于所述密封树脂从所述厚度方向上的与所述基板相反侧露出的顶面，
所述第二驱动导体的顶面的面积比所述控制导体的顶面的面积大。
附记D8.在附记D7记载的半导体器件中，
在所述厚度方向上看的所述第二驱动导体的顶面的形状为，所述第一方向成为短边方向且所述第二方向成为长边方向的矩形形状，
在所述厚度方向上看的所述控制导体的顶面的形状为，具有沿着所述第一方向的边和沿着所述第二方向的边的矩形形状，
所述第二驱动导体的顶面中的所述第二方向的长度，比所述控制导体的顶面中的所述第一方向的长度和所述第二方向的长度长。
附记D9.在附记D6～D8中任一项记载的半导体器件中，
所述多个控制导体配置在比所述第一驱动导体和所述第二驱动导体靠所述第一方向的外侧。
附记D10.在附记D9记载的半导体器件，
在所述厚度方向上看的所述基板的形状为，具有沿着所述第一方向的边和沿着所述第二方向的边的矩形形状，
所述控制导体包括：从所述厚度方向看所述基板时位于所述基板的四角的端部控制导体；和在所述第二方向上配置在2个所述端部控制导体之间的中间控制导体，
所述端部控制导体和所述中间控制导体分别具有相对于所述密封树脂从所述厚度方向上的与所述基板相反侧露出的顶面，
所述端部控制导体的顶面的面积比所述中间控制导体的顶面的面积大。
附记D11.在附记D10记载的半导体器件中，
所述第二驱动导体的体积比所述端部控制导体的体积大。
附记D12.在附记D11记载的半导体器件中，
所述第二驱动导体具有相对于所述密封树脂从所述厚度方向上的与所述基板相反侧露出的顶面，
所述第二驱动导体的顶面的面积比所述端部控制导体的顶面的面积大。
附记D13.在附记D12记载的半导体器件中，
在所述厚度方向上看的所述第二驱动导体的顶面的形状为，所述第一方向成为短边方向且所述第二方向成为长边方向的矩形形状，
在所述厚度方向上看的所述端部控制导体的顶面的形状为，具有沿着所述第一方向的边和沿着所述第二方向的边的矩形形状，
所述第二驱动导体的顶面中的所述第二方向的长度，比所述端部控制导体的顶面中的所述第一方向的长度和所述第二方向的长度长。
附记D14.在附记D6～D9中任一项记载的半导体器件中，
所述第一驱动导体的体积为所述控制导体的体积以上。
附记D15.在附记D10～D13中任一项记载的半导体器件中，
所述第一驱动导体的体积比所述端部控制导体的体积小。
附记D16.在附记D15记载的半导体器件中，
所述第一驱动导体具有相对于所述密封树脂从所述厚度方向上的与所述基板相反侧露出的顶面，所述第一驱动导体的顶面的面积比所述端部控制导体的顶面的面积小。
附记D17.在附记D16记载的半导体器件中，
在所述厚度方向上看的所述第一驱动导体的顶面的形状为，所述第一方向成为短边方向且所述第二方向成为长边方向的矩形形状，
所述第一驱动导体的顶面中的所述第二方向的长度，比所述端部控制导体的顶面中的所述第一方向的长度和所述第二方向的长度的至少一者短。
附记D18.在附记D10～D13中任一项记载的半导体器件中，
所述第一驱动导体的体积为所述中间控制导体的体积以上。
附记D19.在附记D18记载的半导体器件中，
所述第一驱动导体具有相对于所述密封树脂从所述厚度方向上的与所述基板相反侧露出的顶面，
所述第一驱动导体的顶面的面积为所述中间控制导体的顶面的面积以上。
附记D20.在附记D10～D19中任一项记载的半导体器件中，
所述配线具有连接所述控制电路与所述控制导体的控制配线，
所述第一驱动配线的宽度和所述第二驱动配线的宽度分别比所述控制配线的宽度大。
附记D21.在附记D10～D20中任一项记载的半导体器件中，
所述多个控制导体分别位于比所述半导体元件靠外方。
附记D22.一种半导体器件，其包括：
基板，其在厚度方向上具有彼此朝向相反侧的基板主面和基板背面；
配线，其配置在所述基板主面，包含第一驱动配线和第二驱动配线；
半导体元件，其搭载在所述基板主面，与所述第一驱动配线和所述第二驱动配线电连接；
第一驱动导体，其以露出于所述基板主面和所述基板背面的方式在所述厚度方向上贯通所述基板，且与所述第一驱动配线电连接；
第二驱动导体，其以露出于所述基板主面和所述基板背面的方式在所述厚度方向上贯通所述基板，且与所述第二驱动配线电连接；和
密封所述配线和所述半导体元件的密封树脂，
所述第一驱动导体和所述第二驱动导体，从所述基板背面看在规定方向上彼此隔开间隔地排列，
所述第一驱动导体的体积比所述第二驱动导体的体积小。
附记D23.在附记D22记载的半导体器件中，
所述第一驱动导体和所述第二驱动导体分别具有从所述基板背面露出的顶面，
所述第一驱动导体的顶面的面积比所述第二驱动导体的顶面的面积小。
附记D24.在附记D23记载的半导体器件中，
令所述第一驱动导体和所述第二驱动导体的排列方向为第一方向，令与所述厚度方向和所述第一方向正交的方向为第二方向，
在所述厚度方向上看的所述第一驱动导体和所述第二驱动导体的顶面的形状分别为，所述第一方向成为短边方向且所述第二方向成为长边方向的矩形形状，
所述第一驱动导体的顶面的所述第二方向的长度比所述第二驱动导体的顶面的所述第二方向的长度短。
附记D25.在附记D23记载的半导体器件中，
令所述第一驱动导体和所述第二驱动导体的排列方向为第一方向，令与所述厚度方向和所述第一方向正交的方向为第二方向，
在所述厚度方向上看的所述第一驱动导体和所述第二驱动导体的顶面的形状分别为，所述第一方向成为短边方向且所述第二方向成为长边方向的矩形形状，
所述第一驱动导体的顶面的所述第一方向的长度比所述第二驱动导体的顶面的所述第一方向的长度短。
附记D26.在附记D22～D25中任一项记载的半导体器件。
所述第二驱动导体配置在比所述第一驱动导体靠近所述第一驱动导体和所述第二驱动导体的排列方向上的所述基板主面的中央部的位置。
附记D27.在附记D22～D26中任一项记载的半导体器件，
令所述第一驱动导体和所述第二驱动导体的排列方向为第一方向，令与所述厚度方向和所述第一方向正交的方向为第二方向，
所述半导体元件具有控制电路，
所述半导体器件具有与所述控制电路电连接的多个控制导体，
所述多个控制导体在所述第二方向上彼此隔开间隔地排列，
所述第二驱动导体的体积比所述控制导体的体积大。
附记D28.在附记D27所记载的半导体器件中，
所述第一驱动导体、所述第二驱动导体和所述控制导体分别具有从所述基板背面露出的顶面，
所述第二驱动导体的顶面的面积比所述控制导体的顶面的面积大。
附记D29.在附记D27所记载的半导体器件中，
在所述厚度方向上看的所述第二驱动导体的顶面的形状为，所述第一方向成为短边方向且所述第二方向成为长边方向的矩形形状，
所述控制导体的顶面的形状为，具有沿着所述第一方向的边和沿着所述第二方向的边的矩形形状，
所述第二驱动导体的顶面中的述第二方向的长度，比所述控制导体的顶面中的所述第一方向的长度和所述第二方向的长度长。
附记D30.在附记D27～D29中任一项记载的半导体器件中，
所述多个控制导体配置在比所述第一驱动导体和所述第二驱动导体靠所述第一方向的外侧。
附记D31.在附记D30所记载的半导体器件中，
在所述厚度方向上看的所述基板的形状为，具有沿着所述第一方向的边和沿着所述第二方向的边的矩形形状，
所述控制导体具有：从所述厚度方向看所述基板时位于所述基板的四角的端部控制导体；和在所述第二方向上配置于2个所述端部控制导体之间的中间控制导体，
所述端部控制导体和所述中间控制导体分别具有从所述基板背面露出的顶面，
所述端部控制导体的顶面的面积比所述中间控制导体的顶面的面积大。
附记D32.在附记D31所记载的半导体器件中，
所述第二驱动导体的体积比所述端部控制导体的体积大。
附记D33.在附记D32所记载的半导体器件中，
所述第二驱动导体具有从所述基板背面露出的顶面，
所述第二驱动导体的顶面的面积比所述端部控制导体的顶面的面积大。
附记D34.在附记D33所记载的半导体器件中，
在所述厚度方向上看的所述第二驱动导体的顶面的形状为，所述第一方向成为短边方向且所述第二方向成为长边方向的矩形形状，
所述端部控制导体的顶面的形状为，具有沿着所述第一方向的边和沿着所述第二方向的边的矩形形状，
所述第二驱动导体的顶面的所述第二方向的长度，比所述端部控制导体的顶面的所述第一方向的长度和所述第二方向的长度长。
附记D35.在附记D27～D30中任一项记载的半导体器件，
所述第一驱动导体的体积为所述控制导体的体积以上。
附记D36.在附记D31～D34中任一项记载的半导体器件，
所述第一驱动导体的体积比所述端部控制导体的体积小。
附记D37.在附记D36所记载的半导体器件，
所述第一驱动导体具有从所述基板背面露出的顶面，
所述第一驱动导体的顶面的面积比所述端部控制导体的顶面的面积小。
附记D38.在附记D37所记载的半导体器件，
在所述厚度方向上看的所述第一驱动导体的顶面的形状为，所述第一方向成为短边方向且所述第二方向成为长边方向的矩形形状，
所述第一驱动导体的顶面的所述第二方向的长度，比所述端部控制导体的顶面的所述第一方向的长度短。
附记D39.在附记D31～D34中任一项记载的半导体器件，
所述第一驱动导体的体积为所述中间控制导体的体积以上。
附记D40.在附记D39所记载的半导体器件，
所述第一驱动导体具有从所述基板背面露出的顶面，
所述第一驱动导体的顶面的面积为所述中间控制导体的顶面的面积以上。
附记D41.在附记D31～D40中任一项记载的半导体器件，
所述配线具有连接所述控制电路与所述控制导体的控制配线，
所述第一驱动配线的宽度和所述第二驱动配线的宽度分别比所述控制配线的宽度大。
附记D42.在附记D31～D41中任一项记载的半导体器件，
所述多个控制导体分别位于比所述半导体元件靠外方。
附记D43.在附记D1～D42中任一项记载的半导体器件，
所述第一驱动导体的厚度比所述第一驱动配线的厚度厚，
所述第二驱动导体的厚度比所述第二驱动配线的厚度厚。
附记D44.在附记D1～D43中任一项记载的半导体器件，
所述第一驱动配线具有宽度宽的宽幅配线部和宽度窄的窄幅配线部，
所述宽幅配线部配置有所述第一驱动导体，
所述窄幅配线部在所述第一驱动配线的延伸方向上位于比所述宽幅配线部靠内方。
附记D45.在附记D44记载的半导体器件，
所述宽幅配线部的宽度比所述第一驱动导体的顶面的所述第一方向的长度大。
附记D46.在附记D44或D45所记载的半导体器件中，
所述第一驱动配线的所述窄幅配线部具有所述窄幅配线部的宽度变宽的宽幅部。
附记D47.在附记D1～D46中任一项记载的半导体器件中，
所述第二驱动配线具有宽度宽的宽幅配线部和宽度窄的窄幅配线部，
在所述宽幅配线部配置有所述第二驱动导体，
所述窄幅配线部在所述第二驱动配线的延伸方向上位于比所述宽幅配线部靠内方。
附记D48.在附记D47所记载的半导体器件中，
所述第二驱动配线的所述宽幅配线部的宽度比所述第二驱动导体的所述第一方向的长度大。
附记D49.在附记D47或48所记载的半导体器件中，
在所述第二驱动配线之中的连接所述宽幅配线部与所述窄幅配线部的部分，形成有以随着从所述宽幅配线部向所述窄幅配线部去而宽度变窄的方式倾斜的倾斜部。
附记D50.在附记D1～D21中任一项记载的半导体器件中，
还具有第一驱动端子和第二驱动端子，
所述第一驱动导体和所述第二驱动导体分别具有相对于所述密封树脂从所述厚度方向之中的与所述基板相反侧露出的顶面，
所述第一驱动端子以覆盖所述第一驱动导体的顶面的方式形成，
所述第二驱动端子以覆盖所述第二驱动导体的顶面的方式形成。
附记D51.在附记D22～D42中任一项所记载的半导体器件中，
还具有第一驱动端子和第二驱动端子，
所述第一驱动导体和所述第二驱动导体分别具有从所述基板背面露出的顶面，
所述第一驱动端子以覆盖所述第一驱动导体的顶面的方式形成，
所述第二驱动端子以覆盖所述第二驱动导体的顶面的方式形成。
附记D52.在附记D1～D21中任一项记载的半导体器件中，
所述基板由单晶的本征半导体材料构成。
附记D53.在附记D1～D52中任一项记载的半导体器件中，
所述密封树脂由热固化树脂形成。
以下是关于第一方面涉及的实施例和/或者变形例的附图标记的说明。
1A、1B、1C…半导体器件
10…基板
11…基板主面
12…基板背面
20、20X…端子
21、21A、21B…第一电源端子(第一驱动端子)
22、22A、22B…第一输出端子(第二驱动端子)
23…第一接地端子(第二驱动端子)
24、24A、24B…第二电源端子(第一驱动端子)
25、25A、25B…第二输出端子(第二驱动端子)
26…第二接地端子(第二驱动端子)
30…密封树脂
31…安装面
40、40X…配线
41、41A、41B…第一电源配线(第一驱动配线)
41a…宽幅配线部
41b…窄幅配线部
41f…宽幅部
41g…倾斜部
42、42A、42B…第一输出配线(第二驱动配线)
42a…宽幅配线部
42b…窄幅配线部
42c…倾斜部
43…第一接地配线(第二驱动配线)
44、44A、44B…第二电源配线(第一驱动配线)
44a…宽幅配线部
44b…窄幅配线部
44f…宽幅部
44g…倾斜部
45、45A、45B…第二输出配线(第二驱动配线)
45a…宽幅配线部
45b…窄幅配线部
45c…倾斜部
46…第二接地配线(第二驱动配线)
47、47A、47B…控制配线
50、50X…导体
50A…顶面
51、51A、51B…第一电源导体(第一驱动导体)
52、52A、52B…第一输出导体(第二驱动导体)
53…第一接地导体(第二驱动导体)
54、54A、54B…第二电源导体(第一驱动导体)
55、55A、55B…第二输出导体(第二驱动导体)
56…第二接地导体(第二驱动导体)
57、57A、57B…控制导体
57C…端部控制导体
57E…中间控制导体
60、60X…半导体元件
210…基板
211…基板主面
212…基板背面
230…密封树脂。
以下，参照图49～图76，对基于本发明的第二方面的各种实施方式和变形例的半导体器件(和制造方法)进行说明。
本发明中的“第一”、“第二”、“第三”等的用语只是作为标签使用的用语，不一定意图对这些对象物赋予顺序或者优劣。本发明中的“成同一平面”的用语是指相邻的面通过本发明中所例示的制造方法成为平滑地相连的状态。在这些面之间，也存在例如由于制造方法、制造误差和材料的热膨胀系数的差引起的、不可避免地产生的不连续的部分或者台阶差部分的情况。
本发明中，“某物A形成于某物B”和“某物A形成在某物B上”是指，除非另有说明，包含“某物A直接形成于某物B”和“某物A与某物B之间存在其他物、同时某物A形成于某物B”的情况。同样地，“某物A配置于某物B”和“某物A配置于某物B上”，是指除非另有说明，包含“某物A直接配置于某物B”和“在某物A与某物B之间存在其他物，同时某物A配置于某物B”的情况。同样地。“某物A位于某物B上”是指，除非另有说明，包括“某物A与某物B相接，某物A位于某物B上”和“某物A与某物B之间存在其他物，同时某物A位于某物B上”的情况。同样地，“某物A层叠于某物B”和“某物A层叠于某物B上”是指，除非另有说明，包括“某物A直接层叠于某物B”和“某物A与某物B之间存在其他物，同时某物A层叠于某物B”的情况。另外，“某物A在某方向上看重叠于某物B”是指，除非另有说明，包括“某物A完全重叠于某物B”和“某物A与某物B的一部分重叠”的情况。
<第一实施方式(第二方面)>
图49～图59表示第二方面的第一实施方式的半导体器件A1。半导体器件A1包括半导体元件10、基板20、绝缘膜29、多个配线层30、多个第二柱状电极41、多个第一柱状电极42、多个接合部50、多个外部电极60和树脂部件70。
图49表示半导体器件A1的立体图。图50表示半导体器件A1的平面图。图51是在图50的平面图中，省略了多个外部电极60，并将半导体元件10和树脂部件70用假想线(两点划线)表示的图。图52是表示半导体器件A1的正面图。图53是表示半导体器件A1的侧面图(左侧面图)。图54是沿着图51的54-54线的截面图。图55是将图54的一部分放大了的图。图56是沿着图51的56-56线的截面图。图57是将图56的一部分放大了的图。图58是沿着图51的58-58线的截面图。图59是将图58的一部分放大了的图。
为了说明的方便，将彼此正交的3个方向设为x方向、y方向和z方向。z方向是半导体器件A1的厚度方向。x方向是半导体器件A1的平面图(参照图50)中的左右方向。y方向是半导体器件A1的平面图(参照图50)中的上下方向。此外，根据需要，将x方向的一方设为x1方向，将x方向的另一方设为x2方向。同样地，将y方向的一方设为y1方向，将y方向的另一方设为y2方向，将z方向的一方设为z1方向，将z方向的另一方设为z2方向。另外，也存在将z1方向称为下，将z2方向称为上的情况。
半导体器件A1被表面安装在电子器件等的电路基板。在向电路基板安装半导体器件A1时，例如使用焊料(以下称为“安装焊料”。)。在半导体器件A1安装于电路基板的状态下，半导体器件A1的朝向z2方向的面与电路基板相对，与安装焊料相接。半导体器件A1的厚度(z方向的尺寸)例如为550μm程度。
半导体元件10是成为半导体器件A1的功能中枢的元件。半导体元件10例如可以是LSI(Large Scale Integration)等的集成电路(IC)、LDO(Low Drop Out)等的电压控制用元件、运算放大器等的放大用元件、或者晶体管或二极管等的分立器件的任意者。半导体元件10是能够被表面安装的构造的元件。半导体元件10例如在z方向上看(以下也称为“俯视”。)为矩形形状，俯视形状没有特别的限定。半导体元件10通过多个接合部50与多个配线层30导通接合。
如图54、图56和图58所示，半导体元件10具有元件主面101和元件背面102。元件主面101和元件背面102在z方向上隔开间隔。元件主面101朝向z2方向，元件背面102朝向z1方向。如图59所示，在元件背面102形成有多个元件电极11。多个元件电极11分别例如由Al(铝)构成。多个元件电极11分别为半导体元件10中的端子。多个元件电极11在俯视时与多个接合部50重叠。多个元件电极11的数量和位置能够根据半导体元件10适当地变更。
基板20支承半导体元件10。基板20由单晶的本征半导体材料(例如Si(硅))构成。基板20例如在俯视时为矩形形状。基板20具有基板主面201、基板背面202、多个第一基板侧面203、多个第二基板侧面204和多个基板连结面205。
如图52～图58所示，基板主面201和基板背面202在z方向上隔开间隔。基板主面201朝向z2方向，基板背面202朝向z1方向。基板主面201与半导体元件10相对。基板主面201和基板背面202分别是平坦的。
如图52～图58所示，多个第一基板侧面203和多个第二基板侧面204分别在z方向上位于基板主面201与基板背面202之间。多个第一基板侧面203和多个第二基板侧面204分别是平坦的。各第一基板侧面203的z2方向侧的端缘与基板主面201相连，各第二基板侧面204的z1方向侧的端缘与基板背面202相连。各第一基板侧面203的z方向的尺寸比各第二基板侧面204的z方向的尺寸小。例如，各第一基板侧面203的z方向的尺寸为50μm程度，各第二基板侧面204的z方向的尺寸为310μm程度。基板20如图50和图51所示具有：分别朝向x1方向的一对第一基板侧面203和第二基板侧面204；分别朝向x2方向的一对第一基板侧面203和第二基板侧面204；分别朝向y1方向的一对第一基板侧面203和第二基板侧面204；和分别朝向y2方向的一对第一基板侧面203和第二基板侧面204。这些各对中，第一基板侧面203在俯视时位于比第二基板侧面204靠内方。
如图52～图58所示，多个基板连结面205分别与一对第一基板侧面203和第二基板侧面204相连。各基板连结面205朝向z2方向。各基板连结面205是平坦的。各基板连结面205相对于x-y平面可以倾斜，也可以弯曲。各基板连结面205的宽度d1(参照图55和图57)例如为10μm程度。各基板连结面205的宽度d1是指，在各基板连结面205中从与各第一基板侧面203相连的端缘至与各第二基板侧面204相连的端缘的、与x方向或者y方向平行的线段的长度。由此，在俯视时，一对第一基板侧面203与第二基板侧面204的分离距离例如为10μm程度。
绝缘膜29如图54～图59所示，形成在基板主面201上。绝缘膜29覆盖基板主面201的整面。绝缘膜29例如由氧化膜(SiO2)、层叠于该氧化膜的氮化膜(Si3N4)构成。
多个配线层30如图51和图54～图58所示，隔着绝缘膜29形成在基板20的基板主面201上。多个配线层30构成半导体元件10、与安装半导体器件A1的电路基板的导电路径的一部分。多个配线层30彼此隔开间隔。
多个配线层30分别如图54～图58所示，由基底层301和镀覆层302构成。基底层301与绝缘膜29相接。基底层301由与绝缘膜29相接的阻挡层、层叠于该阻挡层的种子层构成。阻挡层例如由Ti(钛)构成。种子层例如由Cu(铜)构成。基底层301例如能够由溅射法形成。镀覆层302层叠于基底层301。在各配线层30中，镀覆层302成为主要的导电路径。镀覆层302例如由Cu构成。镀覆层302例如能够通过电解电镀形成。基底层301的厚度(z方向的尺寸)例如为200nm～900nm程度，镀覆层302的厚度(z方向的尺寸)例如为5μm～25μm程度。各配线层30的厚度(z方向的尺寸)例如为5μm～25μm程度。
多个配线层30如图51和图54～图58所示，包括多个配线部31和多个配线部32。多个配线部31分别与半导体元件10的电源端子或者半导体元件10的接地端子的任意者导通。多个配线部32分别与半导体元件10的上述电源端子和上述接地端子以外的端子(例如信号端子)导通。
多个第二柱状电极41和多个第一柱状电极42如图51和图56～图58所示，形成在多个配线层30上。多个第二柱状电极41和多个第一柱状电极42分别彼此隔开间隔。多个第二柱状电极41和多个第一柱状电极42分别在俯视时，位于比半导体元件10靠外方。由此，半导体元件10被多个第二柱状电极41和多个第一柱状电极42包围。多个第二柱状电极41和多个第一柱状电极42分别在俯视时，从各配线层30向z2方向突出。多个第二柱状电极41和多个第一柱状电极42分别如图51所示，在俯视时位于比基板20和树脂部件70双方的周边缘靠内方。多个第二柱状电极41和多个第一柱状电极42分别例如由Cu构成。多个第二柱状电极41和多个第一柱状电极42分别例如能够通过电解电镀形成。
多个第二柱状电极41如图56和图57所示，形成在多个配线部31上。各第二柱状电极41具有第二顶面411、第二抵接面412、第二露出侧面413、第二覆盖侧面414和第二连结面415。
第二顶面411和第二抵接面412如图57所示在z方向上隔开间隔。第二顶面411朝向z2方向，第二抵接面412朝向z1方向。第二顶面411从树脂部件70露出。第二抵接面412与各配线部31相接。
第二露出侧面413和第二覆盖侧面414如图57所示，在各第二柱状电极41中朝向半导体器件A1的外方。第二露出侧面413和第二覆盖侧面414在z方向上位于第二顶面411与第二抵接面412之间。第二露出侧面413的z2方向的端缘与第二顶面411相连，第二覆盖侧面414的z1方向的端缘与第二抵接面412相连。第二露出侧面413从树脂部件70露出，第二覆盖侧面414被树脂部件70覆盖。第二露出侧面413的z方向的尺寸例如为100μm程度，第二覆盖侧面414的z方向的尺寸例如为60μ～90μm程度。
第二连结面415如图57所示，与第二露出侧面413和第二覆盖侧面414相连。第二连结面415从树脂部件70露出。第二连结面415从x方向或者y方向的任意者看与半导体元件10重叠。第二连结面415的宽度d2(参照图57)例如为15μm程度。第二连结面415的宽度d2是指，在第二连结面415中从与第二露出侧面413相连的端缘至与第二覆盖侧面414相连的端缘的、与x方向或者y方向平行的线段的长度。
多个第一柱状电极42如图58所示，形成在多个配线部32上。各第一柱状电极42具有第一顶面421、第一抵接面422、第一露出侧面423、第一覆盖侧面424和第一连结面425。多个第一柱状电极42之中在俯视时位于半导体器件A1的四角的4个第一柱状电极42分别具有第一露出侧面423、第一覆盖侧面424和第一连结面425各2个。
第一顶面421和第一抵接面422如图58所示在z方向上隔开间隔。第一顶面421朝向z2方向，第一抵接面422朝向z1方向。第一顶面421从树脂部件70露出。第一抵接面422与各配线部32相接。在图50和图51所示的例子中，多个第一柱状电极42之中在俯视时位于半导体器件A1的四角的4个第一柱状电极42与其他第一柱状电极42相比，第一顶面421的俯视面积较大。
第一露出侧面423和第一覆盖侧面424如图58所示，在各第一柱状电极42中朝向半导体器件A1的外方。第一露出侧面423和第一覆盖侧面424在z方向上位于第一顶面421与第一抵接面422之间。第一露出侧面423的z2方向的端缘与第一顶面421相连，第一覆盖侧面424的z1方向的端缘与第一抵接面422相连。第一露出侧面423从树脂部件70露出，第一覆盖侧面424被树脂部件70覆盖。第一露出侧面423的z方向的尺寸例如为100μm程度，第一覆盖侧面424的z方向的尺寸例如为60μm～90μm程度。
第一连结面425如图58所示，与第一露出侧面423和第一覆盖侧面424相连。第一连结面425从树脂部件70露出。第一连结面425在x方向或者y方向看与半导体元件10重叠。第一连结面425的宽度例如为15μm程度。第二连结面415的宽度是指，在第一连结面425中从与第一露出侧面423相连的端缘至与第一覆盖侧面424相连的端缘的、与x方向或者y方向平行的线段的长度。
如图50和图51所示，各第二柱状电极41的第二顶面411的俯视面积，比各第一柱状电极42的第一顶面421的俯视面积大。在图50和图51所示的例子中，各第二柱状电极41的第二顶面411比各第一柱状电极42的第一顶面421更向半导体器件A1的内方延伸。此外，不限于各第二顶面411的俯视面积比各第一顶面421的俯视面积大的情况，也可以相同，也可以较小。
多个接合部50将半导体元件10与多个配线层30接合。各接合部50的构成材料例如为焊料。各接合部50例如是被称为焊料凸块的结构。各接合部50如图59所示，存在于半导体元件10的各元件电极11与各配线层30之间，且将它们导通接合。
多个外部电极60分别为半导体器件A1中的端子。多个外部电极60中，如图50、图52和图53所示具有覆盖各第二柱状电极41的第二顶面411和第二露出侧面413的部分、以及覆盖各第一柱状电极42的第一顶面421和第一露出侧面423的部分。各外部电极60例如从与第二柱状电极41或者第一柱状电极42相接的一侧起依次地层叠有Ni(镍)层、Pd(钯)层、Au(金)层。此外，也可以不层叠Pd层。各外部电极60例如能够通过无电解电镀形成。
树脂部件70形成在基板20上。树脂部件70如图54、图56和图58所示是覆盖半导体元件10的密封材。树脂部件70的构成材料例如为黑色的环氧树脂。树脂部件70的构成材料只要是具有电绝缘性的树脂材料，就不限于环氧树脂。树脂部件70例如能够通过模塑成型而形成。树脂部件70例如俯视时为矩形形状。树脂部件70具有树脂主面71、树脂背面72、多个第一树脂侧面731、多个第二树脂侧面732和多个树脂连结面733。
树脂主面71和树脂背面72如图54、图56和图58所示在z方向上隔开间隔。树脂主面71朝向z2方向，树脂背面72朝向z1方向。树脂主面71是平坦的。树脂主面71与各第二顶面411(第二柱状电极41)和各第一顶面421(第一柱状电极42)成同一平面。各第二顶面411和各第一顶面421从树脂主面71露出。半导体器件A1在安装于电路基板的状态下，树脂主面71与该电路基板相对。树脂背面72与绝缘膜29相接。
多个第一树脂侧面731和多个第二树脂侧面732分别如图54～图58所示，在z方向上位于树脂主面71与树脂背面72之间。多个第一树脂侧面731和多个第二树脂侧面732分别是平坦的。各第一树脂侧面731的z2方向的端缘与树脂主面71相连、各第二树脂侧面732的z1方向的端缘与树脂背面72相连。各第一树脂侧面731的z方向的尺寸例如为100μm程度，各第二树脂侧面732的z方向的尺寸例如为90μm程度。各第一树脂侧面731与各第二露出侧面413(第二柱状电极41)和各第一露出侧面423(第一柱状电极42)成同一平面。各第二露出侧面413和各第一露出侧面423从第一树脂侧面731露出。各第二树脂侧面732与各第一基板侧面203成同一平面。各第二树脂侧面732在x方向或者y方向上看，包括与第二覆盖侧面414(第二柱状电极41)或者第一覆盖侧面424(第一柱状电极42)重叠的部分。
树脂部件70如图50所示具有：分别朝向x1方向的一对第一树脂侧面731和第二树脂侧面732；分别朝向x2方向的一对第一树脂侧面731和第二树脂侧面732；分别朝向y1方向的一对第一树脂侧面731和第二树脂侧面732；和分别朝向y2方向的一对第一树脂侧面731和第二树脂侧面732。在这些各对中，第一树脂侧面731在俯视时位于比第二树脂侧面732靠内方。
多个树脂连结面733分别如图55和图57所示，与一对第一树脂侧面731和第二树脂侧面732相连。各树脂连结面733朝向z2方向。树脂连结面733例如是平坦的。树脂连结面733相对于x-y平面可以倾斜，也可以弯曲。树脂连结面733与各第二连结面415(第二柱状电极41)和各第一连结面425(第一柱状电极42)成同一平面。各第二连结面415和各第一连结面425从树脂连结面733露出。各树脂连结面733在x方向或者y方向的任意者上看与半导体元件10重叠。各树脂连结面733的宽度d3(参照图55)例如为45μm程度。各树脂连结面733的宽度d3是指，在各树脂连结面733中，从与各第一树脂侧面731相连的端缘至与各第二树脂侧面732相连的端缘的、与x方向或者y方向平行的线段的长度。在半导体器件A1中，第二连结面415的宽度d2(参照图57)例如为15μm程度，因此在俯视时，从各第二树脂侧面732至各第二覆盖侧面414的分离距离d4(参照图57)例如为30μm程度。另外，关于从各第二树脂侧面732至各第一覆盖侧面424的分离距离也是同样的。
接着，参照图60～图73，对基于第二方面的第一实施方式的半导体器件A1的制造方法的一例进行说明。在以下所示的制造方法表示制造多个半导体器件A1的情况。图60～图73中除了图69和图73以外是表示半导体器件A1的制造涉及的一个工序的截面图，与半导体器件A1的图56所示的截面对应。图69是将图68的一部分放大的图，图73是将图72的一部分放大的图。
首先，如图60所示，准备基板820，在该基板820上形成绝缘膜829。基板820由单晶的本征半导体材料构成。作为该本征半导体材料例如使用Si。在准备基板820的工序(基板准备工序)中，作为基板820例如准备Si晶片。基板820具有在z方向上隔开间隔的基板主面820a和基板背面820b。基板主面820a朝向z2方向，基板背面820b朝向z1方向。接着，在形成绝缘膜829的工序(绝缘膜形成工序)中，如图60所示，在基板主面820a形成绝缘膜829。绝缘膜829通过在基板820的基板主面820a利用热氧化法使氧化膜(例如SiO2)成膜后，在该氧化膜上利用等离子体CVD(Chemical Vapor Deposition)使氮化膜(Si3N4)成膜而形成。
接着，如图61所示，形成覆盖绝缘膜829的基底层830a。在形成基底层830a的工序(基底层形成工序)中，在绝缘膜829的表面整体利用溅射法使阻挡层成膜后，在该阻挡层上利用溅射法使种子层成膜，由此形成基底层830a。阻挡层例如由厚度为100nm～300nm的Ti构成，种子层例如由厚度为200nm～600nm的Cu构成。
接着，如图62所示，形成多个镀覆层830b。在形成多个镀覆层830b的工序(镀覆层形成工序)中，在基底层830a上实施光刻图案化后，通过以基底层830a作为导电路径的电解电镀，形成多个镀覆层830b。镀覆层830b例如由厚度为5μm～25μm的Cu构成。
接着，如图63所示，在多个镀覆层830b上形成多个柱状电极840。各柱状电极840与半导体器件A1的第二柱状电极41或者第一柱状电极42的任意者对应。在形成多个柱状电极840的工序(柱状电极形成工序)中，在一部分的基底层830a和一部分的镀覆层830b上实施了光刻图案化后，通过以基底层830a和镀覆层830b作为导电路径的电解电镀，形成多个柱状电极840。多个柱状电极840例如由Cu构成。多个柱状电极840具有之后成为多个第二柱状电极41的部分、和成为多个第一柱状电极42的部分。图63由于是与图56对应的截面，因此图63中所示的多个柱状电极840均在之后成为半导体器件A1的多个第二柱状电极41。
接着，如图64所示，除去基底层830a的一部分。基底层830a的除去对象为没有层叠多个镀覆层830b的部分。在除去基底层830a的工序(基底层除去工序)中，通过使用硫酸(H2SO4)和过氧化氢(H2O2)的混合溶液的湿蚀刻，除去基底层830a。经过本工序，由剩余的多个基底层830a和层叠于它们的多个镀覆层830b形成多个配线层830。多个配线层830与半导体器件A1的多个配线层30对应。多个配线层830具有在之后成为多个配线部31的部分、以及成为多个配线部32的部分。形成有柱状电极840的多个配线层830之后成为多个配线部31，没有形成所示的柱状电极840的多个配线层830之后成为多个配线部32。
接着，如图65所示，搭载半导体元件810。半导体元件810与半导体器件A1的半导体元件10对应。半导体元件810具有朝向z2方向的元件主面810a和朝向z1方向的元件背面810b，在元件背面810b形成有元件电极(省略图示)。在半导体元件810的多个元件电极的各个形成有接合件850。接合件850例如为球状的焊料凸块。在搭载半导体元件810的工序(元件搭载工序)中，使接合件850(焊料凸块)与各配线层830接触，将接合件850(焊料凸块)进行回流焊加热。之后，通过冷却使接合件850固化，由此半导体元件810的各元件电极和各配线层830通过接合件850(焊料凸块)导通接合。
接着，如图66所示，形成树脂部件870。在形成树脂部件870的工序(树脂形成工序)中，例如基于模塑成型进行。该模塑成型可以是传递模塑方式，也可以是压模方式。树脂部件870例如由包含黑色的环氧树脂的材料构成。通过树脂形成工序形成的树脂部件870位于绝缘膜829(基板820的基板主面820a)上，覆盖半导体元件810。另外，树脂部件870的朝向z2方向的面(树脂主面871)相比于各柱状电极840的朝向z2方向的面位于z2方向。即，在树脂形成工序后，各柱状电极840被树脂部件870覆盖。
接着，如图67所示，磨削树脂部件870，并且使柱状电极840从树脂主面871露出。在磨削树脂部件870的工序(树脂磨削工序)中，例如使用机械磨床，将树脂部件870从树脂主面871向z1方向用磨石进行磨削。这时，磨削树脂部件870直至柱状电极840从树脂主面871露出为止。在树脂磨削工序中，多个柱状电极840也被部分地除去。通过树脂磨削工序，树脂部件870的厚度被缩小。这时，在多个柱状电极840的各个出现从树脂部件870露出的顶面840a。树脂主面871与各柱状电极840的顶面840a成同一平面，用磨石磨削的痕迹即磨削痕跨这些面地形成。
接着，如图68和图69所示，形成多个第一缺口部891。具体而言，通过使缺口形成于多个柱状电极840和树脂部件870直到它们的厚度方向(z方向)的途中，而形成多个第一缺口部891。在形成多个第一缺口部891的工序(第一切削工序)中，例如基于使用切割刀的半切割进行。在第一切削工序中，例如在图67的切削线L1进行半切割，由此形成多个第一缺口部891。在图67中，考虑到使用的切割刀的厚度，将切削线L1以矩形表示。在第一切削工序中形成的多个第一缺口部891的各宽度例如为180μm程度。该宽度由所使用的切割刀的厚度决定。通过第一切削工序，切去柱状电极840的一部分，出现与顶面840a相连的露出侧面840c。另外，切去树脂部件870的一部分，出现与树脂主面871相连的第一树脂侧面873a。
接着，如图70所示形成外部电极860。在形成外部电极860的工序(外部电极形成工序)中，例如通过无电解电镀使Ni层、Pd层和Au层按该顺序分别析出，形成外部电极860。这时，形成与各柱状电极840的顶面840a和露出侧面840c相接且覆盖它们的Ni层，在该Ni层上形成Pd层，在Pd层上形成Au层。外部电极860也可以是没有层叠Ni层、Pd层和Au层的结构，而是层叠有Ni层和Au层的结构。
接着，如图71所示，磨削基板820的一部分。在磨削基板820的工序(基板磨削工序)中，使用机械磨床，从基板820的基板背面820b向z2方向用磨石进行磨削。由此，基板820的厚度缩小。在基板背面820b形成用磨石磨削的痕迹即磨削痕。在上述外部电极形成工序时，为了在将制造途中的半导体器件搬送到无电解电镀槽时能够稳定地进行搬送，基板磨削工序优选在外部电极形成工序后进行。
接着，如图72和图73所示，在第一切削工序时所形成的第一缺口部891的各自中，进一步形成多个第二缺口部892。具体而言，在多个第一缺口部891的各自中，在z方向上将树脂部件870完全地切断，并且使缺口形成于基板820直至基板820的厚度方向(z方向)的途中，由此形成多个第二缺口部892。在形成多个第二缺口部892的工序(第二切削工序)中，与第一切削工序同样地基于使用例如切割刀的半切割进行。在第二切削工序中，例如在图71的切削线L2进行半切割，由此形成多个第二缺口部892。在图71中，考虑到使用的切割刀的厚度，用矩形表示切削线L2。通过第二切削工序形成的多个第二缺口部892的各宽度例如为90μm程度。该宽度由使用的切割刀的厚度决定。通过第二切削工序，树脂部件870按多个半导体元件10的每一个在z方向上切断树脂部件870。另外，通过第二切削工序在树脂部件870出现第二树脂侧面873b。并且，通过第二切削工序，在基板820出现与基板主面820a相连的第一基板侧面820c。第二树脂侧面873b与第一基板侧面820c成同一平面。
接着，分割为多个半导体元件10的每一个的单片。在分割为单片的工序(第三切削工序)中，例如利用刀片切割机在多个第二缺口部892的各自中将基板820在z方向上切断。例如，沿着图72的切断线L3进行切断。在第三切削工序中使用的切割刀的厚度例如为70μm程度。在图72中，考虑到使用的切割刀的厚度，用进行表示切断线L3。此外，切断方法不限于刀片切割机，也可以使用激光切割机或者等离子体切割机等的其他的切割方法。通过第三切削工序，基板820在z方向上被切断。这时，在基板820形成于俯视时位于比第一基板侧面820c靠外方的第二基板侧面(半导体器件A1的第二基板侧面204)。通过第三切削工序分割的单片为图49～图59所示的半导体器件A1。
半导体器件A1经由上述的各工序而制造。即，半导体器件A1的制造方法包括基板准备工序、绝缘膜形成工序、基底层形成工序、镀覆层形成工序、柱状电极形成工序、基底层除去工序、元件搭载工序、树脂形成工序、树脂磨削工序、第一切削工序、外部电极形成工序、基板磨削工序、第二切削工序和第三切削工序。此外，也存在基底层形成工序、镀覆层形成工序和基底层除去工序一并称为“配线层形成工序”的情况。上述的半导体器件A1的制造方法是一个例子。例如，在柱状电极形成工序中，也可以将之后成为多个第二柱状电极41的多个柱状电极840和之后成为多个第一柱状电极42的多个柱状电极840分别通过另外的工序形成。另外，也可以不进行基板磨削工序。
上述的半导体器件A1和半导体器件A1的制造方法的作用效果如下所述。
半导体器件A1包括第一柱状电极42和树脂部件70。树脂部件70包括第一树脂侧面731和第二树脂侧面732。第一树脂侧面731在俯视时位于比第二树脂侧面732靠内方。第一柱状电极42具有第一露出侧面423。第一露出侧面423在第一树脂侧面731中从树脂部件70露出。依据该结构，在半导体器件A1的侧面具有台阶差，在由于该台阶差而凹陷的部分，第一柱状电极42从树脂部件70露出。因此，在使用上述安装焊料将半导体器件A1安装到电子器件等的电路基板时，以覆盖第一露出侧面423的方式形成焊脚。通过形成焊脚，不使用X线检查装置，也能够通过目视确认半导体器件A1的接合状态(安装焊料的接合状态)。即，依据半导体器件A1，能够容易地确认安装焊料的接合状态。
在半导体器件A1中，上述分离距离d4(参照图57)比第二连结面415的宽度d2(参照图57)大。依据该结构，因为在树脂部件70之中覆盖各第二覆盖侧面414(第二柱状电极41)的部分存在适度的厚度(x方向或者y方向的尺寸)，因此能够抑制树脂部件70从第二柱状电极41剥离。因此，半导体器件A1的可靠性提高。同样地，因为上述分离距离d4比第一连结面425的宽度大，所以能够抑制树脂部件70从第一柱状电极42剥离。
在半导体器件A1中，各第二柱状电极41的第二顶面411的俯视面积比各第一柱状电极42的第一顶面421的俯视面积大。依据该结构，各第二柱状电极41的电阻变得比各第一柱状电极42的电阻小，因此各第二柱状电极41构成为与各第一柱状电极42相比适合流通比较大的电流的结构。例如，在半导体器件A1中，各第二柱状电极41经由各配线部31与半导体元件10的电源端子或者作为接地端子的元件电极11导通。另外，各第一柱状电极42经由各配线部32与半导体元件10的电源端子或者作为接地端子以外的端子(例如信号端子)的元件电极11导通。在电源端子或者接地端子与除此以外的端子相比能够流通比较大的电流。因此，依据半导体器件A1，在半导体器件A1的内部能够抑制由于寄生抵抗成分等导致的导通损失。
在半导体器件A1中，在俯视时配置在四角的各第一柱状电极42(第一顶面421)的俯视面积比其他的第一柱状电极42(第一顶面421)的俯视面积大。由于半导体器件A1的动作或外部环境，半导体器件A1的温度发生变化。在使用安装焊料将半导体器件A1安装在电子器件等的电路基板的状态下，由于上述温度变化，对接合半导体器件A1与电路基板的安装焊料施加热应力。该热应力由于电路基板与半导体器件A1的热收缩差而产生。当该热应力反复施加于安装焊料时，在安装焊料中产生裂纹。尤其是，在将半导体器件A1安装于电路基板时，对位于半导体器件A1的四角的安装焊料施加的热应力相对地较大。因此，在半导体器件A1中，通过使这些四角的第一柱状电极42(第一顶面421)的俯视面积比其他第一柱状电极42(第一顶面421)的俯视面积大，能够使在四角的安装焊料的接合强度提高。即，依据半导体器件A1，能够使相对温度循环的耐性提高。
在半导体器件A1的制造方法中，具有第一切削工序和第二切削工序。第一切削工序中，多个柱状电极840和树脂部件870同时被切削。第二切削工序中，树脂部件870和基板820同时被切削。由此，半导体器件A1的制造方法中，通过进行第一切削工序和第二切削工序这2次的切削，将多个柱状电极840和基板820不同时地切削。多个柱状电极840和基板820由于它们的材质不同，同时进行切割是困难的。但是，半导体器件A1因为没有将多个柱状电极840和基板820同时地进行切削而制造，所以能够容易地制造半导体器件A1。
半导体器件A1中，各第一基板侧面203的z方向的尺寸比各第二基板侧面204的z方向的尺寸小。如以上所述，各第一基板侧面203，即各第一基板侧面820c，在树脂部件870和基板820被同时切割的第二切削工序中形成。另一方面，第二基板侧面204在仅切割基板820的第三切削工序中形成。通常，相比切割2种素材，切割1种素材在切割时的加工精度和加工速度较高。因此，通过使各第一基板侧面203的z方向的尺寸比各第二基板侧面204的z方向的尺寸小，在第二切削工序中切割基板820的量，比在第三切削工序中切割基板820的量变少。即，依据半导体器件A1的制造方法，基板820的切割时的加工精度和加工速度提高。
<第二实施方式(第二方面)>
图74表示基于第二方面的第二实施方式的半导体器件A2。图74是表示半导体器件A2的截面图，与图56中所示的半导体器件A1的截面对应。
半导体器件A2与半导体器件A1不同，基板20不具有多个第二基板侧面204。即，在基板20的侧面没有台阶差。另外，半导体器件A2的基板20与半导体器件A1的基板20相比厚度(z方向的尺寸)较小。由此，半导体器件A2与半导体器件A1相比能够实现薄型化。
半导体器件A2在例如半导体器件A1的制造方法中的基板磨削工序中，通过使磨削基板820的量增大而能够制造。此外，在半导体器件A2的制造方法中，在进行第二切削工序时，将树脂部件870完全切断，并且基板820也完全切断。由此，分割为每个半导体元件10的单片，形成半导体器件A2。由此，不进行第三切削工序。
在半导体器件A2中，也与半导体器件A1同样地在半导体器件A2的侧面存在台阶差，从由于该台阶差而凹陷的部分露出第一柱状电极42的一部分。因此，半导体器件A2与半导体器件A1同样地，通过目视能够确认安装焊料的接合状态。即，依据半导体器件A2，能够容易地确认安装焊料的接合状态。
<第三实施方式(第二方面)>
图75表示基于第二方面的第三实施方式的半导体器件A3。半导体器件A3与半导体器件A1不同，不具有基板20。图75是表示半导体器件A3的截面图，与图56中所示的半导体器件A1的截面对应。
半导体器件A3通过例如在半导体器件A1的制造方法中的基板磨削工序中，将基板820全部磨削(将基板820整体消除)而能够制造。这时，绝缘膜829也可以同时进行磨削，也可以将绝缘膜829保留。在图75所示的例中，表示了绝缘膜829也同时进行了磨削的情况，半导体器件A3不具有绝缘膜29。
半导体器件A3如上所述，如图75所示不具有绝缘膜29。因此，各配线层30从树脂部件70(树脂背面72)露出。在各配线层30从树脂部件70露出的状态下，多个配线层30彼此有可能发生非意图的短路。因此，如图75所示，在不具有绝缘膜29的半导体器件A3中，形成至少覆盖从树脂背面72露出的各配线层30的保护膜39即可。在图75所示的例子中，保护膜39从树脂背面72跨多个配线层30地形成在整面。保护膜39例如由聚酰亚胺树脂或者苯酚树脂等的绝缘性材料构成。
在半导体器件A3中，与半导体器件A1同样地在半导体器件A3的侧面存在台阶差，从由于该台阶差而凹陷的部分露出第一柱状电极42的一部分。因此，半导体器件A3与半导体器件A1同样地，通过目视能够确认安装焊料的接合状态。即，依据半导体器件A3，能够容易地确认安装焊料的接合状态。
半导体器件A3由于不具有基板20，因此与半导体器件A2相比能够进一步实现薄型化。
第二方面的第一实施方式至第三实施方式中，接合部50的结构不限于上述的内容。图76表示变形例的接合部50。图76是表示接合部50的部分放大截面图，与图59所示的部分放大截面图对应。
本变形例的接合部50在半导体器件A1～A3的任一者中都能够适用。本变形例的多个接合部50分别如图76所示，包括保护层51和接合层52。
在各接合部50中，保护层51如图76所示分别形成在各配线层30上。各保护层51在俯视时为中央开口了的框状。各保护层51在俯视时包围各接合层52。各保护层51例如在俯视时呈矩形环状。各保护层51的俯视形状不限于矩形环状，也可以是圆环状、椭圆环状或者多边环状。各保护层51的构成材料例如为聚酰亚胺树脂，但本发明不限于此。
在各接合部50中，接合层52将半导体元件10的各元件电极11与各配线层30导通接合。各接合层52形成在各配线层30(镀覆层302)上。各接合层52覆盖各保护层51的开口的部分的表面。各接合层52的一部分填充在各保护层51的开口部分中。
各接合层52如图76所示，由彼此层叠的第一层521、第二层522和第三层523构成。第一层521形成在各配线层30(镀覆层302)上，与各镀覆层302相接。第一层521的构成材料例如为包含Cu的金属。第二层522形成在第一层521上，与第一层521相接。第二层522的构成材料例如为包含Ni的金属。第三层523形成在第二层522上，与第二层522相接。另外，第三层523与半导体元件10的元件电极11相接。第三层523的构成材料例如为包含Sn的合金。如果举例表示该合金，为Sn-Sb类合金或者Sn-Ag类合金等的无铅焊料。此外，各接合层52的结构不限于此，只要是将半导体元件10的各元件电极11与各配线层30导通接合的结构即可。
本变形例的多个接合部50分别包含在俯视时包围各接合层52的保护层51。基于该结构，通过上述元件搭载工序时的回流焊的热，接合层52的一部分(图76所示例子中第三层523)熔融时，能够抑制该接合层52的一部分扩散到非意图的部分。因此，例如因为能够抑制多个元件电极11彼此的非意图的短路和多个配线层30彼此的非意图的短路，所以能够抑制半导体器件A1～A3的动作不良。
在图76所示的例子中，元件电极11没有从元件背面102突出，但与本例示不同，在元件电极11从元件背面102突出的结构的情况下，各保护层51具有使各元件电极11相对各配线层30的自对准起作用的效果。
本发明的第二方面的半导体器件及其制造方法不限于上述的实施方式。半导体器件的各部的具体结构和半导体器件的制造方法的各工序的具体处理能够自由进行各种设计变更。根据上述第二方面的各实施方式和上述各变形例能够掌握的技术思想作为附记在以下记载。
附记E1.一种半导体器件，其包括：
形成有元件电极的半导体元件；
配线层，其位于比所述半导体元件靠所述半导体元件的厚度方向的一侧，且与所述元件电极导通；
从所述配线层向所述厚度方向的另一侧突出的第一柱状电极；和
覆盖所述半导体元件的树脂部件，
所述树脂部件具有：在所述厚度方向上隔开间隔的树脂主面和树脂背面；与所述树脂主面相连的第一树脂侧面；以及与所述树脂背面相连的第二树脂侧面，
所述第一树脂侧面在所述厚度方向上看位于比所述第二树脂侧面靠内方，
所述第一柱状电极具有：从所述树脂部件露出的第一露出侧面；被所述树脂部件覆盖的第一覆盖侧面；以及与所述第一露出侧面相连且与所述树脂主面成同一平面的第一顶面，
所述第一露出侧面在所述厚度方向上看位于比所述第一覆盖侧面靠内方，并且与所述第一树脂侧面成同一平面，
所述第一覆盖侧面和所述第二树脂侧面分别朝向与所述厚度方向正交的第一方向，
所述第一覆盖侧面在所述第一方向上看与所述第二树脂侧面重叠。
附记E2.在附记E1记载的半导体器件中，
所述第一柱状电极还具有与所述第一露出侧面和所述第一覆盖侧面相连的第一连结面，
所述第一连结面在所述第一方向看与所述半导体元件重叠。
附记E3.在附记E2记载的半导体器件中，
所述树脂部件还具有与所述第一树脂侧面和所述第二树脂侧面相连的树脂连结面，
所述树脂连结面与所述第一连结面成同一平面。
附记E4.在附记E3记载的半导体器件中，
所述树脂连结面的所述第一方向的尺寸比所述第一连结面的所述第一方向的尺寸大。
附记E5.在附记E1至附记E4中任一项记载的半导体器件中，
还具有覆盖所述第一顶面和所述第一露出侧面的外部电极。
附记E6.在附记E1至附记E5中任一项记载的半导体器件中，
还具有将所述半导体元件与所述配线层导通接合的接合部，
所述半导体元件具有与所述树脂背面朝向相同方向的元件背面，
所述元件电极形成于所述元件背面，
所述接合部存在于所述元件电极与所述配线层之间。
附记E7.在附记E1至附记E6中任一项记载的半导体器件中，
还具有由半导体材料构成的基板，
所述基板位于比所述树脂部件更靠所述厚度方向的所述一侧。
附记E8.在附记E7记载的半导体器件中，
所述基板具有：在所述厚度方向上隔开间隔的基板主面和基板背面；与所述基板主面相连的第一基板侧面；和与所述基板背面相连的第二基板侧面，
所述配线层形成于所述基板主面，
所述第一基板侧面与所述第二树脂侧面成同一平面，并且在所述厚度方向上看，位于比所述第二基板侧面靠内方。
附记E9.在附记E8记载的半导体器件中，
所述第一基板侧面的所述厚度方向的尺寸比所述第二基板侧面的所述厚度方向的尺寸小。
附记E10.在附记E7至附记E9中任一项记载的半导体器件中，
还具有隔设于所述基板与所述配线层之间的绝缘膜。
附记E11.在附记E7至附记E10中任一项记载的半导体器件中，
所述半导体材料包含Si。
附记E12.在附记E1至附记E11中任一项记载的半导体器件中，
还具有从所述配线层向所述厚度方向的所述另一方侧突出的第二柱状电极，
所述第二柱状电极具有：从所述树脂部件露出的第二露出侧面；被所述树脂部件覆盖的第二覆盖侧面；和与所述第二露出侧面相连且与所述树脂主面成同一平面的第二顶面，
所述第一柱状电极与所述第二柱状电极在所述厚度方向上看彼此隔开间隔，
所述第二顶面的俯视面积比所述第一顶面的俯视面积大。
附记E13.一种半导体器件的制造方法，其包括：
基板准备工序，准备具有在厚度方向上彼此隔开间隔的基板主面和基板背面的基板；
在所述基板主面上形成配线层的配线层形成工序；
在所述配线层上形成第一柱状电极的第一柱状电极形成工序；
搭载半导体元件的元件搭载工序；
形成覆盖所述半导体元件并且形成于所述基板之上的树脂部件的树脂形成工序；
第一切削工序，使缺口分别形成于所述第一柱状电极和所述树脂部件直至所述第一柱状电极和所述树脂部件的所述厚度方向的途中，从而形成第一缺口部；和
第二切削工序，在所述第一缺口部中，将所述树脂部件在所述树脂部件的所述厚度方向上全部切断，
通过所述第一切削工序，在所述第一柱状电极形成从所述树脂部件露出的第一露出侧面和被所述树脂部件覆盖的第一覆盖侧面，并且在所述树脂部件形成第一树脂侧面，
通过所述第二切削工序，在所述树脂部件形成第二树脂侧面，
所述第一树脂侧面在所述厚度方向上看位于比所述第二树脂侧面靠内方，
所述第一露出侧面在所述厚度方向上看位于比所述第一覆盖侧面靠内方，并且与所述第一树脂侧面成同一平面，
所述第一覆盖侧面和所述第二树脂侧面分别朝向与所述厚度方向正交的第一方向，
所述第一覆盖侧面在所述第一方向上看与所述第二树脂侧面重叠。
附记E14.在附记E13所记载的制造方法中，
还具有从所述基板背面侧在所述厚度方向上磨削所述基板的基板磨削工序。
附记E15.在附记E14所记载的制造方法中，
在所述基板磨削工序中，将所述基板全部磨削。
附记E16.在附记E14所记载的制造方法中，
在所述第二切削工序中，进一步使缺口形成于所述基板直至所述基板的所述厚度方向的途中，从而形成第二缺口部。
附记E17.在附记E16所记载的制造方法中，
还具有第三切削工序，在所述第二缺口部中将所述基板在所述厚度方向上全部切断。
附记E18.在附记E13至附记E17中任一项记载的制造方法中，
还具有形成外部电极的外部电极形成工序，
所述第一柱状电极还具有从所述树脂部件露出的第一顶面，
所述第一顶面与所述第一露出侧面相连并且与所述基板主面朝向相同方向，
所述外部电极覆盖所述第一顶面和所述第一露出侧面。
以下是关于第二方面涉及的实施例和/或者变形例的附图标记的说明。
A1～A3：半导体器件
10：半导体元件
101：元件主面
102：元件背面
11：元件电极
20：基板
201：基板主面
202：基板背面
203：第一基板侧面
204：第二基板侧面
205：基板连结面
29：绝缘膜
30：配线层
301：基底层
302：镀覆层
31、32：配线部
39：保护膜
41：第二柱状电极
411：第二顶面
412：第二抵接面
413：第二露出侧面
414：第二覆盖侧面
415：第二连结面
42：第一柱状电极
421：第一顶面
422：第一抵接面
423：第一露出侧面
424：第一覆盖侧面
425：第一连结面
50：接合部
51：保护层
52：接合层
521：第一层
522：第二层
523：第三层
60：外部电极
70：树脂部件
71：树脂主面
72：树脂背面
731：第一树脂侧面
732：第二树脂侧面
733：树脂连结面
810：半导体元件
810a：元件主面
810b：元件背面
820：基板
820a：基板主面
820b：基板背面
820c：第一基板侧面
829：绝缘膜
830：配线层
830a：基底层
830b：镀覆层
840：柱状电极
840a：顶面
840c：露出侧面
850：接合件
860：外部电极
870：树脂部件
871：树脂主面
873a：第一树脂侧面
873b：第二树脂侧面
891：第一缺口部
892：第二缺口部。
Claims (20)
1.一种半导体器件，其特征在于，包括：
基板，其在厚度方向上具有彼此朝向相反侧的基板主面和基板背面；
配线，其配置在所述基板主面，包含第一驱动配线和第二驱动配线；
半导体元件，其与所述第一驱动配线和所述第二驱动配线电连接；
第一驱动导体，其在所述厚度方向上看在比所述半导体元件靠外方的部分配置在所述基板的与所述半导体元件相同侧，且与所述第一驱动配线电连接；
第二驱动导体，其在所述厚度方向上看在比所述半导体元件靠外方的部分配置在所述基板的与所述半导体元件相同侧，且与所述第二驱动配线电连接；和
密封树脂，其密封所述配线和所述半导体元件，并且以在所述厚度方向上所述第一驱动导体和所述第二驱动导体中的与所述基板相反侧的面露出的方式覆盖所述第一驱动导体和所述第二驱动导体，
所述第一驱动导体和所述第二驱动导体在沿着所述基板主面的方向中的规定方向上彼此隔开间隔地排列，
所述第一驱动导体的体积比所述第二驱动导体的体积小。
2.如权利要求1所述的半导体器件，其特征在于：
所述第一驱动导体和所述第二驱动导体分别具有相对于所述密封树脂从所述厚度方向上的与所述基板相反侧露出的顶面，
所述第一驱动导体的顶面的面积比所述第二驱动导体的顶面的面积小。
3.如权利要求2所述的半导体器件，其特征在于：
令所述第一驱动导体和所述第二驱动导体的排列方向为第一方向，令与所述厚度方向和所述第一方向正交的方向为第二方向，
在所述厚度方向上看的所述第一驱动导体和所述第二驱动导体的顶面的形状分别为，所述第一方向成为短边方向且所述第二方向成为长边方向的矩形形状，所述第一驱动导体的顶面中的所述第二方向的长度比所述第二驱动导体的顶面中的所述第二方向的长度短。
4.如权利要求2所述的半导体器件，其特征在于：
令所述第一驱动导体和所述第二驱动导体的排列方向为第一方向，令与所述厚度方向和所述第一方向正交的方向为第二方向，
在所述厚度方向上看的所述第一驱动导体和所述第二驱动导体的顶面的形状分别为，所述第一方向成为短边方向且所述第二方向成为长边方向的矩形形状，所述第一驱动导体的顶面中的所述第一方向的长度比所述第二驱动导体的顶面中的所述第一方向的长度短。
5.如权利要求1～4中任一项所述的半导体器件，其特征在于：
所述第二驱动导体配置在比所述第一驱动导体靠近所述第一驱动导体和所述第二驱动导体的排列方向上的所述基板主面的中央部的位置。
6.如权利要求1～5中任一项所述的半导体器件，其特征在于：
令所述第一驱动导体和所述第二驱动导体的排列方向为第一方向，令与所述厚度方向和所述第一方向正交的方向为第二方向，
所述半导体元件具有控制电路，
所述半导体器件具有与所述控制电路电连接的多个控制导体，
所述多个控制导体在所述第二方向上彼此隔开间隔地排列，
所述第二驱动导体的体积比所述控制导体的体积大。
7.如权利要求6所述的半导体器件，其特征在于：
所述第一驱动导体、所述第二驱动导体和所述控制导体分别具有相对于所述密封树脂从所述厚度方向上的与所述基板相反侧露出的顶面，
所述第二驱动导体的顶面的面积比所述控制导体的顶面的面积大。
8.如权利要求7所述的半导体器件，其特征在于：
在所述厚度方向上看的所述第二驱动导体的顶面的形状为，所述第一方向成为短边方向且所述第二方向成为长边方向的矩形形状，
在所述厚度方向上看的所述控制导体的顶面的形状为，具有沿着所述第一方向的边和沿着所述第二方向的边的矩形形状，
所述第二驱动导体的顶面中的所述第二方向的长度，比所述控制导体的顶面中的所述第一方向的长度和所述第二方向的长度长。
9.如权利要求6～8中任一项所述的半导体器件，其特征在于：
所述多个控制导体配置在比所述第一驱动导体和所述第二驱动导体靠所述第一方向的外侧。
10.如权利要求9所述的半导体器件，其特征在于：
在所述厚度方向上看的所述基板的形状为，具有沿着所述第一方向的边和沿着所述第二方向的边的矩形形状，
所述控制导体包括：从所述厚度方向看所述基板时位于所述基板的四角的端部控制导体；和在所述第二方向上配置在2个所述端部控制导体之间的中间控制导体，
所述端部控制导体和所述中间控制导体分别具有相对于所述密封树脂从所述厚度方向上的与所述基板相反侧露出的顶面，
所述端部控制导体的顶面的面积比所述中间控制导体的顶面的面积大。
11.如权利要求10所述的半导体器件，其特征在于：
所述第二驱动导体的体积比所述端部控制导体的体积大。
12.如权利要求11所述的半导体器件，其特征在于：
所述第二驱动导体具有相对于所述密封树脂从所述厚度方向上的与所述基板相反侧露出的顶面，
所述第二驱动导体的顶面的面积比所述端部控制导体的顶面的面积大。
13.如权利要求12所述的半导体器件，其特征在于：
在所述厚度方向上看的所述第二驱动导体的顶面的形状为，所述第一方向成为短边方向且所述第二方向成为长边方向的矩形形状，
在所述厚度方向上看的所述端部控制导体的顶面的形状为，具有沿着所述第一方向的边和沿着所述第二方向的边的矩形形状，
所述第二驱动导体的顶面中的所述第二方向的长度，比所述端部控制导体的顶面中的所述第一方向的长度和所述第二方向的长度长。
14.如权利要求6～9中任一项所述的半导体器件，其特征在于：
所述第一驱动导体的体积为所述控制导体的体积以上。
15.如权利要求10～13中任一项所述的半导体器件，其特征在于：
所述第一驱动导体的体积比所述端部控制导体的体积小。
16.如权利要求15所述的半导体器件，其特征在于：
所述第一驱动导体具有相对于所述密封树脂从所述厚度方向上的与所述基板相反侧露出的顶面，所述第一驱动导体的顶面的面积比所述端部控制导体的顶面的面积小。
17.如权利要求16所述的半导体器件，其特征在于：
在所述厚度方向上看的所述第一驱动导体的顶面的形状为，所述第一方向成为短边方向且所述第二方向成为长边方向的矩形形状，
所述第一驱动导体的顶面中的所述第二方向的长度，比所述端部控制导体的顶面中的所述第一方向的长度和所述第二方向的长度的至少一者短。
18.如权利要求10～13中任一项所述的半导体器件，其特征在于：
所述第一驱动导体的体积为所述中间控制导体的体积以上。
19.如权利要求18所述的半导体器件，其特征在于：
所述第一驱动导体具有相对于所述密封树脂从所述厚度方向上的与所述基板相反侧露出的顶面，
所述第一驱动导体的顶面的面积为所述中间控制导体的顶面的面积以上。
20.如权利要求10～19中任一项所述的半导体器件，其特征在于：
所述配线具有连接所述控制电路与所述控制导体的控制配线，
所述第一驱动配线的宽度和所述第二驱动配线的宽度分别比所述控制配线的宽度大。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019193436 | 2019-10-24 | ||
| JP2019-193436 | 2019-10-24 | ||
| JP2019-215616 | 2019-11-28 | ||
| JP2019215616 | 2019-11-28 | ||
| PCT/JP2020/039258 WO2021079846A1 (ja) | 2019-10-24 | 2020-10-19 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114586148A true CN114586148A (zh) | 2022-06-03 |
Family
ID=75620569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202080074018.XA Pending CN114586148A (zh) | 2019-10-24 | 2020-10-19 | 半导体器件 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20240112996A1 (zh) |
| JP (1) | JP7630438B2 (zh) |
| CN (1) | CN114586148A (zh) |
| WO (1) | WO2021079846A1 (zh) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101493865B1 (ko) | 2007-11-16 | 2015-02-17 | 페어차일드코리아반도체 주식회사 | 구조가 단순화된 반도체 파워 모듈 패키지 및 그 제조방법 |
| JP5255009B2 (ja) * | 2010-02-26 | 2013-08-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP6371122B2 (ja) | 2014-06-05 | 2018-08-08 | 株式会社日立製作所 | パワー半導体装置および樹脂封止型モータ |
| JP6770331B2 (ja) | 2016-05-02 | 2020-10-14 | ローム株式会社 | 電子部品およびその製造方法 |
| WO2018043162A1 (ja) | 2016-08-31 | 2018-03-08 | 株式会社村田製作所 | 回路モジュールおよび電子機器 |
-
2020
- 2020-10-19 CN CN202080074018.XA patent/CN114586148A/zh active Pending
- 2020-10-19 US US17/768,374 patent/US20240112996A1/en active Pending
- 2020-10-19 JP JP2021553426A patent/JP7630438B2/ja active Active
- 2020-10-19 WO PCT/JP2020/039258 patent/WO2021079846A1/ja active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| JPWO2021079846A1 (zh) | 2021-04-29 |
| JP7630438B2 (ja) | 2025-02-17 |
| WO2021079846A1 (ja) | 2021-04-29 |
| US20240112996A1 (en) | 2024-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6562647B2 (en) | Chip scale surface mount package for semiconductor device and process of fabricating the same | |
| KR100569479B1 (ko) | 반도체 장치용 칩 스케일 표면 장착 패키지 및 그 제조공정 | |
| US20070235774A1 (en) | Chip scale surface mount package for semiconductor device and process of fabricating the same | |
| JPH02281737A (ja) | 半田バンプ型半導体装置 | |
| US11417579B2 (en) | Packaged semiconductor devices for high voltage with die edge protection | |
| US20220415760A1 (en) | Floated singulation | |
| US20240371734A1 (en) | Electronic device, method for manufacturing electronic device, and lead frame | |
| JP7416638B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| CN114334893A (zh) | 具有带有焊盘偏移特征的芯片载体的半导体封装 | |
| JP7630438B2 (ja) | 半導体装置 | |
| US10916485B2 (en) | Molded wafer level packaging | |
| WO2022138318A1 (ja) | 半導体装置の製造方法および半導体装置 | |
| US20200286844A1 (en) | Semiconductor device with electroplated copper structures | |
| US12205919B2 (en) | Method of processing a semiconductor wafer, semiconductor die, and method of producing a semiconductor module | |
| US11088065B2 (en) | Semiconductor device | |
| US20240112992A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| US20230106013A1 (en) | Package substrate and semiconductor package including the same | |
| US20240395723A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| US10930574B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP3663036B2 (ja) | 半導体装置及びその製造方法 | |
| KR20230024224A (ko) | 반도체 디바이스들 및 반도체 디바이스들을 제조하는 방법들 | |
| CN115020366A (zh) | 包括具有带斜面的边缘的衬底的模制半导体封装 | |
| CN116670820A (zh) | 半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |